JPH09148618A - Silicon avalanche photodiode - Google Patents
Silicon avalanche photodiodeInfo
- Publication number
- JPH09148618A JPH09148618A JP7305949A JP30594995A JPH09148618A JP H09148618 A JPH09148618 A JP H09148618A JP 7305949 A JP7305949 A JP 7305949A JP 30594995 A JP30594995 A JP 30594995A JP H09148618 A JPH09148618 A JP H09148618A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- buried layer
- apd
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＰＮ接合界面に高
濃度のＮ型埋込層を有するリーチスルー型のシリコンア
バランシェフォトダイオード（以下、Ｓｉ−ＡＰＤとい
う）に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reach-through type silicon avalanche photodiode (hereinafter referred to as Si-APD) having a high concentration N-type buried layer at a PN junction interface.
【０００２】[0002]
【従来の技術】従来のＳｉ−ＡＰＤには、Ｎ+ 層の上に
Ｐ型の活性層をエピタキシャル成長させてＰＮ+ 接合を
形成しているものが存在する。2. Description of the Related Art There is a conventional Si-APD in which a P-type active layer is epitaxially grown on an N + layer to form a PN + junction.
【０００３】しかしながら、この構造では空乏層の幅が
Ｐ層の厚さで決定されるため、Ｐ層を薄くすると端子間
容量の増加をもたらす。However, in this structure, since the width of the depletion layer is determined by the thickness of the P layer, thinning the P layer causes an increase in inter-terminal capacitance.
【０００４】また、従来のリーチスルー型のＳｉ−ＡＰ
Ｄには、アバランシェ領域を制御するためにＰ型埋込層
を有するものが存在する。Further, a conventional reach-through type Si-AP is also used.
Some of D have a P-type buried layer for controlling the avalanche region.
【０００５】[0005]
【発明が解決しようとする課題】ところで高エネルギー
物理学実験においては、Ｓｉ−ＡＰＤがシンチレータ信
号光の検出器として使用されている。ここで使用される
Ｓｉ−ＡＰＤには、シンチレータ光の波長域で高感度で
あること、端子間の容量が小さいこと、耐放射性が良い
こと及び直接入射した放射線に対しては感度が低いこと
等が要求される。In high energy physics experiments, Si-APD is used as a detector for scintillator signal light. The Si-APD used here has high sensitivity in the wavelength range of scintillator light, small capacitance between terminals, good radiation resistance, and low sensitivity to directly incident radiation. Is required.
【０００６】しかしながら、従来のＳｉ−ＡＰＤにおい
ては、ニュートロン照射によりシリコンのドナー濃度が
増加した場合には、Ｐ型の埋込層のアクセプタ濃度が実
質的に低下し、接合部の電界強度が当初の設計値まで上
昇せず増倍率が低下する等の問題が生じていた。However, in the conventional Si-APD, when the donor concentration of silicon is increased by neutron irradiation, the acceptor concentration of the P-type buried layer is substantially lowered, and the electric field strength of the junction is reduced. There was a problem that the multiplication factor decreased without increasing to the initial design value.
【０００７】本発明の課題は、ＰＮ接合界面に高濃度の
Ｎ型埋込層を設けることにより、ニュートロン照射に対
し特性変動が少なく、直接入射した放射線に対し、感度
が低いＳｉ−ＡＰＤを提供することである。An object of the present invention is to provide a high concentration N-type buried layer at the PN junction interface, whereby a Si-APD that has a small characteristic variation with respect to neutron irradiation and a low sensitivity to directly incident radiation. Is to provide.
【０００８】[0008]
【課題を解決するための手段】請求項１記載のシリコン
アバランシェフォトダイオードは、Ｎ+ 型基板と、この
Ｎ+ 型基板上に形成されたＮ- 型エピタキシャル層と、
このＮ- 型エピタキシャル層の上に形成された、Ｎ- 型
エピタキシャル層の比抵抗値よりも低い比抵抗値を有す
るＮ型埋込層と、このＮ型埋込層の上に形成されたＰ型
エピタキシャル層と、このＰ型エピタキシャル層の上で
あって、Ｎ型埋込層に対応する位置に形成されたＰ+ 領
域とを備え、Ｎ型埋込層の外側にアイソレーション部が
Ｎ型埋込層に接しないように設けられていることを特徴
とする。A silicon avalanche photodiode according to claim 1 comprises an N + type substrate, an N − type epitaxial layer formed on the N + type substrate,
An N-type buried layer having a specific resistance value lower than that of the N - type epitaxial layer formed on this N - type epitaxial layer, and a P formed on this N-type buried layer. Type epitaxial layer and a P + region formed on the P type epitaxial layer at a position corresponding to the N type buried layer, and the isolation portion is N type outside the N type buried layer. It is characterized in that it is provided so as not to contact the buried layer.
【０００９】従って、高濃度のＮ型埋込層を設けたこと
により、アクセプタ濃度が低下した場合でもＰ型エピタ
キシャル層が空乏層化しなくなる傾向を軽減している。
更に、ＰＮ接合が、Ｎ型埋込層の上部に形成されている
ことから、ニュートロン照射によりシリコンのドナー濃
度が増加した場合であっても、ＰＮ接合の位置が上下方
向にずれることがなく、しかも、空乏層がＰ層側に広が
りやすい状況になる。Therefore, the provision of the high-concentration N-type buried layer reduces the tendency that the P-type epitaxial layer does not become a depletion layer even when the acceptor concentration decreases.
Further, since the PN junction is formed above the N-type buried layer, the position of the PN junction does not shift in the vertical direction even when the donor concentration of silicon increases due to neutron irradiation. In addition, the depletion layer tends to spread to the P layer side.
【００１０】また、請求項２記載のシリコンアバランシ
ェフォトダイオードは、請求項１記載のシリコンアバラ
ンシェフォトダイオードのＰ+ 領域が、Ｎ型埋込層と同
一の範囲又は、狭い範囲に形成されていることを特徴と
する。Further, in the silicon avalanche photodiode according to claim 2, the P + region of the silicon avalanche photodiode according to claim 1 is formed in the same range as or a narrow range with the N type buried layer. Is characterized by.
【００１１】また、請求項３記載のシリコンアバランシ
ェフォトダイオードは、請求項１又は請求項２記載のシ
リコンアバランシェフォトダイオードのアイソレーショ
ン部が、Ｎ+ 型シリコン基板に到達する溝により形成さ
れていることを特徴とする従って、このアイソレーショ
ン部を設けたことにより表面漏れ電流を防止することが
できる。Further, in the silicon avalanche photodiode according to claim 3, the isolation portion of the silicon avalanche photodiode according to claim 1 or 2 is formed by a groove reaching the N + type silicon substrate. Therefore, the surface leakage current can be prevented by providing the isolation portion.
【００１２】[0012]
【発明の実施の形態】以下、図面を参照して、第１の発
明の実施の形態を説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the first invention will be described below with reference to the drawings.
【００１３】図１は、本発明の第１の実施の形態にかか
るＳｉ−ＡＰＤの断面図であり、図２及び図３はその製
造工程を説明するための図である。はじめに、図２及び
図３を参照して、図１に示すＳｉ−ＡＰＤの製造工程を
説明する。FIG. 1 is a sectional view of a Si-APD according to a first embodiment of the present invention, and FIGS. 2 and 3 are views for explaining the manufacturing process thereof. First, the manufacturing process of the Si-APD shown in FIG. 1 will be described with reference to FIGS.
【００１４】まず、図２（ａ）に示すように比抵抗値が
０．０２Ωｃｍ以下であり、約４００μｍの厚さを有す
るＮ+ 型シリコン基板１０を用意し、このシリコン基板
１０の表面に、比抵抗値が３〜２０ΩｃｍのＮ- 型エピ
タキシャル層１２を１０〜５０μｍの厚さに成長させ
る。First, as shown in FIG. 2A, an N + type silicon substrate 10 having a specific resistance value of 0.02 Ωcm or less and a thickness of about 400 μm is prepared, and the surface of the silicon substrate 10 is The N − type epitaxial layer 12 having a specific resistance value of 3 to 20 Ωcm is grown to a thickness of 10 to 50 μm.
【００１５】その後、Ｎ- 型エピタキシャル層１２の表
面にＳｉＯ2 膜を形成し、これをパターニングしたマス
クを用いてリンのイオン注入または熱拡散を行ない、エ
ピタキシャル層１２の比抵抗値よりも低い比抵抗値
（０．５〜２Ωｃｍ）を有するＮ型埋込層１４を形成す
る。その後、Ｎ- 型エピタキシャル層１２の表面に残っ
ているＳｉＯ2 膜を除去する（図２（ｂ）参照）。After that, a SiO 2 film is formed on the surface of the N − type epitaxial layer 12, and phosphorus is ion-implanted or thermally diffused by using a patterned mask to obtain a ratio lower than that of the epitaxial layer 12. The N-type buried layer 14 having a resistance value (0.5 to 2 Ωcm) is formed. After that, the SiO 2 film remaining on the surface of the N − type epitaxial layer 12 is removed (see FIG. 2B).
【００１６】次に、図２（ｃ）に示すように、Ｎ- エピ
タキシャル層１２の表面に比抵抗値が１〜２０Ωｃｍの
Ｐ型エピタキシャル層１６を３〜２０μｍの厚さに成長
させることにより、ＰＮ接合を形成する。このエピタキ
シャル層１６を成長させる際には、Ｎ+ 型シリコン基板
１０、その上に形成されたＮ- 型エピタキシャル層１２
及びＮ型の埋込層１４は、約１１００℃に加熱されるこ
とからＮ型埋込層１４は、Ｎ- 型エピタキシャル層１２
内及びＰ型エピタキシャル層１６内に拡大する。このＮ
型埋込層１４は、比抵抗値が０．５〜２Ωｃｍであり３
〜７μｍの厚さとすることが望ましい。Next, as shown in FIG. 2C, a P-type epitaxial layer 16 having a specific resistance value of 1 to 20 Ωcm is grown on the surface of the N − epitaxial layer 12 to a thickness of 3 to 20 μm. Form a PN junction. When growing the epitaxial layer 16, the N + type silicon substrate 10 and the N − type epitaxial layer 12 formed thereon are used.
Since the N-type buried layer 14 is heated to about 1100 ° C., the N-type buried layer 14 is the N − type epitaxial layer 12.
Inside and within the P-type epitaxial layer 16. This N
The mold burying layer 14 has a specific resistance value of 0.5 to 2 Ωcm and is 3
It is desirable to set the thickness to ˜7 μm.
【００１７】次に、電極とのオーミックコンタクトを得
るためのＰ+ 領域１８の形成を行なう。即ち、Ｐ型エピ
タキシャル層１６の表面にＳｉＯ2 膜を形成し、このＳ
ｉＯ2 膜をパターニングしたマスクを用いてボロンのイ
オン注入又は熱拡散を行ない、Ｎ型埋込層１４に対応す
る位置に、Ｎ型埋込層１４と略等しい範囲でＰ+ 領域１
８を形成する（図２（ｄ）参照）。このＰ+ 領域１８
は、不純物濃度が１＊１０18〜３＊１０20ｃｍ-3であ
り、１μｍ以下の厚さに形成する。Next, the P + region 18 for forming ohmic contact with the electrode is formed. That is, a SiO 2 film is formed on the surface of the P type epitaxial layer 16, and the S 2
Ion implantation or thermal diffusion of boron is performed using a mask obtained by patterning the iO 2 film, and at a position corresponding to the N type buried layer 14, a P + region 1 is formed in a range approximately equal to the N type buried layer 14.
8 is formed (see FIG. 2D). This P + area 18
Has an impurity concentration of 1 * 10 18 to 3 * 10 20 cm −3 and is formed to a thickness of 1 μm or less.
【００１８】次に、図３（ｅ）に示すように、表面の漏
れ電流を防止すべくＮ+ 型シリコン基板１０に達するア
イソレーション部２０を各Ｎ型埋込層１４の間に設ける
ことにより、ＰＮ接合のアイソレーションを行なう。こ
こで、アイソレーション部２０は、アルカリ異方性エッ
チッング液を用いたウエットエッチングにより形成され
る。上述のＮ型埋込層１４は、アイソレーション部のＰ
Ｎ接合エッジの電界を弱めるために形成されるが、この
Ｎ型埋込層１４とアイソレーション部２０が接している
と接合エッジでの耐圧がＰ+ 層下の領域の耐圧よりも下
がりやすいことから、Ｎ型埋込層１４とアイソレーショ
ン部２０は、接触しないように設けられている。Next, as shown in FIG. 3E, an isolation portion 20 reaching the N + type silicon substrate 10 is provided between the N type buried layers 14 in order to prevent a leakage current on the surface. , PN junction isolation. Here, the isolation part 20 is formed by wet etching using an alkali anisotropic etching liquid. The N-type buried layer 14 is the P of the isolation portion.
It is formed to weaken the electric field at the N-junction edge, but if the N-type buried layer 14 and the isolation portion 20 are in contact with each other, the breakdown voltage at the junction edge is likely to be lower than the breakdown voltage in the region below the P + layer. Therefore, the N-type buried layer 14 and the isolation portion 20 are provided so as not to contact each other.
【００１９】次に、図３（ｆ）に示すように、アイソレ
ーションされた表面を保護するためのパッシベーション
膜２２を形成すると共に、図３（ｇ）に示すようにこの
パッシベーション膜２２にコンタクトホールを形成して
Ａｌの電極２４を形成する。また、裏面のコンタクトは
Ａｕの電極２６により形成される。なお、図中符号２８
で示すものは、光遮蔽膜としてのＡｌ膜である。Next, as shown in FIG. 3 (f), a passivation film 22 for protecting the isolated surface is formed, and a contact hole is formed in this passivation film 22 as shown in FIG. 3 (g). To form an Al electrode 24. The contact on the back surface is formed by the Au electrode 26. Incidentally, reference numeral 28 in the drawing
What is shown by is an Al film as a light shielding film.
【００２０】このようにして製造された第１の実施の形
態にかかるＳｉ−ＡＰＤは、図１に示す構成を有するも
のであり、Ｎ+ Ｎ- ＮＰＰ+ 構造から成るものである。
これを模式的に示したのが図４（ａ）であり、図４
（ｂ）は、この構造のＳｉ−ＡＰＤを構成する各領域の
電界強度分布を示すものである。The Si-APD according to the first embodiment manufactured in this manner has the structure shown in FIG. 1 and has the N + N - NPP + structure.
FIG. 4 (a) schematically shows this.
(B) shows the electric field intensity distribution of each region constituting the Si-APD of this structure.
【００２１】次に、この構成のＳｉ−ＡＰＤの動作を説
明する。上述の構成を有するＳｉ−ＡＰＤにおいては、
電子のイオン化率αは、ホールのイオン化率βよりも大
きい。従って、小数キャリアが電子であるＰ型エピタキ
シャル層１６及びＰ+ 領域１８において光を吸収し、電
子が発生するとこの発生した電子をＰＮ接合の高電界ア
バランシェ領域に注入することで効率の良い増倍を行な
うことができる。Next, the operation of the Si-APD having this structure will be described. In the Si-APD having the above configuration,
The ionization rate α of electrons is larger than the ionization rate β of holes. Therefore, light is absorbed in the P-type epitaxial layer 16 and the P + region 18 in which the minority carriers are electrons, and when electrons are generated, the generated electrons are injected into the high electric field avalanche region of the PN junction to achieve efficient multiplication. Can be done.
【００２２】このＳｉ−ＡＰＤにおいては、接合をＰＮ
型としているため、高バイアスを印加したとき空乏層が
Ｎ層側にも広がる。従って、Ｐ型エピタキシャル層１６
を薄くした状態で低容量化を実現できる。また、Ｎ層側
にも空乏層が広がるため、ＰＮ接合部における電界強度
が低くなり増倍雑音を低減することができる。In this Si-APD, the junction is PN.
Since it is of a p-type, the depletion layer spreads also to the N layer side when a high bias is applied. Therefore, the P-type epitaxial layer 16
It is possible to realize a low capacity in a thin state. Further, since the depletion layer spreads also on the N layer side, the electric field strength at the PN junction portion becomes low and the multiplication noise can be reduced.
【００２３】一方、空乏層がＮ層側にも広がるため、こ
れらの層内においてもキャリアの発生は起こるが、Ｎ型
埋込層１４及びＮ- 型エピタキシャル層１２で発生した
キャリアのうちホールが、ＰＮ接合の高電界領域に注入
される。上述のようにホールのイオン化率βは、電子の
イオン化率αに比べ１桁程度小さいため、ホールの増倍
に対する寄与は小さい。従って、放射線が直接入射し、
Ｎ型埋込層１４及びＮ- 型エピタキシャル層１２におい
て、キャリアが発生しても出力にはほとんど影響を与え
ることがない。On the other hand, since the depletion layer also spreads to the N layer side, carriers are generated also in these layers, but holes out of the carriers generated in the N type buried layer 14 and the N − type epitaxial layer 12 are generated. , PN junction is injected into the high electric field region. As described above, the ionization rate β of holes is smaller than the ionization rate α of electrons by about one digit, so that the contribution to the multiplication of holes is small. Therefore, the radiation is directly incident,
In the N type buried layer 14 and the N − type epitaxial layer 12, even if carriers are generated, the output is hardly affected.
【００２４】また、このＳｉ−ＡＰＤにおいては、高濃
度のＮ型埋込層１４を設けたことにより、アクセプタ濃
度が低下した場合でもＰ型エピタキシャル層１６が空乏
層化しなくなる傾向を軽減している。更に、ＰＮ接合
は、Ｎ型埋込層１４の上部に形成されていることから、
ニュートロン照射によりシリコンのドナー濃度が増加し
た場合であっても、ＰＮ接合の位置が図１の上下方向に
ずれることがなく、しかも、空乏層がＰ層側に広がりや
すい状況になる。従って、抵抗率変動に伴う素子応答へ
の悪影響を防止することができる。Further, in this Si-APD, the high-concentration N-type buried layer 14 is provided to reduce the tendency that the P-type epitaxial layer 16 does not become a depletion layer even when the acceptor concentration decreases. . Furthermore, since the PN junction is formed on the N-type buried layer 14,
Even if the donor concentration of silicon is increased by neutron irradiation, the position of the PN junction does not shift in the vertical direction in FIG. 1, and the depletion layer easily spreads to the P layer side. Therefore, it is possible to prevent the adverse effect on the element response due to the resistivity fluctuation.
【００２５】次に、図５を参照して本願発明の第２の実
施の形態のＳｉ−ＡＰＤの構造を説明する。この説明に
おいては、第１の実施の形態のＳｉ−ＡＰＤの構成と同
一の構成には同一の符号を用い説明を省略する。Next, the structure of the Si-APD according to the second embodiment of the present invention will be described with reference to FIG. In this description, the same components as those of the Si-APD of the first embodiment are designated by the same reference numerals and the description thereof will be omitted.
【００２６】この第２の実施の形態のＳｉ−ＡＰＤは、
第１の実施の形態のＳｉ−ＡＰＤのＰ+ 領域１８をピク
セル化し、Ｐ+ 領域１８を分割したものである。このＳ
ｉ−ＡＰＤにおいては、Ｐ型エピタキシャル層１６を空
乏層化して動作させているため、この空乏層が表面に達
したときにピクセル化したＰ+ 領域１８がピンチオフす
る。従って、Ｐ+ 領域１８を分離したＳｉ−ＡＰＤアレ
ーを実現することができる。The Si-APD of the second embodiment is
The P + region 18 of the Si-APD of the first embodiment is divided into pixels and the P + region 18 is divided. This S
In the i-APD, since the P-type epitaxial layer 16 is depleted to operate, the pixelized P + region 18 is pinched off when the depletion layer reaches the surface. Therefore, an Si-APD array in which the P + region 18 is separated can be realized.
【００２７】また、このＳｉ−ＡＰＤにおいては、Ｎ型
埋込層１４は、ピクセル化した全てのＰ+ 領域１８にわ
たるように均一に形成されている。従って、ピクセル間
の抵抗が増大し、信号を分離して取り出すことができ
る。また、この構造のＳｉ−ＡＰＤにおいては、ピクセ
ル化した各Ｐ+ 領域１８の間において電位差がないため
素子間ギャップをフォトダイオードの素子間ギャップと
同等に狭くすることができる。更に、素子上に配線を形
成する場合においても、配線下のパッシベーション膜と
基板との間の電位差もないため、配線の信頼性を向上さ
せることができる。Further, in this Si-APD, the N-type buried layer 14 is uniformly formed so as to extend over all the pixel-shaped P + regions 18. Therefore, the resistance between pixels increases, and the signals can be separated and taken out. Further, in the Si-APD having this structure, there is no potential difference between the pixel-shaped P + regions 18, so that the inter-element gap can be made as narrow as the inter-element gap of the photodiode. Further, even when the wiring is formed on the element, there is no potential difference between the passivation film under the wiring and the substrate, so that the reliability of the wiring can be improved.
【００２８】更に、Ｎ型埋込層１４をピクセル化した全
てのＰ+ 領域１８にわたるように均一に形成したことに
より、ばらつきが少なく素子間ギャップを狭くした（１
０μｍ程度）アレーを実現することができる。Further, since the N-type buried layer 14 is uniformly formed so as to cover all the P + regions 18 formed into pixels, there is little variation and the gap between the elements is narrowed (1
An array of about 0 μm) can be realized.
【００２９】なお、この第２の実施の形態のＳｉ−ＡＰ
Ｄにおいては、Ｎ型埋込層１４をピクセル化した全ての
Ｐ+ 領域１８にわたるように均一に形成しているが、こ
れに限らず、Ｎ型埋込層１４をピクセル化した各Ｐ+ 領
域１８毎に設けてもよい。The Si-AP of the second embodiment is
In D, the N-type buried layer 14 is uniformly formed so as to extend over all the pixel-formed P + regions 18, but the present invention is not limited to this, and each P + region where the N-type buried layer 14 is pixelated is formed. It may be provided every 18.
【００３０】また、上述の第１及び第２の実施の形態の
ようにアイソレーションは、溝形成による絶縁層分離と
することが望ましいが、ＰＮ接合分離としてもよい。即
ち、第１の実施の形態のＳｉ−ＡＰＤのアイソレーショ
ン部２０をＮ型の不純物拡散領域２０１により形成して
もよい。このＳｉ−ＡＰＤは、第１の実施の形態のＳｉ
−ＡＰＤと同様にＰ型エピタキシャル層１６まで製造
し、その後Ｐ型エピタキシャル層１６の表面に酸化膜を
形成し、アイソレーションのための領域上の酸化膜に開
口部を形成し、熱処理を施すことによりリン等を拡散さ
せ、Ｐ型エピタキシャル層１６内にＮ型のアイソレーシ
ョン部２０１を形成する。その後、電極の引き出し等を
行なうことにより製造を行なう。Further, as in the above-described first and second embodiments, it is desirable that the isolation be isolation of the insulating layer by forming a groove, but it may be isolation of the PN junction. That is, the isolation portion 20 of the Si-APD of the first embodiment may be formed by the N-type impurity diffusion region 201. This Si-APD is the Si of the first embodiment.
-Manufacturing up to the P-type epitaxial layer 16 as in the case of APD, then forming an oxide film on the surface of the P-type epitaxial layer 16, forming an opening in the oxide film on the region for isolation, and performing heat treatment. Thus, phosphorus or the like is diffused to form an N type isolation portion 201 in the P type epitaxial layer 16. After that, manufacturing is performed by pulling out electrodes and the like.
【００３１】次に、第１の実施の形態のＳｉ−ＡＰＤを
例にとり、放射線検出器４０に用いられる場合について
説明する。図７は、放射線検出器４０を模式的に示した
図である。この放射線検出器４０は、Ｓｉ−ＡＰＤアレ
ー４２の上面にＳｉ−ＡＰＤアレー４２を保護するため
の酸化膜４６を形成しその上にシンチレータ４１を設け
て構成される。ここで、Ｓｉ−ＡＰＤアレー４２は、Ｓ
ｉ−ＡＰＤにより構成される画素４２ａ、各画素間をア
イソレーションするアイソレーション部４２ｂ及び電流
を取り出すための電流取出電極４２ｃ等により構成され
る。Next, taking the Si-APD of the first embodiment as an example, the case where it is used for the radiation detector 40 will be described. FIG. 7 is a diagram schematically showing the radiation detector 40. The radiation detector 40 is configured by forming an oxide film 46 for protecting the Si-APD array 42 on the upper surface of the Si-APD array 42 and providing a scintillator 41 thereon. Here, the Si-APD array 42 is S
The pixel 42a includes an i-APD, an isolation portion 42b for isolating each pixel, a current extraction electrode 42c for extracting a current, and the like.
【００３２】この放射線検出器４０に放射線が入射した
場合には、シンチレータ４１により光が放出され、この
光に基づきＳｉ−ＡＰＤアレー４２の各画素４２ａにお
いて電流が発生する。ここで放射線は、シンチレータ４
１を通り抜け、直接Ｓｉ−ＡＰＤアレー４２を構成する
Ｓｉ−ＡＰＤに入射することがあるが、このシンチレー
タ４１を通り抜ける放射線のうちニュートロンによりシ
リコンのドナー濃度が増加した場合であってもＳｉ−Ａ
ＰＤのＰＮ接合の位置がずれることがなく、しかも空乏
層がＰ層側に広がりやすくなっている。又、直接入射し
た放射線により、Ｎ型領域でキャリアが発生しても、ホ
ールがアバランシェ層に注入されるため出力への寄与は
小さい。従って、直接入射した放射線による影響が少な
い放射線検出器を提供することができる。When radiation enters the radiation detector 40, light is emitted by the scintillator 41, and a current is generated in each pixel 42a of the Si-APD array 42 based on this light. The radiation here is scintillator 4
1 may directly enter the Si-APD forming the Si-APD array 42, but even if the neutron increases the donor concentration of silicon in the radiation passing through the scintillator 41, the Si-APD may be directly incident on the Si-APD.
The position of the PD PN junction does not shift, and the depletion layer easily spreads to the P layer side. Further, even if carriers are generated in the N-type region by the directly incident radiation, holes are injected into the avalanche layer, so that the contribution to the output is small. Therefore, it is possible to provide a radiation detector that is less affected by the directly incident radiation.
【００３３】[0033]
【発明の効果】本発明によれば、ＰＮ接合界面に高濃度
のＮ型埋込層を設けたことにより、ニュートロン照射に
よりシリコンがＮ型化した場合であってもＰＮ接合の位
置がずれることがなく、しかも空乏層がＰ層側に広がり
やすい。従って、抵抗率変動に伴う素子応答への悪影響
を防止することができる。According to the present invention, by providing a high-concentration N-type buried layer at the PN junction interface, the position of the PN junction is displaced even if the silicon becomes N-type by neutron irradiation. In addition, the depletion layer easily spreads to the P layer side. Therefore, it is possible to prevent the adverse effect on the element response due to the resistivity fluctuation.
【図１】本願発明の第１の実施の形態のＳｉ−ＡＰＤの
構造を示す断面図である。FIG. 1 is a sectional view showing a structure of a Si-APD according to a first embodiment of the present invention.
【図２】第１の実施の形態のＳｉ−ＡＰＤの製造工程
（前半）を示す工程断面図である。FIG. 2 is a process cross-sectional view showing a manufacturing process (first half) of the Si-APD of the first embodiment.
【図３】第１の実施の形態のＳｉ−ＡＰＤの製造工程
（後半）を示す工程断面図である。FIG. 3 is a process cross-sectional view showing a manufacturing process (second half) of the Si-APD of the first embodiment.
【図４】本願発明のＳｉ−ＡＰＤの構造を示す図及び電
界強度分布を示す図である。FIG. 4 is a diagram showing a structure of a Si-APD of the present invention and a diagram showing an electric field intensity distribution.
【図５】本願発明の第２の実施の形態のＳｉ−ＡＰＤの
構造を示す断面図である。FIG. 5 is a sectional view showing a structure of a Si-APD according to a second embodiment of the present invention.
【図６】アイソレーション部をＰＮ接合分離により形成
したＳｉ−ＡＰＤの構造を示す断面図である。FIG. 6 is a cross-sectional view showing a structure of Si-APD in which an isolation portion is formed by PN junction separation.
【図７】第１の実施の形態のＳｉ−ＡＰＤが放射線検出
器に用いられた状態を説明するための図である。FIG. 7 is a diagram for explaining a state in which the Si-APD of the first embodiment is used in a radiation detector.
１０…Ｎ+ 型シリコン基板、１２…Ｎ- 型エピタキシャ
ル層、１４…Ｎ型の埋込層、１６…Ｐ型エピタキシャル
層、１８…Ｐ+ 領域、２０…アイソレーション部、２２
…パッシベーション膜、２４…電極、４０…放射線検出
器、４１…シンチレータ、４２…Ｓｉ−ＡＰＤアレー、
４２ｃ…電流取出電極。10 ... N + -type silicon substrate, 12 ... N - -type epitaxial layer, 14 ... N-type buried layer, 16 ... P-type epitaxial layer, 18 ... P + region, 20 ... isolation unit, 22
... passivation film, 24 ... electrode, 40 ... radiation detector, 41 ... scintillator, 42 ... Si-APD array,
42c ... Current extraction electrode.
Claims (3)
と、 このＮ- 型エピタキシャル層の上に形成された、Ｎ- 型
エピタキシャル層の比抵抗値よりも低い比抵抗値を有す
るＮ型埋込層と、 このＮ型埋込層の上に形成されたＰ型エピタキシャル層
と、 このＰ型エピタキシャル層の上であって、前記Ｎ型埋込
層に対応する位置に形成されたＰ+ 領域とを備え、 前記Ｎ型埋込層の外側にアイソレーション部が前記Ｎ型
埋込層に接しないように設けられていることを特徴とす
るシリコンアバランシェフォトダイオード。1. A N + -type substrate and, the N + -type substrate to form the N - type epitaxial and layer, the N - formed on the type epitaxial layer, N - resistivity type epitaxial layer An N-type buried layer having a lower specific resistance value, a P-type epitaxial layer formed on the N-type buried layer, and the N-type buried layer on the P-type epitaxial layer. And a P + region formed at a position corresponding to the above, and an isolation portion is provided outside the N-type buried layer so as not to contact the N-type buried layer. Photodiode.
範囲又は、狭い範囲に形成されていることを特徴とする
請求項１記載のシリコンアバランシェフォトダイオー
ド。2. The silicon avalanche photodiode according to claim 1, wherein the P + region is formed in the same range or in a narrow range as the N type buried layer.
リコン基板に到達する溝により形成されていることを特
徴とする請求項１又は請求項２記載のシリコンアバラン
シェフォトダイオード。3. The silicon avalanche photodiode according to claim 1, wherein the isolation portion is formed by a groove reaching the N + type silicon substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30594995A JP3607385B2 (en) | 1995-11-24 | 1995-11-24 | Silicon avalanche photodiode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30594995A JP3607385B2 (en) | 1995-11-24 | 1995-11-24 | Silicon avalanche photodiode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09148618A true JPH09148618A (en) | 1997-06-06 |
| JP3607385B2 JP3607385B2 (en) | 2005-01-05 |
Family
ID=17951241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30594995A Expired - Fee Related JP3607385B2 (en) | 1995-11-24 | 1995-11-24 | Silicon avalanche photodiode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3607385B2 (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008004547A1 (en) * | 2006-07-03 | 2008-01-10 | Hamamatsu Photonics K.K. | Photodiode array |
| JP2014518458A (en) * | 2011-07-08 | 2014-07-28 | エクセリタス カナダ，インコーポレイテッド | Photon counting UV-APD |
| CN110416335A (en) * | 2019-08-05 | 2019-11-05 | 南京邮电大学 | Silicon substrate near-infrared single photon avalanche diode detector and preparation method thereof |
| JP2020145352A (en) * | 2019-03-07 | 2020-09-10 | 株式会社東芝 | Light receiving device and distance measuring device |
| JP2021027192A (en) * | 2019-08-06 | 2021-02-22 | 株式会社東芝 | Light-receiving device, manufacturing method of light-receiving device and distance measurement device |
| US11362231B2 (en) * | 2018-09-28 | 2022-06-14 | Canon Kabushiki Kaisha | Light detection apparatus and light detection system |
| US20220238738A1 (en) * | 2018-03-30 | 2022-07-28 | Stmicroelectronics S.R.L. | Silicon carbide ultraviolet light photodetector and manufacturing process thereof |
| CN114914325A (en) * | 2022-07-18 | 2022-08-16 | 西安电子科技大学 | Multi-junction near-infrared single-photon avalanche diode and preparation method thereof |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59112664A (en) * | 1982-12-20 | 1984-06-29 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS61225878A (en) * | 1985-03-30 | 1986-10-07 | Fujitsu Ltd | Manufacture of semiconductor photodetector |
| JPS63116474A (en) * | 1985-10-30 | 1988-05-20 | イージーアンドジー・カナダ・リミテッド | Avalanche photodetector |
| JPH04256376A (en) * | 1991-02-08 | 1992-09-11 | Hamamatsu Photonics Kk | Avalanche photodiode and its manufacture |
| JPH06291352A (en) * | 1993-04-02 | 1994-10-18 | Sharp Corp | Light receiving device and circuit-built-in light receiving device |
| JPH0738140A (en) * | 1993-07-19 | 1995-02-07 | Hamamatsu Photonics Kk | Avalanche photodiode |
-
1995
- 1995-11-24 JP JP30594995A patent/JP3607385B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59112664A (en) * | 1982-12-20 | 1984-06-29 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS61225878A (en) * | 1985-03-30 | 1986-10-07 | Fujitsu Ltd | Manufacture of semiconductor photodetector |
| JPS63116474A (en) * | 1985-10-30 | 1988-05-20 | イージーアンドジー・カナダ・リミテッド | Avalanche photodetector |
| JPH04256376A (en) * | 1991-02-08 | 1992-09-11 | Hamamatsu Photonics Kk | Avalanche photodiode and its manufacture |
| JPH06291352A (en) * | 1993-04-02 | 1994-10-18 | Sharp Corp | Light receiving device and circuit-built-in light receiving device |
| JPH0738140A (en) * | 1993-07-19 | 1995-02-07 | Hamamatsu Photonics Kk | Avalanche photodiode |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10396107B2 (en) | 2006-07-03 | 2019-08-27 | Hamamatsu Photonics K.K. | Photodiode array |
| US8008741B2 (en) | 2006-07-03 | 2011-08-30 | Hamamatsu Photonics K.K. | Photodiode array |
| US8610231B2 (en) | 2006-07-03 | 2013-12-17 | Hamamatsu Photonics K.K. | Photodiode array including channel surrounding part |
| WO2008004547A1 (en) * | 2006-07-03 | 2008-01-10 | Hamamatsu Photonics K.K. | Photodiode array |
| US9484366B2 (en) | 2006-07-03 | 2016-11-01 | Hamamatsu Phonotics K.K. | Photodiode array |
| US10050069B2 (en) | 2006-07-03 | 2018-08-14 | Hamamatsu Photonics K.K. | Photodiode array |
| JP2014518458A (en) * | 2011-07-08 | 2014-07-28 | エクセリタス カナダ，インコーポレイテッド | Photon counting UV-APD |
| US20220238738A1 (en) * | 2018-03-30 | 2022-07-28 | Stmicroelectronics S.R.L. | Silicon carbide ultraviolet light photodetector and manufacturing process thereof |
| US11362231B2 (en) * | 2018-09-28 | 2022-06-14 | Canon Kabushiki Kaisha | Light detection apparatus and light detection system |
| JP2020145352A (en) * | 2019-03-07 | 2020-09-10 | 株式会社東芝 | Light receiving device and distance measuring device |
| CN110416335A (en) * | 2019-08-05 | 2019-11-05 | 南京邮电大学 | Silicon substrate near-infrared single photon avalanche diode detector and preparation method thereof |
| JP2021027192A (en) * | 2019-08-06 | 2021-02-22 | 株式会社東芝 | Light-receiving device, manufacturing method of light-receiving device and distance measurement device |
| CN114914325A (en) * | 2022-07-18 | 2022-08-16 | 西安电子科技大学 | Multi-junction near-infrared single-photon avalanche diode and preparation method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3607385B2 (en) | 2005-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7217953B2 (en) | Technique for suppression of edge current in semiconductor devices | |
| KR890004476B1 (en) | Semiconductor optical detection device | |
| JP2004507881A (en) | Manufacture of back-illuminated photodiode with low leakage current | |
| KR100670828B1 (en) | Photo-detector for image signal of infrared laser radar and method of manufacturing the same | |
| JPH0656898B2 (en) | Semiconductor device | |
| US8994138B2 (en) | Hardened photodiode image sensor | |
| US8212327B2 (en) | High fill-factor laser-treated semiconductor device on bulk material with single side contact scheme | |
| US20080277749A1 (en) | Light-Sensitive Component with Increased Blue Sensitivity, Method for the Production Thereof, and Operating Method | |
| EP3884522B1 (en) | Multi-junction pico-avalanche detector | |
| JP3607385B2 (en) | Silicon avalanche photodiode | |
| JPH05267695A (en) | Infrared image sensing device | |
| KR100898621B1 (en) | Optical semiconductor device with sensitivity improved | |
| JPH04256376A (en) | Avalanche photodiode and its manufacture | |
| JPH11121729A (en) | Band gap designed active pickcell cell | |
| EP0015596B1 (en) | Charge-coupled devices | |
| US4488038A (en) | Phototransistor for long wavelength radiation | |
| JPH10284753A (en) | Semiconductor device and manufacture therefor | |
| US5179431A (en) | Semiconductor photodetection device | |
| JPS6286756A (en) | Optoelectric transducer | |
| JP2957837B2 (en) | Photo detector and photo detector with built-in circuit | |
| CN112786635A (en) | Vertical charge transfer type photon demodulator and working method thereof | |
| JPH01216581A (en) | Semiconductor device | |
| JPS5914180B2 (en) | photodetector cell | |
| CN113678267B (en) | Avalanche photodetector (variant) and method for producing the same (variant) | |
| CN214152901U (en) | Vertical charge transfer type photon demodulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040928 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041007 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071015 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |