JPH09134978A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH09134978A
JPH09134978A JP7292881A JP29288195A JPH09134978A JP H09134978 A JPH09134978 A JP H09134978A JP 7292881 A JP7292881 A JP 7292881A JP 29288195 A JP29288195 A JP 29288195A JP H09134978 A JPH09134978 A JP H09134978A
Authority
JP
Japan
Prior art keywords
wiring board
resin
surface side
semiconductor device
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7292881A
Other languages
Japanese (ja)
Inventor
Hitoshi Horiuchi
整 堀内
Hiroshi Tate
宏 舘
Shoji Matsugami
昌二 松上
Toshihiro Tsuboi
敏宏 坪井
Takashi Miwa
孝志 三輪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP7292881A priority Critical patent/JPH09134978A/en
Publication of JPH09134978A publication Critical patent/JPH09134978A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the warp of a wiring board due to the curing shrinkage of a resin. SOLUTION: This device has a semiconductor pellet 2 on the main surface side of a wiring board 1 and bump electrodes 6 on the rear side of the wiring board 1. The resin 4A of a resin-sealed body 4 is provided on the main surface side and on the rear surface side, respectively, and further, lead pins 5 for electrically interconnecting the electrode pads 1B of the rear surface of the wiring board 1 and the bump electrodes 6 are provided therebetween. The thickness T2 of the resin 4A provided on the rear surface side of the wiring board 1 is set nearly equal to the thickness T1 of the resin 4A provided on the main surface side of the wiring board 1.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置に関
し、特に、ベース基板の主面側に半導体ペレットが設け
られ、前記ベース基板の裏面側にバンプ電極が設けられ
た半導体装置に適用して有効な技術に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and is particularly effective when applied to a semiconductor device in which a semiconductor pellet is provided on the main surface side of a base substrate and a bump electrode is provided on the back surface side of the base substrate. Technology.

【0002】[0002]

【従来の技術】BGA(all rid rray)構造を採用
する半導体装置として、例えば、日経BP社発行の日経
エレクトロニクス〔1994年、2月28号(No.6
02)、第111頁乃至第118頁〕に記載されている
ように、樹脂基板で形成された配線基板の主面側に半導
体ペレットを塔載し、この半導体ペレットを樹脂封止体
で封止する所謂プラスチック型BGAの開発が行なわれ
ている。このプラスチック型BGA構造の半導体装置
は、一般的に下記の製造プロセスで形成される。
2. Description of the Related Art As a semiconductor device employing the BGA (B all G rid A rray ) structure, for example, Nikkei Nikkei Electronics [1994 BP, published, February 28 (No.6
02), pages 111 to 118], semiconductor pellets are mounted on the main surface side of a wiring substrate formed of a resin substrate, and the semiconductor pellets are sealed with a resin sealing body. The so-called plastic type BGA is being developed. This plastic type BGA structure semiconductor device is generally formed by the following manufacturing process.

【0003】まず、樹脂基板で形成された配線基板を用
意する。配線基板の主面及びそれと対向するその裏面の
夫々には複数の電極パッドが配置されている。
First, a wiring board made of a resin substrate is prepared. A plurality of electrode pads are arranged on each of the main surface of the wiring board and the back surface thereof that faces the main surface.

【0004】次に、前記配線基板の主面に半導体ペレッ
トを塔載し、その後、前記半導体ペレットの外部端子と
前記配線基板の主面の電極パッドとをボンディングワイ
ヤで電気的に接続する。
Next, the semiconductor pellets are mounted on the main surface of the wiring board, and then the external terminals of the semiconductor pellets and the electrode pads on the main surface of the wiring board are electrically connected by bonding wires.

【0005】次に、前記配線基板の主面側に前記半導体
ペレットを封止する樹脂封止体を形成する。樹脂封止体
は、例えばエポキシ系の熱硬化性樹脂を用いたトランス
ファモールド法に基づいて形成される。
Next, a resin encapsulant for encapsulating the semiconductor pellets is formed on the main surface side of the wiring board. The resin sealing body is formed based on a transfer molding method using, for example, an epoxy thermosetting resin.

【0006】次に、前記配線基板の裏面の電極パッドに
バンプ電極を接続する。これにより、プラスチック型B
A構造の半導体装置が形成される。
Next, bump electrodes are connected to the electrode pads on the back surface of the wiring board. This allows the plastic mold B
A semiconductor device of A structure is formed.

【0007】この後、半導体装置は、選別工程が施され
た後、製品として出荷される。製品として出荷された半
導体装置はCPUボート、メモリボード等の実装基板に
実装される。
After that, the semiconductor device is shipped as a product after being subjected to a sorting process. The semiconductor device shipped as a product is mounted on a mounting board such as a CPU board and a memory board.

【0008】[0008]

【発明が解決しようとする課題】前記半導体装置は、配
線基板の片面側(主面側)に樹脂封止体を形成した構造で
構成されている。樹脂封止体は例えばフェノール系硬化
剤、シリコーンゴム及びフィラーが添加されたエポキシ
系の熱硬化性樹脂で形成される。この熱硬化性樹脂は3
〜5[%]程度の硬化収縮率を有するため、樹脂封止体
形成時の樹脂の硬化収縮によって配線基板に反りが発生
する。配線基板の反りは、実装基板に半導体装置を実装
する際、実装基板の電極パッドと半導体装置のバンプ電
極とが接続されない接続不良の原因となり、実装基板に
対する半導体装置の実装精度を著しく低下させる。この
半導体装置の実装精度の低下は、多ピン化による配線基
板の平面サイズの大型化に伴って顕著になる。
The semiconductor device has a structure in which a resin sealing body is formed on one surface side (main surface side) of a wiring board. The resin encapsulant is formed of, for example, an epoxy thermosetting resin to which a phenolic curing agent, silicone rubber and a filler are added. This thermosetting resin is 3
Since it has a curing shrinkage ratio of about 5%, the wiring substrate is warped due to the curing shrinkage of the resin when the resin encapsulant is formed. When the semiconductor device is mounted on the mounting board, the warp of the wiring board causes a connection failure in which the electrode pads of the mounting board and the bump electrodes of the semiconductor device are not connected, and significantly reduces the mounting accuracy of the semiconductor device on the mounting board. This decrease in the mounting accuracy of the semiconductor device becomes more remarkable as the planar size of the wiring board increases due to the increase in the number of pins.

【0009】本発明の目的は、樹脂の硬化収縮による配
線基板の反りを防止することが可能な技術を提供するこ
とにある。
An object of the present invention is to provide a technique capable of preventing the wiring board from warping due to curing shrinkage of the resin.

【0010】また、本発明の他の目的は、実装基板に対
する実装精度が高い半導体装置を提供することにある。
Another object of the present invention is to provide a semiconductor device having high mounting accuracy on a mounting board.

【0011】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0012】[0012]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0013】配線基板の主面側に半導体ペレットが設け
られ、前記配線基板の裏面側にバンプ電極が設けられた
半導体装置であって、前記配線基板の主面側及びその裏
面側の夫々に樹脂封止体の樹脂を設け、更に、前記配線
基板の裏面の電極パッドと前記バンプ電極との間に両者
間を電気的に接続するリードピンを設ける。前記配線基
板の裏面側の樹脂の厚さは、前記配線基板の主面側の樹
脂の厚さとほぼ同一の厚さに設定される。
A semiconductor device in which a semiconductor pellet is provided on a main surface side of a wiring board and bump electrodes are provided on a back surface side of the wiring board, wherein a resin is provided on each of the main surface side and the back surface side of the wiring board. A resin for the sealing body is provided, and lead pins are provided between the electrode pads on the back surface of the wiring board and the bump electrodes to electrically connect the two. The thickness of the resin on the back surface side of the wiring board is set to be substantially the same as the thickness of the resin on the main surface side of the wiring board.

【0014】上述した手段によれば、樹脂封止体を形成
する際、配線基板の主面側及びその裏面側の夫々に樹脂
の硬化収縮による収縮応力が発生し、配線基板の主面側
及びその裏面側の夫々に同一の引っ張り力が働くので、
樹脂の硬化収縮による配線基板の反りを防止することが
できる。
According to the above-mentioned means, when the resin encapsulant is formed, shrinkage stress due to curing shrinkage of the resin occurs on the main surface side and the back surface side of the wiring board, and the main surface side and the wiring board side Since the same pulling force acts on each of the back side,
It is possible to prevent warpage of the wiring board due to curing shrinkage of the resin.

【0015】また、配線基板の反りによる実装基板の電
極パッドと半導体装置のバンプ電極との接続不良を防止
することができるので、実装基板に対する実装精度が高
い半導体装置を提供することができる。
Further, since it is possible to prevent the connection failure between the electrode pad of the mounting substrate and the bump electrode of the semiconductor device due to the warp of the wiring substrate, it is possible to provide the semiconductor device having a high mounting accuracy on the mounting substrate.

【0016】[0016]

【発明の実施の形態】以下、本発明の構成について、B
GA構造の半導体装置に本発明を適用した一実施形態と
ともに説明する。なお、実施形態を説明するための全図
において、同一機能を有するものは同一符号を付け、そ
の繰り返しの説明は省略する。
BEST MODE FOR CARRYING OUT THE INVENTION The structure of the present invention will be described below with reference to B
An embodiment in which the present invention is applied to a semiconductor device having a GA structure will be described. In all the drawings for describing the embodiments, components having the same function are denoted by the same reference numerals, and a repeated description thereof will be omitted.

【0017】図1は、本発明の一実施形態である半導体
装置の樹脂封止体の上部を除去した状態を示す平面図で
あり、図2は、図1に示すA−A線の位置で切った断面
図である。
FIG. 1 is a plan view showing a state in which an upper portion of a resin sealing body of a semiconductor device according to an embodiment of the present invention is removed, and FIG. 2 is a view taken along the line AA shown in FIG. It is the sectional drawing cut.

【0018】図1及び図2に示すように、半導体装置
は、配線基板1の主面側に設けられた凹部1C内に半導
体ペレット2を塔載している。
As shown in FIGS. 1 and 2, the semiconductor device has a semiconductor pellet 2 mounted in a recess 1C provided on the main surface side of the wiring board 1.

【0019】前記配線基板1は、詳細に図示していない
が、例えば、多層配線構造で構成されている。配線基板
1は、半導体装置の製造コストを低減する目的として、
例えば、ガラス繊維にエポキシ樹脂又はポリイミド樹脂
を含浸させた樹脂基板で形成される。この樹脂基板は、
10〜30×10~6[1/℃]程度の熱膨張係数を有す
る。
Although not shown in detail, the wiring board 1 has, for example, a multilayer wiring structure. The wiring board 1 is used for the purpose of reducing the manufacturing cost of the semiconductor device.
For example, it is formed of a resin substrate in which glass fiber is impregnated with epoxy resin or polyimide resin. This resin substrate is
It has a thermal expansion coefficient of about 10 to 30 × 10 6 [1 / ° C.].

【0020】前記配線基板1の主面には複数の電極パッ
ド1Aが配置され、ベース基板1の主面と対向するその
裏面には複数の電極パッド1Bが配置されている。複数
の電極パッド1Aの夫々は半導体ペレット2の各辺に沿
って配列され、複数の電極パッド1Bの夫々は行列状に
配列されている。電極パッド1A、電極パッド1Bの夫
々は、前述の多層配線構造の配線を介して電気的に接続
されている。
A plurality of electrode pads 1A are arranged on the main surface of the wiring board 1, and a plurality of electrode pads 1B are arranged on the back surface thereof facing the main surface of the base substrate 1. Each of the plurality of electrode pads 1A is arranged along each side of the semiconductor pellet 2, and each of the plurality of electrode pads 1B is arranged in a matrix. The electrode pad 1A and the electrode pad 1B are electrically connected to each other via the wiring of the above-mentioned multilayer wiring structure.

【0021】前記配線基板1の裏面の各電極パッド1B
の表面には接着層を介在してリードピン5の一端側が電
気的にかつ機械的に接続されている。リードピン5は、
例えば、表面に金メッキ処理を施したコバール材で形成
されている。接着層は、例えば、銀ろう材で形成されて
いる。
Each electrode pad 1B on the back surface of the wiring board 1
One end of the lead pin 5 is electrically and mechanically connected to the surface of the via a bonding layer. The lead pin 5 is
For example, it is formed of a Kovar material whose surface is plated with gold. The adhesive layer is formed of, for example, a silver brazing material.

【0022】前記配線基板1の主面の外周領域には接着
層を介在して支持リード7Bが固着されている。支持リ
ード7Bは、例えば、配線基板1の外周囲に沿って延在
するリング形状で形成されている。この支持リード7B
には配線基板1の各辺毎に吊りリード7Cが一体化され
ている。
Support leads 7B are fixed to the outer peripheral region of the main surface of the wiring board 1 with an adhesive layer interposed. The support lead 7B is formed in, for example, a ring shape extending along the outer periphery of the wiring board 1. This support lead 7B
The suspension leads 7C are integrated on each side of the wiring board 1.

【0023】前記半導体ペレット2は、例えば、単結晶
珪素からなる半導体基板を主体に形成されている。半導
体基板の主面(素子形成面)には論理回路システム、記憶
回路システム、或はそれらの混合回路システムが構成さ
れている。また、半導体基板1の主面上には、その外周
囲の各辺に沿って配列された複数の外部端子(ボンディ
ングパッド)2Aが配置されている。単結晶珪素からな
る半導体基板は、3.0〜3.5×10~6[1/℃]程
度の熱膨張係数を有する。
The semiconductor pellet 2 is mainly formed of a semiconductor substrate made of, for example, single crystal silicon. A logic circuit system, a memory circuit system, or a mixed circuit system thereof is formed on the main surface (element formation surface) of the semiconductor substrate. Further, on the main surface of the semiconductor substrate 1, a plurality of external terminals (bonding pads) 2A arranged along each side of the outer periphery thereof are arranged. The semiconductor substrate made of single crystal silicon has a coefficient of thermal expansion of about 3.0 to 3.5 × 10 6 [1 / ° C.].

【0024】前記半導体ペレット2の外部端子2A、配
線基板1の電極パッド1Aの夫々はボンディングワイヤ
3を介して電気的に接続されている。ボンディングワイ
ヤ3としては、例えば、金(Au)ワイヤ、銅(Cu)ワイ
ヤ、アルミニウム(Al)ワイヤ、或は金属ワイヤの表面
に絶縁樹脂膜を被覆した被覆ワイヤ等を用いる。ボンデ
ィングワイヤ3は、例えば、熱圧着に超音波振動を併用
したボンディング法で接続される。
The external terminals 2A of the semiconductor pellet 2 and the electrode pads 1A of the wiring board 1 are electrically connected to each other via bonding wires 3. As the bonding wire 3, for example, a gold (Au) wire, a copper (Cu) wire, an aluminum (Al) wire, or a coated wire in which the surface of a metal wire is coated with an insulating resin film is used. The bonding wires 3 are connected by, for example, a bonding method using thermocompression and ultrasonic vibration.

【0025】前記配線基板1、半導体ペレット2、ボン
ディングワイヤ3、リードピン5、支持リード7B及び
吊りリード7C等は樹脂封止体4で封止されている。樹
脂封止体4は、例えばトランスファモールド法に基づい
て形成される。樹脂封止体4は、例えば、フェノール系
硬化剤、シリコーンゴム及びフィラーが添加されたエポ
キシ系の熱硬化性樹脂4Aで形成されている。この熱硬
化性樹脂4は、5〜30×10~6[1/℃]程度の熱膨
張係数を有し、3〜5[%]程度の硬化収縮率を有す
る。
The wiring board 1, the semiconductor pellets 2, the bonding wires 3, the lead pins 5, the support leads 7B, the suspension leads 7C and the like are sealed with a resin sealing body 4. The resin sealing body 4 is formed based on, for example, a transfer molding method. The resin sealing body 4 is formed of, for example, an epoxy thermosetting resin 4A to which a phenolic curing agent, silicone rubber, and a filler are added. The thermosetting resin 4 has a thermal expansion coefficient of about 5 to 30 × 10 6 [1 / ° C.] and a curing shrinkage ratio of about 3 to 5 [%].

【0026】前記樹脂封止体4の裏面には複数のバンプ
電極6が行列状に配置されている。つまり、本実施形態
の半導体装置は、配線基板1の裏面側に複数のバンプ電
極5を行列状に配置したBGA構造で構成されている。
複数のバンプ電極6の夫々は複数のリードピン5の夫々
の他端側に電気的にかつ機械的に接続されている。つま
り、バンプ電極6は、リードピン5、電極パッド1B、
多層配線構造の配線、電極パッド1A、ボンディングワ
イヤ3の夫々を介して半導体ペレット2の外部端子2A
に電気的に接続されている。バンプ電極6は、例えば、
球形状に形成されたPb−Sn系の合金材で形成されて
いる。
A plurality of bump electrodes 6 are arranged in a matrix on the back surface of the resin sealing body 4. That is, the semiconductor device of the present embodiment has a BGA structure in which a plurality of bump electrodes 5 are arranged in a matrix on the back surface side of the wiring board 1.
Each of the plurality of bump electrodes 6 is electrically and mechanically connected to the other end side of each of the plurality of lead pins 5. That is, the bump electrode 6 includes the lead pin 5, the electrode pad 1B,
The external terminal 2A of the semiconductor pellet 2 is connected via the wiring of the multilayer wiring structure, the electrode pad 1A, and the bonding wire 3 respectively.
Is electrically connected to The bump electrode 6 is, for example,
It is made of a spherical Pb-Sn alloy material.

【0027】前記配線基板1の主面側及びその裏面側の
夫々には樹脂封止体4の樹脂4Aが設けられ、前記配線
基板1の裏面の電極パッド1Bと前記バンプ電極6との
間には両者間を電気的に接続するリードピン5が設けら
れている。このように、配線基板1の主面側及びその裏
面側の夫々に樹脂封止体4の樹脂4Aを設けることによ
り、樹脂封止体4を形成する際、配線基板1の主面側及
びその裏面側の夫々に樹脂4Aの硬化収縮による収縮応
力が発生し、配線基板1の主面側及びその裏面側の夫々
に引っ張り力が働くので、樹脂4Aの硬化収縮による配
線基板1の反りを防止することができる。また、配線基
板1の裏面の電極パッド1Bと前記バンプ電極6との間
に両者間を電気的に接続するリードピン5を設けること
により、配線基板1の裏面の電極パッド1Bからバンプ
電極5を引き離した状態で両者間を電気的に接続するこ
とができるので、配線基板1の裏面側に樹脂封止体4の
樹脂4Aを設けることができる。
A resin 4A of a resin encapsulant 4 is provided on each of the main surface side and the back surface side of the wiring board 1, and between the electrode pads 1B on the back surface of the wiring board 1 and the bump electrodes 6. Is provided with a lead pin 5 for electrically connecting the two. In this way, by providing the resin 4A of the resin sealing body 4 on the main surface side and the back surface side of the wiring board 1, respectively, when forming the resin sealing body 4, the main surface side of the wiring board 1 and its side. A contraction stress is generated on the back surface side due to curing shrinkage of the resin 4A, and a tensile force acts on each of the main surface side and the back surface side of the wiring board 1, so that the wiring board 1 is prevented from warping due to the curing contraction of the resin 4A. can do. Further, by providing a lead pin 5 between the electrode pad 1B on the back surface of the wiring board 1 and the bump electrode 6, the bump electrode 5 is separated from the electrode pad 1B on the back surface of the wiring board 1. Since the two can be electrically connected in this state, the resin 4A of the resin sealing body 4 can be provided on the back surface side of the wiring board 1.

【0028】なお、図3に示すように、配線基板1の裏
面側に設けられた樹脂4Aの厚さT2を、配線基板1の
主面側に設けられた樹脂4Aの厚さとほぼ同一の厚さに
設定することにより、配線基板1の主面側及びその裏面
側の夫々に働く引っ張り力をほぼ同一にすることができ
るので、樹脂の硬化収縮による配線基板の反りを防止す
る防止効果を高めることができる。
As shown in FIG. 3, the thickness T2 of the resin 4A provided on the back surface side of the wiring board 1 is substantially the same as the thickness of the resin 4A provided on the main surface side of the wiring board 1. By setting the height to approximately the same, the pulling forces acting on the main surface side and the back surface side of the wiring board 1 can be made substantially the same, so that the prevention effect of preventing the warpage of the wiring board due to the curing shrinkage of the resin is enhanced. be able to.

【0029】このように構成される半導体装置は、図4
(要部平面図)及び図5(図4に示すB−B線の位置で切
った断面図)に示すリードフレーム7を用いた製造プロ
セスで形成される。リードフレーム7は、枠体7Aで規
定された領域内に配線基板1を配置した構造で構成され
る。配線基板1は支持リード7Bに接着層を介在して接
着固定され、支持リード7Bは吊りリード7Cを介して
枠体7Aに一体化されている。つまり、配線基板1は、
支持リード7B及び吊りリード7Cの夫々を介してリー
ドフレーム7の体7Aに支持されている。配線基板1の
主面側には凹部1Cが設けられ、その裏面側にはリード
ピン5が設けられている。リードピン5の一端側は、配
線基板1の裏面の電極パッド1Bに接着層を介在して接
着固定されている。
The semiconductor device having such a structure is shown in FIG.
(Principal plan view) and the manufacturing process using the lead frame 7 shown in FIG. 5 (cross-sectional view taken along the line BB in FIG. 4). The lead frame 7 has a structure in which the wiring board 1 is arranged in a region defined by the frame 7A. The wiring board 1 is adhesively fixed to the support leads 7B with an adhesive layer interposed, and the support leads 7B are integrated with the frame body 7A via the suspension leads 7C. That is, the wiring board 1
It is supported by the body 7A of the lead frame 7 via the support leads 7B and the suspension leads 7C, respectively. A recess 1C is provided on the main surface side of the wiring board 1, and lead pins 5 are provided on the back surface side thereof. One end side of the lead pin 5 is adhesively fixed to the electrode pad 1B on the back surface of the wiring board 1 with an adhesive layer interposed.

【0030】次に、前記半導体装置の製造方法について
説明する。
Next, a method of manufacturing the semiconductor device will be described.

【0031】まず、枠体7Aに支持リード7B及び吊り
リード7Cの夫々を介して支持された配線基板1を有す
るリードフレーム7を用意する。
First, the lead frame 7 having the wiring board 1 supported by the frame body 7A via the support leads 7B and the suspension leads 7C is prepared.

【0032】次に、前記配線基板1の主面側の凹部1C
内に半導体ペレット2を塔載する。半導体ペレット2
は、配線基板1の凹部1C内に接着層を介在して固着さ
れる。
Next, the concave portion 1C on the main surface side of the wiring board 1 is formed.
The semiconductor pellets 2 are mounted inside. Semiconductor pellet 2
Are fixed in the concave portion 1C of the wiring board 1 with an adhesive layer interposed.

【0033】次に、前記半導体ペレット2の外部端子2
Aと前記配線基板1の主面の電極パッド1Aとをボンデ
ィングワイヤ3で電気的に接続する。
Next, the external terminals 2 of the semiconductor pellet 2
A and an electrode pad 1A on the main surface of the wiring board 1 are electrically connected by a bonding wire 3.

【0034】次に、図6(要部断面図)に示すように、成
形金型10の上型10Aと下型10Bとの間にリードフ
レーム7を配置し、この成形金型10の上型10Aと下
型10Bとで形成されるキャビティ11内に、主面に設
けられた半導体ペレット2及び裏面の電極パッド1Bに
一端側が接続されたリードピン5の夫々を有する配線基
板1を配置する。この工程において、配線基板1は吊り
リード7Cを介してリードフレーム7の枠体7Aに支持
されているので、リードピン5の他端側は吊りリード7
Cの弾性力によってキャビティ11の内壁面に押圧接触
される。また、配線基板1はリードフレーム7に支持さ
れているので、キャビティ11と配線基板1との位置決
めは、成型金型10とリードフレーム7との位置決めに
よって行なわれる。なお、成形金型10は、キャビティ
11内に供給される樹脂(4A)の流動性を高めるため、
予め170〜180[℃]程度の温度に過熱されてい
る。
Next, as shown in FIG. 6 (a cross-sectional view of an essential part), the lead frame 7 is arranged between the upper die 10A and the lower die 10B of the molding die 10 and the upper die of this molding die 10 is arranged. A wiring board 1 having a semiconductor pellet 2 provided on the main surface and a lead pin 5 having one end connected to an electrode pad 1B on the back surface is arranged in a cavity 11 formed by 10A and a lower die 10B. In this step, since the wiring board 1 is supported by the frame body 7A of the lead frame 7 via the suspension leads 7C, the other end side of the lead pin 5 is the suspension leads 7C.
The elastic force of C makes pressure contact with the inner wall surface of the cavity 11. Further, since the wiring board 1 is supported by the lead frame 7, the cavity 11 and the wiring board 1 are positioned by the molding die 10 and the lead frame 7. In addition, since the molding die 10 enhances the fluidity of the resin (4A) supplied into the cavity 11,
It has been previously heated to a temperature of about 170 to 180 [° C.].

【0035】次に、前記成形金型10のポットに樹脂タ
ブレット(熱硬化性樹脂)を投入する。樹脂タブレット
は、予めヒータで加熱され、粘度を下げてからポットに
投入される。ポットに投入された樹脂タブレットは、成
形金型10から熱を与えられ、更に粘度が下げられる。
Next, a resin tablet (thermosetting resin) is put into the pot of the molding die 10. The resin tablet is heated in advance by a heater to reduce its viscosity and then put into a pot. The resin tablet placed in the pot is given heat from the molding die 10 to further reduce the viscosity.

【0036】次に、前記樹脂タブレットをトランスファ
モールド装置のプランジャで加圧し、ポットからランナ
ー及び流入ゲートを通してキャビティ11内に樹脂4A
を供給し、前記配線基板1の主面側及びその裏面側の夫
々に樹脂4Aが設けられた樹脂封止体4を形成する。こ
の後、樹脂封止体4は、樹脂4Aを硬化させるため、し
ばらく加熱処理される。この工程において、配線基板1
の主面側及びその裏面側の夫々に樹脂4Aの硬化収縮に
よる収縮応力が発生し、配線基板1の主面側及びその裏
面側の夫々に引っ張り力が働くので、樹脂4Aの硬化収
縮による配線基板1の反りを防止することができる。
Next, the resin tablet is pressed by the plunger of the transfer molding apparatus, and the resin 4A is introduced into the cavity 11 from the pot through the runner and the inflow gate.
Is supplied to form the resin sealing body 4 in which the resin 4A is provided on each of the main surface side and the back surface side of the wiring board 1. Thereafter, the resin sealing body 4 is heat-treated for a while in order to cure the resin 4A. In this process, the wiring board 1
A shrinkage stress is generated on the main surface side and the back surface side of the resin 4A due to curing shrinkage of the resin 4A, and a pulling force acts on the main surface side and the back surface side of the wiring substrate 1, respectively. The warp of the substrate 1 can be prevented.

【0037】次に、前記成形型10からリートフレーム
7を取り出す。
Next, the REIT frame 7 is taken out from the molding die 10.

【0038】次に、前記リードピン5の他端側にバンプ
電極6を電気的かつ機械的に接続する。その後、前記リ
ードフレーム7の枠体7Aから吊りリード7Cを切断す
ることにより、本実施形態の半導体装置がほぼ完成す
る。
Next, the bump electrode 6 is electrically and mechanically connected to the other end of the lead pin 5. After that, the suspension leads 7C are cut from the frame body 7A of the lead frame 7, whereby the semiconductor device of this embodiment is almost completed.

【0039】この後、半導体装置は、選別工程が施され
た後、製品として出荷される。製品として出荷された半
導体装置は実装基板に実装され、半導体装置のバンプ電
極6は実装基板の電極パッドに電気的かつ機械的に接続
される。
Thereafter, the semiconductor device is shipped as a product after being subjected to a sorting process. The semiconductor device shipped as a product is mounted on the mounting substrate, and the bump electrodes 6 of the semiconductor device are electrically and mechanically connected to the electrode pads of the mounting substrate.

【0040】このように、本実施形態によれば以下の効
果が得られる。
As described above, according to this embodiment, the following effects can be obtained.

【0041】(1)配線基板1の主面側に半導体ペレッ
ト2が設けられ、前記配線基板1の裏面側にバンプ電極
5が設けられたBGA構造の半導体装置であって、前記
配線基板1の主面側及びその裏面側の夫々に樹脂封止体
4の樹脂4Aを設け、更に、前記配線基板1の裏面の電
極パッド1Bと前記バンプ電極6との間に両者間を電気
的に接続するリードピン5を設けることにより、樹脂封
止体を形成する際、配線基板の主面側及びその裏面側の
夫々に樹脂の硬化収縮による収縮応力が発生し、配線基
板の主面側及びその裏面側の夫々に引っ張り力が働くの
で、樹脂の硬化収縮による配線基板の反りを防止するこ
とができる。また、配線基板1の裏面の電極パッド1B
と前記バンプ電極6との間に両者間を電気的に接続する
リードピン5を設けることにより、配線基板1の裏面の
電極パッド1Bからバンプ電極5を引き離した状態で両
者間を電気的に接続することができるので、配線基板1
の裏面側に樹脂封止体4の樹脂4Aを設けることができ
る。また、リードピン5の長さを変更することにより、
配線基板1の裏面側に設けられる樹脂4Aの厚さを自由
に設定することができる。
(1) A semiconductor device having a BGA structure in which a semiconductor pellet 2 is provided on the main surface side of the wiring board 1 and bump electrodes 5 are provided on the back surface side of the wiring board 1, The resin 4A of the resin encapsulant 4 is provided on each of the main surface side and the back surface side thereof, and furthermore, between the electrode pad 1B on the back surface of the wiring board 1 and the bump electrode 6, the both are electrically connected. By providing the lead pins 5, shrinkage stress due to curing shrinkage of the resin occurs on the main surface side and the back surface side of the wiring board when the resin sealing body is formed, and the main surface side and the back surface side of the wiring board are generated. Since a pulling force acts on each of them, it is possible to prevent the warp of the wiring board due to the curing shrinkage of the resin. In addition, the electrode pad 1B on the back surface of the wiring board 1
By providing the lead pin 5 for electrically connecting the bump electrode 6 and the bump electrode 6 to each other, the bump electrode 5 and the bump electrode 6 are electrically connected to each other in a state where the bump electrode 5 is separated from the electrode pad 1B on the back surface of the wiring board 1. Wiring board 1 so that
The resin 4A of the resin sealing body 4 can be provided on the back surface side of the. Also, by changing the length of the lead pin 5,
The thickness of the resin 4A provided on the back surface side of the wiring board 1 can be freely set.

【0042】また、配線基板1の反りによる実装基板の
電極パッドと半導体装置のバンプ電極6との接続不良を
防止することができるので、実装基板に対する実装精度
が高い半導体装置を提供することができる。
Further, since it is possible to prevent the connection failure between the electrode pad of the mounting substrate and the bump electrode 6 of the semiconductor device due to the warp of the wiring substrate 1, it is possible to provide a semiconductor device having high mounting accuracy on the mounting substrate. .

【0043】(2)前記配線基板1の裏面側の樹脂4A
の厚さT2を、前記配線基板1の主面側の樹脂4Aの厚
さT1とほぼ同一の厚さに設定することにより、配線基
板1の主面側及びその裏面側の夫々に働く引っ張り力を
ほぼ同一にすることができるので、樹脂の硬化収縮によ
る配線基板1の反りを防止する防止効果を高めることが
できる。また、樹脂封止体4の平面方向の中心に配線基
板1を配置することができる。
(2) Resin 4A on the back side of the wiring board 1
Of the resin 4A on the principal surface side of the wiring board 1 is set to be substantially the same as the thickness T2 of the resin 4A on the principal surface side and the rear surface side of the wiring board 1. Since they can be made substantially the same, it is possible to enhance the prevention effect of preventing the warpage of the wiring substrate 1 due to the curing shrinkage of the resin. Further, the wiring board 1 can be arranged at the center of the resin sealing body 4 in the plane direction.

【0044】(3)前記半導体ペレット2を前記配線基
板1の主面に設けられた凹部1C内に配置する。この構
成により、凹部1Cの深さに相当する分、配線基板1の
主面から突出する半導体ペレット2の突出量(高さ)を低
減することができ、配線基板1の主面側に設けられる樹
脂4Aの厚さT1を薄くすることができるので、配線基
板1の裏面側に設けられる樹脂4Aの厚さT2を薄くす
ることができる。この結果、配線基板1の裏面側に樹脂
4Aを設けることによる半導体装置の厚さの増加を抑制
することができる。
(3) The semiconductor pellet 2 is placed in a recess 1C provided on the main surface of the wiring board 1. With this configuration, the protrusion amount (height) of the semiconductor pellet 2 protruding from the main surface of the wiring board 1 can be reduced by an amount corresponding to the depth of the recess 1C, and the semiconductor pellet 2 is provided on the main surface side of the wiring board 1. Since the thickness T1 of the resin 4A can be reduced, the thickness T2 of the resin 4A provided on the back surface side of the wiring board 1 can be reduced. As a result, an increase in the thickness of the semiconductor device due to the resin 4A provided on the back surface side of the wiring board 1 can be suppressed.

【0045】(4)前記配線基板1を有するリードフレ
ーム7を用いて半導体装置を製造することにより、リー
ドピン5の他端側が吊りリード7Cの弾性力によって成
形金型10のキャビティ11の内壁面に押圧接触される
ので、リードピン5の他端側とキャビティ11の内壁面
との間の樹脂4Aの流れ込みを防止することができる。
また、配線基板1はリードフレーム7に支持されている
ので、キャビティ11と配線基板1との位置決めを、成
型金型10とリードフレーム7との位置決めによって行
うことができる。
(4) By manufacturing a semiconductor device using the lead frame 7 having the wiring board 1, the other end of the lead pin 5 is attached to the inner wall surface of the cavity 11 of the molding die 10 by the elastic force of the suspension lead 7C. Since they are pressed into contact with each other, it is possible to prevent the resin 4A from flowing between the other end of the lead pin 5 and the inner wall surface of the cavity 11.
Further, since the wiring board 1 is supported by the lead frame 7, the cavity 11 and the wiring board 1 can be positioned by positioning the molding die 10 and the lead frame 7.

【0046】なお、図8(要部断面図)に示すように、成
形金型10の上型10Aに設けられた押圧部材12で配
線基板1を押圧し、リードピン5の一端側をキャビティ
11の内壁面に押圧接触させてもよい。押圧部材12は
配線基板1に対して上下に移動する機構で構成されてい
る。
As shown in FIG. 8 (main part cross-sectional view), the wiring board 1 is pressed by the pressing member 12 provided on the upper die 10A of the molding die 10, and one end side of the lead pin 5 is inserted into the cavity 11. You may make it press-contact with an inner wall surface. The pressing member 12 is composed of a mechanism that moves up and down with respect to the wiring board 1.

【0047】また、図8に示すように、成形金型10の
下型10Bに設けられた位置決め部材13によって、キ
ャビティ11と配線基板1との位置決めを行ってもよ
い。
As shown in FIG. 8, the cavity 11 and the wiring board 1 may be positioned by the positioning member 13 provided on the lower mold 10B of the molding die 10.

【0048】また、図9(要部断面図)に示すように、成
形金型10の上型10Aに設けられた突起14で配線基
板1を押圧し、リードピン5の一端側をキャビティ11
の内壁面に押圧接触させてもよい。
Further, as shown in FIG. 9 (a cross-sectional view of the main part), the wiring board 1 is pressed by the projections 14 provided on the upper die 10A of the molding die 10, and the one end side of the lead pin 5 is moved to the cavity 11
It may be pressed into contact with the inner wall surface of the.

【0049】また、図示していないが、リードピン5の
一端側と対向するキャビティの内壁面に凹部を設け、こ
の凹部内にリードピン5の一端側を挿入してもよい。
Although not shown, a recess may be provided in the inner wall surface of the cavity facing the one end side of the lead pin 5, and the one end side of the lead pin 5 may be inserted into this recess.

【0050】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
As described above, the invention made by the present inventor is:
Although specifically described based on the embodiment, the present invention
It is needless to say that the present invention is not limited to the above embodiment, and various changes can be made without departing from the scope of the invention.

【0051】例えば、本発明は、配線基板の主面側にバ
ンプ電極を介在して半導体ペレットが設けられ、前記配
線基板の裏面側にバンプ電極が設けられた半導体装置に
適用することができる。
For example, the present invention can be applied to a semiconductor device in which a semiconductor pellet is provided on the main surface side of a wiring board with a bump electrode interposed and a bump electrode is provided on the back surface side of the wiring board.

【0052】[0052]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.

【0053】樹脂の硬化収縮による配線基板の反りを防
止することができる。
It is possible to prevent the warp of the wiring board due to the curing shrinkage of the resin.

【0054】また、実装基板に対する実装精度が高い半
導体装置を提供することができる。
Further, it is possible to provide a semiconductor device having high mounting accuracy on the mounting substrate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態である半導体装置の樹脂封
止体の上部を除去した状態を示す平面図である。
FIG. 1 is a plan view showing a state in which an upper portion of a resin sealing body of a semiconductor device according to an embodiment of the present invention is removed.

【図2】図1に示すA−A線の位置で切った断面図であ
る。
FIG. 2 is a sectional view taken along a line AA shown in FIG.

【図3】図2の要部拡大断面図である。FIG. 3 is an enlarged sectional view of a main part of FIG. 2;

【図4】前記半導体装置の製造プロセスに用いられるリ
ードフレームの要部平面図である。
FIG. 4 is a plan view of a main portion of a lead frame used in the manufacturing process of the semiconductor device.

【図5】図4に示すB−B線の位置で切った断面図であ
る。
5 is a cross-sectional view taken along the line BB shown in FIG.

【図6】前記半導体装置の製造プロセスを説明するため
の要部断面図である。
FIG. 6 is a main-portion cross-sectional view for illustrating the manufacturing process for the semiconductor device.

【図7】前記半導体装置の製造プロセスを説明するため
の要部断面図である。
FIG. 7 is a main-portion cross-sectional view for illustrating the manufacturing process for the semiconductor device.

【図8】本発明の他の実施形態である半導体装置の製造
プロセスを説明するための要部断面図である。
FIG. 8 is a main-portion cross-sectional view for illustrating the manufacturing process for the semiconductor device according to the other embodiment of the present invention.

【図9】本発明の他の実施形態である半導体装置の製造
プロセスを説明するための要部断面図である。
FIG. 9 is a main-portion cross-sectional view for illustrating the manufacturing process for the semiconductor device which is another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…配線基板、1A,1B…電極パッド、1C…凹部、
2…半導体ペレット、2A…外部端子(ボンディングパ
ッド)、3…ボンディングワイヤ、4…樹脂封止体、4
A…樹脂、5…リードピン、6…バンプ電極、7…リー
ドフレーム、7A…枠体、7B…支持リード、7C…吊
りリード、10…成形金型、11…キャビティ、12…
押圧部材、13…位置決め部材、14…突起部。
1 ... Wiring board, 1A, 1B ... Electrode pad, 1C ... Recess,
2 ... Semiconductor pellet, 2A ... External terminal (bonding pad), 3 ... Bonding wire, 4 ... Resin encapsulant, 4
A ... Resin, 5 ... Lead pin, 6 ... Bump electrode, 7 ... Lead frame, 7A ... Frame body, 7B ... Support lead, 7C ... Suspension lead, 10 ... Mold, 11 ... Cavity, 12 ...
Pressing member, 13 ... Positioning member, 14 ... Protrusion.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 舘 宏 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 松上 昌二 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 坪井 敏宏 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 三輪 孝志 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hiroshi Tachi 5-20-1 Kamimizuhonmachi, Kodaira-shi, Tokyo Inside Hiritsu Cho-LS Engineering Co., Ltd. (72) Inventor Shoji Matsugami Tokyo 5-20-1 Kamimizuhoncho, Kodaira-shi Hitsuryu SLS Engineering Co., Ltd. (72) Inventor Toshihiro Tsuboi 5-20-1 Kamimizuhoncho, Kodaira-shi, Tokyo Hiritsu Cho-LS・ I Engineering Co., Ltd. (72) Inventor Takashi Miwa 2326 Imai, Ome City, Tokyo Hitachi Device Manufacturing Center

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 配線基板の主面側に半導体ペレットが設
けられ、前記配線基板の裏面側にバンプ電極が設けられ
た半導体装置であって、前記配線基板の主面側及びその
裏面側の夫々に樹脂封止体の樹脂が設けられ、前記配線
基板の裏面の電極パッドと前記バンプ電極との間に両者
間を電気的に接続するリードピンが設けられていること
を特徴とする半導体装置。
1. A semiconductor device in which a semiconductor pellet is provided on a main surface side of a wiring board, and bump electrodes are provided on a back surface side of the wiring board, wherein the main surface side and the back surface side of the wiring board are respectively provided. The semiconductor device is characterized in that a resin of a resin encapsulant is provided on the wiring board, and lead pins are provided between the electrode pads on the back surface of the wiring board and the bump electrodes to electrically connect the two.
【請求項2】 前記配線基板の裏面側に設けられた樹脂
の厚さは、前記配線基板の主面側に設けられた樹脂の厚
さとほぼ同一の厚さに設定されていることを特徴とする
請求項1に記載の半導体装置。
2. The thickness of the resin provided on the back surface side of the wiring board is set to be substantially the same as the thickness of the resin provided on the main surface side of the wiring board. The semiconductor device according to claim 1.
【請求項3】 前記半導体ペレットは、前記配線基板の
主面に設けられた凹部内に配置されていることを特徴と
する請求項1又は請求項2に記載の半導体装置。
3. The semiconductor device according to claim 1, wherein the semiconductor pellet is arranged in a recess provided in the main surface of the wiring board.
【請求項4】 配線基板の主面側に半導体ペレットが設
けられ、前記配線基板の裏面側にバンプ電極が設けられ
た半導体装置の製造方法であって、主面に設けられた半
導体ペレットと、裏面の電極パッドに一端側が接続され
たリードピンとを有する配線基板を、成形金型のキャビ
ティ内に配置する工程と、前記成形金型のキャビティ内
に樹脂を供給し、前記配線基板の主面側及びその裏面側
の夫々に樹脂が設けられた樹脂樹脂体を形成する工程
と、前記リードピンの他端側にバンプ電極を接続する工
程とを備えたことを特徴とする半導体装置の製造方法。
4. A method of manufacturing a semiconductor device, wherein a semiconductor pellet is provided on the main surface side of a wiring board, and bump electrodes are provided on the back surface side of the wiring board, the semiconductor pellet being provided on the main surface. A step of disposing a wiring board having a lead pin whose one end side is connected to an electrode pad on the back surface in a cavity of a molding die, and supplying resin into the cavity of the molding die so that the main surface side of the wiring board And a step of forming a resin resin body in which a resin is provided on each of the back surfaces thereof, and a step of connecting a bump electrode to the other end side of the lead pin, the method for manufacturing a semiconductor device.
JP7292881A 1995-11-10 1995-11-10 Semiconductor device and its manufacture Withdrawn JPH09134978A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7292881A JPH09134978A (en) 1995-11-10 1995-11-10 Semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7292881A JPH09134978A (en) 1995-11-10 1995-11-10 Semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JPH09134978A true JPH09134978A (en) 1997-05-20

Family

ID=17787592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7292881A Withdrawn JPH09134978A (en) 1995-11-10 1995-11-10 Semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPH09134978A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012244063A (en) * 2011-05-23 2012-12-10 Richtek Technology Corp Integrated circuit chip package and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012244063A (en) * 2011-05-23 2012-12-10 Richtek Technology Corp Integrated circuit chip package and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US6326700B1 (en) Low profile semiconductor package and process for making the same
US6316822B1 (en) Multichip assembly semiconductor
US6388336B1 (en) Multichip semiconductor assembly
JP2972096B2 (en) Resin-sealed semiconductor device
JPH1154658A (en) Semiconductor device, manufacture thereof and frame structure
JPH08227908A (en) Semiconductor device and manufacture thereof
JPH0878605A (en) Lead frame and semiconductor integrated circuit device utilizing the same
JPH11260856A (en) Semiconductor device and its manufacture and mounting structure of the device
JP2001274316A (en) Semiconductor device and its manufacturing method
JPH10200016A (en) Printed circuit board for ball grid array semiconductor package, and molding method for ball grid array semiconductor package using the same
JPH01278755A (en) Lead frame and resin-sealed semiconductor device using the same
JPH09134978A (en) Semiconductor device and its manufacture
JP2873009B2 (en) Semiconductor device and manufacturing method thereof
JP3404438B2 (en) Semiconductor device and manufacturing method thereof
JP2555428B2 (en) Lead frame and method of manufacturing semiconductor device using the same
JPH0345542B2 (en)
JP3642545B2 (en) Resin-sealed semiconductor device
JP3883531B2 (en) Semiconductor device
JPH06209071A (en) Resin sealed type semiconductor device and its manufacture
JPH09172126A (en) Resin-sealed semiconductor device and its manufacture
JPH1117082A (en) Resin sealed semiconductor device
JPH11260950A (en) Semiconductor device and manufacture thereof
JP3249263B2 (en) Semiconductor package and manufacturing method thereof
JPH11274360A (en) Semiconductor device and its manufacture
JP4528977B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030204