JPH09130101A - 高周波スイッチ - Google Patents
高周波スイッチInfo
- Publication number
- JPH09130101A JPH09130101A JP7316724A JP31672495A JPH09130101A JP H09130101 A JPH09130101 A JP H09130101A JP 7316724 A JP7316724 A JP 7316724A JP 31672495 A JP31672495 A JP 31672495A JP H09130101 A JPH09130101 A JP H09130101A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- distributed constant
- diode
- constant line
- connection point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Electronic Switches (AREA)
- Transceivers (AREA)
Abstract
とが可能な高周波スイッチを提供する。 【解決手段】 高周波スイッチ10は、第1のダイオー
ド13a及び第1の分布定数線路14aの直列回路を含
む。第1のダイオード13aは、コンデンサ12aを介
して送信回路Txに接続され、第1の分布定数線路14
aの一端は、コンデンサ12bを介して送信回路Rxに
接続される。接続点Aと接地電位の間には、第2の分布
定数線路14bとコンデンサ12cが接続され、接続点
Bと接地電位の間には、第2のダイオード13bとコン
デンサ12dが接続される。接続点Cと接続点Dとの間
には、第1の抵抗15aと第2の抵抗15bからなる直
列回路が接続される。接続点Cには、抵抗16aを介し
て第1の制御電圧端子Vc1が接続され、接続点Dに
は、抵抗16bを介して第2の制御電圧端子Vc2が接
続される。アンテナANT及び接続点Eは接続点Fに接
続される。
Description
関し、特に例えば、デジタル携帯電話機などの高周波回
路において信号の経路の切り換えを行うための高周波ス
イッチに関する。
デジタル携帯電話機などにおいて、第1のポートP1
(送信回路Tx)と第2のポートP2(アンテナAN
T)との接続、及び第3のポートP3(受信回路Rx)
と第2のポートP2(アンテナANT)との接続を切り
換えるために用いられる。
示す回路図である。この高周波スイッチ1は、第1のポ
ートP1が送信回路Txに、第2のポートP2がアンテ
ナANTに、そして、第3のポートP3が受信回路Rx
に接続される。送信回路Txには、コンデンサ2aを介
して、第1のダイオード3aのアノードが接続される。
第1のダイオード3aのアノードは、第1の分布定数線
路4a及びコンデンサ2bの直列回路を介して接地され
る。第1の分布定数線路4aとコンデンサ2bの接続点
には、抵抗5aを介して第1の制御電圧端子6aが接続
される。第1の制御電圧端子6aには、高周波スイッチ
の切り換えを行うための第1の制御回路(図示せず)が
接続される。また、第1のダイオード3aのカソード
は、コンデンサ2cを介してアンテナANTに接続され
る。この第1のダイオード3aには、抵抗5bが並列に
接続される。
2cを介して第2の分布定数線路4bの一端が接続され
る。第2の分布定数線路4bの他端は、コンデンサ2d
を介して受信回路Rxに接続される。第2の分布定数線
路4bとコンデンサ2dとの接続点には、第2のダイオ
ード3bのアノードが接続される。第2のダイオード3
bのカソードは、コンデンサ2eを介して接地される。
この第2のダイオード3bには、抵抗5cが並列に接続
される。また、第2のダイオード3bとコンデンサ2e
の接続点には、抵抗5dを介して第2の制御電圧端子6
bが接続される。第2の制御電圧端子6bには、高周波
スイッチの切り換えを行うための第2の制御回路(図示
せず)が接続される。
受信を行う場合を説明する。まず、送信時には、第1の
制御電圧端子6aに正の電圧、第2の制御電圧端子6b
に0[V]が印加される。このとき、コンデンサ2a〜
2eによって直流分がカットされ、第1の制御電圧端子
6aに印加された電圧が第1及び第2のダイオード3
a、3bを含む回路にのみ印加される。このため、第1
及び第2のダイオード3a、3bはオン状態になる。第
1及び第2のダイオード3a、3bがオン状態になるこ
とによって、送信回路Txからの信号が、アンテナAN
Tに送られて、アンテナANTから送信される。また、
送信回路Txの送信信号は、第2の分布定数線路4bが
第2のダイオード3b及びコンデンサ2eを介して接地
されることにより、インピーダンス反転回路が形成され
るため、第1のダイオード3aのカソードと第2の分布
定数線路4bとの接続点から受信回路Rx側をみたイン
ピーダンスが非常に大きくなり、受信回路Rxには伝達
されない。
aに0[V]、第2の制御電圧端子6bに正の電圧が印
加され、第1及び第2のダイオード3a、3bはオフ状
態になる。そのため、受信信号は受信回路Rxに伝達さ
れ、送信回路Tx側には伝達されない。
第1及び第2の制御電圧端子6a、6bに印加する電圧
を制御することによって、送受信を切り換えることがで
きる。
高周波スイッチ1では、第1及び第2のダイオード3
a、3bに並列に抵抗5b、5cを接続しなければなら
ないため、現実に高周波スイッチ1を形成する場合に
は、設計自由度が小さくなる。特に、多層基板を用いて
高周波スイッチ1を形成する場合、多層基板上に第1及
び第2のダイオード3a、3bを実装すると、抵抗5
b、5cを多層基板上に実装あるいは印刷にて設ける必
要があり、製造コストが高くなるという問題点がある。
多層基板と抵抗5b、5cを実装基板上に実装する場合
には、抵抗用の配線のため、高周波スイッチ1の特性の
悪化が生じ、所望の特性が得られなくなるという問題点
もある。
するためになされたものであり、特性を悪化させずに必
要な抵抗を実装基板上に実装することが可能な高周波ス
イッチを提供することである。
るため、本発明は、第1乃至第3のポートを有し、第1
のポートと第2のポートとの接続及び第3のポートと第
2のポートとの接続を切り換えるための高周波スイッチ
であって、前記第1のポートと前記第3のポートとの間
に接続される第1のダイオード及び第1の分布定数線路
からなる直列回路と、前記第1のポートと前記第1のダ
イオードとの接続点と、基準電位との間に接続される第
2の分布定数線路と、前記第3のポートと前記第1の分
布定数線路との接続点と、基準電位との間に接続される
第2のダイオードと、前記第2の分布定数線路と基準電
位との接続点と、前記第2のダイオードと基準電位との
接続点との間に接続される第1の抵抗及び第2の抵抗か
らなる直列回路と、前記第1の抵抗の一端に接続される
第1の制御電圧端子と、前記第2の抵抗の一端に接続さ
れる第2の制御電圧端子とを備え、前記第2のポート、
及び前記第1のダイオードと前記第1の分布定数線路と
の接続点が、前記第1の抵抗と前記第2の抵抗との接続
点にそれぞれ接続されていることを特徴とする。
のポートと第2のポートとの接続及び第3のポートと第
2のポートとの接続を切り換えるための高周波スイッチ
であって、前記第1のポートと前記第3のポートとの間
に接続される第1のダイオード及び第1の分布定数線路
からなる直列回路と、前記第1のポートと前記第1のダ
イオードとの接続点と、基準電位との間に接続される第
2の分布定数線路と、前記第3のポートと前記第1の分
布定数線路との接続点と、基準電位との間に接続される
第2のダイオードと、前記第2の分布定数線路と基準電
位との接続点と、前記第2のダイオードと基準電位との
接続点との間に接続される第1の抵抗及び第2の抵抗か
らなる直列回路と、前記第1のダイオードと前記第1の
分布定数線路との接続点と、前記第1の抵抗と前記第2
の抵抗との接続点との間に接続される第3の分布定数線
路と、前記第1の抵抗の一端に接続される第1の制御電
圧端子と、前記第2の抵抗の一端に接続される第2の制
御電圧端子とを備え、前記第2のポートが、前記第1の
ダイオードと前記第1の分布定数線路との接続点に接続
され、前記第1の抵抗と前記第2の抵抗との接続点が接
地電位に接続されていることを特徴とする。
少なくとも1つが、抵抗を介してそれぞれ前記第1及び
第2の抵抗の一端に接続されていることを特徴とする。
とも1つが、コンデンサを介して基準電位に接続されて
いることを特徴とする。
分布定数線路と基準電位との接続点との間に接続される
第3の抵抗と、前記第2の抵抗の一端と前記第2のダイ
オードと基準電位との接続点との間に接続される第4の
抵抗とを備えていることを特徴とする。
なくとも1つに並列に、分布定数線路とコンデンサとの
直列回路が接続されていることを特徴とする。
なくとも1つに並列に、分布定数線路とコンデンサとの
直列回路が接続され、さらに前記分布定数線路と前記コ
ンデンサとの直列回路に並列に、コンデンサが接続され
ていることを特徴とする。
には、第1及び第2のダイオードに順方向の電圧が印加
され、第1及び第2のダイオードはオン状態になる。そ
のため、送信回路からの信号が第1のダイオードを介し
てアンテナに送られて、アンテナから送信される。ま
た、このとき、送信回路の送信信号は、第1の分布定数
線路が第2のダイオード及びコンデンサを介して接地さ
れることにより、インピーダンス反転回路が形成される
ため、アンテナ側から受信回路側をみたインピーダンス
が非常に大きくなるため、受信回路には伝達されない。
ードはオフ状態になる。そのため、受信信号は受信回路
に伝達され、送信回路側には伝達されない。
施例を説明する。なお、各実施例中において、第1の実
施例と同一もしくは同等の部分には同一番号を付し、詳
細な説明は省略する。
の実施例の回路図である。この高周波スイッチ10は、
第1のポートP1が送信回路Txに、第2のポートP2
がアンテナANTに、そして、第3のポートP3が受信
回路Rxに接続される。
して、第1のダイオード13aのアノードが接続され、
第1のダイオード13aのカソードには、第1の分布定
数線路14aの一端が接続され、第1の分布定数線路1
4aの他端には、コンデンサ12bを介して、受信回路
Rxに接続される。
ンサ12aとの接続点Aには、第2の分布定数線路14
bの一端が接続され、分布定数線路14bの他端は、コ
ンデンサ12cを介して基準電位、すなわち接地電位に
接続される。また、第1の分布定数線路14aとコンデ
ンサ12bとの接続点Bには、第2のダイオード13b
のアノードが接続され、第2のダイオード13bのカソ
ードは、コンデンサ12dを介して接地電位に接続され
る。
デンサ12cの接続点Cと、第2のダイオード13bと
コンデンサ12dの接続点Dとの間には、第1の抵抗1
5aと第2の抵抗15bからなる直列回路が接続され
る。
デンサ12cの接続点Cには、抵抗16aを介して第1
の制御電圧端子Vc1が接続され、この第1の制御電圧
端子Vc1には、高周波スイッチの切り換えを行うため
の第1の制御回路(図示せず)が接続される。また、第
2のダイオード13bとコンデンサ12dの接続点Dに
は、抵抗16bを介して第2の制御電圧端子Vc2が接
続され、この第2の制御電圧端子Vc2には、高周波ス
イッチの切り換えを行うための第2の制御回路(図示せ
ず)が接続される。
5bの接続点Fは、コンデンサ12eを介してアンテナ
ANTに接続される。そして、接続点Eと接続点Fは直
接接続されている。
4a、14bは、高周波スイッチ10に流れる高周波信
号の波長をλとしたときに、λ/4以下の長さのストリ
ップライン、マイクロストリップライン、コプレーナガ
イドライン等で構成されている。また、第2の分布定数
線路14bは、ハイインピーダンス線路での代用も可能
である。
a、14bは、いわゆるλ/4線路であるが、実際には
インダクタンス分や浮遊容量の影響があるため、上記の
ようにλ/4以下の長さを有するように構成される。
0の動作について表1に示す制御動作説明図を参照にし
て説明する。表1において、[V1及びV2]は、第1
及び第2の制御電圧端子Vc1、Vc2に印加される制
御電圧(+は正の制御電圧、0は接地電圧)を示し、
[Tx−ANT]は、送信回路用ポートTxとアンテナ
用ポートANTとの間の開閉状態(○は接続状態、×は
開放状態)を示し、[ANT−Rx]は、アンテナ用ポ
ートANTと受信回路用ポートRxとの間の開閉状態
(○は接続、×は開放)を示している。
c1に正の電圧、第2の制御電圧端子Vc2に接地電
位、すなわち0[V]が印加される。このとき、コンデ
ンサ12a〜12fによって直流分がカットされ、第1
の制御電圧端子Vc1に印加された電圧が第1及び第2
のダイオード13a、13bを含む回路にのみ印加され
る。このため、第1及び第2のダイオード13a、13
bはオン状態になる。第1及び第2のダイオード13
a、13bがオン状態になることによって、送信回路T
xからの信号がアンテナANTに送られ、アンテナAN
Tから送信される。また、送信回路Txの送信信号は、
第1の分布定数線路14aが第2のダイオード13b及
びコンデンサ12dを介して接地されることにより、イ
ンピーダンス反転回路が形成されるため、第1のダイオ
ード13aのカソードと第1の分布定数線路14aとの
接続点Eから受信回路Rx側をみたインピーダンスが非
常に大きくなるため、受信回路Rxには伝達されない。
c1に0[V]、第2の制御電圧端子Vc2に正の電圧
が印加され、第1及び第2のダイオード13a、13b
はオフ状態になる。そのため、受信信号は受信回路Rx
に伝達され、送信回路Tx側には伝達されない。なお、
第1及び第2の抵抗15a、15bは受信時における第
1及び第2のダイオード13a、13bの逆バイアス容
量を安定化させるために設けられている。
は、第1及び第2の制御電圧端子Vc1、Vc2に印加
する電圧を制御することによって、送受信を切り換える
ことができる。
を示す。この高周波スイッチ10は図1の一点鎖線で示
す箇所を内部に形成した多層基板21、コンデンサ12
a〜12e、第1の抵抗15a及び第2の抵抗15bを
実装基板22に実装してなる。
すように、複数の誘電体層23a〜23dを積層するこ
とにより形成される。
ンド24a〜24dが形成され、ランド24a、24b
には第1のダイオード13a、ランド24c、24dに
は第2のダイオード13bがそれぞれ接続され、上から
2層目の誘電体層23b上には、第1の接地電極25a
が形成される。
は、第1及び第2の分布定数線路14a、14bが形成
され、最下層の誘電体層23d上には、第2の接地電極
25bが形成される。
ドは、誘電体層23a上に形成したランド24a及び誘
電体層23a、23bに形成したビアホールを介して、
第2の分布定数線路14bの一端に接続され、カソード
は、誘電体層23a上に形成したランド24b及び誘電
体層23a、23bに形成したビアホールを介して、第
1の分布定数線路14aの一端に接続される。また、第
2のダイオード13bのアノードは、誘電体層23a上
に形成したランド24c及び誘電体層23a、23bに
形成したビアホールを介して、第1の分布定数線路14
aの他端に接続される。
2に示すように、8個の外部電極26a〜26hが形成
される。また、実装基板22上には、外部電極26a〜
26hがそれぞれ接続されるランド27a〜27eが形
成される。
極26aは、第2の分布定数線路14bの一端に接続さ
れ、ランド27a及びコンデンサ12aを介して送信回
路Txに接続される。また、外部電極26bは、接地端
子としてGNDに接続される。
数線路14aの他端に接続され、ランド27c及びコン
デンサ12bを介して受信回路Rxに接続される。ま
た、外部電極26d、26hは、第1及び第2の接地電
極25a、25bに接続され、接地端子としてGNDに
接続される。
ード13bのカソードに接続され、ランド27c及びコ
ンデンサ12dを介してGNDに接続される。そして、
ランド27d及び抵抗16bを介して、第2の制御電圧
端子Vc2として用いられる。
線路14aの一端に接続され、ランド27d及びコンデ
ンサ12eを介してアンテナANTに接続される。
数線路14bの他端に接続され、ランド27e及びコン
デンサ12cを介してGNDに接続される。そして、ラ
ンド27f及び抵抗16aを介して、第1の制御電圧端
子Vc1として用いられる。また、ランド27cとラン
ド27dとの間には、抵抗15bが接続され、ランド2
7dとランド27eとの間には、抵抗15aが接続され
る。
する高周波スイッチ10が形成される。
の実施例の回路図である。この高周波スイッチ20は、
第1の実施例の高周波スイッチ10と比較して、アンテ
ナANTがコンデンサ12eを介して第1のダイオード
13aと第1の分布定数線路14aの接続点Eに接続さ
れ、第1の抵抗15aと第2の抵抗15bの接続点Fが
コンデンサ12fを介して接地電位に接続され、第3の
分布定数線路14cが接続点Eと接続点Fとの間に接続
されている点で異なる。
a〜14cは、高周波スイッチ20に流れる高周波信号
の波長をλとしたときに、λ/4以下の長さのストリッ
プライン、マイクロストリップライン、コプレーナガイ
ドライン等で構成されている。また、第2及び第3の分
布定数線路14b、14cは、ハイインピーダンス線路
での代用も可能である。
14cは、いわゆるλ/4線路であるが、実際にはイン
ダクタンス分や浮遊容量の影響があるため、上記のよう
にλ/4以下の長さを有するように構成される。
0の動作については、表1に示した高周波スイッチ10
の動作と同様である。
周波スイッチによれば、従来の高周波スイッチで、ダイ
オードに並列に接続していた抵抗をダイオードから離す
ことができるため、回路構成上の設計自由度が大きくな
る。
できるため、Qが向上し、高周波スイッチの挿入損失が
改善される。
は内部に内蔵しないで、実装基板上に実装することがで
きるため、多層基板の低コスト化及び小形化が図れる。
の部品の全てあるいは一部を、多層基板上に実装、ある
いは内部に内蔵することができるため、多層基板の低コ
スト化及び小形化が可能となる。
地電位に変えて負の制御電圧を印加してもよい。その場
合には、上記第1の接続状態においては、第1の制御電
圧端子Vc1に接地電位、すなわち0[V]を印加し、
第2の制御電圧端子Vc2に負の制御電圧を印加すれば
よい。また、第2の接続状態の実現する場合も同様に行
えばよい。
13bの接続方向も図1及び図4に示す実施例に限定さ
れることはなく、図1及び図4に示す向きと逆に接続さ
れていてもよい。すなわち、第1のダイオード13aの
アノードが第1の分布定数線路14a側、カソードがコ
ンデンサ12a側に、第2のダイオード13bのアノー
ドがコンデンサ12d側、カソードが第1の分布定数線
路14a側になるように第1、第2のダイオード13
a、13bを接続してもよい。この場合には、図1及び
図4に示した実施例とは、第1、第2のダイオードの極
性が逆となるため、表1に示す正の制御電圧及び接地電
位に変えて、それぞれ接地電位、正の制御電圧を選択す
ればよい。
2の制御電圧端子Vc1、Vc2から接続点C、Dを介
して高周波スイッチに与える制御電圧の値を調整するた
めに設けられているものであるため、必要に応じて省略
することもでき、その場合には、接続点C、Dが直接第
1、第2の制御電圧端子Vc1、Vc2に接続される。
アスカットの機能を果たすものであるが、必要に応じて
省略することもできる。
変形例を説明する。図1及び図4に破線で示すように、
好ましくは、第1〜第3のポートP1〜P3のそれぞれ
と、基準電位との間にコンデンサ17a〜17dを接続
してもよい。この場合には、コンデンサ17a〜17d
の静電容量を選択することにより、特性インピーダンス
を補正することができ、それによって高周波スイッチ1
0、20の挿入損失や反射損失を効果的に低減すること
ができる。加えて、第1〜第3の分布定数線路14a〜
14cの長さを短くすることもでき、それによって高周
波スイッチ10、20の小型化を図ることができる。
用いられる必要は必ずしもなく、必要に応じて必要箇所
のみに接続されていてもよい。
変形例を図5を参照して説明する。図5に示すように、
さらに好ましくは、図1及び図4における接続点Cと接
続点Fとの間に第1の抵抗15a及び第3の抵抗15c
からなる直列回路を接続し、接続点Dと接続点Fとの間
に第2の抵抗15b及び第4の抵抗15dからなる直列
回路を接続する。そして、第1の制御電圧端子Vc1
が、抵抗16aを介して、第1の抵抗15aと第3の抵
抗15cの接続点Gに接続され、第2の制御電圧端子V
c2が、抵抗16bを介して、第2の抵抗15bと第4
の抵抗15dの接続点Hに接続されている。この際、第
3及び第4の抵抗15c、15dは送信時における第1
及び第2のダイオード13a、13bに印加される印加
電圧を規定しており、逆バイアス容量を安定化させるた
めに設けられている。
す。この場合は、第1の制御電圧端子Vc1が、抵抗1
6aを介して接続点Gに接続され、第2の制御電圧端子
Vc2が、抵抗16bを介して接続点Dに接続されてい
る。この場合も、図5の第2の変形例と同様の効果が得
られる。
が接続点Gに、第2の御電圧端子Vc2が接続点Dに接
続されている場合を示したが、第1の制御電圧端子Vc
1が接続点Cに、第2の制御電圧端子Vc2が接続点H
に接続される場合でも、図5の第2の変形例と同様の効
果が得られる。
び第4の変形例を図7及び図8を参照して説明する。図
7及び図8に示す変形例では、第1、第2のダイオード
13a、13bのうち任意のダイオードに後述の各回路
素子が接続される。図7及び図8では、第1のダイオー
ド13aに設けられる場合について説明する。
1のダイオード13aに並列に、互いに直列に接続され
た分布定数線路18及びコンデンサ19aが接続され
る。この構成では、第1のダイオード13aのオフ状態
における静電容量と、分布定数線路18のインダクタン
ス分により、並列共振回路が構成される。従って、この
並列共振回路の共振周波数が、伝送される高周波信号の
周波数と一致するように分布定数線路18のインダクタ
ンス分を調整することにより、第1のダイオード13a
のオフ状態のインピーダンスを高めることができる。そ
の結果、オフ状態にあるときの第1のダイオード13a
のアイソレーション特性を高めることができる。なお、
コンデンサ19aは、分布定数線路18により、直流が
バイパスすることを防止するために設けられている。
ライン、マイクロストリップライン、コプレーナガイド
ライン等により構成され、その長さ及びインピーダンス
は、並列共振回路の共振周波数を高周波信号の周波数と
一致させるように選ばれる。また、ハイインピーダンス
線路での代用も可能である。
態における静電容量が小さく、所望の共振周波数が得ら
れない場合には、第4の変形例として、図8に示すよう
に第1のダイオード13aに並列に、分布定数線路18
とコンデンサ19aの直列回路が接続されたものに、さ
らに、コンデンサ19bが接続される。この構成では、
第1のダイオード13aのオフ状態における静電容量と
コンデンサ19bとの合成静電容量と、分布定数線路1
8のインダクタンス分により、並列共振回路が構成さ
れ、所望の共振周波数を得ることができる。
み合わせることが可能である。
によれば、従来の高周波スイッチで、ダイオードに並列
に接続していた抵抗をダイオードから離すことができる
ため、回路構成上の設計自由度が大きくなる。
できるため、Qが向上し、高周波スイッチの挿入損失が
改善される。
は内部に内蔵しないで、実装基板上に実装することがで
きるため、多層基板の低コスト化及び小形化が図れる。
の部品の全てあるいは一部を、多層基板上に実装、ある
いは内部に内蔵することができるため、多層基板の低コ
スト化及び小形化が可能となる。
の抵抗値により、第1、第2の制御電圧端子における制
御電圧及び制御電流の値を容易に調整することができ
る。
デンサの静電容量を選択することにより、特性インピー
ダンスを補正することができ、それによって挿入損失や
反射損失を効果的に低減することができる。加えて、第
1〜第3の分布定数線路の長さを短くすることもでき、
それによって高周波スイッチの小型化を図ることができ
る。
及び第4の抵抗を設けることにより、送信時における第
1及び第2のダイオードに印加される印加電圧を規定
し、逆バイアス容量を安定化させることができる。
オードのオフ状態における静電容量と、ダイオードに並
列に接続される分布定数線路のインダクタンスとによ
り、並列共振回路が構成される。従って、この並列共振
回路の共振周波数を、高周波スイッチに伝送される高周
波信号の周波数と一致するように構成することにより、
ダイオードのオフ状態のインピーダンスを高めることが
でき、その結果、アイソレーション特性を高めることが
できる。加えて、分布定数線路に直列に接続されるコン
デンサにより、分布定数線路を含む回路部分への直流の
バイパスを防止することができる。
オードのオフ状態における静電容量とダイオードに並列
に接続されるコンデンサとの合成静電容量と、ダイオー
ド及びコンデンサに、並列に接続される分布定数線路の
インダクタンスとにより、並列共振回路が構成される。
従って、所望の共振周波数を得ることができ、さらにア
イソレーション特性を高めることができる。
回路図である。
分解斜視図である。
回路図である。
の回路図である。
するための回路図である。
の回路図である。
の回路図である。
Claims (7)
- 【請求項1】 第1乃至第3のポートを有し、第1のポ
ートと第2のポートとの接続及び第3のポートと第2の
ポートとの接続を切り換えるための高周波スイッチであ
って、 前記第1のポートと前記第3のポートとの間に接続され
る第1のダイオード及び第1の分布定数線路からなる直
列回路と、前記第1のポートと前記第1のダイオードと
の接続点と、基準電位との間に接続される第2の分布定
数線路と、前記第3のポートと前記第1の分布定数線路
との接続点と、基準電位との間に接続される第2のダイ
オードと、前記第2の分布定数線路と基準電位との接続
点と、前記第2のダイオードと基準電位との接続点との
間に接続される第1の抵抗及び第2の抵抗からなる直列
回路と、前記第1の抵抗の一端に接続される第1の制御
電圧端子と、前記第2の抵抗の一端に接続される第2の
制御電圧端子とを備え、前記第2のポート、及び前記第
1のダイオードと前記第1の分布定数線路との接続点
が、前記第1の抵抗と前記第2の抵抗との接続点にそれ
ぞれ接続されていることを特徴とする高周波スイッチ。 - 【請求項2】 第1乃至第3のポートを有し、第1のポ
ートと第2のポートとの接続及び第3のポートと第2の
ポートとの接続を切り換えるための高周波スイッチであ
って、 前記第1のポートと前記第3のポートとの間に接続され
る第1のダイオード及び第1の分布定数線路からなる直
列回路と、前記第1のポートと前記第1のダイオードと
の接続点と、基準電位との間に接続される第2の分布定
数線路と、前記第3のポートと前記第1の分布定数線路
との接続点と、基準電位との間に接続される第2のダイ
オードと、前記第2の分布定数線路と基準電位との接続
点と、前記第2のダイオードと基準電位との接続点との
間に接続される第1の抵抗及び第2の抵抗からなる直列
回路と、前記第1のダイオードと前記第1の分布定数線
路との接続点と、前記第1の抵抗と前記第2の抵抗との
接続点との間に接続される第3の分布定数線路と、前記
第1の抵抗の一端に接続される第1の制御電圧端子と、
前記第2の抵抗の一端に接続される第2の制御電圧端子
とを備え、前記第2のポートが、前記第1のダイオード
と前記第1の分布定数線路との接続点に接続され、前記
第1の抵抗と前記第2の抵抗との接続点が接地電位に接
続されていることを特徴とする高周波スイッチ。 - 【請求項3】 前記第1及び第2の制御電圧端子の少な
くとも1つが、抵抗を介してそれぞれ前記第1及び第2
の抵抗の一端に接続されていることを特徴とする請求項
1あるいは請求項2に記載の高周波スイッチ。 - 【請求項4】 前記第1乃至第3のポートの少なくとも
1つが、コンデンサを介して基準電位に接続されている
ことを特徴とする請求項1乃至請求項3のいずれかに記
載の高周波スイッチ。 - 【請求項5】 前記第1の抵抗の一端と前記第2の分布
定数線路と基準電位との接続点との間に接続される第3
の抵抗と、前記第2の抵抗の一端と前記第2のダイオー
ドと基準電位との接続点との間に接続される第4の抵抗
とを備えていることを特徴とする請求項1乃至請求項4
のいずれかに記載の高周波スイッチ。 - 【請求項6】 前記第1及び第2のダイオードの少なく
とも1つに並列に、分布定数線路とコンデンサとの直列
回路が接続されていることを特徴とする請求項1乃至請
求項5のいずれかに記載の高周波スイッチ。 - 【請求項7】 前記第1及び第2のダイオードの少なく
とも1つに並列に、分布定数線路とコンデンサとの直列
回路が接続され、さらに前記分布定数線路と前記コンデ
ンサとの直列回路に並列に、コンデンサが接続されてい
ることを特徴とする請求項1乃至請求項5のいずれかに
記載の高周波スイッチ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07316724A JP3139352B2 (ja) | 1995-09-01 | 1995-12-05 | 高周波スイッチ |
US08/760,523 US5742212A (en) | 1995-12-05 | 1996-12-05 | High-frequency switch |
EP96119568A EP0778671B1 (en) | 1995-12-05 | 1996-12-05 | High-frequency switch |
DE69634973T DE69634973D1 (de) | 1995-12-05 | 1996-12-05 | Hochfrequenzschalter |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22556995 | 1995-09-01 | ||
JP7-225569 | 1995-09-01 | ||
JP07316724A JP3139352B2 (ja) | 1995-09-01 | 1995-12-05 | 高周波スイッチ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09130101A true JPH09130101A (ja) | 1997-05-16 |
JP3139352B2 JP3139352B2 (ja) | 2001-02-26 |
Family
ID=26526717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07316724A Expired - Fee Related JP3139352B2 (ja) | 1995-09-01 | 1995-12-05 | 高周波スイッチ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3139352B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6442376B1 (en) | 1998-11-20 | 2002-08-27 | Murata Manufacturing Co., Ltd. | Composite high frequency component and mobile communication apparatus including the same |
US6633206B1 (en) | 1999-01-27 | 2003-10-14 | Murata Manufacturing Co., Ltd. | High-frequency switch |
US6633748B1 (en) | 1998-10-27 | 2003-10-14 | Murata Manufacturing Co., Ltd. | Composite high frequency component and mobile communication device including the same |
US7787831B2 (en) | 2005-08-26 | 2010-08-31 | Murata Manufacturing Co., Ltd. | High-frequency switch |
-
1995
- 1995-12-05 JP JP07316724A patent/JP3139352B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6633748B1 (en) | 1998-10-27 | 2003-10-14 | Murata Manufacturing Co., Ltd. | Composite high frequency component and mobile communication device including the same |
US7200365B2 (en) | 1998-10-27 | 2007-04-03 | Murata Manufacturing Co., Ltd. | Composite high frequency component and mobile communication device including the same |
US6442376B1 (en) | 1998-11-20 | 2002-08-27 | Murata Manufacturing Co., Ltd. | Composite high frequency component and mobile communication apparatus including the same |
US6768898B2 (en) | 1998-11-20 | 2004-07-27 | Murata Manufacturing Co., Ltd. | Composite high frequency component and mobile communication apparatus including the same |
US6633206B1 (en) | 1999-01-27 | 2003-10-14 | Murata Manufacturing Co., Ltd. | High-frequency switch |
US6897738B2 (en) | 1999-01-27 | 2005-05-24 | Murata Manufacturing Co., Ltd. | High-frequency switch |
US7391284B2 (en) | 1999-01-27 | 2008-06-24 | Murata Manufacturing Co., Ltd. | High-frequency switch |
US7787831B2 (en) | 2005-08-26 | 2010-08-31 | Murata Manufacturing Co., Ltd. | High-frequency switch |
Also Published As
Publication number | Publication date |
---|---|
JP3139352B2 (ja) | 2001-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5473293A (en) | High-frequency switch | |
JP3031178B2 (ja) | 複合高周波部品 | |
EP0851526B1 (en) | Filtering device | |
US7495529B2 (en) | Phase shift circuit, high frequency switch, and phase shifter | |
KR100261751B1 (ko) | 복합 고주파부품 | |
US5999065A (en) | Composite high-frequency component | |
KR100397729B1 (ko) | 필터, 안테나 듀플렉서 및 이들을 포함한 통신 기기 | |
US5742212A (en) | High-frequency switch | |
EP1606876B1 (en) | Microstrip filter of short length | |
JPH08154002A (ja) | 高周波スイッチ | |
JP2001044884A (ja) | 高周波スイッチ部品 | |
JP3139352B2 (ja) | 高周波スイッチ | |
JP3139351B2 (ja) | 高周波スイッチ | |
JPH11205066A (ja) | フィルタ | |
JP3183012B2 (ja) | 高周波スイッチ | |
JPH07202502A (ja) | 高周波スイッチ | |
JPH07202503A (ja) | 高周波スイッチ | |
JP3232928B2 (ja) | 高周波スイッチ | |
JP3307201B2 (ja) | 高周波スイッチ | |
JP2000114814A (ja) | 周波数可変型フィルタ、アンテナ共用器及び通信機装置 | |
JP2005094795A (ja) | 高周波スイッチ | |
JP2000115018A (ja) | 高周波スイッチ回路及び高周波スイッチ回路基板 | |
JP2004320729A (ja) | 高周波スイッチ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071215 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |