JPH09129679A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH09129679A
JPH09129679A JP28721895A JP28721895A JPH09129679A JP H09129679 A JPH09129679 A JP H09129679A JP 28721895 A JP28721895 A JP 28721895A JP 28721895 A JP28721895 A JP 28721895A JP H09129679 A JPH09129679 A JP H09129679A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor element
center
size
chip scale
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28721895A
Other languages
Japanese (ja)
Other versions
JP3487991B2 (en
Inventor
Masanori Iijima
真紀 飯島
Tetsushi Wakabayashi
哲史 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP28721895A priority Critical patent/JP3487991B2/en
Publication of JPH09129679A publication Critical patent/JPH09129679A/en
Application granted granted Critical
Publication of JP3487991B2 publication Critical patent/JP3487991B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14133—Square or rectangular array with a staggered arrangement, e.g. depopulated array

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To make small a size in a chip scale package. SOLUTION: This embodiment comprises: a rectangular one ceramic substrate 31 having a magnitude corresponding to a magnitude of one semiconductor element expected to be mounted and a plurality of solder balls 34 on a lower face; a rectangular one semiconductor element 11 mounted on an upper face of the ceramic substrate by semiconductor element bonding; and an epoxy resin part 36 which is filled in a clearance between the semiconductor element and the ceramic substrate, and which adheres the semiconductor element to the substrate. The semiconductor element 11 is positioned so that its center slides to one corner side from a center of the substrate. Neighboring two sides 11a, 11b of the semiconductor element conform to neighboring two sides 31d, 31e of the substrate. Projection parts 31h, 31i for forming the epoxy resin part 36 exist along two sides 11c, 11d out of four sides of the semiconductor element, and the projection parts do not exist in a portion along the remaining two sides 11a, 11b.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は半導体装置に係り、
特に、一の半導体素子を基板上にフリップチップボンデ
ィングを用いて搭載してなるチップスケールパッケージ
に関する。チップスケールパッケージは、フリップチッ
プボンディングによりプリント基板上に実装され、プリ
ント基板上に並んで配され、モジュールを構成する。モ
ジュールの小型化を図るため、実装の高密度化が求めら
れており、このために、チップスケールパッケージのサ
イズを小さくすることが望まれている。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device,
In particular, the present invention relates to a chip scale package in which one semiconductor element is mounted on a substrate by using flip chip bonding. The chip scale package is mounted on a printed board by flip chip bonding and arranged side by side on the printed board to form a module. In order to miniaturize the module, high density packaging is required, and for this reason, it is desired to reduce the size of the chip scale package.

【０００２】[0002]

【従来の技術】図１２及び図１３は、従来のチップスケ
ールパッケージ１０を示す。チップスケールパッケージ
１０は、ａ×ａの矩形状の単一の半導体素子１１が、そ
の中心０１を、半導体素子１１の大きさに対応する大き
さを有する矩形状の基板１２の中心Ｏ２と一致させて、
搭載してあり、基板１２が、その下面に、実装のための
半田ボール１３を複数並んで有する構成である。2. Description of the Related Art FIGS. 12 and 13 show a conventional chip scale package 10. In the chip scale package 10, a single semiconductor element 11 having a rectangular shape of a × a has its center 01 aligned with the center O2 of a rectangular substrate 12 having a size corresponding to the size of the semiconductor element 11. hand,
The board 12 is mounted and has a plurality of solder balls 13 for mounting on the lower surface thereof.

【０００３】半導体素子１１は、半田バンプ１４を利用
したフリップチップボンディングにより基板１２と電気
的に接続してあり、且つ、半導体素子１１と基板１２と
の隙間に充填してあるエポキシ樹脂部１５により基板１
２と接着してある。 このチップスケールパッケージ１
０は、半田ボール１３を利用して、プリント基板上に実
装される。The semiconductor element 11 is electrically connected to the substrate 12 by flip-chip bonding using the solder bumps 14, and an epoxy resin portion 15 filled in a gap between the semiconductor element 11 and the substrate 12. Board 1
It is glued to 2. This chip scale package 1
0 is mounted on the printed circuit board using the solder balls 13.

【０００４】上記チップスケールパッケージ１０は、図
１４に示すようにして製造される。先ず、フリップチッ
プボンディング工程２０を行い、同図（Ｂ）に示すよう
に、半導体素子１１を、その中心０１を、基板１２の中
心Ｏ２と一致させて、搭載する。次いで、エポキシ樹脂
塗布工程２１を行い、同図（Ｃ）に示すように、基板１
２のうち、半導体素子１１より周囲に張り出ている部分
１２ａに、基板１２の四辺に沿って、符号１６で示すよ
うに、エポキシ樹脂をポッテングして塗布する。最後
に、エポキシ樹脂充填・キュア工程２２を行う。先ず、
７０〜８０度Ｃに加熱し、塗布されたエポキシ樹脂１６
を軟化させる。軟化したエポキシ樹脂は、毛細管現象に
より、基板１２と半導体素子１１との隙間１７内に侵入
し、隙間１７を埋める。次いで、１５０〜１６０度Ｃに
加熱し、隙間１７を埋めたエポキシ樹脂を硬化させる。The chip scale package 10 is manufactured as shown in FIG. First, the flip chip bonding step 20 is performed, and the semiconductor element 11 is mounted with the center 01 thereof aligned with the center O2 of the substrate 12, as shown in FIG. Next, an epoxy resin coating step 21 is performed, and as shown in FIG.
As shown by reference numeral 16, an epoxy resin is applied by potting to a portion 12 a of the substrate 2 which extends out of the semiconductor element 11 along the four sides of the substrate 12. Finally, an epoxy resin filling / cure step 22 is performed. First,
Epoxy resin 16 applied by heating to 70-80 ° C
Softens. The softened epoxy resin enters into the gap 17 between the substrate 12 and the semiconductor element 11 and fills the gap 17 due to the capillary phenomenon. Then, it is heated to 150 to 160 ° C. to cure the epoxy resin filling the gap 17.

【０００５】[0005]

【発明が解決しようとする課題】しかるに、基板１２の
うち、半導体素子１１より外側に張り出ている部分１２
ａは、エポキシ樹脂ポッテングエリアとしての役割を有
する部分であり、エポキシ樹脂をポッテングできるだけ
の幅ｂを有する。幅ｂは、０．５〜１．０ｍｍ程度であ
る。従来のチップスケールパッケージ１０は、半導体素
子１１より外側に張り出している部分１２ａを全周に有
する構成であるため、大きさが、（ａ＋２ｂ）×（ａ＋
２ｂ）となり、十分に小さくは出来なかった。However, the portion 12 of the substrate 12 that extends outward from the semiconductor element 11 is a problem.
“A” is a portion having a role as an epoxy resin potting area and has a width “b” capable of potting the epoxy resin. The width b is about 0.5 to 1.0 mm. Since the conventional chip scale package 10 has a structure having a portion 12a that extends outward from the semiconductor element 11 over the entire circumference, the size is (a + 2b) × (a +
2b) and could not be made sufficiently small.

【０００６】そこで、本発明は、上記課題を解決した半
導体装置を提供することを目的とする。Therefore, an object of the present invention is to provide a semiconductor device which solves the above problems.

【０００７】[0007]

【課題を解決するための手段】請求項１の発明は、搭載
される予定の一の半導体素子の大きさに対応する大きさ
を有し、下面に外部出力端子を複数有する矩形状の一の
基板と、並んでいる複数のバンプにより該基板の上面に
搭載してある矩形状の一の半導体素子と、該半導体素子
と該基板との隙間に充填され、該半導体素子を該基板に
接着している熱硬化性樹脂部とよりなり、上記半導体素
子は、その中心が上記基板の中心よりずれた位置に搭載
してある構成としたものである。According to a first aspect of the present invention, there is provided a rectangular shape having a size corresponding to a size of one semiconductor element to be mounted and having a plurality of external output terminals on a lower surface. A rectangular semiconductor element mounted on the upper surface of the substrate by the substrate and a plurality of bumps arranged side by side, and the gap between the semiconductor element and the substrate is filled, and the semiconductor element is bonded to the substrate. The semiconductor element is mounted at a position where the center of the semiconductor element is deviated from the center of the substrate.

【０００８】請求項２の発明は、搭載される予定の一の
半導体素子の大きさに対応する大きさを有し、下面に外
部出力端子を複数有する矩形状の一の基板と、並んでい
る複数のバンプにより該基板の上面に搭載してある矩形
状の一の半導体素子と、該半導体素子と該基板との隙間
に充填され、該半導体素子を該基板に接着している熱硬
化性樹脂部とよりなり、上記半導体素子は、その中心が
上記基板の中心よりずれており、隣合う二辺が、該基板
の隣合う二辺と一致している構成としたものである。According to the second aspect of the present invention, a rectangular substrate having a size corresponding to the size of one semiconductor element to be mounted and having a plurality of external output terminals on its lower surface is arranged. A rectangular semiconductor element mounted on the upper surface of the substrate by a plurality of bumps, and a thermosetting resin filled in the gap between the semiconductor element and the substrate and bonding the semiconductor element to the substrate The semiconductor element is configured such that the center of the semiconductor element is offset from the center of the substrate, and the two adjacent sides match the two adjacent sides of the substrate.

【０００９】請求項３の発明は、搭載される予定の一の
半導体素子の大きさに対応する大きさを有し、下面に外
部出力端子を複数有する矩形状の一の基板と、並んでい
る複数のバンプにより該基板の上面に搭載してある矩形
状の一の半導体素子と、該半導体素子と該基板との隙間
に充填され、該半導体素子を該基板に接着している熱硬
化性樹脂部とよりなり、上記半導体素子は、その中心が
上記基板の中心よりずれており、隣合う三辺が、該基板
の隣合う三辺と一致している構成としたものである。According to a third aspect of the present invention, a rectangular substrate having a size corresponding to the size of one semiconductor element to be mounted and having a plurality of external output terminals on its lower surface is arranged. A rectangular semiconductor element mounted on the upper surface of the substrate by a plurality of bumps, and a thermosetting resin filled in the gap between the semiconductor element and the substrate and bonding the semiconductor element to the substrate The semiconductor element has a center offset from the center of the substrate and three adjacent sides are aligned with the three adjacent sides of the substrate.

【００１０】請求項４の発明は、搭載される予定の一の
半導体素子の大きさに対応する大きさを有し、下面に外
部出力端子を複数有する矩形状の一の基板と、並んでい
る複数のバンプにより該基板の上面に搭載してある矩形
状の一の半導体素子と、該半導体素子と該基板との隙間
に充填され、該半導体素子を該基板に接着している熱硬
化性樹脂部とよりなり、上記半導体素子は、その中心が
上記基板の中心よりずれており、一辺が、該基板の一辺
と一致している構成としたものである。According to a fourth aspect of the present invention, a rectangular substrate having a size corresponding to the size of one semiconductor element to be mounted and having a plurality of external output terminals on its lower surface is arranged. A rectangular semiconductor element mounted on the upper surface of the substrate by a plurality of bumps, and a thermosetting resin filled in the gap between the semiconductor element and the substrate and bonding the semiconductor element to the substrate The semiconductor element is configured such that its center is displaced from the center of the substrate and one side thereof is aligned with one side of the substrate.

【００１１】[0011]

【発明の実施の形態】図１及び図２は本発明の第１実施
例になるチップスケールパッケージ３０を示す。チップ
スケールパッケージ３０は、ａ×ａの矩形状の単一の半
導体素子１１と、単一のセラミック基板３１とを有す
る。1 and 2 show a chip scale package 30 according to a first embodiment of the present invention. The chip scale package 30 includes a single semiconductor element 11 having a rectangular shape of a × a and a single ceramic substrate 31.

【００１２】基板３１は、（ａ＋ｂ）×（ａ＋ｂ）の大
きさを有する。この大きさは、従来のチップスケールパ
ッケージ１０の基板１２の大きさ（ａ＋２ｂ）×（ａ＋
２ｂ）より一回り小さい。小さく出来た理由は、後述す
るように、半導体素子搭載領域を基板３１の中心からず
らして配置したことによる。The substrate 31 has a size of (a + b) × (a + b). This size is the size of the substrate 12 of the conventional chip scale package 10 (a + 2b) × (a +
One size smaller than 2b). The reason why the size can be reduced is that the semiconductor element mounting region is arranged so as to be displaced from the center of the substrate 31, as described later.

【００１３】図３に示すように、基板３１は、上面３１
ａに、多数のパッド３２が整列している半導体素子搭載
領域３３を有する。半導体素子搭載領域３３は、その中
心Ｏ１０が、基板３１の中心Ｏ１１より、基板３１の一
のコーナ３１寄りに距離ｃ偏倚して配してある。As shown in FIG. 3, the substrate 31 has an upper surface 31.
The semiconductor element mounting region 33 in which a large number of pads 32 are aligned is provided in a. The semiconductor element mounting region 33 is arranged such that the center O10 thereof is deviated from the center O11 of the substrate 31 toward the one corner 31 of the substrate 31 by a distance c.

【００１４】基板３１の下面３１ｂには、図２（Ｂ），
（Ｃ）に示すように、外部出力端子としての、実装のた
めの半田ボール３４が多数並んで設けてある。基板３１
の内部の配線によって、対応するパッド３２と半田ボー
ル３４とが電気的に接続してある。On the lower surface 31b of the substrate 31, as shown in FIG.
As shown in (C), a large number of solder balls 34 for mounting are provided side by side as external output terminals. Substrate 31
The corresponding pad 32 and solder ball 34 are electrically connected to each other by the wiring inside.

【００１５】半導体素子１１は、半田バンプ１４を利用
したフリップチップボンディングによりパッド３２と電
気的且つ機械的に接続してある。また、半導体素子１１
は、半導体素子１１と基板３１との隙間３５に充填して
あるエポキシ樹脂部３６により、半導体素子１１の下面
の全面が基板３１と接着してある。 半導体素子１１の
基板３１に対する位置は、半導体素子１１の中心０１
が、上記半導体素子搭載領域３３の中心Ｏ１０と一致し
ている位置であって、基板３１の中心Ｏ１１より、基板
３１の一のコーナ３１ｃ寄りに距離ｃ偏倚した位置であ
る。半導体素子１１の辺１１ａが基板３１の辺３１ｄと
つらいちであり一致しており、且つ半導体素子１１の辺
１１ｂが基板３１の辺３１ｅとつらいちであり一致して
いる。The semiconductor element 11 is electrically and mechanically connected to the pad 32 by flip chip bonding using the solder bump 14. In addition, the semiconductor element 11
The entire lower surface of the semiconductor element 11 is bonded to the substrate 31 by the epoxy resin portion 36 filled in the gap 35 between the semiconductor element 11 and the substrate 31. The position of the semiconductor element 11 with respect to the substrate 31 is the center 01 of the semiconductor element 11.
Is a position that coincides with the center O10 of the semiconductor element mounting region 33 and is a position deviated from the center O11 of the substrate 31 toward the one corner 31c of the substrate 31 by a distance c. The side 11a of the semiconductor element 11 is substantially coincident with the side 31d of the substrate 31, and the side 11b of the semiconductor element 11 is coincident with the side 31e of the substrate 31.

【００１６】基板３１は、二つの張り出し部分３１ｇ，
３１ｉを有する。張り出し部分３１ｈ，３１ｉは、半導
体素子１１の残りの二辺１１ｃ，１１ｄより張り出して
いる部分であり、基板３１の残りの二辺３１ｆ，３１ｇ
に沿う部分である。張り出し部分３１ｈ，３１ｉの幅
は、図１３の張り出し部分の幅ｂと同じであり、ｂであ
る。The substrate 31 has two protruding portions 31g,
31i. The protruding portions 31h and 31i are portions protruding from the remaining two sides 11c and 11d of the semiconductor element 11, and the remaining two sides 31f and 31g of the substrate 31.
It is a part along. The width of the overhanging portions 31h and 31i is the same as the width b of the overhanging portion of FIG. 13 and is b.

【００１７】よって、図２（Ａ）に示すように、チップ
スケールパッケージ３０は、（ａ＋ｂ）×（ａ＋ｂ）の
大きさを有する。この大きさ（ａ＋ｂ）×（ａ＋ｂ）
は、二点鎖線で示す従来のチップスケールパッケージ１
０の大きさ（ａ＋２ｂ）×（ａ＋２ｂ）より一回り小さ
い。Therefore, as shown in FIG. 2A, the chip scale package 30 has a size of (a + b) × (a + b). This size (a + b) x (a + b)
Is a conventional chip scale package 1 indicated by a chain double-dashed line
It is slightly smaller than the size of 0 (a + 2b) × (a + 2b).

【００１８】このチップスケールパッケージ３０は、半
田ボール３４を利用して、プリント基板上に実装され
る。このチップスケールパッケージ３０は、従来のチッ
プスケールパッケージ１０より一回り小さいため、小さ
い分、プリント基板上の同じ広さの領域内に、従来のチ
ップスケールパッケージ１０よりより多くの数のチップ
スケールパッケージ３０を実装することが出来る。The chip scale package 30 is mounted on a printed circuit board by using solder balls 34. The chip scale package 30 is one size smaller than the conventional chip scale package 10. Therefore, the chip scale package 30 has a larger number than the conventional chip scale package 10 in the same area on the printed circuit board. Can be implemented.

【００１９】上記チップスケールパッケージ１０は、図
４に示すようにして製造される。先ず、フリップチップ
ボンディング工程２０を行い、同図（Ｂ）に示すよう
に、半導体素子１１を、その中心０１を、基板３１の中
心Ｏ１１より距離ｃずらして搭載する。The chip scale package 10 is manufactured as shown in FIG. First, a flip chip bonding step 20 is performed, and the semiconductor element 11 is mounted with its center 01 displaced from the center O11 of the substrate 31 by a distance c, as shown in FIG.

【００２０】次いで、エポキシ樹脂塗布工程２１Ａを行
い、同図（Ｃ）に示すように、基板３１のうち、半導体
素子１１の二辺１１ｃ，１１ｄより周囲に張り出ている
基板３１の二辺３１ｆ，３１ｇに沿う張り出し部分３１
ｈ，３１ｉに、符号１６で示すように、エポキシ樹脂を
ポッテングして塗布する。Next, an epoxy resin coating step 21A is performed, and as shown in FIG. 2C, the two sides 31f of the substrate 31 of the substrate 31 projecting from the two sides 11c and 11d of the semiconductor element 11 are surrounded. , 31g overhanging part 31
As indicated by reference numeral 16, an epoxy resin is potted and applied to h and 31i.

【００２１】最後に、エポキシ樹脂充填・キュア工程２
２Ａを行う。先ず、７０〜８０度Ｃに加熱し、塗布され
たエポキシ樹脂１６を軟化させる。軟化したエポキシ樹
脂は、毛細管現象により、基板３１とチップスケールパ
ッケージ１０との隙間３４内に侵入し、隙間３５を埋め
る。ここで、軟化したエポキシ樹脂の隙間３４内への侵
入は、半導体素子１１の全周囲からではなく、半導体素
子１１の二辺１１ｃ，１１ｄから行われるけれども、侵
入する力を毛細管現象により得ているため、軟化したエ
ポキシ樹脂は隙間３４内を完全に埋める。次いで、１５
０〜１６０度Ｃに加熱し、隙間３５を埋めたエポキシ樹
脂を硬化させる。その後に、半田バンプ１４を形成す
る。Finally, epoxy resin filling / curing step 2
Perform 2A. First, the epoxy resin 16 applied is heated to 70 to 80 ° C. to soften the applied epoxy resin 16. The softened epoxy resin penetrates into the gap 34 between the substrate 31 and the chip scale package 10 by a capillary phenomenon and fills the gap 35. Here, the softened epoxy resin enters the gap 34 not from the entire periphery of the semiconductor element 11 but from the two sides 11c and 11d of the semiconductor element 11, but the force of penetration is obtained by the capillary phenomenon. Therefore, the softened epoxy resin completely fills the gap 34. Then 15
The epoxy resin filling the gap 35 is cured by heating at 0 to 160 degrees C. After that, the solder bumps 14 are formed.

【００２２】図５及び図６は本発明の第２実施例になる
チップスケールパッケージ３０Ａを示す。チップスケー
ルパッケージ３０Ａは、ａ×ａの矩形状の単一の半導体
素子１１と、単一のセラミック基板３１Ａとを有する。5 and 6 show a chip scale package 30A according to a second embodiment of the present invention. The chip scale package 30A includes a single semiconductor element 11 having a rectangular shape of a × a and a single ceramic substrate 31A.

【００２３】基板３１Ａは、ａ×（ａ＋ｂ）の大きさを
有する。この大きさは、従来のチップスケールパッケー
ジ１０の基板１２の大きさ（ａ＋２ｂ）×（ａ＋２ｂ）
より一回り小さい。小さく出来た理由は、後述するよう
に、半導体素子搭載領域を基板３１Ａの中心からずらし
て配置したことによる。The substrate 31A has a size of a × (a + b). This size is the size of the substrate 12 of the conventional chip scale package 10 (a + 2b) × (a + 2b).
One size smaller. The reason why the size can be reduced is that the semiconductor element mounting region is arranged so as to be displaced from the center of the substrate 31A, as will be described later.

【００２４】図７に示すように、基板３１Ａは、上面３
１Ａａに、多数のパッド３２が整列している半導体素子
搭載領域３３を有する。半導体素子搭載領域３３は、そ
の中心Ｏ１０が、基板３１Ａの中心Ｏ１２より、基板３
１Ａの左辺３１Ａｅ寄りに距離ｃ１偏倚して配してあ
る。As shown in FIG. 7, the substrate 31A has an upper surface 3
1Aa has a semiconductor element mounting region 33 in which a large number of pads 32 are aligned. The center O10 of the semiconductor element mounting region 33 is closer to the substrate 3 than the center O12 of the substrate 31A.
It is arranged at a distance c1 closer to the left side 31Ae of 1A.

【００２５】基板３１Ａの下面３１Ａｂには、図６
（Ｂ），（Ｃ）に示すように、実装のための半田ボール
３４が多数並んで設けてある。基板３１Ａの内部の配線
によって、対応するパッド３２と半田ボール３４とが電
気的に接続してある。半導体素子１１は、半田バンプ１
４を利用したフリップチップボンディングによりパッド
３２と電気的且つ機械的に接続してある。また、半導体
素子１１は、半導体素子１１と基板３１Ａとの隙間３５
に充填してあるエポキシ樹脂部３６により、半導体素子
１１の下面の全面が基板３１Ａと接着してある。The lower surface 31Ab of the substrate 31A is shown in FIG.
As shown in (B) and (C), many solder balls 34 for mounting are provided side by side. Corresponding pads 32 and solder balls 34 are electrically connected by wiring inside the substrate 31A. The semiconductor element 11 is the solder bump 1
4 is electrically and mechanically connected to the pad 32 by flip-chip bonding. Further, the semiconductor element 11 has a gap 35 between the semiconductor element 11 and the substrate 31A.
The entire lower surface of the semiconductor element 11 is adhered to the substrate 31A by the epoxy resin portion 36 filled in.

【００２６】半導体素子１１の基板３１Ａに対する位置
は、半導体素子１１の中心０１が、上記半導体素子搭載
領域３３の中心Ｏ１０と一致している位置であって、基
板３１Ａの中心Ｏ１２より、基板３１Ａの一の辺３１Ａ
ｅ寄りに距離ｃ１偏倚した位置である。半導体素子１１
の辺１１ａが基板３１Ａの辺３１Ａｄとつらいちであ
り、且つ半導体素子１１の辺１１ｂが基板３１Ａの辺３
１Ａｅとつらいちであり、且つ半導体素子１１の辺１１
ｄが基板３１Ａの辺３１Ａｇとつらいちである。The position of the semiconductor element 11 with respect to the substrate 31A is a position where the center 01 of the semiconductor element 11 coincides with the center O10 of the semiconductor element mounting region 33, and the center O12 of the substrate 31A is larger than the center O12 of the substrate 31A. One side 31A
The position is offset by a distance c1 toward the e side. Semiconductor element 11
Side 11a of the substrate 31A is the same as the side 31Ad of the substrate 31A, and the side 11b of the semiconductor element 11 is the side 3 of the substrate 31A.
1Ae, and the side 11 of the semiconductor element 11
d is the side 31Ag of the substrate 31A and the surface 31Ag.

【００２７】基板３１Ａは、一の張り出し部分３１Ａｈ
を有する。張り出し部分３１Ａｈは、半導体素子１１の
残りの一辺１１ｃより張り出している部分であり、基板
３１Ａの残りの一辺３１Ａｆに沿う部分である。張り出
し部分３１Ａｈの幅は、図１３の張り出し部分の幅ｂと
同じであり、ｂである。The substrate 31A has one protruding portion 31Ah.
Having. The protruding portion 31Ah is a portion protruding from the remaining one side 11c of the semiconductor element 11, and is a portion along the remaining one side 31Af of the substrate 31A. The width of the overhanging portion 31Ah is the same as the width b of the overhanging portion in FIG. 13 and is b.

【００２８】よって、図６（Ａ）に示すように、チップ
スケールパッケージ３０Ａは、ａ×（ａ＋ｂ）の大きさ
を有する。この大きさａ×（ａ＋ｂ）は、二点鎖線で示
す従来のチップスケールパッケージ１０の大きさ（ａ＋
２ｂ）×（ａ＋２ｂ）より一回り小さい。Therefore, as shown in FIG. 6A, the chip scale package 30A has a size of a × (a + b). This size a × (a + b) is the size (a +) of the conventional chip scale package 10 shown by the chain double-dashed line.
2b) × (a + 2b).

【００２９】このチップスケールパッケージ３０は、半
田ボール３４を利用して、プリント基板上に実装され
る。このチップスケールパッケージ３０は、従来のチッ
プスケールパッケージ１０より一回り小さいため、小さ
い分、プリント基板上の所定の領域内に、従来のチップ
スケールパッケージ１０よりより多くの数のチップスケ
ールパッケージ３０を実装することが出来る。This chip scale package 30 is mounted on a printed circuit board by using solder balls 34. This chip scale package 30 is one size smaller than the conventional chip scale package 10. Therefore, a smaller number of chip scale packages 30 than the conventional chip scale package 10 are mounted in a predetermined area on the printed circuit board. You can do it.

【００３０】上記チップスケールパッケージ３０Ａは、
エポキシ樹脂を基板３１Ａの一辺３１Ａｈに沿う張り出
し部分３１ｆにポッテングして塗布する以外は、図４に
示すと同様にして製造される。図９及び図１０は本発明
の第３実施例になるチップスケールパッケージ３０Ｂを
示す。The chip scale package 30A is
The epoxy resin is manufactured in the same manner as that shown in FIG. 4 except that the epoxy resin is applied to the projecting portion 31f along one side 31Ah of the substrate 31A by potting. 9 and 10 show a chip scale package 30B according to a third embodiment of the present invention.

【００３１】チップスケールパッケージ３０Ｂは、ａ×
ａの矩形状の単一の半導体素子１１と、単一のセラミッ
ク基板３１Ｂとを有する。基板３１Ｂは、（ａ＋２ｂ）
×（ａ＋ｂ）の大きさを有する。この大きさは、従来の
チップスケールパッケージ１０の基板１２の大きさ（ａ
＋２ｂ）×（ａ＋２ｂ）より少し小さい。小さく出来た
理由は、後述するように、半導体素子搭載領域を基板３
１Ｂの中心からずらして配置したことによる。The chip scale package 30B is a ×
It has a single semiconductor element 11 having a rectangular shape of a and a single ceramic substrate 31B. Substrate 31B is (a + 2b)
It has a size of x (a + b). This size is the same as the size (a) of the substrate 12 of the conventional chip scale package 10.
It is slightly smaller than + 2b) × (a + 2b). The reason why it can be made smaller is as follows.
This is due to the fact that it is placed away from the center of 1B.

【００３２】図１０に示すように、基板３１Ｂは、上面
３１Ｂａに、多数のパッド３２が整列している半導体素
子搭載領域３３を有する。半導体素子搭載領域３３は、
その中心Ｏ１０が、基板３１Ｂの中心Ｏ１３より、基板
３１Ｂの左辺３１Ｂｅ寄りに距離ｃ２偏倚して配してあ
る。As shown in FIG. 10, the substrate 31B has a semiconductor element mounting region 33 in which a large number of pads 32 are aligned on the upper surface 31Ba. The semiconductor element mounting area 33 is
The center O10 is arranged with a distance c2 offset from the center O13 of the substrate 31B toward the left side 31Be of the substrate 31B.

【００３３】基板３１Ｂの下面３１Ｂｂには、図９
（Ｂ），（Ｃ）に示すように、実装のための半田ボール
３４が多数並んで設けてある。基板３１Ｂの内部の配線
によって、対応するパッド３２と半田ボール３４とが電
気的に接続してある。半導体素子１１は、半田バンプ１
４を利用したフリップチップボンディングによりパッド
３２と電気的且つ機械的に接続してある。また、半導体
素子１１は、半導体素子１１と基板３１Ｂとの隙間３５
に充填してあるエポキシ樹脂部３６により、半導体素子
１１の下面の全面が基板３１Ｂと接着してある。The bottom surface 31Bb of the substrate 31B is shown in FIG.
As shown in (B) and (C), many solder balls 34 for mounting are provided side by side. Corresponding pads 32 and solder balls 34 are electrically connected by wiring inside the substrate 31B. The semiconductor element 11 is the solder bump 1
4 is electrically and mechanically connected to the pad 32 by flip-chip bonding. Further, the semiconductor element 11 has a gap 35 between the semiconductor element 11 and the substrate 31B.
The entire lower surface of the semiconductor element 11 is adhered to the substrate 31B by the epoxy resin portion 36 filled in.

【００３４】半導体素子１１の基板３１Ｂに対する位置
は、半導体素子１１の中心０１が、上記半導体素子搭載
領域３３の中心Ｏ１０と一致している位置であって、基
板３１Ｂの中心Ｏ１３より、基板３１Ｂの一の辺３１Ｂ
ｅ寄りに距離ｃ２偏倚した位置である。半導体素子１１
の辺１１ａが基板３１Ｂの辺３１Ｂｄとつらいちであ
る。The position of the semiconductor element 11 with respect to the substrate 31B is a position where the center 01 of the semiconductor element 11 coincides with the center O10 of the semiconductor element mounting region 33, and the center O13 of the substrate 31B is larger than the center O13 of the substrate 31B. One side 31B
The position is offset by a distance c2 toward the e side. Semiconductor element 11
The side 11a is the same as the side 31Bd of the substrate 31B.

【００３５】基板３１Ｂは、三つの張り出し部分３１Ｂ
ｇ，３１Ｂｉ，３１Ｂｊを有する。張り出し部分３１Ｂ
ｈ，３１Ｂｉ，３１Ｂｊは、半導体素子１１の残りの三
辺１１ｃ，１１ｄ，１１ａより張り出している部分であ
り、基板３１Ｂの残りの三辺３１Ｂｆ，３１Ｂｇ，３１
Ｂｄに沿う部分である。張り出し部分３１ｈ，３１ｉ，
３１ｊの幅は、図１３の張り出し部分の幅ｂと同じであ
り、ｂである。The substrate 31B has three protruding portions 31B.
g, 31Bi, 31Bj. Overhang part 31B
h, 31Bi, 31Bj are portions protruding from the remaining three sides 11c, 11d, 11a of the semiconductor element 11, and the remaining three sides 31Bf, 31Bg, 31 of the substrate 31B.
It is a portion along Bd. Overhanging parts 31h, 31i,
The width of 31j is the same as the width b of the projecting portion in FIG. 13, and is b.

【００３６】よって、図９（Ａ）に示すように、チップ
スケールパッケージ３０Ｂは、（ａ＋ｂ）×（ａ＋２
ｂ）の大きさを有する。この大きさ（ａ＋ｂ）×（ａ＋
２ｂ）は、二点鎖線で示す従来のチップスケールパッケ
ージ１０の大きさ（ａ＋２ｂ）×（ａ＋２ｂ）より少し
小さい。Therefore, as shown in FIG. 9A, the chip scale package 30B has (a + b) × (a + 2).
It has the size of b). This size (a + b) × (a +
2b) is slightly smaller than the size (a + 2b) × (a + 2b) of the conventional chip scale package 10 shown by the chain double-dashed line.

【００３７】このチップスケールパッケージ３０Ｂは、
半田ボール３４を利用して、プリント基板上に実装され
る。このチップスケールパッケージ３０Ｂは、従来のチ
ップスケールパッケージ１０より少し小さいため、小さ
い分、プリント基板上の所定の領域内に、従来のチップ
スケールパッケージ１０よりより多くの数のチップスケ
ールパッケージ３０Ｂを実装することが出来る。This chip scale package 30B is
It is mounted on a printed circuit board using the solder balls 34. Since this chip scale package 30B is slightly smaller than the conventional chip scale package 10, a smaller number of chip scale packages 30B than the conventional chip scale package 10 are mounted in a predetermined area on the printed circuit board. You can

【００３８】上記チップスケールパッケージ３０Ｂは、
エポキシ樹脂を基板３１Ｂの三辺に沿う三つの張り出し
部分３１Ｂｇ，３１Ｂｉ，３１Ｂｊにポッテングして塗
布する以外は、図４に示すと同様にして製造される。図
１１は本発明の第４実施例になるチップスケールパッケ
ージ３０Ｃを示す。The chip scale package 30B has
The epoxy resin is manufactured in the same manner as shown in FIG. 4, except that the epoxy resin is applied by potting to the three protruding portions 31Bg, 31Bi, 31Bj along the three sides of the substrate 31B. FIG. 11 shows a chip scale package 30C according to the fourth embodiment of the present invention.

【００３９】チップスケールパッケージ３０Ｃは、ａ×
ａの矩形状の単一の半導体素子１１が、大きさが（ａ＋
２ｂ）×（ａ＋２ｂ）である矩形状の基板１２上に、半
導体素子１１の中心０１を、図１の場合と同じく、基板
１２の中心Ｏ２よりずらして搭載した構成である。The chip scale package 30C is a ×
The rectangular single semiconductor element 11 of a has a size (a +
2B) × (a + 2b) on the rectangular substrate 12, the center 01 of the semiconductor element 11 is displaced from the center O2 of the substrate 12 as in the case of FIG.

【００４０】チップスケールパッケージ３０Ｃは、図１
のチップスケールパッケージ３０の張り出し部分３１
ｇ，３１ｉの幅ｂより広い幅ｄを有する張り出し部分３
１Ｃｇ，３１Ｃｉを有する。この幅広の張り出し部分３
１Ｃｇ，３１Ｃｉは、捺印する場所として使用され、張
り出し部分３１Ｃｇ，３１Ｃｉには、チップスケールパ
ッケージ３０Ｃに関するマーク４０が捺印してある。The chip scale package 30C is shown in FIG.
Overhanging part 31 of chip scale package 30
Overhanging portion 3 having a width d wider than the width b of g, 31i
It has 1 Cg and 31 Ci. This wide overhang 3
1Cg and 31Ci are used as places for imprinting, and marks 40 relating to the chip scale package 30C are imprinted on the projecting portions 31Cg and 31Ci.

【００４１】上記各実施例において、上記エポキシ樹脂
に代えて、シアネートエステル系の樹脂、又はポリイミ
ド系の樹脂を使用してもよい。また、半田バンプ１４に
代えて、Ａｕバンプ、樹脂バンプでもよい。また、セラ
ミック基板３１、３１Ａ，３１Ｂ，３１Ｃに代えて、プ
リント基板、又は、フレキシブル基板でもよい。また、
半田ボール３４に代えて、ピンでもよい。In each of the above embodiments, a cyanate ester resin or a polyimide resin may be used instead of the epoxy resin. Further, instead of the solder bumps 14, Au bumps or resin bumps may be used. Further, a printed board or a flexible board may be used instead of the ceramic boards 31, 31A, 31B, 31C. Also,
A pin may be used instead of the solder ball 34.

【００４２】[0042]

【発明の効果】以上説明した如く、請求項１の発明によ
れば、搭載される予定の一の半導体素子の大きさに対応
する大きさを有し、下面に外部出力端子を複数有する矩
形状の一の基板と、下面に並んでいる複数のバンプによ
り上記基板の上面に搭載してある矩形状の一の半導体素
子と、半導体素子と基板との隙間に充填してあり、半導
体素子を基板に接着している熱硬化性樹脂部とよりな
り、上記半導体素子は、その中心が上記基板の中心より
ずれた位置に搭載してある構成であるため、熱硬化性樹
脂部を形成するための張り出し部分は半導体素子の四辺
のうちの一部の辺に沿って存在しているだけであり、よ
って、半導体素子がその中心を基板の中心に一致させて
搭載してあり、張り出し部分が半導体素子の全周にわた
って存在している構成の半導体装置に比べて、基板の大
きさは小さくて足り、よって、半導体装置の小型化を図
ることが出来る。As described above, according to the first aspect of the present invention, a rectangular shape having a size corresponding to the size of one semiconductor element to be mounted and having a plurality of external output terminals on its lower surface. One substrate and one rectangular semiconductor element mounted on the upper surface of the substrate by a plurality of bumps arranged on the lower surface, and the gap between the semiconductor element and the substrate is filled. The thermosetting resin portion is adhered to the semiconductor element, and the semiconductor element is mounted at a position where the center of the semiconductor element is displaced from the center of the substrate. The overhanging portion is present only along a part of the four sides of the semiconductor element. Therefore, the semiconductor element is mounted with its center aligned with the center of the substrate, and the overhanging portion is the semiconductor element. The structure that exists all around Compared to the semiconductor device, the size of the substrate is sufficient small, therefore, it is possible to downsize the semiconductor device.

【００４３】請求項２の発明によれば、半導体素子は、
その中心が基板の中心よりずれており、隣合う二辺が、
基板の隣合う二辺と一致している構成であるため、熱硬
化性樹脂部を形成するための張り出し部分は半導体素子
の四辺のうちの二つの辺に沿って存在しているだけであ
り、よって、半導体素子がその中心を基板の中心に一致
させて搭載してあり、張り出し部分が半導体素子の全周
にわたって存在している構成の半導体装置に比べて、基
板の大きさは小さくて足り、よって、半導体装置の小型
化を図ることが出来る。According to the invention of claim 2, the semiconductor element is
Its center is offset from the center of the board, and the two adjacent sides are
Since the structure is matched with the two adjacent sides of the substrate, the overhanging portion for forming the thermosetting resin portion is only present along two of the four sides of the semiconductor element, Therefore, the size of the substrate is small compared to a semiconductor device in which the semiconductor element is mounted with its center aligned with the center of the substrate, and the projecting portion is present over the entire circumference of the semiconductor element. Therefore, the size of the semiconductor device can be reduced.

【００４４】請求項３の発明によれば、半導体素子は、
その中心が基板の中心よりずれており、隣合う三辺が、
基板の隣合う三辺と一致している構成であるため、熱硬
化性樹脂部を形成するための張り出し部分は半導体素子
の四辺のうちの一つの辺に沿って存在しているだけであ
り、よって、半導体素子がその中心を基板の中心に一致
させて搭載してあり、張り出し部分が半導体素子の全周
にわたって存在している構成の半導体装置に比べて、基
板の大きさは小さくて足り、よって、半導体装置の小型
化を図ることが出来る。According to the invention of claim 3, the semiconductor element is
Its center is offset from the center of the board, and the three adjacent sides are
Since the structure is matched with the three adjacent sides of the substrate, the protruding portion for forming the thermosetting resin portion is only present along one of the four sides of the semiconductor element, Therefore, the size of the substrate is small compared to a semiconductor device in which the semiconductor element is mounted with its center aligned with the center of the substrate, and the projecting portion is present over the entire circumference of the semiconductor element. Therefore, the size of the semiconductor device can be reduced.

【００４５】請求項４の発明によれば、半導体素子は、
その中心が上記基板の中心よりずれており、一辺が、該
基板の一辺と一致している構成であるため、熱硬化性樹
脂部を形成するための張り出し部分は半導体素子の四辺
のうちの三つの辺に沿って存在しているだけであり、よ
って、半導体素子がその中心を基板の中心に一致させて
搭載してあり、張り出し部分が半導体素子の全周にわた
って存在している構成の半導体装置に比べて、基板の大
きさは小さくて足り、よって、半導体装置の小型化を図
ることが出来る。According to the invention of claim 4, the semiconductor element is
Since the center is displaced from the center of the substrate and one side is aligned with one side of the substrate, the projecting portion for forming the thermosetting resin portion is three of the four sides of the semiconductor element. The semiconductor device has a structure in which the semiconductor element is mounted along only one side and the center of the semiconductor element is aligned with the center of the substrate, and the projecting portion exists over the entire circumference of the semiconductor element. The size of the substrate can be smaller than that of, and therefore, the size of the semiconductor device can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１実施例になるチップスケールパッ
ケージの斜視図である。FIG. 1 is a perspective view of a chip scale package according to a first embodiment of the present invention.

【図２】図１のチップスケールパッケージを示す図であ
る。FIG. 2 is a diagram showing the chip scale package of FIG.

【図３】図２中の基板の上面を概略的に示す図である。FIG. 3 is a diagram schematically showing an upper surface of the substrate in FIG.

【図４】図１のチップスケールパッケージの製造を説明
する図である。FIG. 4 is a diagram illustrating the manufacture of the chip scale package of FIG.

【図５】本発明の第２実施例になるチップスケールパッ
ケージの斜視図である。FIG. 5 is a perspective view of a chip scale package according to a second embodiment of the present invention.

【図６】図５のチップスケールパッケージを示す図であ
る。6 is a diagram showing the chip scale package of FIG. 5;

【図７】図６中の基板の上面を概略的に示す図である。7 is a diagram schematically showing an upper surface of the substrate in FIG.

【図８】本発明の第３実施例になるチップスケールパッ
ケージの斜視図である。FIG. 8 is a perspective view of a chip scale package according to a third embodiment of the present invention.

【図９】図８のチップスケールパッケージを示す図であ
る。9 is a diagram showing the chip scale package of FIG. 8;

【図１０】図９中の基板の上面を概略的に示す図であ
る。10 is a diagram schematically showing an upper surface of the substrate in FIG.

【図１１】本発明の第４実施例になるチップスケールパ
ッケージの斜視図である。FIG. 11 is a perspective view of a chip scale package according to a fourth embodiment of the present invention.

【図１２】従来のチップスケールパッケージの斜視図で
ある。FIG. 12 is a perspective view of a conventional chip scale package.

【図１３】図１２のチップスケールパッケージを示す図
である。FIG. 13 is a diagram showing the chip scale package of FIG. 12;

【図１４】図１１のチップスケールパッケージの製造を
説明する図である。FIG. 14 is a diagram illustrating the manufacture of the chip scale package of FIG. 11.

【符号の説明】[Explanation of symbols]

１１ 半導体素子 １３ 半田バンプ ３０，３０Ａ，３０Ｂ，３０Ｃ チップスケールパッケ
ージ ３１，３１Ａ，３１Ｂ セラミック基板 ３１ｈ，３１ｉ 張り出し部分 ３２ パッド ３３ 半導体素子搭載領域 ３４ 半田ボール ３５ 隙間 ３６ エポキシ樹脂部11 Semiconductor Element 13 Solder Bump 30, 30A, 30B, 30C Chip Scale Package 31, 31A, 31B Ceramic Substrate 31h, 31i Overhanging Part 32 Pad 33 Semiconductor Element Mounting Area 34 Solder Ball 35 Gap 36 Epoxy Resin Part

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 搭載される予定の一の半導体素子の大き
さに対応する大きさを有し、下面に外部出力端子を複数
有する矩形状の一の基板と、 並んでいる複数のバンプにより該基板の上面に搭載して
ある矩形状の一の半導体素子と、 該半導体素子と該基板との隙間に充填され、該半導体素
子を該基板に接着している熱硬化性樹脂部とよりなり、 上記半導体素子は、その中心が上記基板の中心よりずれ
た位置に搭載してある構成としたことを特徴とする半導
体装置。1. A rectangular substrate having a size corresponding to the size of one semiconductor element to be mounted and having a plurality of external output terminals on the lower surface, and a plurality of bumps arranged side by side A rectangular semiconductor element mounted on the upper surface of the substrate, and a thermosetting resin portion that fills the gap between the semiconductor element and the substrate and adheres the semiconductor element to the substrate, A semiconductor device, wherein the semiconductor element is mounted at a position where the center of the semiconductor element is displaced from the center of the substrate. 【請求項２】 搭載される予定の一の半導体素子の大き
さに対応する大きさを有し、下面に外部出力端子を複数
有する矩形状の一の基板と、 並んでいる複数のバンプにより該基板の上面に搭載して
ある矩形状の一の半導体素子と、 該半導体素子と該基板との隙間に充填され、該半導体素
子を該基板に接着している熱硬化性樹脂部とよりなり、 上記半導体素子は、その中心が上記基板の中心よりずれ
ており、隣合う二辺が、該基板の隣合う二辺と一致して
いる構成としたことを特徴とする半導体装置。2. A rectangular substrate having a size corresponding to the size of one semiconductor element to be mounted and having a plurality of external output terminals on its lower surface, and a plurality of bumps arranged side by side A rectangular semiconductor element mounted on the upper surface of the substrate, and a thermosetting resin portion that fills the gap between the semiconductor element and the substrate and adheres the semiconductor element to the substrate, The semiconductor device is characterized in that the center of the semiconductor element is offset from the center of the substrate, and two adjacent sides are aligned with two adjacent sides of the substrate. 【請求項３】 搭載される予定の一の半導体素子の大き
さに対応する大きさを有し、下面に外部出力端子を複数
有する矩形状の一の基板と、 並んでいる複数のバンプにより該基板の上面に搭載して
ある矩形状の一の半導体素子と、 該半導体素子と該基板との隙間に充填され、該半導体素
子を該基板に接着している熱硬化性樹脂部とよりなり、 上記半導体素子は、その中心が上記基板の中心よりずれ
ており、隣合う三辺が、該基板の隣合う三辺と一致して
いる構成としたことを特徴とする半導体装置。3. A rectangular substrate having a size corresponding to the size of one semiconductor element to be mounted and having a plurality of external output terminals on its lower surface, and a plurality of bumps arranged side by side A rectangular semiconductor element mounted on the upper surface of the substrate, and a thermosetting resin portion that fills the gap between the semiconductor element and the substrate and adheres the semiconductor element to the substrate, The semiconductor device is characterized in that the center of the semiconductor element is deviated from the center of the substrate, and the three adjacent sides are aligned with the three adjacent sides of the substrate. 【請求項４】 搭載される予定の一の半導体素子の大き
さに対応する大きさを有し、下面に外部出力端子を複数
有する矩形状の一の基板と、 並んでいる複数のバンプにより該基板の上面に搭載して
ある矩形状の一の半導体素子と、 該半導体素子と該基板との隙間に充填され、該半導体素
子を該基板に接着している熱硬化性樹脂部とよりなり、 上記半導体素子は、その中心が上記基板の中心よりずれ
ており、一辺が、該基板の一辺と一致している構成とし
たことを特徴とする半導体装置。4. A rectangular substrate having a size corresponding to the size of one semiconductor element to be mounted and having a plurality of external output terminals on its lower surface, and a plurality of bumps arranged side by side. A rectangular semiconductor element mounted on the upper surface of the substrate, and a thermosetting resin portion that fills the gap between the semiconductor element and the substrate and adheres the semiconductor element to the substrate, The semiconductor device is characterized in that the center of the semiconductor element is deviated from the center of the substrate and one side thereof coincides with one side of the substrate.
JP28721895A 1995-11-06 1995-11-06 Semiconductor device Expired - Lifetime JP3487991B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28721895A JP3487991B2 (en) 1995-11-06 1995-11-06 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28721895A JP3487991B2 (en) 1995-11-06 1995-11-06 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH09129679A true JPH09129679A (en) 1997-05-16
JP3487991B2 JP3487991B2 (en) 2004-01-19

Family

ID=17714580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28721895A Expired - Lifetime JP3487991B2 (en) 1995-11-06 1995-11-06 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3487991B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317165B2 (en) 2003-06-24 2008-01-08 Ngk Spark Plug Co., Ltd. Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure having semiconductor element, intermediate substrate and substrate
JP2012222473A (en) 2011-04-06 2012-11-12 Nec Access Technica Ltd Waterproof microphone structure and waterproof portable terminal device using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317165B2 (en) 2003-06-24 2008-01-08 Ngk Spark Plug Co., Ltd. Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure having semiconductor element, intermediate substrate and substrate
JP2012222473A (en) 2011-04-06 2012-11-12 Nec Access Technica Ltd Waterproof microphone structure and waterproof portable terminal device using the same

Also Published As

Publication number Publication date
JP3487991B2 (en) 2004-01-19

Similar Documents

Publication Publication Date Title
US9356006B2 (en) Batch process fabrication of package-on-package microelectronic assemblies
US6046077A (en) Semiconductor device assembly method and semiconductor device produced by the method
JP3484554B2 (en) Semiconductor device
US20060267609A1 (en) Epoxy Bump for Overhang Die
JPH0922968A (en) Semiconductor package and its manufacture
JPH07245360A (en) Semiconductor package and its manufacture
US20010004128A1 (en) Semiconductor package and manufacturing method thereof
US6294838B1 (en) Multi-chip stacked package
JP2006074736A (en) Piezoelectric oscillator and method of manufacturing the same
US6593652B2 (en) Semiconductor device reinforced by a highly elastic member made of a synthetic resin
JPH113969A (en) Substrate component laminated with chip component
JP3487991B2 (en) Semiconductor device
JP2000349228A (en) Laminated semiconductor package
JP2994555B2 (en) Semiconductor mounting structure
JP2949969B2 (en) Film carrier semiconductor device
JPH09246464A (en) Semiconductor device and manufacture thereof
JPH0863567A (en) Ic card module
KR100443516B1 (en) Stack package and manufacturing method thereof
KR100444168B1 (en) semiconductor package
JP2003100988A (en) Semiconductor device and manufacturing method therefor
JPH0982850A (en) Semiconductor package device and manufacture thereof
KR100309460B1 (en) Stack chip size package and manufacturing method thereof
JPH0543294B2 (en)
JP4119053B2 (en) Semiconductor device and manufacturing method thereof
JP2002368030A (en) Resin-sealed semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031021

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091031

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091031

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101031

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101031

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term