JPH0982850A - Semiconductor package device and manufacture thereof - Google Patents

Semiconductor package device and manufacture thereof

Info

Publication number
JPH0982850A
JPH0982850A JP7235416A JP23541695A JPH0982850A JP H0982850 A JPH0982850 A JP H0982850A JP 7235416 A JP7235416 A JP 7235416A JP 23541695 A JP23541695 A JP 23541695A JP H0982850 A JPH0982850 A JP H0982850A
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
resin sheet
electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7235416A
Other languages
Japanese (ja)
Inventor
Junichi Ono
淳一 大野
Hiroshi Iwasaki
博 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7235416A priority Critical patent/JPH0982850A/en
Publication of JPH0982850A publication Critical patent/JPH0982850A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To make it possible to simplify significantly the structure of a semiconductor package device and a process of manufacturing the device in a chip-sized package having a size roughly equal with that of a semiconductor chip. SOLUTION: For example, bump electrodes 21 are respectively connected with electrode pads 12 on the surface of a semiconductor chip 11 via apertures 14 formed in a protective film 13. A filmy resin sheet 31 is bonded to the surface of the chip 11 excluding the electrodes 21. In such a way, a semiconductor package device is formed into a constitution, wherein the surface only of the chip 11 is packaged with the sheet 31 and a mounting of the chip 11 is made possible on a printed circuit board which is formed by a surface down manner.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、たとえばサーフ
ェイスダウンによりプリント回路基板上に実装される半
導体パッケージ装置およびその製造方法に関するもの
で、特にチップとほぼ同等のサイズを有するチップサイ
ズパッケージ(チップスケールパッケージともいう)に
用いられるものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package device mounted on a printed circuit board by, for example, surface down and a method for manufacturing the same, and particularly to a chip size package (chip scale package) having a size substantially equal to a chip. It is also used for).

【0002】[0002]

【従来の技術】従来、半導体チップとほぼ同等の大きさ
を持つ半導体パッケージ装置、いわゆるチップサイズパ
ッケージを得る方法として、トランスファーモールド法
(移送成形法)を用いた方法が知られている(たとえ
ば、M.Yasunaga,et.al, “ ChipScale Package (CSP),A
Lightly Dressed LSI Chip ”, Proceedings of 1994
IEEE/CPMT Int'l Electronics Technology Symposium ,
pp.169-176,1994)。
2. Description of the Related Art Conventionally, a method using a transfer molding method has been known as a method for obtaining a semiconductor package device having a size substantially equal to that of a semiconductor chip, that is, a so-called chip size package (for example, a transfer molding method). M.Yasunaga, et.al, “ChipScale Package (CSP), A
Lightly Dressed LSI Chip ”, Proceedings of 1994
IEEE / CPMT Int'l Electronics Technology Symposium,
pp.169-176,1994).

【0003】図7は、上記したトランスファーモールド
法による、チップサイズパッケージの製造工程を概略的
に示すものである。まず、半導体チップ1の表面の、保
護膜2より露出する各パッド3に端子4をそれぞれ形成
する(同図(a))。
FIG. 7 schematically shows a manufacturing process of a chip size package by the above-mentioned transfer molding method. First, the terminals 4 are formed on the respective pads 3 exposed from the protective film 2 on the surface of the semiconductor chip 1 (FIG. 8A).

【0004】この後、上記半導体チップ1の上下を金型
5により挟持し、その金型5のキャビティ内に溶融され
たモールド用の樹脂6を充填する(同図(b))。この
とき、上記端子4の表面が樹脂6の表面に露出するよう
にする。
After that, the upper and lower sides of the semiconductor chip 1 are sandwiched by a mold 5, and the cavity 6 of the mold 5 is filled with the melted molding resin 6 (FIG. 2B). At this time, the surface of the terminal 4 is exposed on the surface of the resin 6.

【0005】そして、その樹脂6を硬化させた後、上記
金型5内より取り出し、必要に応じて、上記端子4上に
それぞれ外部接続用の電極7を形成することで、所望の
チップサイズパッケージが得られる(同図(c))。
After the resin 6 is cured, the resin 6 is taken out from the mold 5 and, if necessary, electrodes 7 for external connection are formed on the terminals 4, respectively, to obtain a desired chip size package. Is obtained ((c) in the figure).

【0006】しかしながら、半導体チップのパッケージ
ングにおいて、本来、パッケージングが必要なのはチッ
プの表面のみである。それにもかかわらず、上記した従
来のチップサイズパッケージの場合、チップの裏面側ま
でもが樹脂によって覆われた構成となっている。このた
め、余分なコストがかかり、チップサイズパッケージの
価格の高騰を招く要因となっていた。
However, in the packaging of semiconductor chips, the packaging is originally required only on the surface of the chip. Nevertheless, in the case of the conventional chip size package described above, the back side of the chip is also covered with the resin. For this reason, extra cost is required, which causes a rise in the price of the chip size package.

【0007】また、トランスファモールド法の場合、樹
脂の予備加熱、溶融、注入(充填)、最終加熱、硬化と
いった複数の工程が必要であり、工程が複雑であるとい
う問題があった。
Further, in the case of the transfer molding method, a plurality of steps such as preheating, melting, injecting (filling), final heating and curing of the resin are required, and there is a problem that the steps are complicated.

【0008】[0008]

【発明が解決しようとする課題】上記したように、従来
においては、半導体チップの裏面もパッケージングされ
るため、コストが余分にかかり、しかも、製造のための
工程が複雑であるという問題があった。
As described above, in the related art, since the back surface of the semiconductor chip is also packaged, there is a problem that the cost is extra and the manufacturing process is complicated. It was

【0009】そこで、この発明は、信頼性を損うことな
く、より小型で、しかも、価格の低廉化および製造の簡
素化を図ることが可能な半導体パッケージ装置およびそ
の製造方法を提供することを目的としている。
Therefore, the present invention provides a semiconductor package device which is smaller in size without lowering reliability, and which can be manufactured at low cost and can be manufactured easily, and a manufacturing method thereof. Has an aim.

【0010】[0010]

【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体パッケージ装置にあっては、半
導体チップと、この半導体チップの表面の電極に接続さ
れた外部接続用端子と、この外部接続用端子を除く、前
記半導体チップの表面のみを覆うにして設けられたフィ
ルム状の樹脂シートとから構成されている。
In order to achieve the above object, in a semiconductor package device of the present invention, a semiconductor chip, an external connection terminal connected to an electrode on the surface of the semiconductor chip, The film-shaped resin sheet is provided so as to cover only the surface of the semiconductor chip, excluding the external connection terminals.

【0011】また、この発明の半導体パッケージ装置の
製造方法にあっては、半導体チップの電極位置に開口が
形成されてなるフィルム状の樹脂シートを、前記半導体
チップの表面のみを覆うにして接着する工程と、前記フ
ィルム状の樹脂シートを硬化させた後、前記開口を介し
て、前記半導体チップの電極に外部接続用端子を接続す
る工程とからなっている。
Further, in the method of manufacturing a semiconductor package device according to the present invention, a film-shaped resin sheet having openings formed at the electrode positions of the semiconductor chip is bonded so as to cover only the surface of the semiconductor chip. And a step of connecting the external connection terminal to the electrode of the semiconductor chip through the opening after curing the film-shaped resin sheet.

【0012】また、この発明の半導体パッケージ装置の
製造方法にあっては、半導体チップの表面のみを覆うに
してフィルム状の樹脂シートを接着する工程と、前記フ
ィルム状の樹脂シートを硬化させた後、その樹脂シート
の、前記半導体チップの電極位置に開口を形成する工程
と、この開口を介して、前記半導体チップの電極に外部
接続用端子を接続する工程とからなっている。
Further, in the method of manufacturing a semiconductor package device of the present invention, a step of adhering a film-shaped resin sheet so as to cover only the surface of the semiconductor chip, and after curing the film-shaped resin sheet A step of forming an opening at the electrode position of the semiconductor chip on the resin sheet, and a step of connecting an external connection terminal to the electrode of the semiconductor chip through the opening.

【0013】さらに、この発明の半導体パッケージ装置
の製造方法にあっては、半導体チップの表面の電極に外
部接続用端子を接続する工程と、この外部接続用端子を
突出させるようにして、前記半導体チップの表面のみに
フィルム状の樹脂シートを接着する工程と、このフィル
ム状の樹脂シートを硬化させる工程とからなっている。
Further, in the method of manufacturing a semiconductor package device according to the present invention, the step of connecting the external connection terminal to the electrode on the surface of the semiconductor chip and the step of projecting the external connection terminal are carried out so that the semiconductor It comprises a step of adhering a film-shaped resin sheet only to the surface of the chip and a step of curing the film-shaped resin sheet.

【0014】この発明の半導体パッケージ装置およびそ
の製造方法によれば、半導体チップをパッケージの一部
として利用し、パッケージングの必要な部分だけを樹脂
シートにより覆うようにしている。これにより、半導体
チップと一体化した、チップとほぼ同等サイズの半導体
パッケージ装置を、より簡便に、かつ、安価に実現でき
るものである。
According to the semiconductor package device and the method of manufacturing the same of the present invention, the semiconductor chip is used as a part of the package, and only the portion required for packaging is covered with the resin sheet. As a result, a semiconductor package device integrated with a semiconductor chip and having a size substantially equal to that of the chip can be realized more simply and inexpensively.

【0015】[0015]

【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図1は、本発明の実施の
第1の形態にかかる、チップサイズパッケージの概略構
成を示すものである。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a schematic configuration of a chip size package according to the first embodiment of the present invention.

【0016】すなわち、このチップサイズパッケージ
は、半導体チップ11の表面の電極パッド12に、それ
ぞれ突起電極21が接続されている。そして、その突起
電極21を除く、上記半導体チップ11の表面のみがフ
ィルム状の樹脂シート31によって覆われた構成となっ
ている。
That is, in this chip size package, the protruding electrodes 21 are connected to the electrode pads 12 on the surface of the semiconductor chip 11, respectively. Then, except for the protruding electrode 21, only the surface of the semiconductor chip 11 is covered with the film-shaped resin sheet 31.

【0017】上記半導体チップ11は、その表面に、複
数の電極パッド12が配設されている。また、上記半導
体チップ11の表面には、保護膜13が設けられてい
る。この保護膜13の上記各電極パッド12上には開口
14が形成されて、それぞれの開口14より上記各電極
パッド12が露出されている。
The semiconductor chip 11 has a plurality of electrode pads 12 on its surface. A protective film 13 is provided on the surface of the semiconductor chip 11. Openings 14 are formed on the electrode pads 12 of the protective film 13, and the electrode pads 12 are exposed through the openings 14.

【0018】上記突起電極21は、金属膜などの導電性
材料からなり、上記樹脂シート31の表面部において、
それぞれ平面パッド型の外部接続用端子22を構成して
いる。
The protruding electrode 21 is made of a conductive material such as a metal film, and is formed on the surface of the resin sheet 31.
Each of them constitutes a planar pad type external connection terminal 22.

【0019】上記樹脂シート31は、上記半導体チップ
11の表面のみをパッケージングするための封止材であ
り、たとえば、エポキシ系樹脂、ビフェニル系樹脂、フ
ェノール系樹脂、シリコーン系樹脂、ポリエステル系樹
脂などが用いられる。
The resin sheet 31 is a sealing material for packaging only the surface of the semiconductor chip 11, and is, for example, an epoxy resin, a biphenyl resin, a phenol resin, a silicone resin, a polyester resin, or the like. Is used.

【0020】次に、上記したチップサイズパッケージの
製造方法について説明する。図2は、本発明の実施の第
1の形態におけるチップサイズパッケージの、その製造
方法(本発明の実施の第2の形態)の概略を示すもので
ある。
Next, a method of manufacturing the above chip size package will be described. FIG. 2 schematically shows a manufacturing method (second embodiment of the present invention) of a chip size package according to the first embodiment of the present invention.

【0021】まず、半導体チップ11の表面に、その面
積とほぼ等しいサイズのフィルム状の樹脂シート31を
接着する(同図(a))。ここでの接着の方法について
は、後述する。
First, a film-shaped resin sheet 31 having a size substantially equal to the area of the semiconductor chip 11 is adhered to the surface of the semiconductor chip 11 (FIG. 3A). The bonding method here will be described later.

【0022】そして、その接着の際に、樹脂シート31
を加熱し、硬化させて、半導体チップ11の表面をパッ
ケージングする(同図(b))。この後、半導体チップ
11の各電極パッド12上の、樹脂シート31に開口3
2を形成する(同図(c))。そして、その開口32内
に導電性材料を埋め込んで、上記電極パッド12につな
がる突起電極21および外部接続用端子22を形成す
る。
At the time of bonding, the resin sheet 31
Is heated and cured, and the surface of the semiconductor chip 11 is packaged ((b) in the figure). Then, the openings 3 are formed in the resin sheet 31 on each electrode pad 12 of the semiconductor chip 11.
2 is formed ((c) in the figure). Then, a conductive material is embedded in the opening 32 to form the protruding electrode 21 and the external connection terminal 22 connected to the electrode pad 12.

【0023】突起電極21および外部接続用端子22の
形成には、たとえば、導電性材料の印刷、または、樹脂
シート31の全面に導電性材料を形成してパターニング
する方法などが用いられる。
The protruding electrodes 21 and the external connection terminals 22 are formed by, for example, printing a conductive material or forming a conductive material on the entire surface of the resin sheet 31 and patterning it.

【0024】こうして、図1に示した、半導体チップ1
1とほぼ同等のサイズを有するチップサイズパッケージ
が完成される。図3は、樹脂シート31の半導体チップ
11の表面への接着の方法を概略的に示すものである。
Thus, the semiconductor chip 1 shown in FIG.
A chip size package having a size substantially equal to 1 is completed. FIG. 3 schematically shows a method of adhering the resin sheet 31 to the surface of the semiconductor chip 11.

【0025】たとえば、下金型41と上金型42とから
なる凹部43内に、半導体チップ11を固定する。そし
て、その半導体チップ11の表面上に、樹脂シート31
をセットする。
For example, the semiconductor chip 11 is fixed in the recess 43 formed by the lower mold 41 and the upper mold 42. Then, on the surface of the semiconductor chip 11, the resin sheet 31
Set.

【0026】この状態で、プランジャ44を加熱しつ
つ、図示矢印方向に降下させ、半導体チップ11の表面
に樹脂シート31を押し付けながら硬化させる。これに
より、半導体チップ11の表面のみが樹脂シート31に
よって覆われ、パッケージングされる。この場合、半導
体チップそれ自体をパッケージの一部とし、チップ表面
のみをパッケージングするようにしているため、少量の
樹脂で、安価にパッケージングできる。
In this state, while heating the plunger 44, the plunger 44 is lowered in the direction of the arrow shown in the drawing, and the resin sheet 31 is pressed against the surface of the semiconductor chip 11 and hardened. As a result, only the surface of the semiconductor chip 11 is covered with the resin sheet 31 and packaged. In this case, since the semiconductor chip itself is used as a part of the package and only the surface of the chip is packaged, it is possible to inexpensively package with a small amount of resin.

【0027】また、最低限のパッケージングが必要な部
分は確実にパッケージングできるため、信頼性が損われ
ることもない。しかも、フィルム状の樹脂シート31を
接着するといった簡便な方法を用いているため、パッケ
ージングの際の工程を大幅に簡素化できるものである。
Further, since the portion requiring the minimum packaging can be surely packaged, the reliability is not impaired. Moreover, since a simple method of adhering the film-shaped resin sheet 31 is used, the steps of packaging can be greatly simplified.

【0028】また、半導体チップ11の周囲に封止材が
存在しない分、より小型化が図れ、プリント回路基板に
対してさらなる高密度実装が可能となる。次に、本発明
の実施の他の形態について概略的に説明する。
Further, since there is no sealing material around the semiconductor chip 11, size reduction can be achieved, and higher density mounting on the printed circuit board becomes possible. Next, another embodiment of the present invention will be schematically described.

【0029】図4は、本発明の実施の第1の形態におけ
るチップサイズパッケージの、その製造方法(本発明の
実施の第3の形態)の概略を示すものである。まず、半
導体チップ11の表面積とほぼ等しいサイズのフィルム
状の樹脂シート31を用意し、上記半導体チップ11の
各電極パッド12が接する部位に開口32を形成する
(同図(a))。
FIG. 4 shows an outline of a manufacturing method (third embodiment of the present invention) of a chip size package according to the first embodiment of the present invention. First, a film-shaped resin sheet 31 having a size substantially equal to the surface area of the semiconductor chip 11 is prepared, and an opening 32 is formed at a portion of the semiconductor chip 11 where each electrode pad 12 is in contact ((a) of the same figure).

【0030】次いで、その樹脂シート31を、たとえ
ば、上述した方法により半導体チップ11の表面に接着
する。そして、その接着の際に、樹脂シート31を加熱
し、硬化させて、半導体チップ11の表面をパッケージ
ングする(同図(b))。
Next, the resin sheet 31 is adhered to the surface of the semiconductor chip 11 by the method described above, for example. Then, at the time of the bonding, the resin sheet 31 is heated and cured to package the surface of the semiconductor chip 11 (FIG. 2B).

【0031】この後、半導体チップ11の各電極パッド
12上の、上記樹脂シート31の開口32内に導電性材
料を埋め込んで、上記電極パッド12につながる突起電
極21および外部接続用端子22を形成する。
After that, a conductive material is embedded in the opening 32 of the resin sheet 31 on each electrode pad 12 of the semiconductor chip 11 to form the protruding electrode 21 and the external connection terminal 22 connected to the electrode pad 12. To do.

【0032】このようにして、本発明の実施の第3の形
態にかかる製造方法によっても、図1に示した、半導体
チップ11とほぼ同等のサイズを有するチップサイズパ
ッケージが完成される。
In this way, the chip size package having substantially the same size as the semiconductor chip 11 shown in FIG. 1 is also completed by the manufacturing method according to the third embodiment of the present invention.

【0033】図5は、本発明の実施の第1の形態におけ
るチップサイズパッケージの、その製造方法(本発明の
実施の第4の形態)の概略を示すものである。まず、半
導体チップ11の各電極パッド12上に、それぞれ突起
電極21を形成する(同図(a))。
FIG. 5 schematically shows a manufacturing method (fourth embodiment of the present invention) of a chip size package according to the first embodiment of the present invention. First, the protruding electrodes 21 are formed on the electrode pads 12 of the semiconductor chip 11 (FIG. 10A).

【0034】次いで、半導体チップ11の表面に、その
面積とほぼ等しいサイズのフィルム状の樹脂シート31
を接着する。そして、その接着の際に、樹脂シート31
を加熱し、硬化させて、半導体チップ11の表面をパッ
ケージングする(同図(b))。
Next, on the surface of the semiconductor chip 11, a film-shaped resin sheet 31 having a size substantially equal to its area is formed.
Glue. Then, at the time of bonding, the resin sheet 31
Is heated and cured, and the surface of the semiconductor chip 11 is packaged ((b) in the figure).

【0035】この場合、樹脂シート31の厚さを、上記
突起電極21の高さよりも薄くする。これにより、突起
電極21は、接着時に上記樹脂シート31を突き破り、
樹脂シート31の表面に突出される。
In this case, the thickness of the resin sheet 31 is made thinner than the height of the protruding electrodes 21. As a result, the protruding electrode 21 breaks through the resin sheet 31 during bonding,
It is projected on the surface of the resin sheet 31.

【0036】この後、必要に応じて、上記樹脂シート3
1の表面に外部接続用端子22を形成する。このように
して、本発明の実施の第4の形態にかかる製造方法によ
っても、図1に示した、半導体チップ11とほぼ同等の
サイズを有するチップサイズパッケージが完成される。
After that, if necessary, the resin sheet 3
An external connection terminal 22 is formed on the surface of 1. In this way, the chip size package having a size substantially equal to that of the semiconductor chip 11 shown in FIG. 1 is also completed by the manufacturing method according to the fourth embodiment of the present invention.

【0037】図6は、本発明の実施の第5の形態にかか
る、チップサイズパッケージの概略構成を示すものであ
る。すなわち、このチップサイズパッケージは、半導体
チップ11の表面の電極パッド12に直に接続された突
起電極21と、電極51を介して接続された突起電極2
1´とを有し、これら突起電極21,21´を除く、上
記半導体チップ11の表面のみがフィルム状の樹脂シー
ト31によって覆われた構成となっている。
FIG. 6 shows a schematic structure of a chip size package according to the fifth embodiment of the present invention. That is, in this chip size package, the projecting electrode 21 directly connected to the electrode pad 12 on the surface of the semiconductor chip 11 and the projecting electrode 2 connected via the electrode 51.
1'and only the surface of the semiconductor chip 11 excluding the protruding electrodes 21 and 21 'is covered with a film-shaped resin sheet 31.

【0038】なお、上記各突起電極21,21´は、樹
脂シート31の表面において、それぞれ外部接続用端子
22を形成してなる構成とされている。このような構成
によれば、上記した本発明の実施の第1の形態にかかる
チップサイズパッケージと同様の効果が期待できるとと
もに、たとえば、保護膜(第1の保護膜)13の開口1
4より露出する電極パッド12の一部を導出用の電極5
1により引き出し、この電極51を第2の保護膜15に
開口16を設けて露出させるようにすることで、突起電
極21´および外部接続用端子22を任意の位置に配設
することが可能となる。
Each of the protruding electrodes 21 and 21 'is formed by forming the external connection terminal 22 on the surface of the resin sheet 31. With such a configuration, the same effect as that of the chip size package according to the first embodiment of the present invention described above can be expected, and, for example, the opening 1 of the protective film (first protective film) 13 can be expected.
The electrode 5 for leading out a part of the electrode pad 12 exposed from 4
1 and the electrode 51 is exposed by providing the opening 16 in the second protective film 15 so that the protruding electrode 21 ′ and the external connection terminal 22 can be arranged at arbitrary positions. Become.

【0039】また、この場合、突起電極21´および外
部接続用端子22を任意の位置に配設することが可能と
なるため、半導体チップ11の表面における電極パッド
12の形成位置に対する制約をも緩和できるようにな
る。
Further, in this case, since the protruding electrode 21 'and the external connection terminal 22 can be arranged at arbitrary positions, the restriction on the formation position of the electrode pad 12 on the surface of the semiconductor chip 11 is relaxed. become able to.

【0040】なお、本発明の実施の第5の形態にかかる
チップサイズパッケージの場合、電極51および第2の
保護膜15などを形成する工程を追加するのみで、上記
した本発明の実施の第1の形態にかかるチップサイズパ
ッケージとほぼ同様のプロセスにより簡単に製造するこ
とができる。
In the case of the chip size package according to the fifth embodiment of the present invention, only the step of forming the electrode 51, the second protective film 15 and the like is added, and the above-described embodiment of the present invention is performed. It can be easily manufactured by a process substantially similar to the chip size package according to the first embodiment.

【0041】上記したように、半導体チップをパッケー
ジの一部として利用し、パッケージングの必要な部分だ
けを樹脂シートにより覆うようにしている。すなわち、
半導体チップの表面のみを樹脂シートを用いてパッケー
ジングするようにしている。これにより、半導体チップ
と一体化した、チップとほぼ同等サイズの半導体パッケ
ージ装置を、より簡便に、かつ、安価に実現できる。し
たがって、信頼性を損うことなく、より小型で、しか
も、価格の低廉化および製造の簡素化を図ることが可能
となるものである。
As described above, the semiconductor chip is used as a part of the package, and only the part that needs to be packaged is covered with the resin sheet. That is,
Only the surface of the semiconductor chip is packaged with a resin sheet. As a result, a semiconductor package device integrated with a semiconductor chip and having a size substantially equal to that of the chip can be realized more simply and inexpensively. Therefore, it is possible to reduce the size, reduce the price, and simplify the manufacturing without lowering the reliability.

【0042】なお、上記した本発明の実施の各形態にお
いては、外部接続用端子の形状を平面パッド型とした場
合について説明したが、これに限らず、たとえば球(ボ
ール)状などでも良く、その形状には何ら制約を受ける
ものではない。その他、この発明の要旨を変えない範囲
において、種々変形実施可能なことは勿論である。
In each of the above-described embodiments of the present invention, the case where the external connection terminal is a flat pad type has been described, but the present invention is not limited to this, and may be, for example, a ball shape. The shape is not subject to any restrictions. Of course, various modifications can be made without departing from the scope of the present invention.

【0043】[0043]

【発明の効果】以上、詳述したようにこの発明によれ
ば、信頼性を損うことなく、より小型で、しかも、価格
の低廉化および製造の簡素化を図ることが可能な半導体
パッケージ装置およびその製造方法を提供できる。
As described above in detail, according to the present invention, a semiconductor package device which is smaller in size without sacrificing reliability and which can be manufactured at low cost and can be manufactured easily. And the manufacturing method for the same can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の実施の第1の形態にかかる、チップ
サイズパッケージの概略構成を示す断面図。
FIG. 1 is a sectional view showing a schematic configuration of a chip size package according to a first embodiment of the invention.

【図2】この発明の実施の第2の形態にかかる、チップ
サイズパッケージの製造方法を概略的に示す断面図。
FIG. 2 is a sectional view schematically showing a method of manufacturing a chip size package according to the second embodiment of the invention.

【図3】同じく、チップサイズパッケージの製造方法の
要部を概略的に示す断面図。
FIG. 3 is a sectional view schematically showing a main part of a method of manufacturing a chip size package.

【図4】この発明の実施の第3の形態にかかる、チップ
サイズパッケージの製造方法を概略的に示す断面図。
FIG. 4 is a sectional view schematically showing a method of manufacturing a chip size package according to the third embodiment of the present invention.

【図5】この発明の実施の第4の形態にかかる、チップ
サイズパッケージの製造方法を概略的に示す断面図。
FIG. 5 is a sectional view schematically showing a method for manufacturing a chip size package according to the fourth embodiment of the present invention.

【図6】この発明の実施の第5の形態にかかる、チップ
サイズパッケージの概略構成を示す断面図。
FIG. 6 is a sectional view showing a schematic configuration of a chip size package according to a fifth embodiment of the present invention.

【図7】従来技術とその問題点を説明するために示す、
チップサイズパッケージの製造方法の概略断面図。
FIG. 7 is shown to explain the prior art and its problems;
FIG. 6 is a schematic cross-sectional view of a method for manufacturing a chip size package.

【符号の説明】[Explanation of symbols]

11…半導体チップ、12…電極パッド、13…保護膜
(第1の保護膜)、14,16,32…開口、15…保
護膜(第2の保護膜)、21、21´…突起電極、22
…外部接続用端子、31…フィルム状の樹脂シート、5
1…電極。
11 ... Semiconductor chip, 12 ... Electrode pad, 13 ... Protective film (first protective film), 14, 16, 32 ... Opening, 15 ... Protective film (second protective film), 21, 21 '... Projection electrode, 22
... external connection terminals, 31 ... film-shaped resin sheet, 5
1 ... Electrode.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップと、 この半導体チップの表面の電極に接続された外部接続用
端子と、 この外部接続用端子を除く、前記半導体チップの表面の
みを覆うにして設けられたフィルム状の樹脂シートとを
具備したことを特徴とする半導体パッケージ装置。
1. A semiconductor chip, an external connection terminal connected to an electrode on the surface of the semiconductor chip, and a film-like film provided so as to cover only the surface of the semiconductor chip excluding the external connection terminal. A semiconductor package device comprising a resin sheet.
【請求項2】 半導体チップの電極位置に開口が形成さ
れてなるフィルム状の樹脂シートを、前記半導体チップ
の表面のみを覆うにして接着する工程と、 前記フィルム状の樹脂シートを硬化させた後、前記開口
を介して、前記半導体チップの電極に外部接続用端子を
接続する工程とからなることを特徴とする半導体パッケ
ージ装置の製造方法。
2. A step of adhering a film-shaped resin sheet having an opening formed at an electrode position of a semiconductor chip so as to cover only the surface of the semiconductor chip, and after curing the film-shaped resin sheet. And a step of connecting an external connection terminal to an electrode of the semiconductor chip through the opening.
【請求項3】 半導体チップの表面のみを覆うにしてフ
ィルム状の樹脂シートを接着する工程と、 前記フィルム状の樹脂シートを硬化させた後、その樹脂
シートの、前記半導体チップの電極位置に開口を形成す
る工程と、 この開口を介して、前記半導体チップの電極に外部接続
用端子を接続する工程とからなることを特徴とする半導
体パッケージ装置の製造方法。
3. A step of adhering a film-shaped resin sheet so as to cover only the surface of the semiconductor chip, and curing the film-shaped resin sheet, and then opening the resin sheet at an electrode position of the semiconductor chip. And a step of connecting an external connection terminal to the electrode of the semiconductor chip through the opening, the method for manufacturing a semiconductor package device.
【請求項4】 半導体チップの表面の電極に外部接続用
端子を接続する工程と、 この外部接続用端子を突出させるようにして、前記半導
体チップの表面のみにフィルム状の樹脂シートを接着す
る工程と、 このフィルム状の樹脂シートを硬化させる工程とからな
ることを特徴とする半導体パッケージ装置の製造方法。
4. A step of connecting an external connection terminal to an electrode on the surface of a semiconductor chip, and a step of adhering a film-shaped resin sheet only to the surface of the semiconductor chip such that the external connection terminal is projected. And a step of curing the film-shaped resin sheet, the method for manufacturing a semiconductor package device.
JP7235416A 1995-09-13 1995-09-13 Semiconductor package device and manufacture thereof Pending JPH0982850A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7235416A JPH0982850A (en) 1995-09-13 1995-09-13 Semiconductor package device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7235416A JPH0982850A (en) 1995-09-13 1995-09-13 Semiconductor package device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH0982850A true JPH0982850A (en) 1997-03-28

Family

ID=16985780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7235416A Pending JPH0982850A (en) 1995-09-13 1995-09-13 Semiconductor package device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH0982850A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159837A (en) * 1998-07-16 2000-12-12 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
US6249043B1 (en) 1998-06-02 2001-06-19 Oki Electric Industry Co., Ltd. Resin-sealed type semiconductor device, and method of manufacturing the same
KR100322154B1 (en) * 1997-09-29 2002-09-05 인터내셔널 비지네스 머신즈 코포레이션 Method for providing a protective coating and electronic package utilizing same
US6933179B1 (en) 2000-01-19 2005-08-23 Oki Electric Industry Co., Ltd. Method of packaging semiconductor device
JP2006024891A (en) * 2004-06-10 2006-01-26 Sanyo Electric Co Ltd Semiconductor device and manufacturing method of the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100322154B1 (en) * 1997-09-29 2002-09-05 인터내셔널 비지네스 머신즈 코포레이션 Method for providing a protective coating and electronic package utilizing same
US6249043B1 (en) 1998-06-02 2001-06-19 Oki Electric Industry Co., Ltd. Resin-sealed type semiconductor device, and method of manufacturing the same
US6159837A (en) * 1998-07-16 2000-12-12 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
US6933179B1 (en) 2000-01-19 2005-08-23 Oki Electric Industry Co., Ltd. Method of packaging semiconductor device
JP2006024891A (en) * 2004-06-10 2006-01-26 Sanyo Electric Co Ltd Semiconductor device and manufacturing method of the same
JP4660259B2 (en) * 2004-06-10 2011-03-30 三洋電機株式会社 Manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
US7518223B2 (en) Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
US6046077A (en) Semiconductor device assembly method and semiconductor device produced by the method
EP0860871A2 (en) Method of manufacturing semiconductor device
US20010034082A1 (en) Semiconductor package and semiconductor package fabrication method
JPH07201918A (en) Semiconductor-device packaging method, lead-tape used therefor, and packaged semiconductor device
JP2001326236A (en) Manufacturing method of semiconductor device
JPH1050878A (en) Semiconductor device and its manufacture
JPH08102475A (en) Carrier film
US7659620B2 (en) Integrated circuit package employing a flexible substrate
JP2000260819A (en) Manufacture of semiconductor device
JPH0982850A (en) Semiconductor package device and manufacture thereof
JPH10335577A (en) Semiconductor device and its manufacture
KR100674501B1 (en) Method for attaching semiconductor chip using flip chip bonding technic
JP2867954B2 (en) Manufacturing method of chip type semiconductor device
JP4421118B2 (en) Semiconductor device manufacturing method
US6105245A (en) Method of manufacturing a resin-encapsulated semiconductor package
JP2001298102A (en) Packaging structure of functional element and its manufacturing method
JPH09246464A (en) Semiconductor device and manufacture thereof
JP3014577B2 (en) Method for manufacturing semiconductor device
JP3147106B2 (en) Semiconductor device
JPH06163746A (en) Hybrid integrated circuit device
JP4007818B2 (en) Surface acoustic wave device mounting method and surface acoustic wave device using the same
JPH11260950A (en) Semiconductor device and manufacture thereof
JP3233990B2 (en) Semiconductor device and manufacturing method thereof
JPH1168034A (en) Semiconductor device