JP2002368030A - Resin-sealed semiconductor device and method of manufacturing the same - Google Patents

Resin-sealed semiconductor device and method of manufacturing the same

Info

Publication number
JP2002368030A
JP2002368030A JP2001173567A JP2001173567A JP2002368030A JP 2002368030 A JP2002368030 A JP 2002368030A JP 2001173567 A JP2001173567 A JP 2001173567A JP 2001173567 A JP2001173567 A JP 2001173567A JP 2002368030 A JP2002368030 A JP 2002368030A
Authority
JP
Japan
Prior art keywords
resin
semiconductor chip
wiring board
wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001173567A
Other languages
Japanese (ja)
Inventor
Bunji Kuratomi
文司 倉冨
Fukumi Shimizu
福美 清水
Kenichi Imura
健一 井村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP2001173567A priority Critical patent/JP2002368030A/en
Publication of JP2002368030A publication Critical patent/JP2002368030A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a resin-sealed semiconductor device of high reliability without using an underfill resin. SOLUTION: In the resin-sealed semiconductor device, a wiring terminal at a wiring board and an external terminal (a pad) at a semiconductor chip are electrically connected with a metal ball, and the semiconductor chip, the gap between the wiring board and the semiconductor chip and the metal ball part are resin-sealed by transfer molding. A plurality of through holes are formed in the central part of the wiring board.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、樹脂封止型半導体
装置及びその製造方法に関し、特に、チップ・オン・フ
ィルム(Chip On Film)型パッケージあるいはフリ
ップ・チップ(Flip Chip)型パッケージを用いた半導
体装置に適用して有効な技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resin-encapsulated semiconductor device and a method of manufacturing the same, and more particularly, to a semiconductor device using a chip-on-film type package or a flip-chip type package. The present invention relates to a technology that is effective when applied to a semiconductor device.

【0002】[0002]

【従来の技術】従来、チップ・オン・フィルム(Chip
On Film)型パッケージあるいはフリップ・チップ
(Flip Chip)型パッケージあるいはフリップ・チッ
プBGA(Flip Chip Ball Grid Arey)を用いた
半導体装置の製造方法は、配線基板の上に、その配線端
子と半導体チップの外部端子(パッド)とを金属ボール
で電気的に接続して半導体チップを搭載し、前記配線基
板と半導体チップとの隙間に浸透性のよいアンダーフィ
ルレジン(液状レジン)を塗布・低圧力注入法で充填
し、前記半導体チップ及び金属ボール部を成形材(エポ
キレジン)のポッティングにより封止し、前記配線基板
の裏面に外部装置と電気的に接続するための金属ボール
(外部装置接続用端子)を形成している。
2. Description of the Related Art Conventionally, chip-on-film (Chip)
A method of manufacturing a semiconductor device using an On Film package or a flip chip package or a flip chip ball grid Arey (BGA) is a method of manufacturing a semiconductor device using a wiring terminal and a semiconductor chip on a wiring substrate. A semiconductor chip is mounted by electrically connecting external terminals (pads) with metal balls, and an underfill resin (liquid resin) having good permeability is applied to a gap between the wiring board and the semiconductor chip. The semiconductor chip and the metal ball portion are sealed by potting a molding material (epoxy resin), and a metal ball (external device connection terminal) for electrically connecting to an external device is provided on the back surface of the wiring board. Has formed.

【0003】[0003]

【発明が解決しようとする課題】本発明者は、前記従来
技術を検討した結果、以下の問題点を見いだした。 (1)前記配線基板と半導体チップ間のと隙間が70μ
m以上でないと、前記アンダーフィルレジンが塗布する
だけでは充分に充填できない。 (2)前記アンダーフィルレジン及びその後にポッティ
ングされた成形材(エポキレジン)を硬化する時間が長
く生産性が悪い。 (3)前記浸透性のよいアンダーフィルレジンと前記成
形材(エポキレジン)の材料費が高い。 (4)前記アンダーフィルレジンの充填法が塗布・低圧
力注入法であるために、パッケージの信頼性が低い。
SUMMARY OF THE INVENTION As a result of studying the above prior art, the present inventor has found the following problems. (1) The gap between the wiring board and the semiconductor chip is 70 μm.
If it is less than m, the underfill resin cannot be sufficiently filled only by coating. (2) It takes a long time to cure the underfill resin and the potting material (epokiresin) that has been potted thereafter, resulting in poor productivity. (3) The material cost of the underfill resin having good permeability and the molding material (epoxy resin) is high. (4) The reliability of the package is low because the method of filling the underfill resin is a coating / low pressure injection method.

【0004】本発明の目的は、アンダーフィルレジンを
用いないで信頼性の高い樹脂封止型半導体装置を得るこ
とが可能な技術を提供することにある。本発明の前記な
らびにその他の目的と新規な特徴は、本明細書の記述及
び添付図面によって明らかになるであろう。
An object of the present invention is to provide a technique capable of obtaining a highly reliable resin-encapsulated semiconductor device without using an underfill resin. The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0005】[0005]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0006】第1の発明は、配線基板の配線端子と半導
体チップの外部端子(パッド)とを金属ボールで電気的
に接続し、前記半導体チップ、配線基板と半導体チップ
との隙間、及び金属ボール部をトランスファモールド法
で樹脂封止した樹脂封止型半導体装置において、前記配
線基板の中央部に複数の貫通孔を設けたものである。
According to a first aspect of the invention, a wiring terminal of a wiring board is electrically connected to an external terminal (pad) of a semiconductor chip by a metal ball, and the semiconductor chip, a gap between the wiring substrate and the semiconductor chip, and a metal ball are provided. In a resin-encapsulated semiconductor device in which a portion is resin-encapsulated by a transfer molding method, a plurality of through holes are provided in a central portion of the wiring substrate.

【0007】第2の発明は、配線基板の中央部に複数の
貫通孔を形成する工程と、前記配線基板の上に、その配
線端子と半導体チップの外部端子(パッド)とを金属ボ
ールで電気的に接続して半導体チップを搭載する工程
と、前記半導体チップ、配線基板と半導体チップとの隙
間、及び金属ボール部をトランスファモード法で樹脂封
止する工程と、前記配線基板の裏面に外部装置と電気的
に接続するための外部装置接続用端子を形成する工程と
を具備する半導体装置の製造方法である。
According to a second aspect of the present invention, a plurality of through holes are formed in a central portion of the wiring board, and the wiring terminals and the external terminals (pads) of the semiconductor chip are electrically connected to the wiring board with metal balls. Mounting a semiconductor chip by electrically connecting the semiconductor chip, a step of resin-sealing the semiconductor chip, a gap between the wiring board and the semiconductor chip, and a metal ball portion by a transfer mode method, and forming an external device on a back surface of the wiring board. Forming a terminal for external device connection for electrical connection with the semiconductor device.

【0008】本発明のポイントは、使用する配線基板の
中央部に複数の貫通孔を設け、トラスファモード法を用
いることにより、配線基板と半導体チップとの隙間に樹
脂を圧入して充填不良(ボイドの発生等)を低減するの
で、信頼性を向上することができる。
The point of the present invention is that a plurality of through-holes are provided at the center of a wiring board to be used, and by using a transfer mode, resin is pressed into a gap between the wiring board and the semiconductor chip to cause a defective filling ( The occurrence of voids is reduced, so that the reliability can be improved.

【0009】また、トラスファモード法を用いることに
より、アンダーフィルレジン及びポッティングレジンを
使用しないので、安価に製造することができ、かつ、製
造期間を短縮することができる。
In addition, since the underfill resin and the potting resin are not used by using the transfer mode method, it is possible to manufacture at low cost and shorten the manufacturing period.

【0010】以下、本発明について、図面を参照して実
施の形態(実施例)とともに詳細に説明する。なお、実
施例を説明するための全図において、同一機能を有する
ものは同一符号を付け、その繰り返しの説明は省略す
る。
Hereinafter, the present invention will be described in detail with reference to the drawings together with embodiments (examples). In all the drawings for explaining the embodiments, parts having identical functions are given same symbols and their repeated explanation is omitted.

【0011】[0011]

【発明の実施の形態】(実施例1)図1は、本発明の実
施形態1のフリップ・チップ型半導体装置の一部欠き斜
視図、図2は、図1のA−A’線で切った断面図であ
る。
(Embodiment 1) FIG. 1 is a partially cutaway perspective view of a flip-chip type semiconductor device according to Embodiment 1 of the present invention, and FIG. 2 is a sectional view taken along line AA 'of FIG. FIG.

【0012】本実施例1のフリップ・チップBGA型半
導体装置は、図1及び図2に示すように、中央部に複数
の貫通孔(エアーベントホール)11を設けた配線基板
1の配線端子と半導体チップ2の外部端子(パッド)と
を金属ボールで電気的に接続し、前記半導体チップ2、
配線基板1と半導体チップ2との隙間、及び金属ボール
部3をトランスファモード法により普通の封止樹脂(レ
ジン)4を形成して封止し、前記配線基板の裏面に外部
装置と電気的に接続するための外部装置接続用端子(例
えばはんだバンプ)5を設けたものである。
As shown in FIGS. 1 and 2, a flip chip BGA type semiconductor device according to a first embodiment has wiring terminals of a wiring board 1 provided with a plurality of through holes (air vent holes) 11 at the center. An external terminal (pad) of the semiconductor chip 2 is electrically connected to the semiconductor chip 2 by a metal ball.
The gap between the wiring board 1 and the semiconductor chip 2 and the metal ball portion 3 are sealed by forming a normal sealing resin (resin) 4 by a transfer mode method, and electrically connected to an external device on the back surface of the wiring board. An external device connection terminal (for example, a solder bump) 5 for connection is provided.

【0013】前記配線基板1は、その表面に保護膜1B
が施こされ、2層配線1Aが形成されたプリント基板で
あり、組み立て前にあらかじめその中央部に複数の貫通
孔11が設けられている。1Bは配線基板1の保護膜で
ある。
The wiring substrate 1 has a protective film 1B on its surface.
This is a printed circuit board on which the two-layer wiring 1A is formed, and a plurality of through holes 11 are provided in the center of the printed circuit board before assembly. 1B is a protective film of the wiring board 1.

【0014】前記配線基板1と半導体チップ2との隙間
は30μm〜50μmである。この隙間に多数の金属ボ
ールが設けられているが、トランスファモード法によ
り、前記普通の封止樹脂4で封止される際に、所定の注
入圧力が加えられるため、前記配線基板1の中央部に設
けられている複数の貫通孔11に前記封止樹脂4が容易
に注入されるとともに、ガスもこの貫通孔11から排気
される。
The gap between the wiring board 1 and the semiconductor chip 2 is 30 μm to 50 μm. Although a large number of metal balls are provided in this gap, a predetermined injection pressure is applied when sealing with the ordinary sealing resin 4 by the transfer mode method. The sealing resin 4 is easily injected into the plurality of through-holes 11 provided in the substrate, and gas is exhausted from the through-holes 11.

【0015】前記のように、使用する配線基板1の中央
部に複数の貫通孔11を設け、普通の封止樹脂4の封止
にトランスファモード法を用いることにより、配線基板
1と半導体チップ2との隙間に普通の封止樹脂4を圧入
して充填不良(ボイドの発生等)を低減するので、信頼
性を向上することができる。
As described above, a plurality of through holes 11 are provided in the center of the wiring board 1 to be used, and the transfer board method is used to seal the normal sealing resin 4 so that the wiring board 1 and the semiconductor chip 2 are formed. The normal sealing resin 4 is press-fitted into the gap between the first and second portions to reduce defective filling (such as generation of voids), so that reliability can be improved.

【0016】次に、本実施例1の樹脂封止型半導体装置
の製造方法について説明する。図3は、本実施例1の樹
脂封止型半導体装置の製造方法の各工程における断面図
である。
Next, a method of manufacturing the resin-sealed semiconductor device of the first embodiment will be described. FIG. 3 is a cross-sectional view illustrating each step of the method for manufacturing the resin-encapsulated semiconductor device according to the first embodiment.

【0017】図3(a)に示すように、組み立て前に、
あらかじめ、2層配線1Aが形成されたプリント基板
(配線基板)1の中央部に複数の貫通孔(エアーベント
ホール)11を形成する。この中央部に複数の貫通孔1
1が形成されたプリント基板1の上に、その配線端子と
半導体チップ2の外部端子(パッド)とを金属ボール3
Aで電気的に接続して半導体チップを搭載する。そし
て、前記半導体チップ2の上面に接着材12により放熱
板13を接着する。
As shown in FIG. 3A, before assembling,
In advance, a plurality of through holes (air vent holes) 11 are formed in the center of the printed circuit board (wiring board) 1 on which the two-layer wiring 1A is formed. A plurality of through holes 1
On the printed circuit board 1 on which the wiring terminals 1 are formed, the wiring terminals and the external terminals (pads) of the semiconductor chip 2 are placed on metal balls 3.
The semiconductor chip is mounted by being electrically connected by A. Then, a heat sink 13 is bonded to the upper surface of the semiconductor chip 2 with an adhesive 12.

【0018】次に、図3(b)に示すように、前記半導
体チップ2、プリント基板1と半導体チップ2との隙
間、及び金属ボール部3をトランスファモード法により
普通の封止樹脂(レジン)4を形成する。前記トランス
ファモード法で樹脂封止する時に、前記配線基板1の裏
面にラミネートフィルム14を貼ってモールド下金型1
5Aに装着し、この下金型15Aと上金型15Bとで半
導体装置を挟んで普通の封止樹脂4を注入する。
Next, as shown in FIG. 3B, the semiconductor chip 2, the gap between the printed circuit board 1 and the semiconductor chip 2, and the metal ball portion 3 are formed by a transfer mode method using an ordinary sealing resin (resin). 4 is formed. At the time of resin encapsulation by the transfer mode method, a laminate film 14 is stuck on the back surface of the
5A, and an ordinary sealing resin 4 is injected with the semiconductor device sandwiched between the lower mold 15A and the upper mold 15B.

【0019】次に、図3(c)に示すように、前記下金
型15Aと上金型15Bとをはずして、不要な普通の封
止樹脂を除去してフリップ・チップBGA型半導体装置
の製造が終了する。
Next, as shown in FIG. 3 (c), the lower die 15A and the upper die 15B are removed, and unnecessary ordinary sealing resin is removed to obtain a flip chip BGA type semiconductor device. Manufacturing ends.

【0020】前記配線基板1と半導体チップ2との隙間
は30μm〜50μmであるが、この隙間にトランスフ
ァモード法により、前記普通の封止樹脂4に所定の圧力
を加えて注入することにより、図4に示すように、前記
配線基板1の中央部に設けられている複数の貫通孔11
にも前記普通の封止樹脂4が容易に注入されるともに、
ガスもこの貫通孔11から排気される。これにより、前
記普通の封止樹脂4の充填不良(ボイドの発生等)を低
減するので、信頼性を向上することができる。
The gap between the wiring board 1 and the semiconductor chip 2 is 30 μm to 50 μm. By applying a predetermined pressure to the ordinary sealing resin 4 by the transfer mode method and injecting the gap into the gap, the drawing is performed. As shown in FIG. 4, a plurality of through holes 11 provided in the center of the wiring board 1 are provided.
The ordinary sealing resin 4 is easily injected,
Gas is also exhausted from this through hole 11. Thereby, the defective filling of the ordinary sealing resin 4 (the occurrence of voids or the like) is reduced, so that the reliability can be improved.

【0021】また、トラスファモード法を用いることに
より、アンダーフィルレジン及びポッティングレジンを
使用しないで、普通の封止樹脂4を用いるため、安価に
製造することができ、かつ、製造期間を短縮することが
できる。
Further, by using the transfer mode method, since the ordinary sealing resin 4 is used without using the underfill resin and the potting resin, the manufacturing can be performed at low cost and the manufacturing period can be shortened. be able to.

【0022】(実施例2)図5は、本発明の実施例2の
フリップ・チップBGA型半導体装置の一部欠き斜視
図、図6は図5のA−A’線で切った断面図である。
(Embodiment 2) FIG. 5 is a partially cutaway perspective view of a flip chip BGA type semiconductor device according to Embodiment 2 of the present invention, and FIG. 6 is a sectional view taken along line AA 'of FIG. is there.

【0023】本実施例2のフリップ・チップBGA型半
導体装置は、図1及び図2に示すように、中央部に複数
の貫通孔11を設けた配線基板1の配線端子と半導体チ
ップ2の外部端子(パッド)とを金属ボールで電気的に
接続し、前記半導体チップ2、配線基板1と半導体チッ
プ2との隙間、及び金属ボール部3をトランスファモー
ド法により普通の封止樹脂4を形成して封止し、前記配
線基板の裏面に外部装置と電気的に接続するための外部
装置接続用端子(例えばはんだバンプ)5を設けたもの
である。
As shown in FIGS. 1 and 2, the flip chip BGA type semiconductor device according to the second embodiment has wiring terminals of a wiring board 1 provided with a plurality of through-holes 11 at the center and external parts of the semiconductor chip 2. Terminals (pads) are electrically connected with metal balls, and the semiconductor chip 2, the gap between the wiring board 1 and the semiconductor chip 2, and the metal ball portions 3 are formed with a normal sealing resin 4 by a transfer mode method. And external device connection terminals (for example, solder bumps) 5 for electrically connecting to an external device are provided on the back surface of the wiring substrate.

【0024】前記配線基板1は、2層配線1Aが形成さ
れたプリント基板であり、組み立て前にあらかじめその
中央部に複数の貫通孔11が設けられている。
The wiring board 1 is a printed board on which a two-layer wiring 1A is formed, and a plurality of through holes 11 are provided in the center thereof before assembly.

【0025】前記配線基板1と半導体チップ2との隙間
は30μm〜50μmである。この隙間に多数の金属ボ
ールが設けられているが、トランスファモード法によ
り、前記普通の封止樹脂4で封止される際に、所定の注
入圧力が加えられるため、前記配線基板1の中央部に設
けられている複数の貫通孔11に前記封止樹脂4が容易
に注入されるとともに、ガスもこの貫通孔11から排気
される。
The gap between the wiring board 1 and the semiconductor chip 2 is 30 μm to 50 μm. Although a large number of metal balls are provided in this gap, a predetermined injection pressure is applied when sealing with the ordinary sealing resin 4 by the transfer mode method. The sealing resin 4 is easily injected into the plurality of through-holes 11 provided in the substrate, and gas is exhausted from the through-holes 11.

【0026】前記のように、使用する配線基板1の中央
部に複数の貫通孔11を設け、普通の封止樹脂4の封止
にトラスファモード法を用いることにより、配線基板1
と半導体チップ2との隙間に普通の封止樹脂4を圧入し
て充填不良(ボイドの発生等)を低減するので、信頼性
を向上することができる。
As described above, a plurality of through-holes 11 are provided at the center of the wiring board 1 to be used, and by using the transfer mode method for sealing the ordinary sealing resin 4, the wiring board 1 is formed.
The normal sealing resin 4 is press-fitted into the gap between the semiconductor chip 2 and the semiconductor chip 2 to reduce defective filling (such as generation of voids), so that reliability can be improved.

【0027】次に、本実施例2の樹脂封止型半導体装置
の製造方法について説明する。図7は、本実施例1の樹
脂封止型半導体装置の製造方法の各工程における断面図
である。
Next, a method of manufacturing the resin-sealed semiconductor device of the second embodiment will be described. FIG. 7 is a cross-sectional view illustrating each step of the method for manufacturing the resin-encapsulated semiconductor device according to the first embodiment.

【0028】図7(a)に示すように、組み立て前に、
あらかじめ、2層配線1Aが形成されたプリント基板
(配線基板)1の中央部に複数の貫通孔11を形成す
る。この中央部に複数の貫通孔11が形成されたプリン
ト基板1の上に、その配線端子と半導体チップ2の外部
端子(パッド)とを金属ボール3Aで電気的に接続して
半導体チップを搭載する。
As shown in FIG. 7A, before assembling,
In advance, a plurality of through holes 11 are formed in the center of the printed circuit board (wiring board) 1 on which the two-layer wiring 1A is formed. On the printed circuit board 1 in which a plurality of through holes 11 are formed in the center, the wiring terminals and the external terminals (pads) of the semiconductor chip 2 are electrically connected by metal balls 3A to mount the semiconductor chip. .

【0029】次に、図7(b)に示すように、前記半導
体チップ2、プリント基板1と半導体チップ2との隙
間、及び金属ボール部3をトランスファモード法により
普通の封止樹脂4を形成する。前記トランスファモード
法により樹脂封止する工程は、前記実施例1と同様の工
程で行う。
Next, as shown in FIG. 7B, an ordinary sealing resin 4 is formed on the semiconductor chip 2, the gap between the printed board 1 and the semiconductor chip 2, and the metal ball portion 3 by a transfer mode method. I do. The step of resin sealing by the transfer mode method is performed in the same manner as in the first embodiment.

【0030】次に、前記配線基板1の裏面に外部装置と
電気的に接続するためのはんだバンプ(外部装置接続用
端子)5を形成してフリップ・チップBGA型半導体装
置を得る。
Next, solder bumps (external device connection terminals) 5 for electrically connecting to an external device are formed on the back surface of the wiring board 1 to obtain a flip chip BGA type semiconductor device.

【0031】前記配線基板1と半導体チップ2との隙間
は30μm〜50μmであるが、この隙間にトランスフ
ァモード法により、前記普通の封止樹脂4に所定の圧力
を加えて注入することにより、前記配線基板1の中央部
に設けられている複数の貫通孔11にも容易に注入され
るとともに、ガスもこの貫通孔11から排気される。こ
れにより、前記普通の封止樹脂4の充填不良(ボイドの
発生等)を低減するので、信頼性を向上することができ
る。
The gap between the wiring board 1 and the semiconductor chip 2 is 30 μm to 50 μm, and the gap is injected into the gap by applying a predetermined pressure to the ordinary sealing resin 4 by a transfer mode method. The gas is easily injected into the plurality of through holes 11 provided at the center of the wiring board 1, and gas is exhausted from the through holes 11. Thereby, the defective filling of the ordinary sealing resin 4 (the occurrence of voids or the like) is reduced, so that the reliability can be improved.

【0032】また、トラスファモード法を用いることに
より、アンダーフィルレジン及びポッティングレジンを
使用しないで、普通の封止樹脂4を用いるので、安価に
製造することができ、かつ、製造期間を短縮することが
できる。
Further, by using the transfer mode method, since the ordinary sealing resin 4 is used without using the underfill resin and the potting resin, the manufacturing can be performed at low cost and the manufacturing period can be shortened. be able to.

【0033】以上、本発明を、前記実施例に基づき具体
的に説明したが、本発明は、前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることは勿論である。
As described above, the present invention has been specifically described based on the above-described embodiment. However, the present invention is not limited to the above-described embodiment, and may be variously modified without departing from the gist thereof. Of course.

【0034】[0034]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、以
下のとおりである。
The effects obtained by typical ones of the inventions disclosed in the present application will be briefly described as follows.

【0035】本発明によれば、普通の封止樹脂に所定の
圧力を加えて注入することにより、配線基板1の中央部
に設けられている複数の貫通孔(エアーベントホール)
にも容易に注入されるとともに、ガスもこの貫通孔から
排気される。これにより、前記普通の封止樹脂の充填不
良(ボイドの発生等)を低減するので、信頼性を向上す
ることができる。
According to the present invention, a plurality of through holes (air vent holes) provided in the central portion of the wiring board 1 are formed by injecting ordinary sealing resin under a predetermined pressure.
The gas is also easily exhausted from this through hole. Thereby, the defective filling of the ordinary sealing resin (such as generation of voids) is reduced, so that the reliability can be improved.

【0036】また、トラスファモード法を用いることに
より、アンダーフィルレジン及びポッティングレジンを
使用しないで、普通の封止樹脂を用いるので、安価に製
造することができ、かつ、製造期間を短縮することがで
きる。
Also, by using the transfer mode method, since an ordinary sealing resin is used without using an underfill resin and a potting resin, it can be manufactured at low cost, and the manufacturing period can be shortened. Can be.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例1のフリップ・チップBGA型
半導体装置の一部欠き斜視図である。
FIG. 1 is a partially cutaway perspective view of a flip chip BGA type semiconductor device according to a first embodiment of the present invention.

【図2】図1のA−A’線で切った断面図である。FIG. 2 is a cross-sectional view taken along line A-A ′ of FIG.

【図3】本実施例1の樹脂封止型半導体装置の製造方法
の各工程における断面図である。
FIG. 3 is a cross-sectional view illustrating each step of the method for manufacturing the resin-encapsulated semiconductor device according to the first embodiment.

【図4】図3の工程における要部拡大断面図である。FIG. 4 is an enlarged sectional view of a main part in the step of FIG. 3;

【図5】本発明の実施例2のフリップ・チップBGA型
半導体装置の一部欠き斜視図である。
FIG. 5 is a partially cutaway perspective view of a flip chip BGA type semiconductor device according to a second embodiment of the present invention.

【図6】図5のA−A’線で切った断面図である。FIG. 6 is a sectional view taken along line A-A ′ of FIG. 5;

【図7】本実施例2の樹脂封止型半導体装置の製造方法
の各工程における断面図である。
FIG. 7 is a cross-sectional view of each step of the method for manufacturing the resin-encapsulated semiconductor device according to the second embodiment.

【符号の説明】[Explanation of symbols]

1…配線基板 1A…2層配線 1B…配線基板の保護膜 2…半導体チッ
プ 3…金属ボール部 4…普通の封止
樹脂(レジン) 5…外部装置接続用端子(はんだバンプ) 11…貫通孔(エアーベントホール) 12…接着材 13…放熱板 14A…ラミネ
ートフィルム 15A…モールド下金型 15B…モール
ド上金型
DESCRIPTION OF SYMBOLS 1 ... Wiring board 1A ... 2 layer wiring 1B ... Protective film of wiring board 2 ... Semiconductor chip 3 ... Metal ball part 4 ... Normal sealing resin (resin) 5 ... Terminal for external device connection (solder bump) 11 ... Through-hole (Air vent hole) 12 ... Adhesive 13 ... Heat radiation plate 14A ... Laminated film 15A ... Mold lower mold 15B ... Mold upper mold

───────────────────────────────────────────────────── フロントページの続き (72)発明者 清水 福美 東京都青梅市藤橋3丁目3番地2 日立東 京エレクトロニクス株式会社内 (72)発明者 井村 健一 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 Fターム(参考) 5F061 AA01 BA03 CA21  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Fukumi Shimizu, 3-3-2, Fujibashi, Ome-shi, Tokyo Within Hitachi Tokyo Electronics Co., Ltd. (72) Kenichi Imura 5-2-1, Josuihoncho, Kodaira-shi, Tokyo No. F-term in Hitachi Semiconductor Group 5F061 AA01 BA03 CA21

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 配線基板の配線端子と半導体チップの外
部端子(パッド)とを金属ボールで電気的に接続し、前
記半導体チップ、配線基板と半導体チップとの隙間、及
び金属ボール部をトランスファモールド法で樹脂封止し
た樹脂封止型半導体装置において、前記配線基板の中央
部に複数の貫通孔を設けたことを特徴とする樹脂封止型
半導体装置。
A wiring terminal of a wiring board is electrically connected to an external terminal (pad) of a semiconductor chip by a metal ball, and the semiconductor chip, a gap between the wiring substrate and the semiconductor chip, and a metal ball portion are transfer-molded. A resin-sealed semiconductor device, wherein a plurality of through holes are provided in a central portion of the wiring board.
【請求項2】 配線基板の中央部に複数の貫通孔を形成
する工程と、前記配線基板の上に、その配線端子と半導
体チップの外部端子(パッド)とを金属ボールで電気的
に接続して半導体チップを搭載する工程と、前記半導体
チップ、配線基板と半導体チップとの隙間、及び金属ボ
ール部をトランスファモード法で樹脂封止する工程と、
前記配線基板の裏面に外部装置と電気的に接続するため
の外部装置接続用端子を形成する工程とを具備すること
を特徴とする樹脂封止型半導体装置の製造方法。
2. A step of forming a plurality of through holes in a central portion of a wiring board, and electrically connecting the wiring terminals and external terminals (pads) of a semiconductor chip on the wiring board with metal balls. Mounting the semiconductor chip, and the step of resin-sealing the semiconductor chip, the gap between the wiring board and the semiconductor chip, and the metal ball portion by a transfer mode method,
Forming a terminal for external device connection for electrical connection with an external device on the back surface of the wiring substrate.
JP2001173567A 2001-06-08 2001-06-08 Resin-sealed semiconductor device and method of manufacturing the same Pending JP2002368030A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001173567A JP2002368030A (en) 2001-06-08 2001-06-08 Resin-sealed semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001173567A JP2002368030A (en) 2001-06-08 2001-06-08 Resin-sealed semiconductor device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2002368030A true JP2002368030A (en) 2002-12-20

Family

ID=19015008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001173567A Pending JP2002368030A (en) 2001-06-08 2001-06-08 Resin-sealed semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2002368030A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1748479A2 (en) * 2005-07-26 2007-01-31 Delphi Technologies, Inc. Method of making an electronic assembly
JP2010219383A (en) * 2009-03-18 2010-09-30 Koyo Thermo System Kk System and method for treating substrate
JP2013157649A (en) * 2013-05-23 2013-08-15 Koyo Thermo System Kk Substrate processing system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1748479A2 (en) * 2005-07-26 2007-01-31 Delphi Technologies, Inc. Method of making an electronic assembly
EP1748479A3 (en) * 2005-07-26 2010-01-27 Delphi Technologies, Inc. Method of making an electronic assembly
JP2010219383A (en) * 2009-03-18 2010-09-30 Koyo Thermo System Kk System and method for treating substrate
JP2013157649A (en) * 2013-05-23 2013-08-15 Koyo Thermo System Kk Substrate processing system

Similar Documents

Publication Publication Date Title
KR100856609B1 (en) A semiconductor device and a method of manufacturing the same
KR100352865B1 (en) Semiconductor device and method for manufacturing the same
JPH11312712A (en) Semiconductor device and its manufacture
JP2002252303A (en) Flip-chip semiconductor device for molded chip-scale package, and assembling method therefor
WO2002103793A1 (en) Semiconductor device and manufacturing method thereof
JP2001203318A (en) Semiconductor assembly having plural flip-chips
US9147600B2 (en) Packages for multiple semiconductor chips
US6589812B2 (en) Pre-applied adhesion promoter
JP4075204B2 (en) Multilayer semiconductor device
JP2002110718A (en) Manufacturing method of semiconductor device
JP2002270717A (en) Semiconductor device
JPH08153830A (en) Semiconductor device and manufacture thereof
JPH06204272A (en) Manufacture of semiconductor device
JP2010050262A (en) Semiconductor device and manufacturing method thereof
US7122407B2 (en) Method for fabricating window ball grid array semiconductor package
JP2000232186A (en) Semiconductor device and its manufacture
US6710434B1 (en) Window-type semiconductor package and fabrication method thereof
JP2002368030A (en) Resin-sealed semiconductor device and method of manufacturing the same
KR20010063682A (en) Method for attaching semiconductor chip using flip chip bonding technic
KR100487135B1 (en) Ball Grid Array Package
JP3650748B2 (en) Semiconductor package and manufacturing method thereof
KR100443516B1 (en) Stack package and manufacturing method thereof
JP3968321B2 (en) Semiconductor device and manufacturing method thereof
KR100520443B1 (en) Chip scale package and its manufacturing method
JPH07326710A (en) Semiconductor packaging structure