JPH09113566A - Connected state detecting device for semiconductor substrate - Google Patents

Connected state detecting device for semiconductor substrate

Info

Publication number
JPH09113566A
JPH09113566A JP7267346A JP26734695A JPH09113566A JP H09113566 A JPH09113566 A JP H09113566A JP 7267346 A JP7267346 A JP 7267346A JP 26734695 A JP26734695 A JP 26734695A JP H09113566 A JPH09113566 A JP H09113566A
Authority
JP
Japan
Prior art keywords
bonding
semiconductor substrate
reference point
connection state
bonding pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7267346A
Other languages
Japanese (ja)
Inventor
Toru Miyazaki
透 宮崎
Noriyuki Kanesu
則之 金須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP7267346A priority Critical patent/JPH09113566A/en
Publication of JPH09113566A publication Critical patent/JPH09113566A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a detecting device that can detect the connected state of bonding wires of a semiconductor substrate. SOLUTION: In the case of bonding wires 13a-13d being normally connected, a current flows through paths reaching a lead 15 from the bonding wires 13a-13d, starting from an internal circuit 17 via a reference point 9, wiring resistances 19a-19d, bonding pads 3a-3d, and the potential of the reference point 9 becomes larger than the potential of the bonding pads 3a-3d, so that the output of comporators 11a-11d are all in a high state. In the case of the bonding wire 13a being severed, on the other hand, a current does not flow through the path reaching the lead 15 from the bonding wire 13a, starting from the internal circuit 17 via the reference point 9, the wiring resistance 19a and the bonding pad 3a, so that the reference point 9 and bonding pad 3a are equal in potential, and the output of the comparator 11a is in a low state.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体基板のボン
ディングワイヤの接続状態を検出できる半導体基板の接
続状態検出装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor substrate connection state detecting device capable of detecting a connection state of a bonding wire of a semiconductor substrate.

【0002】[0002]

【従来の技術】従来の半導体基板の接続状態検出装置と
しては、例えば第9図に示すようなものが知られてい
る。同図においては、半導体基板100上に内部回路1
11の1つの端子と接続される複数のボンディングパッ
ド101を形成し、それら複数のボンディングパッド1
01同志を第1の金属配線103で電気的に接続する。
そして、第1の金属配線103上の1点と内部回路11
1の1つの端子とを第2の金属配線105で電気的に接
続する。配線としては、金属の他に例えば拡散層やポリ
シリコンなども利用できる。そして、複数のボンディン
グパッド101と半導体基板外部の電極、例えばパッケ
ージの1つのリード109とをボンディングワイヤ10
7により電気的に接続してマルチワイヤボンディングを
施す。なお、半導体基板外部の電極としては、ベアチッ
プ外部の電極などもある。
2. Description of the Related Art As a conventional semiconductor substrate connection state detecting device, for example, a device shown in FIG. 9 is known. In the figure, the internal circuit 1 is formed on the semiconductor substrate 100.
A plurality of bonding pads 101 connected to one terminal 11 are formed, and the plurality of bonding pads 1 are formed.
01 The two are electrically connected by the first metal wiring 103.
Then, one point on the first metal wiring 103 and the internal circuit 11
The first metal wiring 105 is electrically connected to one terminal of No. 1. As the wiring, in addition to metal, for example, a diffusion layer or polysilicon can be used. Then, the plurality of bonding pads 101 and electrodes outside the semiconductor substrate, for example, one lead 109 of the package are connected to the bonding wire 10.
7 and electrically connect to perform multi-wire bonding. The electrodes outside the semiconductor substrate include electrodes outside the bare chip.

【0003】[0003]

【発明が解決しようとする課題】一般に、ボンディング
ワイヤ107には流れることができる電流量に限界があ
るので、ボンディングワイヤ1本で電流量が不足すると
きには複数のボンディングワイヤを用いる必要がある。
しかし、マルチワイヤボンディングを施した場合、ボン
ディングワイヤ107が1本でも断線してしまうと接続
状態にある残りのボンディングワイヤ107に電流集中
が発生して断線し易すくなる。また、必要な電流量が流
れなくなるので、ボンディングワイヤ107を用いたリ
ードがグラウンドの場合ではグラウンドレベルが浮くと
いった問題が発生し、この結果、半導体基板上の内部回
路が正常に動作しなくなる恐れがあった。
Generally, since the amount of current that can flow in the bonding wire 107 is limited, it is necessary to use a plurality of bonding wires when the amount of current is insufficient with one bonding wire.
However, in the case of performing multi-wire bonding, if even one of the bonding wires 107 is broken, current concentration occurs in the remaining bonding wires 107 in the connected state, which makes it easy to break the wires. In addition, since the necessary amount of current does not flow, there is a problem that the ground level floats when the lead using the bonding wire 107 is ground, and as a result, the internal circuit on the semiconductor substrate may not operate normally. there were.

【0004】このため、ボンディングワイヤ107の結
線状態を確認する断線検査を行う必要があった。この断
線検査の工程は、従来、作業者による目視あるいは電気
的接続検査が行われていた。しかし、作業者による目視
検査では、図10に示すように完全にボンディングワイ
ヤ107の片方が浮いてボンディングパッド101から
離れているような場合には断線部分の確認ができた反
面、図11(a)に示すような断線状態の場合には、図
11(b)に示すように上面から目視しただけでは見過
ごされてしまう可能性もあった。しかし、半導体基板を
パッケージした後では目視検査ができないため、電気的
な検査に頼るしかなかった。
Therefore, it is necessary to perform a disconnection inspection for confirming the connection state of the bonding wire 107. In the disconnection inspection process, visual inspection or electrical connection inspection by an operator has been conventionally performed. However, in the visual inspection by the operator, as shown in FIG. 10, when one side of the bonding wire 107 completely floats and is separated from the bonding pad 101, the disconnection portion can be confirmed, while FIG. In the case of the disconnection state as shown in FIG. 11B, there is a possibility that it may be overlooked only by visually observing it from the upper surface as shown in FIG. 11B. However, since visual inspection cannot be performed after the semiconductor substrate is packaged, the only option is to rely on electrical inspection.

【0005】また、電気的接続検査の場合にも、ボンデ
ィングパッド101からリード109に電流を流して電
流量の微妙な変化を検出することで、どのリード109
に電流量の微妙な変化が発生したかを判断する程度であ
ったため、どのボンディングワイヤ107が断線してい
るかを特定することは困難であった。
Also in the case of an electrical connection inspection, which lead 109 is detected by passing a current from the bonding pad 101 to the lead 109 and detecting a subtle change in the amount of current.
Since it was only necessary to determine whether or not a slight change in the amount of current occurred, it was difficult to specify which bonding wire 107 was broken.

【0006】さらに、電気的接続検査と目視検査を組み
合わせた検査では、例えば図10に示すように、ボンデ
ィングパッド101または第2の金属配線105と、リ
ード109との間で電気抵抗を測定した場合、断線部分
のようにボンディングワイヤ107が1本断線している
と、その分電気抵抗は大きくなるので、まず、電気抵抗
が大きくなったリードを特定でき、次に、目視検査を行
ってどのボンディングワイヤ107が断線しているかを
特定していた。このため、電気的接続検査と目視検査を
組み合わせた検査では、極めて検査時間を要していた。
Furthermore, in the inspection combining the electrical connection inspection and the visual inspection, for example, as shown in FIG. 10, when the electrical resistance between the bonding pad 101 or the second metal wiring 105 and the lead 109 is measured. If one of the bonding wires 107 is broken like a broken wire, the electrical resistance is increased accordingly, so that the lead having the increased electrical resistance can be identified first, and then a visual inspection is performed to determine which bonding is performed. It was specified whether the wire 107 was broken. Therefore, the inspection that combines the electrical connection inspection and the visual inspection requires an extremely long inspection time.

【0007】このように、従来の半導体基板の接続状態
検出装置にあっては、半導体基板上には金属配線で接続
されたボンディングパッドだけが形成された構成となっ
ていたため、マルチワイヤボンディングを行った後に、
断線検査の工程で作業者の目視あるいは電気的接続検査
を行っていたので、検査効率の向上を図ることができな
いといった問題点があった。特に、半導体基板をパッケ
ージした後では目視検査ができないため、電気的な検査
に依存するしかなく、大幅に時間がかかるとともに、コ
ストアップに繋がる反面、良品数比率を表す歩留りの向
上を図ることができないといった問題点があった。
As described above, in the conventional semiconductor substrate connection state detecting device, since only the bonding pads connected by the metal wiring are formed on the semiconductor substrate, multi-wire bonding is performed. After
There is a problem that the inspection efficiency cannot be improved because the operator visually or inspects the electrical connection in the disconnection inspection process. In particular, since visual inspection cannot be performed after the semiconductor substrate is packaged, it has to rely on electrical inspection, which not only takes a lot of time, but also leads to an increase in cost. On the other hand, it is possible to improve the yield that indicates the ratio of non-defective products. There was a problem that it could not be done.

【0008】本発明は、上記に鑑みてなされたもので、
その目的としては、半導体基板のボンディングワイヤの
接続状態を検出できる半導体基板の接続状態検出装置を
提供することにある。
[0008] The present invention has been made in view of the above,
It is an object of the present invention to provide a semiconductor substrate connection state detection device capable of detecting the bonding wire connection state of a semiconductor substrate.

【0009】[0009]

【課題を解決するための手段】請求項1記載の発明は、
上記課題を解決するため、内部回路に接続された基準点
から複数の配線を介して複数のボンディングパッドに接
続し、該複数のボンディングパッドからそれぞれ複数の
ボンディングワイヤを用いてリードに接続してなる半導
体基板に対し、該複数のボンディングワイヤの接続・断
線状態を検査する半導体基板の接続状態検出装置であっ
て、前記複数のボンディングパッドと前記リードに接続
される前記複数のボンディングワイヤの接続状態を検出
する接続状態検出手段を有することを要旨とする。
According to the first aspect of the present invention,
In order to solve the above-mentioned problems, a plurality of bonding pads are connected from a reference point connected to an internal circuit through a plurality of wirings, and the plurality of bonding pads are respectively connected to leads using a plurality of bonding wires. A semiconductor substrate connection state detection device for inspecting a connection / disconnection state of the plurality of bonding wires with respect to a semiconductor substrate, wherein the connection state of the plurality of bonding wires connected to the plurality of bonding pads and the leads is detected. The gist is to have a connection state detecting means for detecting.

【0010】請求項1記載の発明では、内部回路に接続
された基準点から複数の配線を介して複数のボンディン
グパッドに接続し、該複数のボンディングパッドからそ
れぞれ複数のボンディングワイヤを用いてリードに接続
してなる半導体基板に対し、複数のボンディングパッド
とリードに接続される複数のボンディングワイヤの接続
状態を検出することで、複数のボンディングワイヤがそ
れぞれ接続・断線状態にあることを検出するという作用
を有する。
According to the first aspect of the present invention, the reference point connected to the internal circuit is connected to a plurality of bonding pads via a plurality of wirings, and the plurality of bonding pads are connected to leads by using a plurality of bonding wires. By detecting the connection state of a plurality of bonding wires connected to a plurality of bonding pads and leads to the connected semiconductor substrate, it is possible to detect that each of the plurality of bonding wires is in a connected / disconnected state. Have.

【0011】請求項2記載の発明は、上記課題を解決す
るため、前記接続状態検出手段は、前記複数のボンディ
ングパッドと前記基準点との電位差に基づいて前記複数
のボンディングワイヤの接続状態を検出することを要旨
とする。
In order to solve the above problems, the connection state detecting means detects the connection state of the plurality of bonding wires based on a potential difference between the plurality of bonding pads and the reference point. The point is to do.

【0012】請求項2記載の発明では、内部回路に接続
された基準点から複数の配線を介して複数のボンディン
グパッドに接続し、該複数のボンディングパッドからそ
れぞれ複数のボンディングワイヤを用いてリードに接続
してなる半導体基板に対し、複数のボンディングパッド
と基準点との電位差に基づいて複数のボンディングワイ
ヤの接続状態を検出することで、複数のボンディングワ
イヤがそれぞれ接続・断線状態にあることを検出すると
いう作用を有する。
According to the second aspect of the present invention, the reference point connected to the internal circuit is connected to a plurality of bonding pads via a plurality of wirings, and the plurality of bonding pads are used as leads by using a plurality of bonding wires. By detecting the connection status of multiple bonding wires based on the potential difference between multiple bonding pads and the reference point for the connected semiconductor substrate, it is possible to detect that each of the multiple bonding wires is in the connected or disconnected state. Has the effect of

【0013】請求項3記載の発明は、上記課題を解決す
るため、前記接続状態検出手段は、前記複数のボンディ
ングパッドの電位のうち1つを選択する選択手段を有す
ることを要旨とする。
In order to solve the above-mentioned problems, the invention according to claim 3 is characterized in that the connection state detecting means has a selecting means for selecting one of the potentials of the plurality of bonding pads.

【0014】請求項3記載の発明では、内部回路に接続
された基準点から複数の配線を介して複数のボンディン
グパッドに接続し、該複数のボンディングパッドからそ
れぞれ複数のボンディングワイヤを用いてリードに接続
してなる半導体基板に対し、複数のボンディングパッド
の電位のうち1つを選択した後に、当該ボンディングパ
ッドと基準点との電位差に基づいて当該ボンディングワ
イヤの接続状態を検出することで、当該ボンディングワ
イヤが接続・断線状態にあることを検出するという作用
を有する。
According to a third aspect of the present invention, a reference point connected to the internal circuit is connected to a plurality of bonding pads via a plurality of wirings, and the plurality of bonding pads are used as leads by using a plurality of bonding wires. By selecting one of the potentials of a plurality of bonding pads for the semiconductor substrate to be connected, and then detecting the connection state of the bonding wire based on the potential difference between the bonding pad and the reference point, the bonding It has an effect of detecting that the wire is in the connected / disconnected state.

【0015】[0015]

【発明の実施の形態】以下、図面を用いて本発明の実施
の形態を説明する。図1は、本発明の第1の実施の形態
に係る半導体基板の接続状態検出装置を示す図である。
同図において、半導体基板1は、半導体基板1上の内部
回路17に金属配線7を介して接続された基準点9と、
基準点9と複数のボンディングパッド3a〜3dとを接
続する抵抗成分を有する複数の金属配線5a〜5dと、
基準点9から抵抗成分を有する複数の金属配線5a〜5
dを介して接続されるマルチワイヤボンディングを施す
ための複数のボンディングパッド3a〜3dとから構成
される。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing a semiconductor substrate connection state detection device according to a first embodiment of the present invention.
In the figure, the semiconductor substrate 1 has a reference point 9 connected to an internal circuit 17 on the semiconductor substrate 1 via a metal wiring 7,
A plurality of metal wirings 5a to 5d having a resistance component for connecting the reference point 9 and the plurality of bonding pads 3a to 3d,
A plurality of metal wirings 5a to 5 having a resistance component from the reference point 9
It is composed of a plurality of bonding pads 3a to 3d for performing multi-wire bonding connected via d.

【0016】同図において、ボンディングワイヤ13a
〜13dは、リード15とボンディングパッド3a〜3
dとを電気的に接続するボンディングワイヤであり、リ
ード15は、半導体基板の外部のパッケージに配置さ
れ、複数のボンディングパッド3a〜3dからそれぞれ
複数のボンディングワイヤ13a〜13dを用いて接続
される電極である。
In the figure, the bonding wire 13a
13d are leads 15 and bonding pads 3a-3.
The lead 15 is a bonding wire for electrically connecting to d, and the lead 15 is an electrode arranged in a package outside the semiconductor substrate and connected from the plurality of bonding pads 3a to 3d using the plurality of bonding wires 13a to 13d, respectively. Is.

【0017】同図において、コンパレータ11a〜11
dは、2つの入力端子を基準点9とそれぞれのボンディ
ングパッド3a〜3dとに接続して各入力端子の電位差
を検出する。このコンパレータ11a〜11dは、例え
ば、入力電圧が 非反転入力端子>反転入力端子 の場合には、“High”状態を出力する一方、 非反転入力端子=反転入力端子 の場合には、“Low”状態を出力する。なお、コンパ
レータ11a〜11dは半導体基板1上に配置されてい
るものとする。
In the figure, comparators 11a to 11
In d, the two input terminals are connected to the reference point 9 and the respective bonding pads 3a to 3d to detect the potential difference between the input terminals. The comparators 11a to 11d output a "High" state when the input voltage is, for example, non-inverting input terminal> inverting input terminal, and "Low" when the non-inverting input terminal = inverting input terminal. Output status. It is assumed that the comparators 11a to 11d are arranged on the semiconductor substrate 1.

【0018】次に、本実施の形態の作用を図2を用いて
説明する。図2は、図1に示す第1の実施の形態の等価
回路である。なお、ここではリード15をグラウンドピ
ンとして説明する。また、配線抵抗19a〜19dは、
金属配線5a〜5dの配線抵抗を表したものである。ま
ず、全てのボンディングワイヤ13a〜13dが正常に
接続されている場合には、内部回路17から基準点9、
配線抵抗19a〜19d、ボンディングパッド3a〜3
dを経由して、ボンディングワイヤ13a〜13dから
リード15へ至る経路で電流が流れる。この場合、配線
抵抗19a〜19dにより基準点9とボンディングパッ
ド3a〜3dの間には電位差が発生するので、 基準点9の電位>ボンディングパッド3a〜3dの電位 となり、コンパレータ11a〜11dの出力は全て“H
igh”状態になり、ボンディングワイヤ13a〜13
dが接続していることが検出できる。
Next, the operation of this embodiment will be described with reference to FIG. FIG. 2 is an equivalent circuit of the first embodiment shown in FIG. The lead 15 will be described as a ground pin here. Further, the wiring resistors 19a to 19d are
The wiring resistance of the metal wirings 5a to 5d is shown. First, when all the bonding wires 13a to 13d are normally connected, the internal circuit 17 causes the reference point 9,
Wiring resistances 19a to 19d, bonding pads 3a to 3
A current flows through the path from the bonding wires 13a to 13d to the lead 15 via d. In this case, since a potential difference is generated between the reference point 9 and the bonding pads 3a to 3d due to the wiring resistances 19a to 19d, the potential of the reference point 9> the potential of the bonding pads 3a to 3d and the outputs of the comparators 11a to 11d are All “H
and the bonding wires 13a to 13 are turned on.
It can be detected that d is connected.

【0019】一方、例えばボンディングワイヤ13aが
断線している場合には、内部回路17から基準点9、配
線抵抗19a、ボンディングパッド3aを経由して、ボ
ンディングワイヤ13aからリード15へ至る経路で電
流が流れないため、 基準点9の電位=ボンディングパッド3a〜3dの電位 基準点9とボンディングパッド3aとでは等電位になる
ので、コンパレータ11aの出力は“Low”状態にな
り、ボンディングワイヤ13aが断線していることが検
出できる。
On the other hand, if the bonding wire 13a is broken, for example, a current flows from the internal circuit 17 through the reference point 9, the wiring resistance 19a, and the bonding pad 3a to the bonding wire 13a to the lead 15. Since it does not flow, the potential of the reference point 9 = the potential of the bonding pads 3a to 3d Since the reference point 9 and the bonding pad 3a have the same potential, the output of the comparator 11a becomes "Low" and the bonding wire 13a is disconnected. Can be detected.

【0020】ここで、金属配線5a〜5dの両端に電位
差が生じる場合の電位差がコンパレータ11a〜11d
のオフセット電圧のバラツキより大きくなるように、基
準点9とボンディングパッド3a〜3dの間に位置する
金属配線5a〜5dの抵抗値を設定する。
Here, the potential difference when the potential difference is generated at both ends of the metal wirings 5a to 5d is the comparators 11a to 11d.
The resistance value of the metal wirings 5a to 5d located between the reference point 9 and the bonding pads 3a to 3d is set so as to be larger than the variation of the offset voltage of.

【0021】例えば、ボンディングワイヤ13a〜13
dが1本当り直径35μmの金線の場合には、一本当り
約1.6A程度の電流を流すことができるので、金属配
線5a〜5dのシート抵抗を19mΩ、線幅70μmと
した場合に、金属配線5a〜5dはそれぞれ長さ138
μm程度の配線長では約60mVの電位差が金属配線5
a〜5dの両端に発生する。
For example, the bonding wires 13a-13
When d is a gold wire with a diameter of 35 μm, a current of about 1.6 A can be applied to each wire, so if the sheet resistance of the metal wirings 5a to 5d is 19 mΩ and the line width is 70 μm. , The metal wirings 5a to 5d each have a length 138.
With a wiring length of about μm, a potential difference of about 60 mV causes a metal wiring 5
It occurs at both ends of a to 5d.

【0022】次に、図3は、MOSトランジスタで構成
されたMOSコンパレータの内部回路の一例を示す図で
ある。同図に示すように、MOSコンパレータは、カレ
ントミラー負荷のPch差動増幅段とカレントミラー負
荷のソース接地電圧増幅段を備え、最終段にインバータ
を付加して構成したものである。なお、非反転入力端子
V+がM5側、反転入力端子V−がM6側になる。ここ
で、MOSコンパレータのオフセット電圧は、M5,M
6に用いられるトランジスタのサイズによって決定する
ので、同サイズのトランジスタをM5,M6に用いた場
合には、MOSコンパレータのオフセット電圧は0Vと
なる。また、同図に示すように、MOSコンパレータを
半導体基板1上に配置ているので、正確に早く断線検査
ができるため、大幅な時間短縮ができ、コスト低減が実
現できる。
Next, FIG. 3 is a diagram showing an example of an internal circuit of a MOS comparator composed of MOS transistors. As shown in the figure, the MOS comparator comprises a Pch differential amplification stage of a current mirror load and a source ground voltage amplification stage of a current mirror load, and an inverter is added to the final stage. The non-inverting input terminal V + is on the M5 side, and the inverting input terminal V- is on the M6 side. Here, the offset voltage of the MOS comparator is M5, M
Since it is determined by the size of the transistor used for 6, the offset voltage of the MOS comparator is 0V when the same size transistors are used for M5 and M6. Further, as shown in the figure, since the MOS comparator is arranged on the semiconductor substrate 1, the disconnection inspection can be performed accurately and quickly, so that the time can be significantly shortened and the cost can be reduced.

【0023】次に、図4は、図3に示すMOSコンパレ
ータのM6側の反転入力端子V- を0V一定に設定する
一方、非反転入力端子V+ を0V〜5Vまで変化させた
ときの動作解析例を示すグラフである。また、図5は、
図4に示す入力波形(イ)と出力波形(ロ)との交差部
(ハ)を拡大して表したグラフである。図4および図5
は、図3に示すトランジスタM5の幅長をオフセット電
圧0Vの場合に対して10%程度増したもので、非反転
入力端子V+ の入力電位が約32.5mVのときに出力
が“Low”状態から“High”状態に変化してい
る。すなわち、MOSコンパレータ11のオフセット電
圧が32.5mVである。
Next, FIG. 4 shows the operation when the non-inverting input terminal V + is changed from 0V to 5V while the inverting input terminal V- on the M6 side of the MOS comparator shown in FIG. 3 is set to a constant 0V. It is a graph which shows an example of analysis. Also, FIG.
5 is an enlarged graph showing an intersection (C) of the input waveform (A) and the output waveform (B) shown in FIG. 4. 4 and 5
Shows that the width of the transistor M5 shown in FIG. 3 is increased by about 10% as compared with the case where the offset voltage is 0V, and the output is "Low" when the input potential of the non-inverting input terminal V + is about 32.5mV. The state has changed to the "High" state. That is, the offset voltage of the MOS comparator 11 is 32.5 mV.

【0024】ここで、MOS構造を用いたコンパレータ
のオフセット電圧のバラツキは、一般的に、±20mV
であることを考慮して、非反転入力端子V+ の入力電圧
が少なくとも12mVより低ければ“Low”状態にな
る一方、非反転入力端子V+の入力電圧が53mVより
高ければ“High”状態になる。従って、前述のよう
にボンディングワイヤ13aが接続されているときの金
属配線5aの両端に生じる電位差が約60mV、断線し
ているときの電位差が0mVならば、コンパレータ11
によって断線状態を検出することができる。さらに、ボ
ンディングワイヤ13aが接続されているときはコンパ
レータ11の出力は“High”状態になる一方、断線
しているときはコンパレータ11の出力は“Low”状
態になる。
Here, the variation in the offset voltage of the comparator using the MOS structure is generally ± 20 mV.
Considering that, if the input voltage of the non-inverting input terminal V + is lower than at least 12 mV, the state is “Low”, while if the input voltage of the non-inverting input terminal V + is higher than 53 mV, the state is “High”. Become. Therefore, if the potential difference between both ends of the metal wiring 5a when the bonding wire 13a is connected as described above is about 60 mV and the potential difference when the wire is disconnected is 0 mV, the comparator 11
The disconnection state can be detected by. Further, when the bonding wire 13a is connected, the output of the comparator 11 is in the "High" state, while when it is disconnected, the output of the comparator 11 is in the "Low" state.

【0025】なお、バイポーラ構造を用いてコンパレー
タ11を構成した場合には、通常、オフセット電圧のバ
ラツキがさらに小さいものが実現できるので、金属配線
5a〜5dの幅が太く配線抵抗がさらに低い場合でも断
線検出を行うことができる。
When the comparator 11 is constructed by using the bipolar structure, it is possible to realize a smaller offset voltage variation. Therefore, even if the metal wirings 5a to 5d are thick and the wiring resistance is lower. It is possible to detect disconnection.

【0026】従って、マルチワイヤボンディングの断線
検出が電気的に容易に行うことができ、従来のような目
視検査あるいは電気的接続検査に比べ、正確で早い断線
検出を行うことができる。また、コンパレータ11によ
って断線状態を検出した結果信号はそのまま外部に取り
出すことで、検出結果の確認ができる。さらに、内部回
路17に結果信号を戻すことで、ボンディングワイヤが
断線している場合には半導体基板の回路機能を停止する
ようなフェールセーフとしても利用することができる。
Therefore, the disconnection detection of the multi-wire bonding can be easily performed electrically, and the disconnection detection can be performed more accurately and faster than the conventional visual inspection or electrical connection inspection. Further, the detection result can be confirmed by taking out the result signal obtained by detecting the disconnection state by the comparator 11 as it is. Furthermore, by returning the result signal to the internal circuit 17, it can be used as a fail-safe for stopping the circuit function of the semiconductor substrate when the bonding wire is broken.

【0027】次に、図6は、本発明の第2の実施の形態
に係る半導体基板の接続状態検出装置を示す図である。
その特徴は、図6に示すように、複数のボンディングパ
ッド3a〜3dとコンパレータ11との間に複数のボン
ディングパッド3a〜3dからの配線を切り替えるマル
チプレクサ21を設けたものである。これによって、複
数のボンディングパッド3a〜3dに接続するコンパレ
ータ11を1個にすることができ、装置の面積を縮小す
ることができる。
Next, FIG. 6 is a diagram showing a semiconductor substrate connection state detecting device according to a second embodiment of the present invention.
The feature is that, as shown in FIG. 6, a multiplexer 21 is provided between the plurality of bonding pads 3a to 3d and the comparator 11 to switch wirings from the plurality of bonding pads 3a to 3d. As a result, the number of comparators 11 connected to the plurality of bonding pads 3a to 3d can be reduced to one, and the area of the device can be reduced.

【0028】次に、図7は、半導体基板の第3の実施の
形態を示す図である。同図において、半導体基板1は、
半導体基板1上の内部回路17に接続される幅広の金属
配線7と、金属配線7内に存在してコンパレータ11の
非反転入力端子に接続される基準点9と、金属配線7と
複数のボンディングパッド3a〜3cとをそれぞれ接続
する抵抗成分を有している複数の金属配線5a〜5c
と、金属配線7から抵抗成分を有する複数の金属配線5
a〜5cを介して接続されるマルチワイヤボンディング
を施すための複数のボンディングパッド3a〜3cとか
ら構成される。
Next, FIG. 7 is a diagram showing a third embodiment of a semiconductor substrate. In the figure, the semiconductor substrate 1 is
A wide metal wiring 7 connected to the internal circuit 17 on the semiconductor substrate 1, a reference point 9 existing in the metal wiring 7 and connected to the non-inverting input terminal of the comparator 11, the metal wiring 7 and a plurality of bondings. A plurality of metal wirings 5a to 5c having a resistance component respectively connecting to the pads 3a to 3c
And a plurality of metal wirings 5 having a resistance component from the metal wirings 7.
a to 5c, and a plurality of bonding pads 3a to 3c for performing multi-wire bonding.

【0029】このように、半導体基板1に幅広の金属配
線7をレイアウトすることによって基準点9をどこに設
けても、基準点9の位置の違いによる電位差の発生がな
くなり、半導体基板1に設けられたコンパレータ11の
設計が容易になり、金属配線7上に基準点9を設けた場
合のコンパレータ11の設計は、金属配線5a〜5cの
配線抵抗によって発生する電位差のみを考慮すればよ
く、コンパレータ11の精度が良いままでレイアウトの
自由度を広げることができる。
As described above, by laying out the wide metal wiring 7 on the semiconductor substrate 1, no matter where the reference point 9 is provided, the potential difference due to the difference in the position of the reference point 9 does not occur, and it is provided on the semiconductor substrate 1. The design of the comparator 11 is facilitated, and when the reference point 9 is provided on the metal wiring 7, the comparator 11 may be designed by considering only the potential difference generated by the wiring resistance of the metal wirings 5a to 5c. The degree of freedom in layout can be expanded while maintaining the accuracy of.

【0030】次に、図8は、半導体基板の第4の実施の
形態を示す図である。同図において、半導体基板1は、
半導体基板1上の内部回路17に接続される幅広の金属
配線7と、金属配線7内に存在してコンパレータ11の
非反転入力端子に接続される基準点9と、金属配線7と
複数のボンディングパッド3a〜3cとをそれぞれ接続
する抵抗成分を有する複数の金属配線5a〜5cと、金
属配線7から抵抗成分を有する複数の金属配線5a〜5
cを介して接続されるマルチワイヤボンディングを施す
ための複数のボンディングパッド3a〜3cとから構成
される。
Next, FIG. 8 is a diagram showing a fourth embodiment of the semiconductor substrate. In the figure, the semiconductor substrate 1 is
A wide metal wiring 7 connected to the internal circuit 17 on the semiconductor substrate 1, a reference point 9 existing in the metal wiring 7 and connected to the non-inverting input terminal of the comparator 11, the metal wiring 7 and a plurality of bondings. A plurality of metal wirings 5a to 5c having a resistance component respectively connecting the pads 3a to 3c and a plurality of metal wirings 5a to 5 having a resistance component from the metal wiring 7
It is composed of a plurality of bonding pads 3a to 3c for performing multi-wire bonding connected via c.

【0031】このように、半導体基板1に幅広の金属配
線7を複数のボンディングパッド3a〜3cを包囲する
ようにレイアウトすることで、基準点9をどこに設けて
も基準点9の位置の違いに起因した電位差の発生がなく
なり、半導体基板1に設けられたコンパレータ11の設
計が容易になり、金属配線7上に基準点9を設けた場合
のコンパレータ11の設計は、金属配線5a〜5cの配
線抵抗によって発生する電位差のみを考慮すればよく、
コンパレータ11の精度が良いままでレイアウトの自由
度を広げることができる。
In this way, by laying out the wide metal wiring 7 on the semiconductor substrate 1 so as to surround the plurality of bonding pads 3a to 3c, no matter where the reference point 9 is provided, the position of the reference point 9 is different. The generation of the potential difference due to the generation is eliminated, the design of the comparator 11 provided on the semiconductor substrate 1 is facilitated, and the design of the comparator 11 when the reference point 9 is provided on the metal wiring 7 is performed by wiring the metal wirings 5a to 5c. It suffices to consider only the potential difference generated by the resistance,
The degree of freedom in layout can be expanded while the accuracy of the comparator 11 remains high.

【0032】なお、図1,図6,図7,図8において説
明したように、金属配線5、金属配線7の構成を以下2
項目の条件下で成立することを本発明の特徴としてい
る。◎第1に、ボンディングワイヤ13が断線している
ときと接続しているときとで基準点9とボンディングパ
ッド3の間に発生する電位差の差がコンパレータ11の
オフセット電圧のバラツキより大きくなるよう設定する
ことである。
As described with reference to FIGS. 1, 6, 7, and 8, the metal wiring 5 and the metal wiring 7 have the following two configurations.
The feature of the present invention is that it is established under the conditions of the items. ◎ Firstly, the difference in the potential difference generated between the reference point 9 and the bonding pad 3 between when the bonding wire 13 is broken and when it is connected is set to be larger than the variation in the offset voltage of the comparator 11. It is to be.

【0033】第2に、それぞれの金属配線5とも共通配
線抵抗部分を除いて断線しているときの基準点9とボン
ディングパッド3の間に発生する電位差が負のバラツキ
より小さくなるように設定する一方、接続しているとき
の基準点9とボンディングパッド3の間に発生する電位
差が正のバラツキより大きくなるように設定することで
ある。
Second, each metal wiring 5 is set so that the potential difference generated between the reference point 9 and the bonding pad 3 when the wiring is broken except for the common wiring resistance portion is smaller than the negative variation. On the other hand, the potential difference generated between the reference point 9 and the bonding pad 3 when connected is set to be larger than the positive variation.

【0034】第1および第2の条件のようにコンパレー
タ11を構成とすることで、少なくとも1個のコンパレ
ータで容易に半導体基板のボンディングワイヤの接続状
態を検出できる。
By configuring the comparator 11 as in the first and second conditions, the connection state of the bonding wires on the semiconductor substrate can be easily detected by at least one comparator.

【0035】[0035]

【発明の効果】以上、説明したように請求項1記載の発
明によれば、内部回路に接続された基準点から複数の配
線を介して複数のボンディングパッドに接続し、該複数
のボンディングパッドからそれぞれ複数のボンディング
ワイヤを用いてリードに接続してなる半導体基板に対
し、複数のボンディングパッドとリードに接続される複
数のボンディングワイヤの接続状態を検出することで、
複数のボンディングワイヤがそれぞれ接続・断線状態に
あることを検出するようにしているので、従来では困難
であったマルチワイヤボンディングの断線検知を電気的
に容易に実施することができる。
As described above, according to the first aspect of the invention, the reference point connected to the internal circuit is connected to the plurality of bonding pads through the plurality of wirings, and the plurality of bonding pads are connected. By detecting the connection state of a plurality of bonding pads and a plurality of bonding wires connected to the leads, with respect to the semiconductor substrate connected to the leads using a plurality of bonding wires,
Since it is detected that each of the plurality of bonding wires is in the connected / disconnected state, it is possible to electrically easily perform disconnection detection in multi-wire bonding, which has been difficult in the past.

【0036】請求項2記載の発明によれば、内部回路に
接続された基準点から複数の配線を介して複数のボンデ
ィングパッドに接続し、該複数のボンディングパッドか
らそれぞれ複数のボンディングワイヤを用いてリードに
接続してなる半導体基板に対し、複数のボンディングパ
ッドと基準点との電位差に基づいて複数のボンディング
ワイヤの接続状態を検出することで、複数のボンディン
グワイヤがそれぞれ接続・断線状態にあることを検出す
るようにしているので、従来では困難であったマルチワ
イヤボンディングの断線検知を電気的に容易に実施する
ことができる。
According to the second aspect of the invention, the reference point connected to the internal circuit is connected to a plurality of bonding pads through a plurality of wirings, and a plurality of bonding wires are used from the plurality of bonding pads respectively. By detecting the connection state of multiple bonding wires based on the potential difference between multiple bonding pads and the reference point on the semiconductor substrate that is connected to the leads, the multiple bonding wires are in the connected / disconnected state, respectively. Therefore, it is possible to electrically easily detect disconnection in multi-wire bonding, which has been difficult in the past.

【0037】請求項3記載の発明によれば、内部回路に
接続された基準点から複数の配線を介して複数のボンデ
ィングパッドに接続し、該複数のボンディングパッドか
らそれぞれ複数のボンディングワイヤを用いてリードに
接続してなる半導体基板に対し、複数のボンディングパ
ッドの電位のうち1つを選択した後に、当該ボンディン
グパッドと基準点との電位差に基づいて当該ボンディン
グワイヤの接続状態を検出することで、当該ボンディン
グワイヤが接続・断線状態にあることを検出するように
しているので、コンパレータを1個に削減することがで
き、装置の面積を縮小することができ、従来では困難で
あったマルチワイヤボンディングの断線検知を電気的に
容易に実施することができる。
According to the third aspect of the present invention, the reference point connected to the internal circuit is connected to a plurality of bonding pads via a plurality of wirings, and a plurality of bonding wires are respectively used from the plurality of bonding pads. By selecting one of the potentials of the plurality of bonding pads with respect to the semiconductor substrate connected to the lead and then detecting the connection state of the bonding wire based on the potential difference between the bonding pad and the reference point, Since it is detected that the bonding wire is in the connected / disconnected state, the number of comparators can be reduced to one, the area of the device can be reduced, and multi-wire bonding which has been difficult in the past The disconnection detection can be easily performed electrically.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係る半導体基板の
接続状態検出装置を示す図である。
FIG. 1 is a diagram showing a semiconductor substrate connection state detection device according to a first embodiment of the present invention.

【図2】本発明の第1の実施の形態の等価回路を示す図
である。
FIG. 2 is a diagram showing an equivalent circuit of the first exemplary embodiment of the present invention.

【図3】本発明の第1の実施の形態に用いられるMOS
コンパレータの内部回路を示す図である。
FIG. 3 is a MOS used in the first embodiment of the present invention.
It is a figure which shows the internal circuit of a comparator.

【図4】図3に示すMOSコンパレータの動作を示す図
である。
FIG. 4 is a diagram showing an operation of the MOS comparator shown in FIG.

【図5】図4に示す入力波形(イ)と出力波形(ロ)と
の交差部(ハ)を拡大して表したグラフである。
5 is an enlarged graph showing an intersection (c) of the input waveform (a) and the output waveform (b) shown in FIG.

【図6】本発明の第2の実施の形態に係る半導体基板の
接続状態検出装置を示す図である。
FIG. 6 is a diagram showing a semiconductor substrate connection state detection device according to a second embodiment of the present invention.

【図7】本発明に用いられる半導体基板の第3の実施の
形態を示す図である。
FIG. 7 is a diagram showing a third embodiment of a semiconductor substrate used in the present invention.

【図8】本発明に用いられる半導体基板の第4の実施の
形態を示す図である。
FIG. 8 is a diagram showing a fourth embodiment of a semiconductor substrate used in the present invention.

【図9】従来の半導体基板の一例を示す平面図である。FIG. 9 is a plan view showing an example of a conventional semiconductor substrate.

【図10】従来の半導体基板上でボンディングワイヤが
断線している一例を示す平面図である。
FIG. 10 is a plan view showing an example in which a bonding wire is broken on a conventional semiconductor substrate.

【図11】断線したボンディングワイヤ部分の断面図お
よびその平面図である。
FIG. 11 is a cross-sectional view and a plan view of a broken bonding wire portion.

【符号の説明】[Explanation of symbols]

1 半導体基板 3 ボンディングパッド 5 第1の金属配線 7 第2の金属配線 9 基準点 11 コンパレータ 13 ボンディングワイヤ 15 リード 17 内部回路 19 金属配線3の抵抗成分 21 マルチプレクサ 1 Semiconductor Substrate 3 Bonding Pad 5 First Metal Wiring 7 Second Metal Wiring 9 Reference Point 11 Comparator 13 Bonding Wire 15 Lead 17 Internal Circuit 19 Resistance Component of Metal Wiring 3 21 Multiplexer

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 内部回路に接続された基準点から複数の
配線を介して複数のボンディングパッドに接続し、該複
数のボンディングパッドからそれぞれ複数のボンディン
グワイヤを用いてリードに接続してなる半導体基板に対
し、該複数のボンディングワイヤの接続・断線状態を検
査する半導体基板の接続状態検出装置であって、 前記複数のボンディングパッドと前記リードに接続され
る前記複数のボンディングワイヤの接続状態を検出する
接続状態検出手段を有することを特徴とする半導体基板
の接続状態検出装置。
1. A semiconductor substrate which is connected to a plurality of bonding pads from a reference point connected to an internal circuit via a plurality of wirings and is connected to a lead from each of the plurality of bonding pads using a plurality of bonding wires. On the other hand, a connection state detection device for a semiconductor substrate that inspects the connection / disconnection state of the plurality of bonding wires, and detects the connection state of the plurality of bonding wires connected to the plurality of bonding pads and the leads. A semiconductor substrate connection state detection device comprising a connection state detection means.
【請求項2】 前記接続状態検出手段は、 前記複数のボンディングパッドと前記基準点との電位差
に基づいて前記複数のボンディングワイヤの接続状態を
検出することを特徴とする請求項1記載の半導体基板の
接続状態検出装置。
2. The semiconductor substrate according to claim 1, wherein the connection state detecting means detects a connection state of the plurality of bonding wires based on a potential difference between the plurality of bonding pads and the reference point. Connection state detection device.
【請求項3】 前記接続状態検出手段は、 前記複数のボンディングパッドの電位のうち1つを選択
する選択手段を有することを特徴とする請求項2記載の
半導体基板の接続状態検出装置。
3. The semiconductor substrate connection state detection device according to claim 2, wherein the connection state detection unit has a selection unit that selects one of the potentials of the plurality of bonding pads.
JP7267346A 1995-10-16 1995-10-16 Connected state detecting device for semiconductor substrate Pending JPH09113566A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7267346A JPH09113566A (en) 1995-10-16 1995-10-16 Connected state detecting device for semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7267346A JPH09113566A (en) 1995-10-16 1995-10-16 Connected state detecting device for semiconductor substrate

Publications (1)

Publication Number Publication Date
JPH09113566A true JPH09113566A (en) 1997-05-02

Family

ID=17443543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7267346A Pending JPH09113566A (en) 1995-10-16 1995-10-16 Connected state detecting device for semiconductor substrate

Country Status (1)

Country Link
JP (1) JPH09113566A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013157264A1 (en) * 2012-04-20 2015-12-21 パナソニックIpマネジメント株式会社 Inertial force sensor
US9384105B2 (en) 2013-06-03 2016-07-05 Samsung Electronics Co., Ltd. Method of detecting faults of operation algorithms in a wire bonding machine and apparatus for performing the same
JP2016145720A (en) * 2015-02-06 2016-08-12 トヨタ自動車株式会社 Semiconductor chip and method for detecting disconnection of wire bonded to semiconductor chip
JP2021196284A (en) * 2020-06-16 2021-12-27 ルネサスエレクトロニクス株式会社 Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013157264A1 (en) * 2012-04-20 2015-12-21 パナソニックIpマネジメント株式会社 Inertial force sensor
US9384105B2 (en) 2013-06-03 2016-07-05 Samsung Electronics Co., Ltd. Method of detecting faults of operation algorithms in a wire bonding machine and apparatus for performing the same
JP2016145720A (en) * 2015-02-06 2016-08-12 トヨタ自動車株式会社 Semiconductor chip and method for detecting disconnection of wire bonded to semiconductor chip
JP2021196284A (en) * 2020-06-16 2021-12-27 ルネサスエレクトロニクス株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
TW200839272A (en) Semiconductor device and semiconductor device module
JP6135690B2 (en) Semiconductor chip and method for detecting disconnection of wire bonded to semiconductor chip
US5909034A (en) Electronic device for testing bonding wire integrity
US5801536A (en) Test method for power integrated devices
US6833722B2 (en) Electronic circuit device with a short circuit switch using transistors and method of testing such a device
JPH09113566A (en) Connected state detecting device for semiconductor substrate
US6525916B2 (en) Electronic device with double-wire bonding, manufacturing method thereof, and method for checking intactness of bonding wires of this electronic device
JP2013225535A (en) Semiconductor device and semiconductor testing device
JPH0245339B2 (en) HANDOTAISHUSEKIKAIROSOCHI
JP7392533B2 (en) inspection system
JP2589876B2 (en) Semiconductor integrated circuit device
JP2007147330A (en) Semiconductor chip and its test method
JP2884780B2 (en) TAB type semiconductor device
JP2007234816A (en) Semiconductor device
JPS6371669A (en) Inspecting method for electronic circuit device
JP2715603B2 (en) Semiconductor device
JPH09162254A (en) Reliability test method and device of metal wiring
JP3425330B2 (en) Semiconductor device
JPH07130815A (en) Semiconductor device and evaluation thereof
JPS6170732A (en) Semiconductor integrated circuit device
JP2919312B2 (en) Inspection method for semiconductor device
JP2003139820A (en) Multi-chip module and method for testing connection between chip
JPS63173976A (en) Semiconductor test head apparatus
JPH0541419A (en) Estimation method of test equipment
JPH02166748A (en) Inspection circuit for temperature