JPH09102499A - 基板上にバンプを形成する方法 - Google Patents

基板上にバンプを形成する方法

Info

Publication number
JPH09102499A
JPH09102499A JP8193979A JP19397996A JPH09102499A JP H09102499 A JPH09102499 A JP H09102499A JP 8193979 A JP8193979 A JP 8193979A JP 19397996 A JP19397996 A JP 19397996A JP H09102499 A JPH09102499 A JP H09102499A
Authority
JP
Japan
Prior art keywords
stencil
solder
substrate
openings
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8193979A
Other languages
English (en)
Inventor
Eric M Hubacher
エリック・エム・ハバチャー
Karl G Hoebener
カール・ジー・ホーベナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Motorola Solutions Inc
Original Assignee
International Business Machines Corp
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp, Motorola Inc filed Critical International Business Machines Corp
Publication of JPH09102499A publication Critical patent/JPH09102499A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 スクリーン印刷およびリフロー工程を利用し
て、半導体ダイ２８またはウェハなどの基板上に半田バ
ンプを形成する。 【解決手段】 半田ペースト１８は、ステンシル１０の
開口部１４内にスクリーニングされる。ペーストはステ
ンシル内でリフローされ、半田プリフォーム２２を形成
する。次に、ステンシルおよび半田プリフォームは、プ
リフォームが基板上の金属パッド３０と整合するよう
に、バンプされる基板上で整合される。半田プリフォー
ムは再度リフローされ、ステンシルの開口部内の半田は
金属パッド上に流れる。ステンシルから金属パッドへの
半田の転写を促進するため、第２ステンシル１２を利用
して、半田プリフォーム上に突起２７を形成できる。こ
の突起は、転写リフロー工程中に金属パッドと接触し、
ステンシルから半田を除去しやすくする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、基板上に導電バンプを
形成する方法に関し、例えば、半導体基板またはプリン
ト回路板上に半田バンプを形成する方法に関する。
【０００２】
【従来の技術】フリップ・チップ・ボンディング(flip
chip bonding) は、従来のワイヤ・ボンディングやＴＡ
Ｂ(tape automated bonding)プロセスに代わる一般的な
パッケージング方法である。フリップ・チップ・ボンデ
ィングでは、半導体ダイまたはチップの入出力（Ｉ／
Ｏ）端子とユーザ基板（プリント回路板など）との間の
相互接続は、半導体ダイの活性表面上に形成される導電
バンプによって行われる。他の相互接続方法に比べて、
フリップ・チップ・ボンディングを利用することの利点
には、デバイスの「面積」(footprint) の小型化に寄与
するＩ／Ｏ端子の高密度化，短い相互接続による信号伝
搬速度の高速化，薄型化およびデバイスの軽量化が含ま
れる。
【０００３】フリップ・チップ・デバイス用に導電バン
プを形成するいくつかの異なる方法が提唱されている。
バンプを形成する最も一般的な方法の一つに、マスクを
利用した蒸着プロセスがある。このプロセスでは、マス
クを貫通し、かつバンプされるデバイスのＩ／Ｏ端子構
成にパターンが対応する複数の開口部を有して、マスク
が形成される。このマスクは、半導体デバイスと整合さ
れ、１つまたはそれ以上の金属がマスクを固定して蒸着
される。蒸着中に、金属は、マスクの開口部を介して半
導体ダイ上に被着され、その他の領域には被着されな
い。一般的な蒸着プロセスでは、クロム，銅および金の
薄層がまず順次被着され、次に鉛および錫のより厚い被
着が行われる。すべての金属が十分に被着された後、マ
スクは除去される。次に、端子パッドに被着された鉛お
よび錫はリフローされ、最終的な半田バンプ形状および
組成を形成する。蒸着プロセスは半導体ダイまたは他の
基板上に高品質で均等な体積の導電バンプを形成すると
いう利点を有するが、このプロセスにはいくつかの製造
上の欠点もある。一つの欠点は、金属を被着するために
要する時間およびこのプロセスを実施するために必要な
多額の設備投資により、ダイ製造の費用が大幅に増加す
ることである。
【０００４】
【発明が解決しようとする課題】バンプ・パターンのス
クリーンまたはステンシル印刷(stencil printing)を利
用する、導電バンプを形成するより簡単なプロセスも提
唱されている。マスクを介して金属を蒸着せずに、バン
プされる金属パッドのパターンに対応する開口部を有す
るマスクまたはステンシル上で、半田ペースト（または
導電ポリマ）がスクリーニングされる。スクリーニング
は、ステンシルがバンプされる基板上で配置・整合され
る際に行われ、その目的は半田ペーストが開口部を充填
し、またその下の金属パッドを浸潤させることである。
充填後、すべての半田ペーストが端子パッドに残ること
を期待して、ステンシルがデバイスの上から除去され
る。ただし、実際には、半田ペーストの粘着性およびス
テンシル開口部の小さい寸法のため、かなりの半田ペー
ストは金属パッド上に残らずに、ステンシルとともに除
去される。この結果、材料が浪費されるだけでなく、ス
テンシルによる半田ペーストの除去は予測困難になる。
ステンシルによるペーストの除去を考慮してプロセスを
最適化したとしても、このプロセスを反復的に実施し
て、一貫した結果を得ることができない。さらに、ステ
ンシルによって除去される半田ペーストの量はステンシ
ル全体で必ずしも均等ではない。そのため、形成される
半田バンプの一部は他のバンプよりも大きいまたは小さ
い体積の半田を有するようになる。バンプ体積の不均等
性は、それ以降の処理工程、特にプリント回路板などの
ユーザ基板にフリップ・チップ・ダイを取り付ける工程
で問題を生じる。取り付けのために基板の隣りにダイを
配置する際に、すべての半田バンプがユーザ基板上のパ
ッドに接触せず、そのためダイを取り付けるためにリフ
ロー工程を実施した後にもオープンのままとなる。
【０００５】
【課題を解決するための手段】既存の蒸着導電バンプ・
プロセスで存在するスループットおよびコストの問題な
らびに従来のステンシルまたはスクリーン印刷形成プロ
セスにおける導電バンプ体積の制御不能に鑑み、改善さ
れたプロセスが望ましい。具体的には、低コスト，適切
なスループット・レートおよび最終バンプ形状・寸法・
体積の高度な制御性で実施できる、導電バンプを形成す
るプロセスを有することは望ましい。
【０００６】
【実施例】一般に、本発明は、ステンシルおよびスクリ
ーニング工程を利用する、半導体ダイまたはウェハなど
の基板上に導電バンプを形成する方法である。ただし、
ステンシルおよびスクリーニングを利用する従来のプロ
セスとは異なり、本発明はバンプされる基板全体で均等
な導電バンプ体積を達成できる。体積制御は、ステンシ
ル内で開口部の寸法および形状を調整し、かつバンプさ
れる基板上にステンシルが配置されている間にステンシ
ルの開口部を充填する半田ペーストをリフローすること
によって達成される。すなわち、半田ペーストを開口部
においてスクリーニングした後に、ステンシルは除去さ
れない。その代わり、半田ペーストがステンシルの開口
部内にスクリーニングされる。次に、ステンシルはバン
プされる基板上に配置され、ステンシルが基板上にある
間に、半田ペーストがリフローされる。リフロー後、ス
テンシルは除去される。
【０００７】本発明のさらに具体的な実施例では、導電
バンプを形成するため２つのステンシルが用いられる。
第１ステンシルは、このステンシルを完全に貫通し、か
つバンプされる基板の金属パッドにパターンが対応する
開口部を含むように作られる。第２ステンシルは、この
第２ステンシルを完全に開通しないが、第１ステンシル
の開口部とバンプされる基板の金属パッドとにパターン
および位置が対応する凹部を含むように形成される。第
１および第２ステンシルは、開口部および凹部が対応す
るように整合される。次に、半田ペーストが開口部およ
び凹部の両方内にスクリーニングされる。この時点で、
半田ペーストはステンシル内でリフローされ、半田プリ
フォーム(solder preform)を作る。好適な実施例では、
半田プリフォームは、頂点に突起を有する円錐台の形状
を有する。半田プリフォームを形成した後、各プリフォ
ームの突起が露出されるように、第２ステンシルは第１
ステンシルから除去される。次に、第１ステンシルは、
各半田プリフォームの突起が基板上の金属パッドの一つ
と接触するように、バンプされる基板に整合される。こ
の時点で、半田プリフォームは再びリフローされる。リ
フロー時に、金属パッドと接触する半田突起は、金属パ
ッドを湿潤させ、残りの半田を第１ステンシルの開口部
内からパッド上に流して、導電バンプを形成する。
【０００８】発明のプロセスはリフロー工程を利用して
すべての半田を厳密に画定されたステンシル開口部から
引き出すので、導電バンプを最終的に形成する半田の体
積は十分に制御でき、かつ反復的に生成して、一貫した
成果を得ることができる。また、開口部はステンシル内
で均等に形成できるので、バンプもバンプされる基板全
体で均等な体積を有する。さらに、ステンシルにおける
開口部の寸法および構成は、制御された量の半田の封入
および解放をさらに促進すべく設計できる。
【０００９】本発明のこれらおよび他の特徴および利点
は、添付の図面とともに以下の詳細な説明から明白にな
ろう。ただし、図面は必ずしも縮尺通りではなく、具体
的に図示していない本発明の他の実施例もあり得ること
を指摘しておく。さらに、同様な参照番号は同一または
対応する部品を表すためにいくつかの図面を通じて用い
られる場合もあることを留意されたい。
【００１０】図１ないし図１０は、本発明の一実施例に
より基板上に導電バンプを形成するためステンシルを利
用する方法を断面図で示す。本発明の好適な実施例で
は、半田は導電バンプを形成する材料である。図１に
は、第１ステンシル１０および第２ステンシル１２の一
部を示す。第１および第２ステンシルはともに半田によ
って湿潤されない材料、あるいは導電バンプを形成する
ために利用できる他の任意の材料からなる。半田バンプ
を形成するために利用できる適切なステンシル材料に
は、モリブデン，一部のステンレス鋼およびガラスが含
まれる。あるいは、非湿潤表面を提供する外部酸化物層
を含む他の材料もステンシルとして利用できる。開口部
１４は第１ステンシル１０に形成され、凹部１６は第２
ステンシル１２に形成される。図１および以降の図面で
は一つの開口部および凹部のみを示しているが、実際に
は各ステンシルは複数のこのような開口部および凹部を
有する。各開口部およびその関連する凹部は、バンプさ
れる基板上に形成される金属パッドとパターンおよび位
置が対応する。ほとんどの場合、バンプされる基板上に
多数の金属パッドが存在するので、ステンシルには多数
の開口部および凹部が必要とされる。しかし、図面およ
び説明を簡単にするため、図１ないし図１０では１つの
開口部のみを示す。
【００１１】開口部１４および凹部１６は、従来のプロ
セスに従ってステンシルに形成される。例えば、フォト
リソグラフィ・マスキング・プロセスと、それに続くス
テンシル材料に適したエッチングを利用して、開口部お
よび凹部を形成できる。好適な実施例では、図１に示す
ように、開口部１４および凹部１６はテーパ型または傾
斜側壁を有する。言い換えると、ステンシルの一方の表
面における開口部の幅は、ステンシルの反対側に向かう
開口部の幅よりも広い。テーパ型側壁は、従来の方法に
従って開口部および／または凹部を形成する際に達成で
きる。例えば、ステンシル材料を一度に２つ以上の方向
でエッチングする異方性エッチングを利用できる。側壁
の斜面は、以下で明らかになるように、開口部内から半
田を除去するのを助けるために用いられる。ただし、テ
ーパ型側壁は任意の特徴であることに留意されたい。垂
直側壁や、図示の方向とは反対方向にテーパ型の側壁も
本発明を実施する上で利用でき、それぞれ独自の製造上
の効果を有することがある。
【００１２】図１ないし図１０は、２つのステンシルを
利用するプロセスを示すが、本発明を実施する上で、１
つのステンシルしか必要としないことも可能である。本
説明では、２つのステンシルを用いる場合と一つのステ
ンシルを用いる場合のプロセスの相違点について、バン
プ形成プロセスの各段階における各プロセスの長所およ
び短所とともに指摘する。図１について、第２ステンシ
ル１２は２つのステンシルのうちなくてもよい。すなわ
ち、一つのステンシルのみを利用して発明を実施する
際、このステンシルは、ステンシルに部分的に形成され
る凹部を有するのではなく、ステンシルを完全に貫通す
る複数の開口部を有する。
【００１３】図１に示すように、第１ステンシル１０お
よび第２ステンシル１２は、各開口部１４が対応する凹
部１６と整合するように互いに整合される。ステンシル
が整合された後、図２に示すように、ドクタ・ブレード
(doctor blade)またはスキージ(squeegee)を利用して半
田ペースト１８がステンシルにスクリーニングされる。
半田ペーストが各開口部および凹部上で移動されると、
半田ペーストは図示のように開口部および凹部を充填す
る。一つのステンシル（ステンシル１０）のみを利用す
る場合、開口部１４の底部は、半田ペーストを開口部内
に維持するために塞ぐ必要がある。例えば、平板を（図
２に示すようにステンシル１２の代わりに）ステンシル
１０の下に設けて、半田ペーストを封止する。本発明に
従って、高温半田（９７％Ｐｂ，３％Ｓｎ）または低温
の共晶半田（３７％Ｐｂ，６３％Ｓｎ）のいずれかを形
成するために用いられる従来の半田ペーストを利用でき
る。ステンシルの開口部および凹部に供給される半田ペ
ーストは、バンプされる基板上に半田バンプを形成し、
そのため、高温または低温半田を用いるかどうかは、所
望の最終的なバンプ組成に依存する。一般に、フリップ
・チップがセラミックまたは他の高温キャリアに取り付
けられる用途では、高温半田が用いられ、フリップ・チ
ップが有機または低温キャリアに取り付けられる用途で
は、低温半田が一般に用いられる。
【００１４】開口部および凹部を半田ペーストで充填し
た後、半田ペーストおよびステンシルは図３に示すよう
に熱リフロー工程が施される。採用されるリフロー温度
は、半田ペーストの組成に依存する。このリフロー工程
中に、フラックスおよび結合剤(binder)材料内に供給さ
れたペーストの鉛および錫粒子は合金化して、半田材料
を形成する。半田ペーストのフラックスおよび結合剤
は、リフロー時に表面に来る。リフロー後、冷却時に、
半田プリフォーム２２がステンシルの開口部および凹部
内に形成される。リフロー中に、半田ペースト内のフラ
ックスおよび結合剤は上昇して、半田プリフォーム上お
よび開口部内に硬化した残留物２４を残す。望ましけれ
ば、従来のフラックス・クリーニング工程を利用して、
残留層を除去できるが、このようなクリーニングはこの
処理段階では必要ない。また、一つのステンシルのみを
利用する場合、リフロー中に半田を開口部内に封止する
手段（例えば、下の非湿潤性の平板）が用いられる。
【００１５】リフロー工程は高温を伴うので、２つのス
テンシル（２つのステンシルを利用する場合）の材料
は、プリフォームの形状を厳密に制御できるように同様
なあるいはほぼ整合された熱膨張係数（ＣＴＥ：coeffi
cient of thermal expansion）を有することが望まし
い。理想的には、両方のステンシルは、同じＣＴＥを確
保できるように同じ材料からなる。開口部内に供給され
る半田の体積はＣＴＥ不整合によって変化しないが、半
田の冷却時または凝固時にプリフォームの形状の変形ま
たは変化があり得る。
【００１６】ステンシル内で半田をリフローした後、第
２ステンシルは除去される。図３に示す構成より、ステ
ンシル１２はステンシル１０の下から簡単に除去でき
る。ただし、下部ステンシルを除去する際に、半田プリ
フォームは第１ステンシルの開口部１４で浮遊される。
何らかの理由で第１ステンシルが反転された場合、半田
プリフォームはステンシルの上部または底部から支えら
れないので、開口部から落ちる可能性がある。（図３に
示す方向では、半田プリフォームは、開口側壁の内側テ
ーパまたは傾斜のため、外部支持なしに開口部内で浮遊
されることに留意されたい。）よって、半田プリフォー
ムが誤って開口部から落ちることを防ぐため、図４に示
すように平板２６が第１ステンシル上に配置される。平
板２６の特定の材料は、この平板は第１ステンシルの開
口部内で半田プリフォームの物理的な安全を確立するた
めに設けられるにすぎないため特に重要でない。平板２
６を設けた後、第２ステンシルを除去してもよい。ま
た、第２ステンシル２６は、このステンシル２６をステ
ンシル１０の下から引っ張ることによって除去できる。
あるいは、第１ステンシル１０，第２ステンシル１２お
よび平板２６のスタック全体を図５に示すように反転し
て、第２ステンシル１２を図６に示すようにスタック構
造から持ち上げる(lift off)こともできる。
【００１７】ステンシル１２を除去する方法にかかわら
ず、その結果、半田プリフォームの突起２７を露出する
ことになる。突起２７は、第２ステンシルの凹部によっ
て形成され、そのため一つのステンシルのみを利用する
場合、半田プリフォームにはこのような突起はない。図
示のように、突起の形状は円錐台であるが、完全な円錐
など他の形状も利用できる。円錐形（凹部１６の側壁が
テーパ型）を利用する利点は、半田プリフォームの形成
後にステンシルの除去がしやすいことである。半田プリ
フォームを形成し、また第２ステンシルが用いられる場
合には第２ステンシルを除去した後、第１ステンシル内
の半田プリフォームはバンプされる基板の金属パッドに
整合される。図７に示すのは、半導体ダイ２８の一部で
ある。ダイ２８は金属パッド３０を含み、この金属パッ
ド３０は、Ｉ／Ｏ端子パッドでも、あるいはＩ／Ｏ端子
パッド構成を適切なバンプ構成に変換する再分配金属層
の一部として形成されるパッドでもよい。最終パッシベ
ーション層３２も、半導体ダイ２８上に含まれる。パッ
シベーション層３２は、金属パッドが位置する箇所を除
いてダイ２８を覆う。金属パッド３０およびパッシベー
ション層３２の下には、多結晶シリコン層，金属層，タ
ングステン・プラグ，レベル間誘電層，窒化シリコン
層，ケイ化物層など、半導体ダイ製造で一般に用いられ
る任意の数の層があってもよい。本発明を理解する目的
のためには、これらの下層は重要でない。よって、これ
以上の説明は省略する。これらの下層，金属パッド３０
およびパッシベーション層３２は、シリコンまたは他の
半導体ウェハなどの半導体基板材料上にすべて形成され
る。総合的に、これらの層およびベース・ウェハ基板材
料は、図７において基板３４として表される。
【００１８】金属パッド３０は、従来の処理に従って基
板３４上に形成される。導電バンプが半導体ウェハ上に
形成される一実施例では、金属パッド３０はアルミニウ
ムからなり、障壁金属の上層を有する。適切な障壁金属
層は、クロム，銅，金および／またはチタン銅合金を含
む。障壁金属は、好ましくは、メッキされない基板の領
域を保護またはマスクするフォトレジストを基板上で画
定することにより、下のアルミニウム層にメッキされ
る。プリント回路板上に導電バンプを形成する場合、金
属パッド３０の下の金属は銅で、そのうえに形成された
金メッキ障壁層を有してもよい。好適な形態のパッシベ
ーション層３２はポリイミドであるが、基板上に被着さ
れ、金属パッドを露出するようにパターニングされた窒
化シリコンまたは二酸化シリコン層でもよい。
【００１９】図７〜図１０に示すように、ステンシル１
０に形成された半田プリフォームは、半導体ダイ上に導
電バンプを形成するために利用されることに留意された
い。半導体ダイは、単一半導体ウェハ上のいくつかのダ
イのうちの１つになる可能性が最も高い。しかし、本発
明は半導体ダイまたはウェハ上に導電バンプを形成する
ことに制限されないことを理解されたい。本発明は、プ
リント回路板などの他の基板上に導電バンプを形成する
ことにも同様に効果がある。半田プリフォームを半導体
ダイの金属パッドに転写することについて以降で説明す
るように、本発明は、半田プリフォームを他の基板の金
属パッドに転写することにも同様に適用される。すなわ
ち、別の種類の基板にバンプを形成するために、以降の
工程に対してなんら追加修正工程を必要としない。
【００２０】バンプされる半導体ダイ，ウェハまたは他
の基板を設けた後、ステンシル１０はこの基板上に配置
され、図８に示すように半田プリフォーム位置が金属パ
ッド３０と対応するように整合される。また図８には、
スペーサ３６も示される。スペーサ３６は、ステンシル
１０と半導体ダイ２８との間で隔離(standoff)するため
に設けられる。ステンシル１０は、スペーサ３６に当た
るまで半導体ダイ２８に近づけられる。従って、ステン
シル１０と半導体ダイ２８とを離間する距離は、スペー
サの厚さまたは高さに等しい。好ましくは、スペーサの
高さは突起２７の高さよりもわずかに小さい。スペーサ
によって設定される隔離は、突起２７が金属パッド３０
と物理的に接触でき、しかも同時に、（図９について以
下で説明するように）ステンシル開口部を残さずに、以
降のリフロー時に半田がステンシルから金属パッドにき
れいに転写するための隙間を設けるため、この隔離は有
利である。
【００２１】図８に示すように、スペーサ３６は、金属
パッド３０に対する突起２７の接触を収容するための開
口領域を含む。ただし、好適な形態では、スペーサ３６
はバンプされる基板全体の周辺のリング構成であること
に留意されたい。例えば、半導体ウェハをバンプする場
合、スペーサ３６は、ウェハの周辺付近およびウェハ上
に形成されたダイすべてを取り囲む円形リングの形状で
ある。スペーサは連続的である必要はなく、図８が示唆
するように、開口部は形成される各バンプのためにのみ
設けられる。所望の隔離を設けるためには単純な周辺ス
ペーサ形状で十分であり、スペーサの整合をあまり重視
せずに、スペーサの製造コストを極めて低く維持すると
いう利点を有する。スペーサ３６について選択される材
料は、スペーサが離隔機能のみを果たすので重要でな
い。しかし、スペーサは、以下で説明するように、高温
処理が施される。よって、突起２７と金属パッド３０と
の間で接触を確保する最適化されたプロセスについて、
垂直方向（すなわち、離隔高さを定める方向）における
スペーサで用いられる材料の熱膨張について考慮しなけ
ればならない。スペーサ３６の適切な材料には、モリブ
デン，チタン，ステンレス鋼または「ｚ」方向の熱膨張
係数がかなり低い他の材料が含まれる。
【００２２】一つのステンシルのみを利用する場合、突
起２７は存在せず、また突起を収容し、隔離を行うスペ
ーサは必要ない。その代わり、ステンシルおよびそこに
形成される半田プリフォームは、バンプされる基板の直
接上に配置される。好ましくは、半田プリフォームは、
基板の金属パッドと何らかの物理的接触を行うことがで
きる。ただし、基板のトポグラフィ（完全に平坦ではな
いかもしれない）は、突起がない場合、半田プリフォー
ムと金属パッドとの間で、少なくともすべての半田プリ
フォームとすべての金属パッドとの間のように、接触す
る可能性は複雑になるかもしれない。この点について、
突起を形成するため２つのステンシルを用いることは、
一つのステンシルしか用いないことよりも有利である。
【００２３】ステンシルおよび半田プリフォームをバン
プされる半田ダイまたは他の基板上で整合した後、基板
全体（例えば、半導体ダイ２８，スペーサ３６，第１ス
テンシル１０，半田プリフォーム２２および平板２６）
は、別のリフロー工程が施される。このとき、このリフ
ロー工程は、半導体ペーストの鉛および錫を合金化して
プリフォームを形成するのではなく、半田を半田プリフ
ォームから金属パッドに転写するためである。リフロー
工程の前に、突起２７は金属パッドと物理的に接触して
いるので、加熱時に、半田は金属パッドを湿潤させる。
半田が溶けるまたはリフローすると、毛管力(capillary
force) および重力により、図９に示すように、半田は
ステンシル１０の開口部１４内から下の金属パッド３０
に流れる。この時点の半田は溶融状態または液状なの
で、半田は図示の円形となる。半田プリフォームの一部
である残留材料も半導体ダイに転写される（ただし図示
せず）。転写された半田の硬化時に、ダイまたはウェハ
に対して従来のフラックスまたは残留洗浄工程を実施し
て、不要な残留物を基板から除去できる。
【００２４】図９に示すように、スペーサ３６は、第１
ステンシル１０の開口部１４内のすべての半田を除去で
きる十分な隔離を設ける。すなわち、バンプされる基板
とステンシルとの間には十分な間隔があり、半田をステ
ンシル開口部の側壁に残さずに、半田をステンシル開口
部から金属パッド上に流すことができる。半田転写工程
の結果、半田バンプ３８は金属パッド３０上に形成され
る。図示のように、半田バンプ３８は、開口部１４の最
も狭い部分の直径よりも小さい直径または幅を有するこ
とに留意されたい。これにより、半田転写工程後に、形
成された半田バンプを妨げずに、ステンシル１０を半導
体ダイ２８から持ち上げることができる。形成される半
田バンプの寸法が開口部１４の最も狭い部分よりも小さ
くするため、開口部１４内の半田の体積を制御しなけれ
ばならない。所望の最終半田バンプ体積を選択すると
き、ステンシル開口部を充填するために用いられる半田
ペーストの体積組成に基づいて、開口部１４の適切な寸
法を決定できる。各半田バンプの与えられた体積につい
て、これらのバンプの直径も同様に決定でき、ステンシ
ルの開口部およびスペーサの厚さは、バンプ直径を収容
するように設計できる。
【００２５】半田がステンシル１０の開口部１４内から
金属パッド３０に転写されると、ステンシル１０および
平板２６ならびにスペーサ３６は半導体ダイ２８の上か
ら除去され、処理は完了する。このようにして得られる
構造は、図１０に示すような半田バンプ付きダイとな
る。
【００２６】一つのステンシル（ステンシル１０）のみ
を用いて半田を金属パッドに転写する場合、スペーサは
用いられない。その代わり、ステンシルはバンプされる
基板の直接上に配置され、好ましくは、半田プリフォー
ムが金属パッドと物理的に接触する。次に、ステンシル
内の半田はリフローされる。スペーサがないと、ステン
シル開口部から金属パッドへの半田の「流れ」は生じな
い。その代わり、ステンシル内の半田はリフロー中に金
属パッドを単純に湿潤させ、ステンシル開口部内に結合
した半田を残す。冷却時に、半田と金属パッドとの間の
冶金結合が形成されるが、（硬化したプリフォーム形状
の）半田はステンシル開口部に残る。この時点で、ステ
ンシルは基板の上から持ち上げられ、金属パッド上に半
田を残す。半田も除去せずにステンシル・リフトオフを
達成するためには、第１ステンシル１０内の開口部１４
の側壁は、直線（垂直）または外側（図示の方向とは反
対方向）にテーパ型でなければならない。そうでない
と、半田は、金属パッドに冶金結合される際に、ステン
シル内に詰め込まれ、ステンシルの除去が不可能にな
る。ステンシル開口部内の半田の毛管力は、半田を除去
することなしにステンシルを除去する能力を妨げる。従
って、２つのステンシルによるプロセス、あるいは半田
プリフォーム上にそれ以外の方法で突起を設け、またス
テンシル開口部からの半田の流れを可能にする隔離を半
田転写プロセス中に利用する方法は、本発明を実施する
好適な方法である。ステンシルを除去したら、追加リフ
ロー工程を実施して、金属パッド上のバンプを図１０に
示す自由形式の円形にかえることができる。この追加リ
フロー工程がない場合、金属パッド上のバンプはステン
シルの開口部の形状となり、ステンシルを除去すること
によって生じた表面の傷を含むことがある。その後のリ
フロー工程は、半田バンプの傷の影響を緩和する。
【００２７】半導体ダイまたは他の基板上に半田バンプ
を形成するため本発明を実施する際にいくつかの利点が
達成される。一つの利点は、（半田を被着させるため
の）高価な蒸着，装置および材料が避けられる点であ
る。さらに、本発明による簡単なスクリーン印刷工程
は、鉛および錫を被着して半田バンプを形成するために
蒸着方法を利用する場合よりもはるかに速く達成でき
る。同時に、本発明は高度な体積制御および均等性につ
いても、蒸着方法と同様な利点を有する。本発明を実施
する際に用いられるステンシルは、与えられた体積の半
田バンプを生成するように厳密に設計できる。さらに、
ステンシルの開口部内のすべての半田はバンプされる基
板の金属パッドに転写することを保証できる。ステンシ
ルが基板上に配置されている間にステンシル開口部内の
半田をリフローすることにより、開口部内のすべての半
田を金属パッドに転写することが保証される。ステンシ
ルから金属パッドへの半田転写は、金属パッドに物理的
に接触し、かつ半田をステンシルから流すことを助ける
半田の突起を設けることによりさらに促進される。
【００２８】以上、本発明に従って、上記の必要性およ
び利点を十分に満たす、基板上にバンプを形成する方法
が提供されたことは明白である。本発明について特定の
実施例を参照して図説してきたが、本発明はこれらの実
施例に制限されない。当業者であれば、発明の精神から
逸脱せずに修正および変形が可能なことが理解される。
例えば、本発明は図示の半田プリフォームの厳密な形状
に制限されない。また、本発明は半田プリフォーム上で
突起の利用を必要としない。さらに、本発明は本明細書
で説明した特定のステンシル，スペーサまたは平板材料
に制限されない。さらに、導電バンプは、導電熱可塑性
ポリマなど、半田以外の材料で形成できる。また、本発
明は、特定の種類の基板上に導電バンプを形成すること
に制限されない。故に、本発明は、特許請求の範囲の範
囲内のこのようなすべての修正および変形を網羅するも
のとする。
【図面の簡単な説明】
【図１】本発明の一実施例による半導体装置上に導電バ
ンプを形成するプロセスを断面図で示す。
【図２】本発明の一実施例による半導体装置上に導電バ
ンプを形成するプロセスを断面図で示す。
【図３】本発明の一実施例による半導体装置上に導電バ
ンプを形成するプロセスを断面図で示す。
【図４】本発明の一実施例による半導体装置上に導電バ
ンプを形成するプロセスを断面図で示す。
【図５】本発明の一実施例による半導体装置上に導電バ
ンプを形成するプロセスを断面図で示す。
【図６】本発明の一実施例による半導体装置上に導電バ
ンプを形成するプロセスを断面図で示す。
【図７】本発明の一実施例による半導体装置上に導電バ
ンプを形成するプロセスを断面図で示す。
【図８】本発明の一実施例による半導体装置上に導電バ
ンプを形成するプロセスを断面図で示す。
【図９】本発明の一実施例による半導体装置上に導電バ
ンプを形成するプロセスを断面図で示す。
【図１０】本発明の一実施例による半導体装置上に導電
バンプを形成するプロセスを断面図で示す。
【符号の説明】
１０ 第１ステンシル １２ 第２ステンシル １４ 開口部 １６ 凹部 １８ 半田ペースト ２２ 半田プリフォーム ２４ 残留物 ２６ 平板 ２７ 突起 ２８ 半導体ダイ ３０ 金属パッド ３２ パッシベーション層 ３４ 基板 ３６ スペーサ ３８ 半田バンプ
───────────────────────────────────────────────────── フロントページの続き (71)出願人 390009531 インターナショナル・ビジネス・マシーン ズ・コーポレイション ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮ ＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯ ＲＡＴＩＯＮ アメリカ合衆国10504、ニューヨーク州 アーモンク （番地なし) (72)発明者 エリック・エム・ハバチャー アメリカ合衆国テキサス州オースチン、マ ンドビル・サークル10001 (72)発明者 カール・ジー・ホーベナー アメリカ合衆国テキサス州ジョージタウ ン、インウッド・ドライブ401

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 基板上にバンプを形成する方法であっ
    て：複数の金属パッド（３０）を有する半導体基板（２
    ８）を設ける段階；前記複数の金属パッドに位置が対応
    する複数の開口部（１４）を有するステンシル（１０）
    を設ける段階；前記ステンシル内の前記複数の開口部を
    半田（１８）で充填する段階；前記ステンシルを前記半
    導体基板上に配置して、前記複数の開口部を前記複数の
    金属パッドに整合させる段階；および前記複数の開口部
    内の半田をリフローして、各前記複数の金属パッド上に
    半田バンプ（３８）を形成する段階；によって構成され
    ることを特徴とする方法。
  2. 【請求項２】 半導体ウェハをバンプする方法であっ
    て：表面上に形成された複数のバンプ（３０）を有する
    半導体ウェハ（２８）を設ける段階；半田（１８）によ
    って湿潤しない材料からなるステンシルであって、各開
    口部が均等な制御された体積を有する複数の開口部（１
    ４）を有するステンシルを設ける段階；半田を前記ステ
    ンシルの前記開口部に供給する段階；前記ステンシル内
    の前記半田を第１にリフローして、各半田プリフォーム
    がそれぞれの開口部と寸法および形状が対応する複数の
    半田プリフォーム（２２）を形成する段階；前記複数の
    半田プリフォームが複数のバンプ・パッドと整合かつ接
    触するように、前記ステンシルを前記半導体ウェハに隣
    接して配置する段階；および前記ステンシルが前記半導
    体ウェハに隣接している間に、前記複数の半導体プリフ
    ォームを第２にリフローして、前記複数のバンプ・パッ
    ドの各バンプ・パッド上に半田バンプ（３８）を形成す
    る段階；によって構成されることを特徴とする方法。
  3. 【請求項３】 基板上に半田バンプを形成する方法であ
    って：複数の端子パッド（３０）を有する基板（２８）
    を設ける段階；貫通し、かつ前記複数の端子パッドと位
    置が対応する複数の開口部（１４）を有する第１ステン
    シル（１０）を設ける段階；前記複数の開口部と位置が
    対応する複数の凹部を有する第２ステンシル（１２）を
    設ける段階；前記複数の凹部が前記複数の開口部と整合
    するように、前記第１ステンシルを前記第２ステンシル
    と整合させる段階；前記複数の開口部および前記複数の
    凹部に半田（１８）を供給する段階；前記第１ステンシ
    ルおよび第２ステンシル内の半田をリフローして、複数
    の半田プリフォーム（２２）を形成する段階；前記第２
    ステンシルを除去して、前記複数の半田プリフォームを
    前記第１ステンシル内に残す段階；前記複数の半田プリ
    フォームが前記複数の端子パッドと位置が対応するよう
    に、前記第１ステンシルを前記基板と整合させる段階；
    および前記複数の半田プリフォームをリフローして、前
    記基板の前記複数の端子パッド上に複数の半田バンプ
    （３８）を形成する段階；によって構成されることを特
    徴とする方法。
JP8193979A 1995-07-13 1996-07-03 基板上にバンプを形成する方法 Pending JPH09102499A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US497884 1983-05-25
US49788495A 1995-07-13 1995-07-13

Publications (1)

Publication Number Publication Date
JPH09102499A true JPH09102499A (ja) 1997-04-15

Family

ID=23978715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8193979A Pending JPH09102499A (ja) 1995-07-13 1996-07-03 基板上にバンプを形成する方法

Country Status (6)

Country Link
US (1) US5762259A (ja)
EP (1) EP0753988A3 (ja)
JP (1) JPH09102499A (ja)
KR (1) KR970008441A (ja)
CN (1) CN1141507A (ja)
TW (1) TW336371B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790447B1 (ko) * 2006-06-30 2008-01-02 주식회사 하이닉스반도체 플립 칩 본딩 패키지의 범프 형성방법

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5806753A (en) * 1995-12-22 1998-09-15 International Business Machines Corporation Application of low temperature metallurgical paste to form a bond structure to attach an electronic component to a carrier
JP3385872B2 (ja) * 1995-12-25 2003-03-10 三菱電機株式会社 はんだ供給法およびはんだ供給装置
DE19634646A1 (de) * 1996-08-27 1998-03-05 Pac Tech Gmbh Verfahren zur selektiven Belotung
FR2762714A1 (fr) * 1997-04-28 1998-10-30 Novatec Procede de realisation et de brasage de billes de connexion electrique sur des composants electroniques et materiel a cet effet
FR2762715B1 (fr) * 1997-04-28 2000-07-21 Novatec Procede de realisation et de brasage de billes de connexion electrique sur des plages d'accueil de raccordement electrique de circuits ou de composants electroniques et dispositif de mise en oeuvre
US6162661A (en) * 1997-05-30 2000-12-19 Tessera, Inc. Spacer plate solder ball placement fixture and methods therefor
KR100278219B1 (ko) * 1997-06-18 2001-01-15 클라크 3세 존 엠. 플립칩과볼그리드어레이(bga)를상호접속시키는방법
US5961032A (en) * 1997-06-30 1999-10-05 International Business Machines Corporation Method of fabrication of a multi-component solder column by blocking a portion of a through hole in a mold
US6120885A (en) * 1997-07-10 2000-09-19 International Business Machines Corporation Structure, materials, and methods for socketable ball grid
US6297559B1 (en) 1997-07-10 2001-10-02 International Business Machines Corporation Structure, materials, and applications of ball grid array interconnections
US6337522B1 (en) * 1997-07-10 2002-01-08 International Business Machines Corporation Structure employing electrically conductive adhesives
US5984164A (en) 1997-10-31 1999-11-16 Micron Technology, Inc. Method of using an electrically conductive elevation shaping tool
US6225205B1 (en) * 1998-01-22 2001-05-01 Ricoh Microelectronics Company, Ltd. Method of forming bump electrodes
US6321438B1 (en) 1998-05-01 2001-11-27 Scimed Life Systems, Inc. Method of applying a matching layer to a transducer
US6193143B1 (en) * 1998-08-05 2001-02-27 Matsushita Electric Industrial Co., Ltd. Solder bump forming method and mounting apparatus and mounting method of solder ball
US6998711B1 (en) 1998-08-14 2006-02-14 Micron Technology, Inc. Method of forming a micro solder ball for use in C4 bonding process
US6136689A (en) * 1998-08-14 2000-10-24 Micron Technology, Inc. Method of forming a micro solder ball for use in C4 bonding process
US6139972A (en) * 1998-10-26 2000-10-31 Agilent Technologies Inc. Solder paste containment device
US6592943B2 (en) * 1998-12-01 2003-07-15 Fujitsu Limited Stencil and method for depositing solder
US6085968A (en) * 1999-01-22 2000-07-11 Hewlett-Packard Company Solder retention ring for improved solder bump formation
US6451127B1 (en) 1999-06-01 2002-09-17 Motorola, Inc. Conductive paste and semiconductor component having conductive bumps made from the conductive paste
US6047637A (en) * 1999-06-17 2000-04-11 Fujitsu Limited Method of paste printing using stencil and masking layer
JP3403677B2 (ja) * 1999-09-06 2003-05-06 マイクロ・テック株式会社 半田ボール形成方法
US6555398B1 (en) * 1999-10-22 2003-04-29 Magic Corporation Software programmable multiple function integrated circuit module
US6878396B2 (en) * 2000-04-10 2005-04-12 Micron Technology, Inc. Micro C-4 semiconductor die and method for depositing connection sites thereon
US6499215B1 (en) 2000-06-29 2002-12-31 International Business Machines Corporation Processing of circuit boards with protective, adhesive-less covers on area array bonding sites
US6378759B1 (en) * 2000-07-18 2002-04-30 Chartered Semiconductor Manufacturing Ltd. Method of application of conductive cap-layer in flip-chip, COB, and micro metal bonding
JP2004509479A (ja) 2000-09-19 2004-03-25 ナノピアス・テクノロジーズ・インコーポレイテッド 無線周波数識別装置における複数の部品および複数のアンテナを組み立てる方法
US20040087128A1 (en) * 2000-10-24 2004-05-06 Neuhaus Herbert J Method and materials for printing particle-enhanced electrical contacts
US7093746B2 (en) 2002-05-17 2006-08-22 Fry's Metals, Inc. Coated stencil with reduced surface tension
US6988652B2 (en) 2002-05-17 2006-01-24 Fry's Metals, Inc. Solder printing using a stencil having a reverse-tapered aperture
JP3835352B2 (ja) * 2002-06-03 2006-10-18 株式会社デンソー バンプの形成方法及びバンプを有する基板と他の基板との接合方法
US6998334B2 (en) * 2002-07-08 2006-02-14 Micron Technology, Inc. Semiconductor devices with permanent polymer stencil and method for manufacturing the same
US20040140591A1 (en) * 2003-01-17 2004-07-22 Zaher Faraj Heat applied melted-on faceted beads
US7043830B2 (en) * 2003-02-20 2006-05-16 Micron Technology, Inc. Method of forming conductive bumps
US7449780B2 (en) * 2003-03-31 2008-11-11 Intel Corporation Apparatus to minimize thermal impedance using copper on die backside
US20040198082A1 (en) * 2003-04-07 2004-10-07 Victor Zaderej Method of making an electrical connector
DE10332573B4 (de) * 2003-07-14 2007-08-16 Siemens Ag Verfahren zum Erzeugen von Lotkontakten auf Bauelementen
US7353983B2 (en) * 2003-10-28 2008-04-08 Temic Automotive Of North America, Inc. Vertical removal of excess solder from a circuit substrate
JP4401386B2 (ja) * 2005-05-24 2010-01-20 パナソニック株式会社 ハンダバンプ形成方法および半導体素子の実装方法
JP4586745B2 (ja) * 2006-02-27 2010-11-24 住友電装株式会社 基板への端子取付構造
TWI337386B (en) * 2007-02-16 2011-02-11 Chipmos Technologies Inc Semiconductor device and method for forming packaging conductive structure of the semiconductor device
FR2913145B1 (fr) * 2007-02-22 2009-05-15 Stmicroelectronics Crolles Sas Assemblage de deux parties de circuit electronique integre
DE102007028811A1 (de) * 2007-06-20 2008-12-24 Phoenix Contact Gmbh & Co. Kg Zwangsführung eines Verbindungsmaterials
GB0716716D0 (en) * 2007-08-29 2007-10-10 Cambridge Silicon Radio Ltd Chip mounting
US9030010B2 (en) * 2012-09-20 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods
TW201508848A (zh) * 2013-08-23 2015-03-01 Chipmos Technologies Inc 一種植球裝置及其植球方法
WO2017066930A1 (en) * 2015-10-21 2017-04-27 GM Global Technology Operations LLC Systems and methods for reinforced adhesive bonding using textured solder elements
US9661794B1 (en) * 2016-07-13 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing package structure
EP3809807A1 (en) * 2019-10-18 2021-04-21 Heraeus Materials Singapore Pte. Ltd. Manufacturing and tape transfer method for a patteerned preform
US11476128B2 (en) * 2020-08-25 2022-10-18 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11935777B2 (en) * 2021-12-01 2024-03-19 STATS ChipPAC Pte Ltd. Semiconductor manufacturing equipment and method of providing support base with filling material disposed into openings in semiconductor wafer for support

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4865654A (en) * 1986-10-03 1989-09-12 Texas Instruments Incorporated Delayed reflow alloy mix solder paste
JPH026030A (ja) * 1988-06-24 1990-01-10 Sumitomo Metal Ind Ltd Ｐｃ鋼棒のディンプル加工装置
US5048747A (en) * 1989-06-27 1991-09-17 At&T Bell Laboratories Solder assembly of components
JP2931011B2 (ja) * 1990-01-31 1999-08-09 株式会社東芝 バンプの形成方法
JP3021508B2 (ja) * 1990-02-13 2000-03-15 住友金属工業株式会社 導電突起の形成方法
JPH0590271A (ja) * 1991-09-27 1993-04-09 Oki Electric Ind Co Ltd バンプ電極形成方法
US5219117A (en) * 1991-11-01 1993-06-15 Motorola, Inc. Method of transferring solder balls onto a semiconductor device
US5244143A (en) * 1992-04-16 1993-09-14 International Business Machines Corporation Apparatus and method for injection molding solder and applications thereof
US5281684A (en) * 1992-04-30 1994-01-25 Motorola, Inc. Solder bumping of integrated circuit die
JP2809952B2 (ja) * 1992-11-27 1998-10-15 ローム株式会社 ハンダバンプ形成方法
JPH06232134A (ja) * 1993-02-02 1994-08-19 Rohm Co Ltd 電子部品におけるバンプ電極の形成方法
US5346118A (en) * 1993-09-28 1994-09-13 At&T Bell Laboratories Surface mount solder assembly of leadless integrated circuit packages to substrates
US5492266A (en) * 1994-08-31 1996-02-20 International Business Machines Corporation Fine pitch solder deposits on printed circuit board process and product

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790447B1 (ko) * 2006-06-30 2008-01-02 주식회사 하이닉스반도체 플립 칩 본딩 패키지의 범프 형성방법

Also Published As

Publication number Publication date
TW336371B (en) 1998-07-11
EP0753988A3 (en) 1997-01-22
EP0753988A2 (en) 1997-01-15
US5762259A (en) 1998-06-09
CN1141507A (zh) 1997-01-29
KR970008441A (ko) 1997-02-24

Similar Documents

Publication Publication Date Title
JPH09102499A (ja) 基板上にバンプを形成する方法
US5988487A (en) Captured-cell solder printing and reflow methods
US6586322B1 (en) Method of making a bump on a substrate using multiple photoresist layers
US5880017A (en) Method of bumping substrates by contained paste deposition
EP1032030B1 (en) Flip chip bump bonding
US8324103B2 (en) Vias and method of making
US6372619B1 (en) Method for fabricating wafer level chip scale package with discrete package encapsulation
US6696356B2 (en) Method of making a bump on a substrate without ribbon residue
US20060094224A1 (en) Bumping process and structure thereof
GB2268108A (en) Electrical interconnection substrate with both wire bond and solder contacts, and fabrication method.
US6051273A (en) Method for forming features upon a substrate
US5922496A (en) Selective deposition mask and method for making the same
US6179200B1 (en) Method for forming solder bumps of improved height and devices formed
TW471146B (en) Bump fabrication method
US5505367A (en) Method for bumping silicon devices
KR19990014176A (ko) 솔더범프의 체적을 증가시키는 제어된 형상의 솔더저장부 및 그에 의해 형성되는 구조
KR100863772B1 (ko) 솔더볼 및 공동이 형성된 몰드를 이용한 솔더볼의 제조방법
US6574861B1 (en) System and method for solder ball rework
TW591782B (en) Formation method for conductive bump
US5874199A (en) Method of forming oversized solder bumps
JP3598564B2 (ja) バンプ形成方法
US6358834B1 (en) Method of forming bumps on wafers or substrates
US20030009878A1 (en) Method for attaching an electronic component to a substrate
JP2006313929A (ja) フリップチップ型ｉｃの製造方法、および、フリップチップ型ｉｃ実装回路基板の製造方法
JPH0669640A (ja) 半田バンプ形成方法