JPH09101983A - 二次元回路パターンの発生方法及び発生装置 - Google Patents

二次元回路パターンの発生方法及び発生装置

Info

Publication number
JPH09101983A
JPH09101983A JP19923596A JP19923596A JPH09101983A JP H09101983 A JPH09101983 A JP H09101983A JP 19923596 A JP19923596 A JP 19923596A JP 19923596 A JP19923596 A JP 19923596A JP H09101983 A JPH09101983 A JP H09101983A
Authority
JP
Japan
Prior art keywords
trapezoid
pixel
circuit pattern
distance
dimensional circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19923596A
Other languages
English (en)
Other versions
JP3631852B2 (ja
Inventor
Kyoji Yamashita
下 恭 司 山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP19923596A priority Critical patent/JP3631852B2/ja
Publication of JPH09101983A publication Critical patent/JPH09101983A/ja
Application granted granted Critical
Publication of JP3631852B2 publication Critical patent/JP3631852B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 二次元回路パターンの図形データをビット展
開しないで高精度でかつ高速に多段調の二次元パターン
を発生させる方法及び装置を提供する。 【解決手段】 平面図形の座標と外形寸法を入力し、こ
の座標と外形寸法を画素の寸法で割り算して正規化し、
図形の各辺が画素中に含まれるか否かを判断し、含まれ
ている場合に全ての画素について画素の中心点から各辺
への距離と角度を求め、この結果を用いて画素の濃度値
を求め、この濃度値を画像メモリに出力してメモリ内に
二次元回路パターンを発生させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、二次元回路パター
ンの発生方法及び発生装置に係り、特にフォトマスク、
レティクル等に描画された回路パターンを多階調の濃度
値により画像メモリ内に展開することにより二次元回路
パターンを再現し、これを用いて回路パターンの欠陥の
検査等に役立てる発生方法及び発生装置に関する。
【0002】
【従来の技術】フォトマスク、レティクル等のパターン
欠陥検査装置では通常画像データとして得られた被検査
パターンと設計データ(図形データ)から作られた参照
パターンとを比較し、その不一致の箇所を欠陥として検
出する方式を採用している。確かにこの方式は隣接した
2つの被検査パターン同士を比較する方式(ダイツーダ
イ比較方式)に比べて確実であるが、参照パターンを高
速に発生させなければならない。しかもデバイスのクリ
ティカルディメンジョン(Critical Dimension‐CD)
が縮小されるにつれてマスクの位置精度の要求がさらに
厳しくなり、設計データの図形数も増大して、高精度な
参照パターンを高速に発生させることのできる装置が要
望されている。
【0003】この種の装置としては、例えばKLA・イ
ンスツルメンツ・コーポレーション(KLA INSTRUMENTS
CORPORATION )によるデータ・プレパレーション・シス
テム(Data Preparation System )KLA30のドロー
イング・チャネル(DrawingChannels)がある。図9に
示すように、この装置においては画素を均等に分割した
単位で図形データをビット展開し、さらにこの面積、つ
まり“1”の数(0〜256)を求めて多階調を表現し
ている。しかし、この装置において位置精度を上げるに
は画素の分割数を増加させる必要があり、この分割数の
増加によりビット展開に多大の時間を要するという問題
がある。
【0004】ところで、上記問題に関連して、限られた
面積にできるだけ多くの回路を配置して高集積化を図り
たいという要求もあるが、そのために回路パターンを微
細化すると図形数が増加してしまう。図形数が増加する
と、スループットが低下しマスクの位置精度も悪くな
る。従って、回路パターンを微細化してもスループット
を下げることなく、また、マスクの位置精度をより向上
させることが求められている。また、回路パターンを微
細化するために光近接効果補正が行なわれているが、こ
の補正を行なうと図形の角の部分に補助的な図形を設け
ることからやはり図形数が増加し、スループットの低下
とマスクの位置精度が下がることになり、望ましいこと
ではなかった。
【0005】図9はビット展開を用いる従来の二次元回
路パターンの発生方法の一例を示す説明図であり、図1
0は、上記従来の二次元回路パターンの欠陥検査装置に
おける二次元回路パターンの発生方法を示すフローチャ
ートである。図10のステップST61において、二次
元回路パターンの設計データが入力される。次に、ステ
ップST62において、台形座標が台形座標入力部に入
力された後、ステップST63においてビットパターン
展開部によりビットパターンが展開される。次にステッ
プST64において、画像パターン発生部により画像パ
ターンが発生させられる。この発生させられた画像パタ
ーンは、ステップST65において、画像メモリ内に展
開されて格納される。
【0006】
【発明が解決しようとする課題】上述したように、従来
の二次元回路パターンを発生させる方法及び装置におい
ては、画素を均等に分割した単位(画素サイズ)により
図形データをビット展開し、この面積つまり“1”の数
(0〜256)を求めて多階調を表現するようにしてい
る。
【0007】本発明は図形データをビット展開しないで
高精度で多階調の二次元回路パターンを高速に発生させ
ることができると共に、この二次元回路パターンを用い
て欠陥の検査等を的確に行なうことのできる二次元回路
パターンの発生方法及び発生装置を提供することを目的
としている。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る二次元回路パターンの発生方法は、少
なくとも1つの傾斜辺を有する平面図形より構成される
回路パターンを、それぞれ縦横方向に等間隔に複数の画
素が配置された画像メモリに展開する二次元回路パター
ンの発生方法において、前記平面図形の座標及び外形寸
法を入力する第1のステップと、前記座標及び外形寸法
を予め与えられた画素の寸法で割り算して正規化する第
2のステップと、前記平面図形を構成する各辺が前記画
素サイズの中に含まれるか否かを判断する第3のステッ
プと、前記平面図形の各辺が含まれるものと判断された
前記正規化された画素における中心点と前記各辺との距
離及び角度を求めて、前記各辺が含まれている全ての画
素について距離及び角度のデータが求められたか否かを
判断する第4のステップと、前記第4のステップにより
求められた距離及び角度の結果を用いて、前記画素の濃
度値を求める第5のステップと、前記第6のステップに
より求められた前記濃度値を前記画像メモリに出力して
この画像メモリ内に二次元回路パターンを発生させる第
7のステップと、を備えている。
【0009】また、本発明に係る二次元回路パターンの
発生装置は、回路パターンについての台形座標及び台形
の外形寸法を入力する台形座標入力手段と、前記座標と
外形寸法を予め与えられた画素の大きさで割り算して正
規化させ、個々の画素サイズの中に前記台形の辺が含ま
れるか否かを判定し、含まれる場合にその画素サイズの
中心点からその辺までの距離及び角度を求める演算制御
手段と、前記演算制御手段により求められた前記画素サ
イズ中に台形の辺が含まれるか否か及び含まれる場合に
その距離及び角度に関するデータに基づいて回路の画像
パターンを生成する画像パターン発生手段と、前記画像
パターン発生手段により発生させられた回路に関する画
像パターンを記憶する画像メモリと、を備えている。
【0010】また、本発明においては、少なくとも1つ
の傾斜辺を有する平面図形すなわち台形に分割できる平
面図形を、縦横等間隔に画素が配置された画像メモリに
展開する二次元回路パターンの発生装置において、前記
平面図形(台形)の座標及び寸法を入力し、画素から前
記平面図形(台形)各辺までの距離と、前記画素が前記
平面図形(台形)の内部に含まれるか判定した結果を用
いて、前記画素の濃度値を求め、前記画像メモリに出力
する手段を具備していることも特徴としている。
【0011】さらに、本発明においては台形に分割して
表現された平面図形より構成される2次元回路パターン
を、複数の画素がそれぞれ縦横に等間隔に配置された画
像メモリに展開する2次元回路パターンの発生装置にお
いて、画素中心から前記傾斜辺までの距離と、前記画素
中心が台形の内部に存在するかどうかの判定結果を計算
する手段と、台形の頂点が少なくとも1つ含まれる画素
において前記台形の占める面積を求める手段と、前記距
離と前記判定結果または前記面積より画素の濃淡値を計
算する手段とを設けるようにしても良い。
【0012】このように構成されたものにおいては、図
形データをビット展開しないで高精度で多階調の二次元
パターンを高速に発生させることが可能となる。
【0013】
【発明の実施の形態】以下、本発明の好適な実施の形態
に係る二次元回路パターンの発生方法及び発生装置につ
いて、添付図面を参照しながら詳細に説明する。
【0014】フォトマスク、レティクル等に描画された
回路パターンは、矩形や台形などに分割されて表現され
ている。このような場合も個々の台形形状を画像メモリ
上で多階調の二次元パターンに展開して、画素単位で積
算することにより回路パターン全体についての二次元パ
ターンを得ることができる。
【0015】図1は、この発明の第1の実施の形態に係
る二次元回路パターンの発生方法の動作ステップを示す
フローチャートである。図において、少なくとも1つの
傾斜辺を備える平面図形、例えば台形等の形状の回路パ
ターンの座標及び外形の寸法が入力される(第1のステ
ップST1)。第2のステップST2においては、第1
のステップST1で入力された台形の座標及び外形の寸
法を画素の寸法で割り算することによって、前記台形の
座標及び外形寸法が正規化される。
【0016】第3のステップST3においては、例えば
台形等の傾斜辺を含む平面図形の各編画それぞれの画素
サイズの中に含まれているか否かが判断され、もしも各
辺の何れかの一部でも含まれていると判断された場合に
は、第4のステップST4において各画素サイズの中心
点からその画素サイズに含まれている各辺への距離及び
その角度に関するデータがそれぞれの画素について求め
られる。この第4のステップST4においては、さらに
全ての画素に関して前記距離及び角度が求められたか否
かが判断され、全ての画素について距離及び角度のデー
タが求められたものと判断された場合には、第5のステ
ップST5に移る。
【0017】第3のステップST3において、その画素
が平面図形の何れの辺の一部をも含んでいないものと判
断された場合、すなわち前記平面図形の輪郭の外側か内
側かに当該画素が位置している場合には、第4のステッ
プST4を経由することなく第5のステップST5に処
理がジャンプする。第4のステップST4においても画
素サイズの中心点と各辺との距離及び角度が全ての画素
について終了するまで第3及び第4のステップST3及
びST4の処理動作が繰り返される。
【0018】前記全ての画素と平面図形の輪郭の各辺と
の距離及び角度データを用いて、第5のステップST5
において、輪郭内に属する画素のそれぞれの濃度値が求
められ、次いで、第6のステップST6において求めら
れた画素の濃度値を画像メモリへ出力する。画像メモリ
においては、入力された濃度値に基づいて対応する平面
図形を展開して二次元回路パターンが発生させられるこ
とになる。
【0019】上記第1の実施の形態に係る二次元回路パ
ターンの発生方法においては、少なくとも1つの斜辺を
備える平面図形について説明したが、以下の実施の形態
においては平面図形の典型例として台形を例にして説明
する。
【0020】以下の第2の実施の形態においては、回路
パターンを表わす台形が0度,45度,135度方向の
辺のみから構成される等脚台形の場合を例にして説明す
る。まず、図3に示すように、左下頂点座標を(X0
0 )とし、底辺をa、高さをbとすると、底辺の両端
より上辺へ下ろした点から上辺の両端までのベクトルは
c及びdにより表わされる。
【0021】ここで、bは正であり、c及びdは0また
は正または負であり、90度,45度,135°方向の
辺の場合はそれぞれc=0,c=b,c=−b,または
d=0,d=b,d=−bとなる。この座標は画素サイ
ズが1となるように正規化されている。また、台形以外
の平面図形、例えば45度の直角二等辺三角形もa,
b,c,dのパラメータを適当に選ぶことによって表現
される。また、濃度階調は画像メモリの深さをkビット
とすると最大値は2のk乗となる。例えば、8ビットの
深さならば、濃度階調は最大で256階調となる。
【0022】以上の二次元回路パターンを第2の実施の
形態により発生させる方法について図2を参照しながら
説明する。
【0023】まず、最初のステップST11において、
上記の形状を備える台形座標が入力され、上記の例のよ
うな座標と画素との対応付けがステップST12におい
て演算制御される。
【0024】次に、ステップST13及びST14にお
ける距離演算ステップと包含判定ステップについて説明
する。その絶対値が4辺への距離を表わし、その符号が
正のとき台形の内部を表わす量hi (i=0〜3)を以
下のように定義される。
【0025】
【数1】 演算制御ステップST12においては、図4に示すよう
に、以下のステップにより台形の内部および境界線近傍
の画素について計算を行ない、この演算に従い例えば画
像パターン発生回路などを制御する。ここで(SX ,S
Y )を画素の中心位置とする。 1.左辺が45度,135度方向(c≠0)であるかテ
ストする。 2.右辺が45度,135度方向(d≠0)であるかテ
ストする。 3.台形が含まれるy方向の画素の範囲[Y1 ,Y2
を求める。 4.SY =Y1 からY2 までの台形の下辺に平行な直線
Y=SY について以下を繰り返す。 (a) 台形の上辺と下辺へのh0 ,h1 を計算させ
る。 (b) Y=SY と台形の左辺および右辺の交点からX
方向の画素の範囲[x1 ,x2 ]を求める。 (c)SX =X1 からX2 まで以下を繰り返す。 i. 台形の左辺と右辺へのh2 ,h3 を計算させる。 ii. 画素(SX ,SY )の多階調の画素パターンを
発生させる。 ここで(SX ,SY )は画素の中心位置であり、前記ス
テップST12の演算制御ステップにより求められる。
【0026】最後に、ステップST15に示す画像パタ
ーン発生について説明する。 1.h0 ,h1 の絶対値すなわち距離が「1/2」より
も大きいか否かがテストされる。 2.また、左辺が45°,135°方向であればh2
絶対値が
【0027】
【数2】 よりも大きいか、また0°,90°方向であれば「1/
2」よりも大きいか否かがテストされる。 3.左辺が45°,135°方向であればh3 の絶対値
【0028】
【数3】 よりも大きいか、また0°90°方向であれば「1/
2」よりも大きいか否かがテストされる。 4.台形の4辺までの距離のすべてが大きい場合は以下
を実行する。台形の内部すなわちすべてのhi が正のと
き1、そうでなければ0に画像の濃度階調を乗じたもの
を画素の濃度値とする。 5.上記台形の4辺までの距離の少なくとも3つが大き
い場合は以下を実行する。 (a) 最小距離の辺が0度及び90度の方向の場合、
m <−1/2のとき0,hm >1/2のとき1,その
他のとき1/2+hm に画像の濃度階調を乗じたものを
画素の濃度値とする。 (b) 同様に辺が45度及び135度方向の場合、
【0029】
【数4】 のとき0
【0030】
【数5】 のとき1,その他のとき|hm | をhm の絶対値とし
【0031】
【数6】 に画像の濃度階調を乗じたものを画素の濃度値とする。
つまり図4に示すように、これはhm が正のときは破線
で分けられる45°の直角二等辺三角形と台形の面積を
加えたものになり(図4(a))、hm が負のときは4
5°の直角二等辺三角形から台形の面積を引いたものに
なる(図4(b))。 6.そうでない場合は以下を実行する。 (a) 4辺のすべてが0°及び90°方向の線分のみ
からなるとき i .画素に含まれる長方形の縦と横の積で与えられる面
積を前記画素で割ったものに画像の濃度階調を乗じたも
のを画素の濃度値とする。 (b) そうでないとき i .台形の左辺及び右辺と画素の境界の交点を求める。 A.この交点があれば、これを通り台形の下底と平行な
直線で台形を分割し面積を求める(図4(c))。 B.この面積の総和を求める。 ii.これを画素の面積で割ったものに画像の濃度階調を
乗じたものを画素の濃度値とする(図4(d))。
【0032】上記ステップST11ないしST15にお
いて求められた二次元回路パターンは、ステップST1
6において画像メモリに展開されて格納される。
【0033】次に、この発明の第3の実施の形態に係る
二次元回路パターンの発生装置について、図5を用いて
詳細に説明する。図5において、二次元回路パターン発
生装置は、台形の回路パターンを入力する台形座標入力
手段1と、台形座標及び外形寸法を予め与えられた画素
の寸法で割り算し、画素が台形に含まれるか否かを判定
し、台形座標が画素内に含まれる場合にはその距離及び
角度を演算してその判定結果及び距離・角度等を出力す
る演算制御手段5と、この演算制御手段5の出力に基づ
いて画像パターンを発生させる画像パターン発生手段6
と、発生させられた画像パターンを格納する画像メモリ
7と、を備えている。前記演算制御手段5は、前記台形
の座標及び外形寸法を画素の寸法で割り算して正規化す
る座標及び外形寸法正規化手段2と、前記台形座標入力
手段1の出力と前記座標及び外形寸法正規化手段2の出
力とに基づいて前記台形の輪郭が含まれているか否かを
判定する包含判定手段3と、画素中に前記台形の輪郭が
含まれている場合に画素内における画素中心点から辺ま
での距離と角度とを演算する距離演算手段4と、を備え
ている。
【0034】次に、図6のブロック図に従い本発明の第
4の実施の形態に係る二次元回路パターンの発生装置に
ついて説明する。以下の説明では任意角度の傾斜辺を含
む台形の座標と寸法を入力し、センサ画像に対応した多
値の濃度値をもつ参照データを発生することを考える。
図6において、二次元回路パターンの発生装置は、図形
データファイルを記憶する記憶手段10と、この記憶手
段10から図形データファイルを高速で読み出して台形
の座標と寸法を入力する台形座標・寸法入力手段11
と、前処理として前記台形の座標・寸法を正規化する座
標/寸法正規化手段12と、この正規化手段12の出力
に基づいて画素中心点からの台形斜辺の距離及び寸法を
含む参照データを作成する演算制御手段15と、この演
算制御手段15により作成された参照データを出力する
参照データ出力手段18と、を備えている。
【0035】前記演算制御手段は、この第4の実施の形
態においては、距離演算/包含判定手段13と、図形の
頂点における面積演算手段14と、画像濃度値発生手段
16と、画像メモリ17と、を備えている。
【0036】このような構成において、ディスク等にあ
る図形データファイルを高速に読みだし、台形の座標と
寸法を入力したのち、前処理として台形の座標と寸法を
画素サイズで正規化する。次に台形の4辺に対し画素中
心から辺までの距離及び画素中心が台形の内部にあるか
/外部にあるかの判定手段13によりを行なうと同時
に、台形の頂点を含む画素において台形が占める面積手
段14によりを計算する。これらの結果を入力された画
像濃度値発生手段16では台形の含まれるすべての画素
に対し、濃淡値を画像メモリ17に書き込む。処理すべ
き台形がまだあれば、その台形に対して同様の処理を行
い、いままで書き込んだ濃淡値に加算していく。処理す
べき台形がなくなれば、処理が終了したとして参照デー
タとして読みだされる。
【0037】以上の構成を有する二次元回路パターンの
発生装置を用いて回路パターンを発生させる第5の実施
の形態に係る二次元回路パターン発生方法を、図7及び
図8を用いて説明する。一例として台形の任意角度の傾
斜辺近傍での濃度値の計算方法について説明する。また
濃度値を図形が画素を占める割合で定義し、0から1ま
での実数で表すものとする。まず図7に示すように台形
の左下頂点座標を(X0 ,Y0 )、底辺をa、高さをb
(>0)とすると底辺の両端より上底に下ろした点から
上底の両端までのベクトルはc,dにより表わされる。
ただしこれらの座標は画素サイズで正規化されている。
これにより、任意角の台形の外形寸法が定義される。画
素中心座標(SX ,SY )から台形の角辺に下ろした距
離は式1で表わされるhの絶対値である。このhの符号
は画素中心が台形内部にあるとき正、外部にあるとき負
となる。
【0038】
【数7】 また以下ではh2 を一例として濃度値の計算方法をしめ
す。h2 を以下hと書く。その他の辺についても同様に
計算が可能である。ただし符号関数sgn(x)は式2
で定義され、|h|はhの絶対値である。 条件:1>|c/b|>0の場合は式3で表わされる。
図8の点線で表わされるように辺が画素中心を通る場合
(線分AB)のとき、つまりh=0のとき勾配c/bの
値によらずV=1/2となる。また図8の上下2つの画
素のうち上の画素の場合、傾斜辺(線分CD)による求
めるべき濃度値はh=0の場合の面積つまり1/2に平
行四辺形ABCDの面積を加えたものとなり、図からも
明らかなようにhに比例する。
【0039】また図8の上下2つの画素のうち下の画素
の場合、傾斜辺(CD)による求めるべき濃度値は同じ
く平行四辺形A′B′C′D′の面積を加えたものから
三角形D′E′F′の面積を引いたものとなる。
【0040】
【数8】 条件:|c/b|>1←→(|b/c|<1)の場合は
式(3)のbとcを入れ替えて濃度値Vは以下のように
表わされる。
【0041】
【数9】 90度方向の辺の場合は式3においてc/b→0の極限
として式5に表わされる。また頂点を含まず、台形の傾
斜辺が横切る画素についてはhが同一であり、したがっ
て濃度値が一定であるから一辺当たり一画素のみの計算
をおこなえば十分である。
【0042】
【数10】 045度、135度方向の辺の場合は、式(3)、式
(4)において|c/b|=1のときで式(6)に表わ
される。
【0043】また頂点を含まず、台形の傾斜辺が横切る
画素についてはhが同一であり、したがって濃度値が一
定であるから一辺当たり一画素のみの計算を行なえば十
分である。
【0044】
【数11】 台形の頂点を含む画素において濃度値を計算する方法に
ついては前記第1ないし第3の実施の形態に係る「二次
元回路パターンの発生方法及び発生装置」に述べられて
いる。つまり台形であればその面積を計算し、台形でな
ければ台形に分割して個々計算した台形の面積の和で濃
度値を求める。詳細は省略する。
【0045】
【発明の効果】すでに述べたように、本発明によれば図
形データをビット展開しないで面積を求め、その面積に
より図形全体の濃度値を求めるようにしているので、高
精度な多階調二次元回路パターンを高速で発生させるこ
とが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る二次元回路パ
ターンの発生方法の動作ステップを示すフローチャー
ト。
【図2】本発明の第2の実施の形態に係る二次元回路パ
ターンの発生方法の動作ステップを示すフローチャー
ト。
【図3】図2に示す第2の実施の形態における台形の各
辺の求め方をそれぞれ示す説明図。
【図4】図2に示す第2の実施の形態における傾斜辺を
含む各辺の画素の中心からの距離の求め方をそれぞれ示
す説明図。
【図5】本発明の第3の実施の形態に係る二次元回路パ
ターンの発生装置の概略構成を示すブロック図。
【図6】本発明の第4の実施の形態に係る二次元回路パ
ターンの発生装置の構成を示すブロック図
【図7】本発明の第5の実施の形態に係る二次元回路パ
ターンの発生方法の説明図。
【図8】図7に示す第5の実施の形態に係る二次元回路
パターンの発生装置の一例としての濃度値の計算方法を
示す説明図。
【図9】図形データをビット展開する従来の二次元回路
パターンの発生方法の説明図。
【図10】従来の二次元回路パターンの発生方法の動作
ステップを示すフローチャート。
【符号の説明】
1 台形座標入力手段 2 座標及び外形寸法正規化手段 3 包含判定手段 4 距離演算手段 5 演算制御手段 6 画像パターン発生手段 7 画像メモリ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/027 H01L 21/66 J 21/66 21/30 502P 502V

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】少なくとも1つの傾斜辺を含む平面図形よ
    り構成される回路パターンを、それぞれ縦横方向に等間
    隔に複数の画素が配置された画像メモリに展開する二次
    元回路パターンの発生方法において、 前記平面図形の座標及び外形寸法を入力する第1のステ
    ップと、 前記座標及び外形寸法を予め与えられた画素の寸法で割
    り算して正規化する第2のステップと、 前記平面図形を構成する各辺が前記画素の中に含まれる
    か否かを判断する第3のステップと、 前記平面図形の各辺が含まれるものと判断された前記画
    素における中心点と前記各辺との距離及び角度を求め
    て、前記各辺が含まれている全ての画素について距離及
    び角度のデータが求められたか否かを判断する第4のス
    テップと、 前記第4のステップにより求められた距離及び角度の結
    果を用いて、前記画素の濃度値を求める第5のステップ
    と、 前記第5のステップにより求められた前記濃度値を前記
    画像メモリに出力して該画像メモリ内に二次元回路パタ
    ーンを発生させる第6のステップと、 を備えていることを特徴とする二次元回路パターンの発
    生方法。
  2. 【請求項2】前記平面図形は台形に分割可能な図形であ
    り、この台形の辺が前記画素の辺と0度及び90度の方
    向にあるときに前記画素から前記台形の辺までの距離が
    前記画素の寸法の半分よりも大きいという条件が成り立
    つ場合と、前記台形の辺が前記画素の辺と45度及び1
    35度の方向を有するときに前記画素の対角線の半分よ
    りも大きいという条件が前記台形のすべての辺に対して
    成り立つ場合に、前記画素が前記台形に含まれるか否か
    の判断に基づいてそれぞれ1,0に前記画素の濃度階調
    を乗じたものを前記画素の濃度値とするステップを備え
    ていることを特徴とする請求項1に記載の二次元回路パ
    ターンの発生方法。
  3. 【請求項3】前記平面図形は台形に分割可能な図形であ
    り、この台形の辺が0度及び90度の方向のときは前記
    画素から前記台形の辺までの距離が画素の半分よりも小
    さくて、前記台形の辺が45度及び135度の方向のと
    きは前記画素の対角線の半分よりも小さいものが少なく
    とも2つある場合に前記台形の左辺及び右辺が前記画素
    の境界と交わる交点を求め、もし前記交点があれば前記
    交点を通り前記台形の下底に平行な直線で前記台形を分
    割した台形の面積の総和を前記画素の面積で正規化した
    ものに前記画像の濃度階調を乗じて得られた値を前記画
    素の濃度値とするステップを備えていることを特徴とす
    る請求項1に記載の二次元回路パターンの発生方法。
  4. 【請求項4】前記平面図形は台形に分割可能な図形であ
    り、この台形に分割して表現された平面図形より構成さ
    れる二次元回路パターンを、複数の画素がそれぞれ縦横
    に等間隔に配置された画像メモリに展開する二次元回路
    パターンの発生方法であり、画素中心から前記傾斜辺ま
    での距離と前記画素中心が台形の内部に存在するか否か
    の判定結果とを計算するステップと、台形の頂点が少な
    くとも1つ含まれる画素における前記台形の占める面積
    を求めるステップと、前記距離及び判定結果か、前記面
    積かの何れかに基づいて画素の濃度値を計算するステッ
    プと、を備えることを特徴とする請求項1に記載の二次
    元回路パターンの発生方法。
  5. 【請求項5】回路パターンについての台形座標及び台形
    の外形寸法を入力する台形座標入力手段と、 前記座標及び外形寸法を予め与えられた画素の寸法で割
    り算して正規化し、個々の画素の中に前記台形の辺が含
    まれるか否かを判定し、含まれる場合にその画素サイズ
    の中心点からその辺までの距離及び角度を求める演算制
    御手段と、 前記演算制御手段により求められた前記画素中に台形の
    辺が含まれるか否か及び含まれる場合にその距離及び角
    度に関するデータに基づいて回路の画像パターンを生成
    する画像パターン発生手段と、 前記画像パターン発生手段により発生させられた回路に
    関する画像パターンを記憶する画像メモリと、 を備える二次元回路パターンの発生装置。
  6. 【請求項6】前記演算制御手段は、前記正規化された画
    素に対して前記台形の外形寸法が含まれるか否かを判定
    する包含判定手段と、前記台形が含まれているものと判
    定された画素に関してその画素の中心点と含まれている
    前記辺との距離及び角度を演算する距離演算手段と、を
    備えることを特徴とする請求項4に記載の二次元回路パ
    ターンの発生装置。
  7. 【請求項7】前記演算制御手段は、画素中心から前記傾
    斜辺までの距離と、前記画素中心が台形の内部に存在す
    るかどうかの判定結果を計算する手段と、台形の頂点が
    少なくとも1つ含まれる画素において前記台形の占める
    面積を求める手段と、前記距離と前記判定結果または前
    記面積より画素の濃度値を計算する手段を備えているこ
    とを特徴とする請求項5に記載の二次元回路パターンの
    発生装置。
JP19923596A 1995-07-28 1996-07-29 二次元回路パターンの発生方法及び発生装置 Expired - Fee Related JP3631852B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19923596A JP3631852B2 (ja) 1995-07-28 1996-07-29 二次元回路パターンの発生方法及び発生装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-193719 1995-07-28
JP19371995 1995-07-28
JP19923596A JP3631852B2 (ja) 1995-07-28 1996-07-29 二次元回路パターンの発生方法及び発生装置

Publications (2)

Publication Number Publication Date
JPH09101983A true JPH09101983A (ja) 1997-04-15
JP3631852B2 JP3631852B2 (ja) 2005-03-23

Family

ID=26508043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19923596A Expired - Fee Related JP3631852B2 (ja) 1995-07-28 1996-07-29 二次元回路パターンの発生方法及び発生装置

Country Status (1)

Country Link
JP (1) JP3631852B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576752B1 (ko) * 2001-10-09 2006-05-03 에이에스엠엘 마스크툴즈 비.브이. 2차원 피처모델 캘리브레이션 및 최적화 방법
JP2010236978A (ja) * 2009-03-31 2010-10-21 Hitachi High-Technologies Corp パターン寸法算出方法、画像解析方法及び装置
JP2014016361A (ja) * 2013-09-25 2014-01-30 Hitachi High-Technologies Corp パターン寸法算出方法、及び画像解析装置
CN104359403A (zh) * 2014-11-21 2015-02-18 天津工业大学 基于亚像素边缘算法的平面零件尺寸测量方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576752B1 (ko) * 2001-10-09 2006-05-03 에이에스엠엘 마스크툴즈 비.브이. 2차원 피처모델 캘리브레이션 및 최적화 방법
JP2010236978A (ja) * 2009-03-31 2010-10-21 Hitachi High-Technologies Corp パターン寸法算出方法、画像解析方法及び装置
JP2014016361A (ja) * 2013-09-25 2014-01-30 Hitachi High-Technologies Corp パターン寸法算出方法、及び画像解析装置
CN104359403A (zh) * 2014-11-21 2015-02-18 天津工业大学 基于亚像素边缘算法的平面零件尺寸测量方法

Also Published As

Publication number Publication date
JP3631852B2 (ja) 2005-03-23

Similar Documents

Publication Publication Date Title
US6285783B1 (en) Pattern data generating apparatus and method for inspecting defects in fine patterns in a photomask or semiconductor wafer
JP3485052B2 (ja) 参照画像作成方法、パターン検査装置及び参照画像作成プログラムを記録した記録媒体
JP2856846B2 (ja) パターン欠陥検査方法とその装置
JP3028945B2 (ja) 多階調丸め補正処理方法およびパターン検査装置
TW388842B (en) Reference image forming method and pattern inspection apparatus
JP3448041B2 (ja) パターン欠陥検査装置
US20030107770A1 (en) Algorithm for adjusting edges of grayscale pixel-map images
US20080059939A1 (en) Performance in model-based opc engine utilizing efficient polygon pinning method
CN1601225A (zh) 集成电路图形检验装置和检验方法
JP2000182921A (ja) パターン歪検出装置及び検出方法並びに半導体装置
KR20060134004A (ko) 도트 패턴을 이용한 정보 입출력 방법
US11132791B2 (en) Devices, systems, and methods for anchor-point-enabled multi-scale subfield alignment
JP3631852B2 (ja) 二次元回路パターンの発生方法及び発生装置
JP4018642B2 (ja) 参照データ生成方法、パターン欠陥検査装置、パターン欠陥検査方法、及び参照データ生成プログラム
US8300918B2 (en) Defect inspection apparatus, defect inspection program, recording medium storing defect inspection program, figure drawing apparatus and figure drawing system
US5844809A (en) Method and apparatus for generating two-dimensional circuit pattern
JP6888771B2 (ja) 半導体チップの設計方法、半導体チップの設計プログラム、半導体デバイスの製造方法、及び演算装置
JP2003044528A (ja) 物体の表面格子生成方法
CN117950281B (zh) 用于检测辅助图形曝光的方法、电子设备和存储介质
CN117593378B (zh) 车载摄像头模组内参标定装置及方法
JP4266217B2 (ja) パターン検査装置、パターン検査方法及びプログラム
JP5061422B2 (ja) パターン補正方法及びパターン補正装置
JP2006091790A (ja) パターン検査方法
JP4327767B2 (ja) 試料検査装置
JPH10284383A (ja) 図形パターン発生装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040528

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees