JPH0898391A - ディジタル保護継電器 - Google Patents
ディジタル保護継電器Info
- Publication number
- JPH0898391A JPH0898391A JP6230117A JP23011794A JPH0898391A JP H0898391 A JPH0898391 A JP H0898391A JP 6230117 A JP6230117 A JP 6230117A JP 23011794 A JP23011794 A JP 23011794A JP H0898391 A JPH0898391 A JP H0898391A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- value
- converter
- multiplexer
- monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 Ａ／Ｄ変換の全ビットについての監視と、マ
ルチプレクサの選択制御の監視を可能にする。 【構成】 保護対象の電流・電圧等を変成器・フィルタ
１・サンプルホールド２を通してマルチプレクサ３の入
力とし、マルチプレクサで選択した出力をＡ／Ｄ変換器
４で順次ディジタル量に変換する構成のアナログ入力部
において、加算回路７は、電圧サンプルホールド信号Ｖ
ａにＡ／Ｄ変換器の校正電圧ＶDCを加算かつ極性反転し
た値を校正電圧とすることにより、電圧サンプルホール
ド信号にしたがって校正電圧をフルスケールに変化させ
る。ＣＰＵ６による監視処理には、この個々のＡ／Ｄ変
換値について電圧サンプルホールド信号分を相殺してＡ
／Ｄ変換の精度監視を行うことにより、Ａ／Ｄ変換器の
全ビットについての変換精度を監視する。
ルチプレクサの選択制御の監視を可能にする。 【構成】 保護対象の電流・電圧等を変成器・フィルタ
１・サンプルホールド２を通してマルチプレクサ３の入
力とし、マルチプレクサで選択した出力をＡ／Ｄ変換器
４で順次ディジタル量に変換する構成のアナログ入力部
において、加算回路７は、電圧サンプルホールド信号Ｖ
ａにＡ／Ｄ変換器の校正電圧ＶDCを加算かつ極性反転し
た値を校正電圧とすることにより、電圧サンプルホール
ド信号にしたがって校正電圧をフルスケールに変化させ
る。ＣＰＵ６による監視処理には、この個々のＡ／Ｄ変
換値について電圧サンプルホールド信号分を相殺してＡ
／Ｄ変換の精度監視を行うことにより、Ａ／Ｄ変換器の
全ビットについての変換精度を監視する。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル保護継電器
に係り、特にアナログ入力部の監視手段に関する。
に係り、特にアナログ入力部の監視手段に関する。
【０００２】
【従来の技術】ディジタル保護継電器では、電力系統な
どの保護対象の電圧や電流信号（アナログ信号）をサン
プリングで取り込み、Ａ／Ｄ変換器によりディジタル量
に変換したサンプルデータから保護演算を行う。
どの保護対象の電圧や電流信号（アナログ信号）をサン
プリングで取り込み、Ａ／Ｄ変換器によりディジタル量
に変換したサンプルデータから保護演算を行う。
【０００３】図４は、アナログ入力部の構成を示す。保
護対象からＰＴやＣＴにより変成して取り込まれる各相
の電圧や電流信号は、フィルタ部１によってそれぞれ高
調波成分が取り除かれ、サンプルホールド部２によって
それぞれサンプルホールドされ、これらホールド信号が
マルチプレクサ３によって時分割でＡ／Ｄ変換器４に取
り込まれ、アナログーディジタル変換され、メモリ５に
サンプルデータとして格納される。
護対象からＰＴやＣＴにより変成して取り込まれる各相
の電圧や電流信号は、フィルタ部１によってそれぞれ高
調波成分が取り除かれ、サンプルホールド部２によって
それぞれサンプルホールドされ、これらホールド信号が
マルチプレクサ３によって時分割でＡ／Ｄ変換器４に取
り込まれ、アナログーディジタル変換され、メモリ５に
サンプルデータとして格納される。
【０００４】ＣＰＵ６は、メモリ５のサンプルデータを
使って保護演算を行う。
使って保護演算を行う。
【０００５】このようなアナログ入力部の監視には、例
えば、以下の方式がある。
えば、以下の方式がある。
【０００６】（１）零相監視・不平衡監視等による変成
器（ＰＴ、ＣＴ）からＡ／Ｄ変換器までの監視。零相監
視では、対象座標法の関係を利用して入力データ（電
流、電圧、零相電流・電圧）から監視し、不平衡監視で
は電流の各相の平衡性をチェックする。
器（ＰＴ、ＣＴ）からＡ／Ｄ変換器までの監視。零相監
視では、対象座標法の関係を利用して入力データ（電
流、電圧、零相電流・電圧）から監視し、不平衡監視で
は電流の各相の平衡性をチェックする。
【０００７】（２）高調波重畳監視によるフィルタから
Ａ／Ｄ変換器までの監視。高調波電圧をフィルタの入力
に常時重畳させ、そのディジタル変換データから高調波
電圧を検出演算することによりフィルタ特性を監視す
る。
Ａ／Ｄ変換器までの監視。高調波電圧をフィルタの入力
に常時重畳させ、そのディジタル変換データから高調波
電圧を検出演算することによりフィルタ特性を監視す
る。
【０００８】（３）Ａ／Ｄ変換精度監視。サンプルホー
ルド回路２の１つ又はマルチプレクサ３の１つのチャン
ネルに校正電圧を入力し、そのＡ／Ｄ変換データと設定
値の誤差をチェックする。
ルド回路２の１つ又はマルチプレクサ３の１つのチャン
ネルに校正電圧を入力し、そのＡ／Ｄ変換データと設定
値の誤差をチェックする。
【０００９】
【発明が解決しようとする課題】従来の監視方式におい
て、零相監視は、系統の影響を受け易く、監視レベルの
マージン拡大やタイマによる継続時間の拡大で誤検出を
防止している。このため、故障モードとしてはチャンネ
ル入力のオフ故障の検出が主となっている。
て、零相監視は、系統の影響を受け易く、監視レベルの
マージン拡大やタイマによる継続時間の拡大で誤検出を
防止している。このため、故障モードとしてはチャンネ
ル入力のオフ故障の検出が主となっている。
【００１０】高調波監視方式は、フィルタ２のゲイン変
化を検出することが主となっている。
化を検出することが主となっている。
【００１１】Ａ／Ｄ変換精度監視方式は、Ａ／Ｄ変換器
４の変換精度を検出することが主となっている。
４の変換精度を検出することが主となっている。
【００１２】このような事情から、従来方式による監視
では、以下の問題がある。
では、以下の問題がある。
【００１３】（１）Ａ／Ｄ変換値のビット単位の故障 零相監視や高調波監視は、入力電気量の実効値を計算
し、タイマの条件を付加して判定するため、１ビット単
位の故障については検出精度は十分でない。この点、Ａ
／Ｄ変換精度監視方式では１ビット単位の故障を検出で
きるが、一定レベルの直流入力電圧の変換結果に対する
チェックになり、全ビットについての監視ができない。
し、タイマの条件を付加して判定するため、１ビット単
位の故障については検出精度は十分でない。この点、Ａ
／Ｄ変換精度監視方式では１ビット単位の故障を検出で
きるが、一定レベルの直流入力電圧の変換結果に対する
チェックになり、全ビットについての監視ができない。
【００１４】（２）マルチプレクサ選択制御の誤り。
【００１５】マルチプレクサ３にはその選択制御信号と
して、一般には、ＢＣＤ入力を与えるが、この選択制御
信号の故障内容によっては、Ａ／Ｄ変換精度チャンネル
を正常に選択するが、他のチャンネル入力を誤選択した
ままアナログ入力を正常と誤検出してしまうことがあ
る。
して、一般には、ＢＣＤ入力を与えるが、この選択制御
信号の故障内容によっては、Ａ／Ｄ変換精度チャンネル
を正常に選択するが、他のチャンネル入力を誤選択した
ままアナログ入力を正常と誤検出してしまうことがあ
る。
【００１６】例えば、図５に示すように、マルチプレク
サ３の各チャンネルにａ，ｂ，ｃ相の電圧Ｖａ，Ｖｂ，
Ｖｃと零相電流Ｉ0と各相電流Ｉａ，Ｉｂ，Ｉｃ及びＡ
／Ｄ変換精度監視用になる直流の校正電圧ＶDｃが印加
される構成において、３ビットのＢＣＤ入力（２0・２1
・２2）のうち、２2の桁が論理”１”のままとなる故障
が発生した場合、Ｖａ＝Ｉａ，Ｖｂ＝Ｉｂ，Ｖｃ＝Ｉ
ｃ，Ｉ0＝ＶDｃとなり、Ｖａ＋Ｖｂ＋Ｖｃ＝０となって
正常と誤検出してしまう。
サ３の各チャンネルにａ，ｂ，ｃ相の電圧Ｖａ，Ｖｂ，
Ｖｃと零相電流Ｉ0と各相電流Ｉａ，Ｉｂ，Ｉｃ及びＡ
／Ｄ変換精度監視用になる直流の校正電圧ＶDｃが印加
される構成において、３ビットのＢＣＤ入力（２0・２1
・２2）のうち、２2の桁が論理”１”のままとなる故障
が発生した場合、Ｖａ＝Ｉａ，Ｖｂ＝Ｉｂ，Ｖｃ＝Ｉ
ｃ，Ｉ0＝ＶDｃとなり、Ｖａ＋Ｖｂ＋Ｖｃ＝０となって
正常と誤検出してしまう。
【００１７】本発明の目的は、Ａ／Ｄ変換の全ビットに
ついての監視と、マルチプレクサの選択制御の監視を可
能にするディジタル保護継電器を提供することにある。
ついての監視と、マルチプレクサの選択制御の監視を可
能にするディジタル保護継電器を提供することにある。
【００１８】
【課題を解決するための手段】本発明は、前記課題の解
決を図るため、保護対象の電流・電圧等を変成・フィル
タ処理・サンプルホールドしてマルチプレクサの入力と
し、マルチプレクサで選択した出力をＡ／Ｄ変換器で順
次ディジタル量に変換する構成のアナログ入力部を有す
るディジタル保護継電器において、前記マルチプレクサ
の１つのチャンネル入力として、保護対象の電圧サンプ
ルホールド信号に前記Ａ／Ｄ変換器の校正電圧を加算し
た値を印加する加算回路を設け、前記電圧サンプルホー
ルド信号をＡ／Ｄ変換した値と前記加算回路の出力をＡ
／Ｄ変換した値との偏差と、前記校正電圧のＡ／Ｄ変換
値に相当する値との差が設定値を越えたときにアナログ
入力部の故障・異常と判定するＡ／Ｄ変換精度監視演算
手段を設けたことを特徴とする。
決を図るため、保護対象の電流・電圧等を変成・フィル
タ処理・サンプルホールドしてマルチプレクサの入力と
し、マルチプレクサで選択した出力をＡ／Ｄ変換器で順
次ディジタル量に変換する構成のアナログ入力部を有す
るディジタル保護継電器において、前記マルチプレクサ
の１つのチャンネル入力として、保護対象の電圧サンプ
ルホールド信号に前記Ａ／Ｄ変換器の校正電圧を加算し
た値を印加する加算回路を設け、前記電圧サンプルホー
ルド信号をＡ／Ｄ変換した値と前記加算回路の出力をＡ
／Ｄ変換した値との偏差と、前記校正電圧のＡ／Ｄ変換
値に相当する値との差が設定値を越えたときにアナログ
入力部の故障・異常と判定するＡ／Ｄ変換精度監視演算
手段を設けたことを特徴とする。
【００１９】また、本発明は、前記電圧サンプルホール
ド信号をＡ／Ｄ変換した値と前記加算回路の出力をＡ／
Ｄ変換した値との偏差について、一定時間内の前記偏差
の最大値と最小値の差を求め、この差が設定値を所定回
数越えたときにアナログ入力部の故障・異常と判定する
バラツキ監視演算手段を設けたことを特徴とする。
ド信号をＡ／Ｄ変換した値と前記加算回路の出力をＡ／
Ｄ変換した値との偏差について、一定時間内の前記偏差
の最大値と最小値の差を求め、この差が設定値を所定回
数越えたときにアナログ入力部の故障・異常と判定する
バラツキ監視演算手段を設けたことを特徴とする。
【００２０】
【作用】校正電圧に電圧サンプルホールド信号を加算し
て校正電圧とすることにより、電圧サンプルホールド信
号にしたがって校正電圧をフルスケールに変化させ、こ
の個々のＡ／Ｄ変換値について電圧サンプルホールド信
号分を相殺してＡ／Ｄ変換の精度監視を行う。これによ
り、Ａ／Ｄ変換器の全ビットについての変換精度を監視
する。
て校正電圧とすることにより、電圧サンプルホールド信
号にしたがって校正電圧をフルスケールに変化させ、こ
の個々のＡ／Ｄ変換値について電圧サンプルホールド信
号分を相殺してＡ／Ｄ変換の精度監視を行う。これによ
り、Ａ／Ｄ変換器の全ビットについての変換精度を監視
する。
【００２１】また、校正電圧に電圧サンプルホールド信
号を加算して校正電圧とすることにより、マルチプレク
サの選択制御の故障も監視できるようにする。
号を加算して校正電圧とすることにより、マルチプレク
サの選択制御の故障も監視できるようにする。
【００２２】校正電圧のバラツキを監視することによ
り、Ａ／Ｄ変換のビットエラーについて監視できるよう
にする。
り、Ａ／Ｄ変換のビットエラーについて監視できるよう
にする。
【００２３】
【実施例】図１は、本発明の一実施例を示す回路図であ
る。同図が図４と異なる部分は、マルチプレクサ３への
Ａ／Ｄ変換精度監視のための校正電圧ＶDCの入力回路、
及びＣＰＵ６によるアナログ入力部監視演算処理であ
る。
る。同図が図４と異なる部分は、マルチプレクサ３への
Ａ／Ｄ変換精度監視のための校正電圧ＶDCの入力回路、
及びＣＰＵ６によるアナログ入力部監視演算処理であ
る。
【００２４】校正電圧ＶDCは、高精度直流電圧源により
発生される。加算回路７は、校正電圧ＶDCとａ相のサン
プルホールド電圧Ｖａを加算し、その極性反転出力をマ
ルチプレクサ３への校正電圧入力チャンネルの入力
ＶDC’とする。
発生される。加算回路７は、校正電圧ＶDCとａ相のサン
プルホールド電圧Ｖａを加算し、その極性反転出力をマ
ルチプレクサ３への校正電圧入力チャンネルの入力
ＶDC’とする。
【００２５】ＣＰＵ６によるアナログ入力部監視演算処
理は、図２に示す監視シーケンス処理手段を備える。
理は、図２に示す監視シーケンス処理手段を備える。
【００２６】Ａ／Ｄ変換精度監視演算処理１１は、校正
電圧ＶDC’とａ相電圧Ｖａとの加算値の絶対値と設定値
Ｋとの偏差が誤差範囲εを越えたか否かを判定する。
電圧ＶDC’とａ相電圧Ｖａとの加算値の絶対値と設定値
Ｋとの偏差が誤差範囲εを越えたか否かを判定する。
【００２７】
【数１】｜｜Ｖａ＋ＶDC’｜−Ｋ｜＞ε タイマ処理１２は、処理１１での条件が成立したときに
計時を開始し、この状態が一定時間Ｔ1以上継続すると
きにＡ／Ｄ変換精度の異常発生出力を得る。
計時を開始し、この状態が一定時間Ｔ1以上継続すると
きにＡ／Ｄ変換精度の異常発生出力を得る。
【００２８】バラツキ監視演算処理１３は、校正電圧Ｖ
DC’とａ相電圧Ｖａとの加算値の絶対値について、一定
時間Ｔ2内での最大値と最小値の相対誤差が誤差範囲
ε’を越えたか否かを判定する。
DC’とａ相電圧Ｖａとの加算値の絶対値について、一定
時間Ｔ2内での最大値と最小値の相対誤差が誤差範囲
ε’を越えたか否かを判定する。
【００２９】
【数２】｛Ｍａｘ｜Ｖａ＋ＶDC’｜−Ｍｉｎ｜Ｖａ＋Ｖ
DC’｜｝＞ε’ カウンタ処理１４は、処理１３での条件が成立したとき
の回数をカウントし、このカウント値が設定回数αを越
えたときにバラツキの発生出力を得る。
DC’｜｝＞ε’ カウンタ処理１４は、処理１３での条件が成立したとき
の回数をカウントし、このカウント値が設定回数αを越
えたときにバラツキの発生出力を得る。
【００３０】タイマ処理１５は、一定時間Ｔ2を計時
し、この時間周期でカウンタ処理１４のカウント値をク
リア（初期値にリセット）する。
し、この時間周期でカウンタ処理１４のカウント値をク
リア（初期値にリセット）する。
【００３１】論理和処理１６は、タイマ処理１２又はカ
ウンタ処理１４からの出力でアナログ入力部に異常発生
したことの監視出力を得る。
ウンタ処理１４からの出力でアナログ入力部に異常発生
したことの監視出力を得る。
【００３２】本実施例において、マルチプレクサ３の校
正電圧ＶDC’とａ相電圧Ｖａとの関係及び両者の加算結
果は、図３に示すようになる。
正電圧ＶDC’とａ相電圧Ｖａとの関係及び両者の加算結
果は、図３に示すようになる。
【００３３】同図の（ａ）に示すように、電圧ＶDC’
は、電圧Ｖａのサンプル値に校正電圧ＶDCを加算しかつ
反転した階段波形になる。この波形と電圧Ｖａのサンプ
ル値を加算したＶａ＋ＶDC’は、同図の（ｂ）に示すよ
うに、電圧Ｖａ成分が相殺されて校正電圧ＶDC成分のみ
になる。
は、電圧Ｖａのサンプル値に校正電圧ＶDCを加算しかつ
反転した階段波形になる。この波形と電圧Ｖａのサンプ
ル値を加算したＶａ＋ＶDC’は、同図の（ｂ）に示すよ
うに、電圧Ｖａ成分が相殺されて校正電圧ＶDC成分のみ
になる。
【００３４】したがって、Ａ／Ｄ変換精度監視演算処理
１１における設定値Ｋを校正電圧ＶCDに相当するＡ／Ｄ
変換値とすることでＡ／Ｄ変換精度の異常の有無を監視
できる。この監視は、Ａ／Ｄ変換器の精度異常は勿論、
アナログ入力部全体の故障監視になる。
１１における設定値Ｋを校正電圧ＶCDに相当するＡ／Ｄ
変換値とすることでＡ／Ｄ変換精度の異常の有無を監視
できる。この監視は、Ａ／Ｄ変換器の精度異常は勿論、
アナログ入力部全体の故障監視になる。
【００３５】ここで、Ａ／Ｄ変換器４は、校正電圧ＶDC
に代えてＶDC'（＝ＶDC＋Ｖａ）の電圧をＡ／Ｄ変換す
ることから、電圧Ｖａの振幅が零からピーク値までのフ
ルスケールで変化する各サンプル値に対してＡ／Ｄ変換
する。
に代えてＶDC'（＝ＶDC＋Ｖａ）の電圧をＡ／Ｄ変換す
ることから、電圧Ｖａの振幅が零からピーク値までのフ
ルスケールで変化する各サンプル値に対してＡ／Ｄ変換
する。
【００３６】これにより、Ａ／Ｄ変換器４の変換精度監
視は、従来の一定の電圧ＶDCについてのみ行うのでな
く、フルスケールで変化する校正電圧ＶDCについて変換
精度を監視、すなわちＡ／Ｄ変換器の全ビットについて
の変換精度監視になる。
視は、従来の一定の電圧ＶDCについてのみ行うのでな
く、フルスケールで変化する校正電圧ＶDCについて変換
精度を監視、すなわちＡ／Ｄ変換器の全ビットについて
の変換精度監視になる。
【００３７】また、バラツキ監視演算処理１３では、図
３の（ｂ）に示す値のバラツキについて監視することか
ら、Ａ／Ｄ変換器４の変換動作におけるビットエラーの
発生の有無について監視することができる。
３の（ｂ）に示す値のバラツキについて監視することか
ら、Ａ／Ｄ変換器４の変換動作におけるビットエラーの
発生の有無について監視することができる。
【００３８】次に、マルチプレクサ３の選択制御信号の
異常（図５を参照）に対しては、校正電圧ＶDC’が電圧
Ｖａ成分を含むことから、処理１１による演算結果が常
に異常の判定になって監視ができる。すなわち、マルチ
プレクサ３の０〜３チャンネルを電圧入力とし、４〜７
チャンネルの何れかを校正電圧入力とする入力分配とす
ることにより、選択制御信号の異常を監視できる。
異常（図５を参照）に対しては、校正電圧ＶDC’が電圧
Ｖａ成分を含むことから、処理１１による演算結果が常
に異常の判定になって監視ができる。すなわち、マルチ
プレクサ３の０〜３チャンネルを電圧入力とし、４〜７
チャンネルの何れかを校正電圧入力とする入力分配とす
ることにより、選択制御信号の異常を監視できる。
【００３９】なお、実施例において、加算回路７は、極
性反転機能を持たない構成とし、その極性反転を処理１
１や１３の演算に際してＣＰＵ６側で変換しても良い。
性反転機能を持たない構成とし、その極性反転を処理１
１や１３の演算に際してＣＰＵ６側で変換しても良い。
【００４０】
【発明の効果】以上のとおり、本発明によれば、マルチ
プレクサの１つのチャンネル入力として、保護対象の電
圧サンプルホールド信号にＡ／Ｄ変換器の校正電圧を加
算した値を印加し、電圧サンプルホールド信号と校正電
圧をそれぞれＡ／Ｄ変換した値の偏差からアナログ入力
部の故障・異常と判定するため、電圧サンプルホールド
信号にしたがって校正電圧をフルスケールに変化させた
精度監視になり、Ａ／Ｄ変換器の全ビットについての変
換精度を監視したアナログ入力部の監視ができる。
プレクサの１つのチャンネル入力として、保護対象の電
圧サンプルホールド信号にＡ／Ｄ変換器の校正電圧を加
算した値を印加し、電圧サンプルホールド信号と校正電
圧をそれぞれＡ／Ｄ変換した値の偏差からアナログ入力
部の故障・異常と判定するため、電圧サンプルホールド
信号にしたがって校正電圧をフルスケールに変化させた
精度監視になり、Ａ／Ｄ変換器の全ビットについての変
換精度を監視したアナログ入力部の監視ができる。
【００４１】また、校正電圧に電圧サンプルホールド信
号を加算して校正電圧とすることにより、マルチプレク
サの選択制御の故障も監視できる。
号を加算して校正電圧とすることにより、マルチプレク
サの選択制御の故障も監視できる。
【００４２】また、本発明は、校正電圧のバラツキを監
視することにより、Ａ／Ｄ変換のビットエラーについて
監視できる。
視することにより、Ａ／Ｄ変換のビットエラーについて
監視できる。
【図１】本発明の一実施例を示す回路図。
【図２】実施例における監視シーケンス図。
【図３】実施例における波形説明図。
【図４】従来のアナログ入力部構成図。
【図５】マルチプレクサの入力信号例。
１…フィルタ ２…サンプルホールド ３…マルチプレクサ ４…Ａ／Ｄ変換器 ５…メモリ ６…ＣＰＵ １１…Ａ／Ｄ変換精度監視演算処理 １２、１５…タイマ処理 １３…バラツキ監視演算処理 １４…カウンタ処理
Claims (2)
- 【請求項１】 保護対象の電流・電圧等を変成・フィル
タ処理・サンプルホールドしてマルチプレクサの入力と
し、マルチプレクサで選択した出力をＡ／Ｄ変換器で順
次ディジタル量に変換する構成のアナログ入力部を有す
るディジタル保護継電器において、 前記マルチプレクサの１つのチャンネル入力として、保
護対象の電圧サンプルホールド信号に前記Ａ／Ｄ変換器
の校正電圧を加算した値を印加する加算回路を設け、 前記電圧サンプルホールド信号をＡ／Ｄ変換した値と前
記加算回路の出力をＡ／Ｄ変換した値との偏差と、前記
校正電圧のＡ／Ｄ変換値に相当する値との差が設定値を
越えたときにアナログ入力部の故障・異常と判定するＡ
／Ｄ変換精度監視演算手段を設けたことを特徴とするデ
ィジタル保護継電器。 - 【請求項２】 前記電圧サンプルホールド信号をＡ／Ｄ
変換した値と前記加算回路の出力をＡ／Ｄ変換した値と
の偏差について、一定時間内の前記偏差の最大値と最小
値の差を求め、この差が設定値を所定回数越えたときに
アナログ入力部の故障・異常と判定するバラツキ監視演
算手段を設けたことを特徴とする請求項１記載のディジ
タル保護継電器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6230117A JPH0898391A (ja) | 1994-09-27 | 1994-09-27 | ディジタル保護継電器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6230117A JPH0898391A (ja) | 1994-09-27 | 1994-09-27 | ディジタル保護継電器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0898391A true JPH0898391A (ja) | 1996-04-12 |
Family
ID=16902845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6230117A Pending JPH0898391A (ja) | 1994-09-27 | 1994-09-27 | ディジタル保護継電器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0898391A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112816934A (zh) * | 2021-03-01 | 2021-05-18 | 云南电网有限责任公司电力科学研究院 | 一种判定电能表误差自监测准确性和及时性的方法及系统 |
-
1994
- 1994-09-27 JP JP6230117A patent/JPH0898391A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112816934A (zh) * | 2021-03-01 | 2021-05-18 | 云南电网有限责任公司电力科学研究院 | 一种判定电能表误差自监测准确性和及时性的方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6049268A (ja) | 交流波形の直流成分を表わす信号発生装置 | |
| JPH0856160A (ja) | Ａｄコンバータの異常検出装置 | |
| JPH0898391A (ja) | ディジタル保護継電器 | |
| JPS6211816B2 (ja) | ||
| JP3235402B2 (ja) | ディジタル保護継電器 | |
| JP3478994B2 (ja) | センサ装置 | |
| JP2000209767A (ja) | デジタル形保護制御装置のアナログ入力部監視装置 | |
| JP3274166B2 (ja) | 中性子検出器出力の監視装置 | |
| JP2803966B2 (ja) | トルクセンサの零点誤差の補正方法 | |
| JPH0514196A (ja) | 自己診断機能付入力回路 | |
| JP2005006407A (ja) | ディジタル保護リレー装置 | |
| JP3617189B2 (ja) | ディジタル保護継電器の入力回路点検方法 | |
| US20240097597A1 (en) | Motor drive direct current link voltage measurement resolution improvement with fault detection | |
| JP3226659B2 (ja) | ディジタル継電装置 | |
| JPH0522872B2 (ja) | ||
| JP3532342B2 (ja) | ディジタル形電圧平衡継電器 | |
| JPS61221676A (ja) | 電気諸量検出処理装置 | |
| JPH08126187A (ja) | ディジタル形保護継電器の保護方法 | |
| JP2659463B2 (ja) | 時間軸補正装置の時間軸誤差検出回路 | |
| JP2614285B2 (ja) | 零相出力波形検出装置の残留出力波形除去方法 | |
| JPS59224573A (ja) | 瞬時有効電力計測装置 | |
| JPH07288986A (ja) | 電力変換器の異常検出回路 | |
| JP3196441B2 (ja) | ディジタル型保護継電装置 | |
| JPH03156381A (ja) | 交流量サンプル値のエラー検出方式 | |
| JPH0668515B2 (ja) | 直流電圧検出回路 |