JPH08980B2 - プラズマｃｖｄ法及び装置 - Google Patents
プラズマｃｖｄ法及び装置Info
- Publication number
- JPH08980B2 JPH08980B2 JP3323389A JP32338991A JPH08980B2 JP H08980 B2 JPH08980 B2 JP H08980B2 JP 3323389 A JP3323389 A JP 3323389A JP 32338991 A JP32338991 A JP 32338991A JP H08980 B2 JPH08980 B2 JP H08980B2
- Authority
- JP
- Japan
- Prior art keywords
- microwave
- application
- plasma
- frequency power
- seconds
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Chemical Vapour Deposition (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、成膜室内のカソード電
極と接地電極間に導入した原料ガスをプラズマ化し、こ
のプラズマに基板を曝して該基板上に薄膜を形成するプ
ラズマＣＶＤ法（プラズマ化学気相成長法）及び装置に
関する。
極と接地電極間に導入した原料ガスをプラズマ化し、こ
のプラズマに基板を曝して該基板上に薄膜を形成するプ
ラズマＣＶＤ法（プラズマ化学気相成長法）及び装置に
関する。
【０００２】
【従来の技術】プラズマＣＶＤ法及び装置はアモルファ
スシリコン（ａ−Ｓｉ）太陽電池、液晶表示装置等の各
種薄膜デバイスの形成に広く使用されている。プラズマ
ＣＶＤ法を実施する装置としては、代表例として図５の
（Ａ）に示す容量結合型プラズマＣＶＤ装置を挙げるこ
とができる。
スシリコン（ａ−Ｓｉ）太陽電池、液晶表示装置等の各
種薄膜デバイスの形成に広く使用されている。プラズマ
ＣＶＤ法を実施する装置としては、代表例として図５の
（Ａ）に示す容量結合型プラズマＣＶＤ装置を挙げるこ
とができる。
【０００３】このプラズマＣＶＤ装置では、成膜室１に
カソード電極２と接地電極３が対向配置され、カソード
電極２にはマッチングボックス４ａを介して高周波電源
（ＲＦ電源 １３．５６ＭＨｚ）４０が接続され、接地
電極３には基板９が配置され、該基板はヒータ５にて成
膜温度に制御される。また、成膜室１には所定真空度を
得るための排気系６、原料ガスを供給する原料ガス供給
装置７が接続されている。
カソード電極２と接地電極３が対向配置され、カソード
電極２にはマッチングボックス４ａを介して高周波電源
（ＲＦ電源 １３．５６ＭＨｚ）４０が接続され、接地
電極３には基板９が配置され、該基板はヒータ５にて成
膜温度に制御される。また、成膜室１には所定真空度を
得るための排気系６、原料ガスを供給する原料ガス供給
装置７が接続されている。
【０００４】この装置によると、接地電極３上の基板９
がヒータ５にて成膜温度に制御され、成膜室１内が排気
系６にて所定の成膜真空度に維持されつつ該成膜室に原
料ガス供給装置７から原料ガスが導入され、カソード電
極２には、図５の（Ｂ）に示すように、電源４０から一
定の出力で継続して高周波電力が印加されて原料ガスが
プラズマ化され、該プラズマに基板９表面が曝されるこ
とで該表面上に所望の薄膜が堆積形成される。
がヒータ５にて成膜温度に制御され、成膜室１内が排気
系６にて所定の成膜真空度に維持されつつ該成膜室に原
料ガス供給装置７から原料ガスが導入され、カソード電
極２には、図５の（Ｂ）に示すように、電源４０から一
定の出力で継続して高周波電力が印加されて原料ガスが
プラズマ化され、該プラズマに基板９表面が曝されるこ
とで該表面上に所望の薄膜が堆積形成される。
【０００５】
【発明が解決しようとする課題】しかしながら、前記従
来方法及び装置によると次のような問題がある。 原料ガスをプラズマ化するに際し、該プラズマの状
態、特に、プラズマ化による各種ラジカル生成を制御で
きず、そのため、成膜に不要なラジカル種の発生を抑え
られず、かかる不要ラジカルに起因すると考えられるダ
スト、パーティクルの発生を抑制できず、それだけ良質
な膜の形成が妨げられる。 高速成膜を実施しようと高周波電源出力を上げる
と、それに伴って不要ラジカル種も増加するので、高速
で良質な膜を形成し難い。 不要ラジカル生成を抑制するため高周波電源出力を
上げ難いので、それだけプラズマ密度が小さくなる一
方、両電極間におけるシース領域の幅が大きくなり、こ
のシース領域で加速された高速イオンが、形成された膜
に衝突し、該膜が傷付きやすい。 一つの試みとして高周波電力を単にオン・オフを繰
り返すパルス状に印加すると、電極の一部から放電が始
まるなどして、プラズマが不安定となる傾向が ある。そ
こで本発明は、成膜室内のカソード電極と接地電極間に
導入した原料ガスをプラズマ化し、このプラズマに基板
を曝して該基板上に薄膜を形成するプラズマＣＶＤ法及
び装置であって、原料ガスをプラズマ化するにあたり、
ラジカル生成を制御して、成膜に必要なラジカルの生成
を妨げない一方、成膜に不要なラジカルの発生を抑制で
き、それによってダスト、パーティクルの発生を抑えつ
つ良質の薄膜を高速で安定して形成できるプラズマＣＶ
Ｄ法及び装置を提供することを課題とする。
来方法及び装置によると次のような問題がある。 原料ガスをプラズマ化するに際し、該プラズマの状
態、特に、プラズマ化による各種ラジカル生成を制御で
きず、そのため、成膜に不要なラジカル種の発生を抑え
られず、かかる不要ラジカルに起因すると考えられるダ
スト、パーティクルの発生を抑制できず、それだけ良質
な膜の形成が妨げられる。 高速成膜を実施しようと高周波電源出力を上げる
と、それに伴って不要ラジカル種も増加するので、高速
で良質な膜を形成し難い。 不要ラジカル生成を抑制するため高周波電源出力を
上げ難いので、それだけプラズマ密度が小さくなる一
方、両電極間におけるシース領域の幅が大きくなり、こ
のシース領域で加速された高速イオンが、形成された膜
に衝突し、該膜が傷付きやすい。 一つの試みとして高周波電力を単にオン・オフを繰
り返すパルス状に印加すると、電極の一部から放電が始
まるなどして、プラズマが不安定となる傾向が ある。そ
こで本発明は、成膜室内のカソード電極と接地電極間に
導入した原料ガスをプラズマ化し、このプラズマに基板
を曝して該基板上に薄膜を形成するプラズマＣＶＤ法及
び装置であって、原料ガスをプラズマ化するにあたり、
ラジカル生成を制御して、成膜に必要なラジカルの生成
を妨げない一方、成膜に不要なラジカルの発生を抑制で
き、それによってダスト、パーティクルの発生を抑えつ
つ良質の薄膜を高速で安定して形成できるプラズマＣＶ
Ｄ法及び装置を提供することを課題とする。
【０００６】
【課題を解決するための手段】本発明者は前記課題を解
決すべく研究を重ねたところ、プラズマ中に存在するラ
ジカルは、良質な膜の形成に寄与するものと、ダスト等
の生成原因となるものとがあること、そして、プラズマ
中に存在する各種ラジカルの生成は、電子エネルギー、
密度に大きく依存するので、この電子エネルギー、密度
を制御することで、成膜に必要な良質ラジカル種を選択
的に増加させ得る一方、ダスト、パーティクルの原因と
なると考えられる不要な悪質ラジカルの発生を抑制する
ことができること、また、良質ラジカルはその発生に要
するエネルギー印加時間が比較的短く、且つ、寿命が長
いのに対し、悪質ラジカルはその発生に要するエネルギ
ー印加時間が長く、且つ、寿命が短い特徴があること、
従って、電子エネルギー、密度の制御を行い、且つ、そ
の制御方式として、原料ガスプラズマ化のためのエネル
ギー導入をオン・オフを繰り返すパルス状にすればよい
こと、しかも、図４の（Ｃ）に示すように、高周波電力
のオン・オフを繰り返すパルス状印加に加え、マイクロ
波のオン・オフを繰り返すパルス状印加を導入すること
により、高周波電力のパルス状印加のみでは得られない
良質ラジカルの高密度化と安定性を実現できることを見
出し、本発明を完成した。
決すべく研究を重ねたところ、プラズマ中に存在するラ
ジカルは、良質な膜の形成に寄与するものと、ダスト等
の生成原因となるものとがあること、そして、プラズマ
中に存在する各種ラジカルの生成は、電子エネルギー、
密度に大きく依存するので、この電子エネルギー、密度
を制御することで、成膜に必要な良質ラジカル種を選択
的に増加させ得る一方、ダスト、パーティクルの原因と
なると考えられる不要な悪質ラジカルの発生を抑制する
ことができること、また、良質ラジカルはその発生に要
するエネルギー印加時間が比較的短く、且つ、寿命が長
いのに対し、悪質ラジカルはその発生に要するエネルギ
ー印加時間が長く、且つ、寿命が短い特徴があること、
従って、電子エネルギー、密度の制御を行い、且つ、そ
の制御方式として、原料ガスプラズマ化のためのエネル
ギー導入をオン・オフを繰り返すパルス状にすればよい
こと、しかも、図４の（Ｃ）に示すように、高周波電力
のオン・オフを繰り返すパルス状印加に加え、マイクロ
波のオン・オフを繰り返すパルス状印加を導入すること
により、高周波電力のパルス状印加のみでは得られない
良質ラジカルの高密度化と安定性を実現できることを見
出し、本発明を完成した。
【０００７】図４は、従来の高周波電力印加の場合（図
Ａ）、高周波電力のオン・オフを繰り返すパルス状印加
の場合（図Ｂ）、高周波電力とマイクロ波の双方をオン
・オフを繰り返すパルス状に印加する場合（図Ｃ）の出
力状態に対する電子エネルギー・密度の相対比、各出力
状態における良質ラジカル密度の悪質ラジカル密度に対
する相対比について例示している。これらの図から分か
るように、高周波電力とマイクロ波の双方のパルス状印
加の場合は、他の場合に比べて、電子エネルギー・密度
の相対比、良質ラジカル密度の相対比が大きく増加して
いる。
Ａ）、高周波電力のオン・オフを繰り返すパルス状印加
の場合（図Ｂ）、高周波電力とマイクロ波の双方をオン
・オフを繰り返すパルス状に印加する場合（図Ｃ）の出
力状態に対する電子エネルギー・密度の相対比、各出力
状態における良質ラジカル密度の悪質ラジカル密度に対
する相対比について例示している。これらの図から分か
るように、高周波電力とマイクロ波の双方のパルス状印
加の場合は、他の場合に比べて、電子エネルギー・密度
の相対比、良質ラジカル密度の相対比が大きく増加して
いる。
【０００８】すなわち、本発明は、成膜室内のカソード
電極と接地電極間に導入した原料ガスをプラズマ化し、
このプラズマに基板を曝して該基板上に薄膜を形成する
プラズマＣＶＤ法において、前記原料ガスのプラズマ化
を、前記カソード電極への高周波電力のオン・オフを繰
り返すパルス状印加と、前記成膜室へのマイクロ波のオ
ン・オフを繰り返すパルス状印加とで行い、且つ、該マ
イクロ波の印加を該高周波電力印加に同期させて行うこ
とを特徴とするプラズマＣＶＤ法、及び成膜室内のカソ
ード電極と接地電極間に導入した原料ガスをプラズマ化
し、このプラズマに基板を曝して該基板上に薄膜を形成
するプラズマＣＶＤ装置において、前記原料ガスのプラ
ズマ化のために、前記カソード電極へ高周波電力をオン
・オフを繰り返してパルス状に印加する手段と、前記成
膜室にマイクロ波をオン・オフを繰り返してパルス状に
印加する手段と、前記マイクロ波の印加を前記高周波電
力の印加に同期させる手段とを備えたことを特徴とする
プラズマＣＶＤ装置を提供するものである。
電極と接地電極間に導入した原料ガスをプラズマ化し、
このプラズマに基板を曝して該基板上に薄膜を形成する
プラズマＣＶＤ法において、前記原料ガスのプラズマ化
を、前記カソード電極への高周波電力のオン・オフを繰
り返すパルス状印加と、前記成膜室へのマイクロ波のオ
ン・オフを繰り返すパルス状印加とで行い、且つ、該マ
イクロ波の印加を該高周波電力印加に同期させて行うこ
とを特徴とするプラズマＣＶＤ法、及び成膜室内のカソ
ード電極と接地電極間に導入した原料ガスをプラズマ化
し、このプラズマに基板を曝して該基板上に薄膜を形成
するプラズマＣＶＤ装置において、前記原料ガスのプラ
ズマ化のために、前記カソード電極へ高周波電力をオン
・オフを繰り返してパルス状に印加する手段と、前記成
膜室にマイクロ波をオン・オフを繰り返してパルス状に
印加する手段と、前記マイクロ波の印加を前記高周波電
力の印加に同期させる手段とを備えたことを特徴とする
プラズマＣＶＤ装置を提供するものである。
【０００９】本発明に係るこのプラズマＣＶＤ法及び装
置においては、例えば、高周波電力の各オン時間（高周
波パルス幅）ｔ１を１×１０ -3 秒≦ｔ１≦１０×１０ -3
秒、 高周波電力の各オフ時間ｔ２を１×１０ -3 秒≦ｔ2
≦１０×１０ -3 秒、マイクロ波の各オン時間（マイクロ
波オンパルス幅）ｔ３を２×１０ -3 秒≦ｔ３≦１５×１
０ -3 秒、マイクロ波の各オフ時間ｔ４を１×１０ -3 秒≦
ｔ４≦１０×１０ -3 秒程度にすることが考えられる。
置においては、例えば、高周波電力の各オン時間（高周
波パルス幅）ｔ１を１×１０ -3 秒≦ｔ１≦１０×１０ -3
秒、 高周波電力の各オフ時間ｔ２を１×１０ -3 秒≦ｔ2
≦１０×１０ -3 秒、マイクロ波の各オン時間（マイクロ
波オンパルス幅）ｔ３を２×１０ -3 秒≦ｔ３≦１５×１
０ -3 秒、マイクロ波の各オフ時間ｔ４を１×１０ -3 秒≦
ｔ４≦１０×１０ -3 秒程度にすることが考えられる。
【００１０】また、前記マイクロ波と高周波電力の印加
開始のタイミングにおいて、前記マイクロ波を前記高周
波電力より先行させて印加してもよく、その場合は、該
高周波電力の印加開始遅延時間ｔ５を１×１０ -3 秒以
上、５×１０ -3 秒以下とすることが考えられる。高周波
電力出力は電極面積を考慮して最適出力とし、マイクロ
波出力は５０〜５００Ｗ程度とすることが考えられる。
開始のタイミングにおいて、前記マイクロ波を前記高周
波電力より先行させて印加してもよく、その場合は、該
高周波電力の印加開始遅延時間ｔ５を１×１０ -3 秒以
上、５×１０ -3 秒以下とすることが考えられる。高周波
電力出力は電極面積を考慮して最適出力とし、マイクロ
波出力は５０〜５００Ｗ程度とすることが考えられる。
【００１１】
【作用】本発明方法及び装置によると、カソード電極に
高周波電力がオン・オフを繰り返すパルス状に印加され
るとともに成膜室にマイクロ波がオン・オフを繰り返す
パルス状に印加され、且つ、該マイクロ波の印加が高周
波電力の印加に同期してなされることで、カソード電極
と接地電極間の原料ガスがプラズマ化される。このと
き、図４（Ｃ）に示すように、成膜に寄与する良質ラジ
カルが選択的に発生、増加し、高密度化、安定化する一
方、成膜に不要なラジカルの発生が抑制される状態で原
料ガスがプラズマ化され、このプラズマに基板が曝され
ることで、該基板上に良質の薄膜が速やかに安定的に形
成される。 また、マイクロ波と高周波電力の印加開始の
タイミングに関して、マイクロ波を高周波電力より僅か
に先行させて印加開始するときは、安定した所望のプラ
ズマ状態が速やかに得られ、よりラジカル制御が容易と
なり、良質の膜を形成できる。
高周波電力がオン・オフを繰り返すパルス状に印加され
るとともに成膜室にマイクロ波がオン・オフを繰り返す
パルス状に印加され、且つ、該マイクロ波の印加が高周
波電力の印加に同期してなされることで、カソード電極
と接地電極間の原料ガスがプラズマ化される。このと
き、図４（Ｃ）に示すように、成膜に寄与する良質ラジ
カルが選択的に発生、増加し、高密度化、安定化する一
方、成膜に不要なラジカルの発生が抑制される状態で原
料ガスがプラズマ化され、このプラズマに基板が曝され
ることで、該基板上に良質の薄膜が速やかに安定的に形
成される。 また、マイクロ波と高周波電力の印加開始の
タイミングに関して、マイクロ波を高周波電力より僅か
に先行させて印加開始するときは、安定した所望のプラ
ズマ状態が速やかに得られ、よりラジカル制御が容易と
なり、良質の膜を形成できる。
【００１２】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１、図２及び図３は、本発明方法を実施するプ
ラズマＣＶＤ装置の第１、第２及び第３の各例の概略構
成を示す図である。いずれの装置も、図５に示す従来装
置と比べ、カソード電極２への電力印加手段が異なって
いるとともに、成膜室１に対するマイクロ波印加導入手
段が新たに加わっているが、その他の部分は該従来装置
と実質上同一構成である。従来装置における部品と同じ
ものについては同一の参照符号を付してある。
する。図１、図２及び図３は、本発明方法を実施するプ
ラズマＣＶＤ装置の第１、第２及び第３の各例の概略構
成を示す図である。いずれの装置も、図５に示す従来装
置と比べ、カソード電極２への電力印加手段が異なって
いるとともに、成膜室１に対するマイクロ波印加導入手
段が新たに加わっているが、その他の部分は該従来装置
と実質上同一構成である。従来装置における部品と同じ
ものについては同一の参照符号を付してある。
【００１３】図１のプラズマＣＶＤ装置は、カソード電
極２に高周波電力をオン・オフの繰り返しによるパルス
状に印加する高周波パルス発生部４、及び成膜室１にマ
イクロ波をオン・オフの繰り返しによるパルス状に印加
導入するためのマイクロ波パルス発生部８を備えてい
る。高周波パルス発生部４は、高周波のオン・オフを繰
り返すパルス信号を発生させる高周波パルス信号発生器
４１と、該発生器からのパルス信号を高出力にするパワ
ーアンプ４２と、高周波用マッチングボックス４３とを
含んでいる。
極２に高周波電力をオン・オフの繰り返しによるパルス
状に印加する高周波パルス発生部４、及び成膜室１にマ
イクロ波をオン・オフの繰り返しによるパルス状に印加
導入するためのマイクロ波パルス発生部８を備えてい
る。高周波パルス発生部４は、高周波のオン・オフを繰
り返すパルス信号を発生させる高周波パルス信号発生器
４１と、該発生器からのパルス信号を高出力にするパワ
ーアンプ４２と、高周波用マッチングボックス４３とを
含んでいる。
【００１４】マイクロ波パルス発生部８はマイクロ波用
のパルス信号を発生させるマイクロ波パルス信号発生器
８１と、マイクロ波発信源８２と、マイクロ波の発生源
方向への反作用を防止するアイソレータ８３と、マッチ
ング調整する整合器８４と、マイクロ波を成膜室１へ導
く導波管８５とを含んでいる。導波管８５にはセラミッ
クス部材８５１を設けてある。
のパルス信号を発生させるマイクロ波パルス信号発生器
８１と、マイクロ波発信源８２と、マイクロ波の発生源
方向への反作用を防止するアイソレータ８３と、マッチ
ング調整する整合器８４と、マイクロ波を成膜室１へ導
く導波管８５とを含んでいる。導波管８５にはセラミッ
クス部材８５１を設けてある。
【００１５】高周波パルス信号発生器４１とマイクロ波
パルス信号発生器８１との間には、高周波パルスとマイ
クロ波パルスを同期させるための位相同期回路８０を設
けてある。図２のプラズマＣＶＤ装置は、マイクロ波を
成膜室１に導入する方式として多ピン同軸アンテナタイ
プを採用した以外は、図１の装置と同一の構成である。
すなわち、この装置では、マイクロ波を、図１の装置に
おける導波管８５により導き、数本の同軸ケーブル８６
で分岐し、各ケーブルから成膜室内の数箇所に設けたア
ンテナ８７を介して導入するようにしたものであり、そ
の他の構成は図１の装置と同一である。なお、ケーブル
８６及びアンテナ８７は電極と平行に配列されているの
で、図２にはそれぞれ一つずつしか示されていない。
パルス信号発生器８１との間には、高周波パルスとマイ
クロ波パルスを同期させるための位相同期回路８０を設
けてある。図２のプラズマＣＶＤ装置は、マイクロ波を
成膜室１に導入する方式として多ピン同軸アンテナタイ
プを採用した以外は、図１の装置と同一の構成である。
すなわち、この装置では、マイクロ波を、図１の装置に
おける導波管８５により導き、数本の同軸ケーブル８６
で分岐し、各ケーブルから成膜室内の数箇所に設けたア
ンテナ８７を介して導入するようにしたものであり、そ
の他の構成は図１の装置と同一である。なお、ケーブル
８６及びアンテナ８７は電極と平行に配列されているの
で、図２にはそれぞれ一つずつしか示されていない。
【００１６】図３のプラズマＣＶＤ装置は、マイクロ波
を成膜室１に導入する方式としてプラズマ発生管タイプ
を採用した以外は、図１の装置と同一の構成である。す
なわち、この装置では、導波管８５から導かれたマイク
ロ波により、石英製反応管８８において原料ガスをマイ
クロ波反射板８８１にて調整して高密度にプラズマ化
し、成膜室１内へ導入する。なお、この反応管は複数本
設けてもよい。原料ガスは、ガス供給装置７から弁８９
を介して供給する。
を成膜室１に導入する方式としてプラズマ発生管タイプ
を採用した以外は、図１の装置と同一の構成である。す
なわち、この装置では、導波管８５から導かれたマイク
ロ波により、石英製反応管８８において原料ガスをマイ
クロ波反射板８８１にて調整して高密度にプラズマ化
し、成膜室１内へ導入する。なお、この反応管は複数本
設けてもよい。原料ガスは、ガス供給装置７から弁８９
を介して供給する。
【００１７】前記各装置によると、本発明方法は次のよ
うに実施される。前記いずれの装置においても、成膜室
１へのマイクロ波パルスの導入と、カソード電極２への
高周波パルスの印加の双方を両パルスを同期させて同時
に行うようにし、且つ、マイクロ波と高周波のパルスの
当初の印加開始のタイミングについてはマイクロ波を高
周波より先行させて行う。
うに実施される。前記いずれの装置においても、成膜室
１へのマイクロ波パルスの導入と、カソード電極２への
高周波パルスの印加の双方を両パルスを同期させて同時
に行うようにし、且つ、マイクロ波と高周波のパルスの
当初の印加開始のタイミングについてはマイクロ波を高
周波より先行させて行う。
【００１８】高周波オン時間（高周波パルス幅）ｔ１は
１×１０ -3 秒≦ｔ１≦１０×１０ -3 秒、高周波オフ時間
ｔ２は１×１０ -3 秒≦ｔ2 ≦１０×１０ -3 秒、マイクロ
波オン時間（マイクロ波パルス幅）ｔ３は２×１０ -3 秒
≦ｔ３≦１５×１０ -3 秒、マイクロ波オフ時間ｔ４は１
×１０ -3 秒≦ｔ４≦１０×１０ -3 秒とする。また、マイ
クロ波に対する高周波の印加遅延時間ｔ５を１×１０ -3
秒以上５×１０ -3 秒以下とする。
１×１０ -3 秒≦ｔ１≦１０×１０ -3 秒、高周波オフ時間
ｔ２は１×１０ -3 秒≦ｔ2 ≦１０×１０ -3 秒、マイクロ
波オン時間（マイクロ波パルス幅）ｔ３は２×１０ -3 秒
≦ｔ３≦１５×１０ -3 秒、マイクロ波オフ時間ｔ４は１
×１０ -3 秒≦ｔ４≦１０×１０ -3 秒とする。また、マイ
クロ波に対する高周波の印加遅延時間ｔ５を１×１０ -3
秒以上５×１０ -3 秒以下とする。
【００１９】高周波出力は電極面積を考慮して最適出力
とし、マイクロ波出力は５０〜５００Ｗ程度とする。か
くして、カソード電極２に高周波電力をオン・オフの繰
り返しによるパルス状に印加するとともに成膜室１にマ
イクロ波をオン・オフの繰り返しによるパルス状に、且
つ、印加開始時を除き高周波電力の印加に同期させて印
加することで、カソード電極２と接地電極３間の原料ガ
スを、所定成膜真空度の下でプラズマ化し、このプラズ
マに接地電極３上の温度制御された基板９を曝すこと
で、該基板９上に所望の薄膜を形成する。
とし、マイクロ波出力は５０〜５００Ｗ程度とする。か
くして、カソード電極２に高周波電力をオン・オフの繰
り返しによるパルス状に印加するとともに成膜室１にマ
イクロ波をオン・オフの繰り返しによるパルス状に、且
つ、印加開始時を除き高周波電力の印加に同期させて印
加することで、カソード電極２と接地電極３間の原料ガ
スを、所定成膜真空度の下でプラズマ化し、このプラズ
マに接地電極３上の温度制御された基板９を曝すこと
で、該基板９上に所望の薄膜を形成する。
【００２０】この成膜では、不必要且つ時間的密度上昇
の遅いラジカルを除去するため、例えば２×１０ -3 〜１
０×１０ -3 秒程度のプラズマ発生維持のあと、１×１０
-3 〜１０×１０ -3 秒程度のオフ時間を設けるようなパル
ス運転が行われるので、この時間では良質成膜に必要な
ラジカルは、寿命が長く、殆ど減少せず、選択的に増加
し、成膜速度の低下は起こらず、一方、成膜に不要なラ
ジカル種の発生が抑制される。以上説明した実施例によ
ると、次の利点がある。・プラズマ中の電子エネルギ
ー、密度の制御が可能となり、最適パラメータを選択す
ることで、成膜に必要なラジカルを選択的に増加させる
ことができ、良質な膜を形成することができる。・良質
ラジカルの形成密度が高く、それだけ良質な膜の高速成
膜が可能となる。・高密度プラズマの発生により基板上
方に形成されるシース幅が小さくなり、このシース領域
で加速されるイオンのエネルギーが小さくなるため、イ
オンによる膜の損傷を防ぐことができる。・高周波電力
のパルス状印加のみでは、電極の一部からの放電が始ま
る等のため、安定なプラズマ発生が期待できないが、高
周波電力のパルス状印加に１×１０ -3 〜５×１０ -3 秒先
行したマイクロ波パルスを導入することで、安定した所
望のプラズマ状態が瞬時に得られ、よりラジカル制御が
容易となる。・ダスト、パーティクルの発生が抑制さ
れ、膜欠落の発生が低減され、また、装置のメインテナ
ンス性も向上する。・プラズマの発生度が高いため、よ
り低温での成膜が可能となる。
の遅いラジカルを除去するため、例えば２×１０ -3 〜１
０×１０ -3 秒程度のプラズマ発生維持のあと、１×１０
-3 〜１０×１０ -3 秒程度のオフ時間を設けるようなパル
ス運転が行われるので、この時間では良質成膜に必要な
ラジカルは、寿命が長く、殆ど減少せず、選択的に増加
し、成膜速度の低下は起こらず、一方、成膜に不要なラ
ジカル種の発生が抑制される。以上説明した実施例によ
ると、次の利点がある。・プラズマ中の電子エネルギ
ー、密度の制御が可能となり、最適パラメータを選択す
ることで、成膜に必要なラジカルを選択的に増加させる
ことができ、良質な膜を形成することができる。・良質
ラジカルの形成密度が高く、それだけ良質な膜の高速成
膜が可能となる。・高密度プラズマの発生により基板上
方に形成されるシース幅が小さくなり、このシース領域
で加速されるイオンのエネルギーが小さくなるため、イ
オンによる膜の損傷を防ぐことができる。・高周波電力
のパルス状印加のみでは、電極の一部からの放電が始ま
る等のため、安定なプラズマ発生が期待できないが、高
周波電力のパルス状印加に１×１０ -3 〜５×１０ -3 秒先
行したマイクロ波パルスを導入することで、安定した所
望のプラズマ状態が瞬時に得られ、よりラジカル制御が
容易となる。・ダスト、パーティクルの発生が抑制さ
れ、膜欠落の発生が低減され、また、装置のメインテナ
ンス性も向上する。・プラズマの発生度が高いため、よ
り低温での成膜が可能となる。
【００２１】次に図１に示す装置を用いてガラス基板上
にアモルファスシリコン（ａ−Ｓｉ）膜を形成した具体
例、及び同装置を用いてガラス基板上に窒化シリコン
（ＳｉＮｘ）膜を形成した具体例について説明する。 基板サイズ ：１００ｍｍ角 カソードサイズ ：３００ｍｍ角 基板−カソード間距離 ：５０ｍｍ 高周波電力周波数 ：１３．５６ＭＨｚ マイクロ波周波数 ：２．４５ＧＨｚ 高周波オン時間ｔ１ ：３×１０ -3 秒 高周波オフ時間ｔ２ ：５×１０ -3 秒 マイクロ波オン時間ｔ３：５×１０ -3 秒 マイクロ波オフ時間ｔ４：３×１０ -3 秒 高周波印加遅延時間ｔ５：１×１０ -3 秒 ａ）ａ−Ｓｉ成膜 ＳｉＨ4 流量 ：５０ｓｃｃｍ Ｈ2 流量 ：２５０ｓｃｃｍ 成膜ガス圧 ：１×１０-1Ｔｏｒｒ 基板温度 ：２５０℃ 高周波電力 ：２００Ｗ マイクロ波出力 ：１５０Ｗ 〔結果〕 成膜速度 ：２５ｎｍ／ｍｉｎ パーティクル密度：３０個／１００ｍｍ角（粒径０．３
μｍ以上） 光学的バンドギャップ：１．８〜１．９ｅＶ ｂ）ＳｉＮｘ成膜 ＳｉＨ4 流量 ：５０ｓｃｃｍ ＮＨ3 流量 ：１５０ｓｃｃｍ 成膜ガス圧 ：１×１０-1Ｔｏｒｒ 基板温度 ：３５０℃ 高周波出力 ：５００Ｗ マイクロ波出力 ：１５０Ｗ 〔結果〕 成膜速度 ：５０ｎｍ／ｍｉｎ パーティクル密度：３０個／１００ｍｍ角（粒径０．３
μｍ以上） 光学的バンドギャップ：４．８〜５．０ｅＶ 以上のように、両者とも良好な結果が得られた。
にアモルファスシリコン（ａ−Ｓｉ）膜を形成した具体
例、及び同装置を用いてガラス基板上に窒化シリコン
（ＳｉＮｘ）膜を形成した具体例について説明する。 基板サイズ ：１００ｍｍ角 カソードサイズ ：３００ｍｍ角 基板−カソード間距離 ：５０ｍｍ 高周波電力周波数 ：１３．５６ＭＨｚ マイクロ波周波数 ：２．４５ＧＨｚ 高周波オン時間ｔ１ ：３×１０ -3 秒 高周波オフ時間ｔ２ ：５×１０ -3 秒 マイクロ波オン時間ｔ３：５×１０ -3 秒 マイクロ波オフ時間ｔ４：３×１０ -3 秒 高周波印加遅延時間ｔ５：１×１０ -3 秒 ａ）ａ−Ｓｉ成膜 ＳｉＨ4 流量 ：５０ｓｃｃｍ Ｈ2 流量 ：２５０ｓｃｃｍ 成膜ガス圧 ：１×１０-1Ｔｏｒｒ 基板温度 ：２５０℃ 高周波電力 ：２００Ｗ マイクロ波出力 ：１５０Ｗ 〔結果〕 成膜速度 ：２５ｎｍ／ｍｉｎ パーティクル密度：３０個／１００ｍｍ角（粒径０．３
μｍ以上） 光学的バンドギャップ：１．８〜１．９ｅＶ ｂ）ＳｉＮｘ成膜 ＳｉＨ4 流量 ：５０ｓｃｃｍ ＮＨ3 流量 ：１５０ｓｃｃｍ 成膜ガス圧 ：１×１０-1Ｔｏｒｒ 基板温度 ：３５０℃ 高周波出力 ：５００Ｗ マイクロ波出力 ：１５０Ｗ 〔結果〕 成膜速度 ：５０ｎｍ／ｍｉｎ パーティクル密度：３０個／１００ｍｍ角（粒径０．３
μｍ以上） 光学的バンドギャップ：４．８〜５．０ｅＶ 以上のように、両者とも良好な結果が得られた。
【００２２】
【発明の効果】本発明によると、成膜室内のカソード電
極と接地電極間に導入した原料ガスをプラズマ化し、こ
のプラズマに基板を曝して該基板上に薄膜を形成するプ
ラズマＣＶＤ法及び装置であって、原料ガスのプラズマ
化を、カソード電極への高周波電力のオン・オフの繰り
返しによるパルス状印加とともに成膜室へのマイクロ波
のオン・オフの繰り返しによるパルス状印加により行
い、且つ、マイクロ波の印加を高周波電力の印加に同期
させて行うことで、ラジカル生成を制御して、成膜に必
要なラジカルを選択的に発生、増加させ得る一方、成膜
に不要なラジカルの発生を抑制でき、それによってダス
ト、パーティクルの発生を抑えつつ良質の薄膜を高速で
安定的に形成できるプラズマＣＶＤ法及び装置を提供す
ることができる。
極と接地電極間に導入した原料ガスをプラズマ化し、こ
のプラズマに基板を曝して該基板上に薄膜を形成するプ
ラズマＣＶＤ法及び装置であって、原料ガスのプラズマ
化を、カソード電極への高周波電力のオン・オフの繰り
返しによるパルス状印加とともに成膜室へのマイクロ波
のオン・オフの繰り返しによるパルス状印加により行
い、且つ、マイクロ波の印加を高周波電力の印加に同期
させて行うことで、ラジカル生成を制御して、成膜に必
要なラジカルを選択的に発生、増加させ得る一方、成膜
に不要なラジカルの発生を抑制でき、それによってダス
ト、パーティクルの発生を抑えつつ良質の薄膜を高速で
安定的に形成できるプラズマＣＶＤ法及び装置を提供す
ることができる。
【００２３】また、マイクロ波と高周波電力の印加開始
のタイミングに関して、マイクロ波印加を高周波電力印
加より先行させるときは、より確実に安定したプラズマ
が得られ、それだけ、良質の膜を形成できる。
のタイミングに関して、マイクロ波印加を高周波電力印
加より先行させるときは、より確実に安定したプラズマ
が得られ、それだけ、良質の膜を形成できる。
【図１】本発明方法を実施する装置例の概略構成図であ
る。
る。
【図２】本発明方法を実施する他の装置例の概略構成図
である。
である。
【図３】本発明方法を実施するさらに他の装置例の概略
構成図である。
構成図である。
【図４】電子エネルギー・密度相対比、良質ラジカル密
度相対比及びプラズマ化エネルギー印加の関係を示すグ
ラフである。
度相対比及びプラズマ化エネルギー印加の関係を示すグ
ラフである。
【図５】従来のプラズマＣＶＤ装置の概略構成を示す図
である。
である。
１ 成膜室 ２ カソード電極 ３ 接地電極 ４ 高周波パルス発生部 ４１ 高周波パルス信号発生器 ４２ パワーアンプ ４３ 高周波用マッチングボックス ５ ヒータ ６ 排気系 ７ 原料ガス供給装置 ８ マイクロ波パルス発生部 ８１ マイクロ波パルス信号発生器 ８２ マイクロ波発信源 ８３ アイソレータ ８４ 整合器 ８５ 導波管 ８５１ セラミックス部材 ８０ 位相同期回路 ８６ 同軸ケーブル ８７ アンテナ ８８ 石英製反応管 ８８１ マイクロ波反射板 ８９ 弁 ９ 基板
Claims (4)
- 【請求項１】 成膜室内のカソード電極と接地電極間に
導入した原料ガスをプラズマ化し、このプラズマに基板
を曝して該基板上に薄膜を形成するプラズマＣＶＤ法に
おいて、前記原料ガスのプラズマ化を、前記カソード電
極への高周波電力のオン・オフを繰り返すパルス状印加
と、前記成膜室へのマイクロ波のオン・オフを繰り返す
パルス状印加とで行い、且つ、該マイクロ波の印加を該
高周波電力印加に同期させて行うことを特徴とするプラ
ズマＣＶＤ法。 - 【請求項２】 高周波電力の各印加オン時間ｔ１を１×
１０ -3 秒≦ｔ１≦１０×１０ -3 秒、高周波電力の各印加
オフ時間ｔ２を１×１０ -3 秒≦ｔ2 ≦１０×１０ -3 秒、
マイクロ波の各印加オン時間ｔ３を２×１０ -3 秒≦ｔ３
≦１５×１０ -3 秒、マイクロ波の各印加オフ時間ｔ４を
１×１０ -3 秒≦ｔ４≦１０×１０ -3 秒とする請求項１記
載のプラズマＣＶＤ法。 - 【請求項３】 前記マイクロ波と高周波電力の印加開始
のタイミングにおいて、前記マイクロ波を前記高周波電
力より先行させて印加開始し、該高周波電力の印加開始
遅延時間を１×１０ -3 秒以上５×１０ -3 秒以下とする請
求項２記載のプラズマＣＶＤ法。 - 【請求項４】 成膜室内のカソード電極と接地電極間に
導入した原料ガスをプラズマ化し、このプラズマに基板
を曝して該基板上に薄膜を形成するプラズマＣＶＤ装置
において、前記原料ガスのプラズマ化のために、前記カ
ソード電極へ高周波電力をオン・オフを繰り返してパル
ス状に印加する手段と、前記成膜室にマイクロ波をオン
・オフを繰り返してパルス状に印加する手段と、前記マ
イクロ波の印加を前記高周波電力の印加に同期させる手
段とを備えたことを特徴とするプラズマＣＶＤ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3323389A JPH08980B2 (ja) | 1991-12-06 | 1991-12-06 | プラズマｃｖｄ法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3323389A JPH08980B2 (ja) | 1991-12-06 | 1991-12-06 | プラズマｃｖｄ法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05156453A JPH05156453A (ja) | 1993-06-22 |
| JPH08980B2 true JPH08980B2 (ja) | 1996-01-10 |
Family
ID=18154195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3323389A Expired - Fee Related JPH08980B2 (ja) | 1991-12-06 | 1991-12-06 | プラズマｃｖｄ法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08980B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0794421A (ja) * | 1993-09-21 | 1995-04-07 | Anelva Corp | アモルファスシリコン薄膜の製造方法 |
| US5618758A (en) * | 1995-02-17 | 1997-04-08 | Sharp Kabushiki Kaisha | Method for forming a thin semiconductor film and a plasma CVD apparatus to be used in the method |
| JP3042450B2 (ja) * | 1997-06-24 | 2000-05-15 | 日本電気株式会社 | プラズマ処理方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62188783A (ja) * | 1986-02-14 | 1987-08-18 | Sanyo Electric Co Ltd | 静電潜像担持体の製造方法 |
-
1991
- 1991-12-06 JP JP3323389A patent/JPH08980B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05156453A (ja) | 1993-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0395415B1 (en) | Apparatus for and method of processing a semiconductor device using microwave-generated plasma | |
| EP0140294B1 (en) | Plasma processing method and apparatus for carrying out the same | |
| GB2212974A (en) | Plasma processing apparatus | |
| EP1323180A2 (en) | System, apparatus, and method for processing wafer using single frequency rf power in plasma processing chamber | |
| KR20020021337A (ko) | 플라즈마처리 방법 및 장치 | |
| JP2646941B2 (ja) | 薄膜形成方法 | |
| US5366586A (en) | Plasma formation using electron cyclotron resonance and method for processing substrate by using the same | |
| JPH08977B2 (ja) | プラズマｃｖｄ法及び装置 | |
| JPH08980B2 (ja) | プラズマｃｖｄ法及び装置 | |
| JP2001122691A (ja) | 基板の析出表面上に反応ガスからの原子又は分子をエピタキシャルに析出させる方法及び装置 | |
| KR930001857B1 (ko) | 플라즈마 처리장치 및 플라즈마 처리방법 | |
| JP3637291B2 (ja) | プラズマ化学蒸着装置における高周波プラズマの大面積均一化方法及び装置 | |
| JPH0747823B2 (ja) | プラズマｃｖｄ法及び装置 | |
| JP4133490B2 (ja) | 成膜方法 | |
| JPH09125243A (ja) | 薄膜形成装置 | |
| JPS62254419A (ja) | プラズマ付着装置 | |
| JPH0420985B2 (ja) | ||
| JP3019563B2 (ja) | プラズマｃｖｄ法及び装置 | |
| JP3615919B2 (ja) | プラズマｃｖｄ装置 | |
| JPH01104777A (ja) | 堆積膜の形成方法 | |
| JPH09312271A (ja) | プラズマ装置、薄膜形成方法及びエッチング方法 | |
| KR20000044561A (ko) | 식각 속도가 개선된 펄스형 플라즈마 식각방법 | |
| JP2974512B2 (ja) | エッチング方法及び装置 | |
| JP2748781B2 (ja) | シリコン膜の形成方法 | |
| Ueda et al. | Deposition of a-Si: H films by ECR plasma CVD using large diameter multi-slot antennae |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960625 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080110 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |