JPH0897805A - 多重トーン伝送中に起きるデータ伝送エラーを検出し訂正する方法と、装置とシステム - Google Patents
多重トーン伝送中に起きるデータ伝送エラーを検出し訂正する方法と、装置とシステムInfo
- Publication number
- JPH0897805A JPH0897805A JP7264672A JP26467295A JPH0897805A JP H0897805 A JPH0897805 A JP H0897805A JP 7264672 A JP7264672 A JP 7264672A JP 26467295 A JP26467295 A JP 26467295A JP H0897805 A JPH0897805 A JP H0897805A
- Authority
- JP
- Japan
- Prior art keywords
- error
- transmission
- block
- frequency
- fec
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/1607—Details of the supervisory signal
- H04L1/1671—Details of the supervisory signal the supervisory signal being transmitted together with control information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0065—Serial concatenated codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
- H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1867—Arrangements specially adapted for the transmitter end
- H04L1/1893—Physical mapping arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2602—Signal structure
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】
【課題】 多重トーン伝送中に起きるデータ伝送エラー
を検出し、伝送ブロックの周波数に対し適応的な巡回冗
長検査（ＣＲＣ）技術を提供する。 【解決手段】 マルチパス・フェーディング・エラーの
ある多重トーン伝送システムにおいて情報ビットが正確
に伝送されるレートを最大にするために、選ばれた数の
適応的に再送されるパリティ・ビットを使用して、伝送
ブロックの各ワードに周波数に関するＣＲＣを適応的に
実行する。配置された情報ビットを包含する多重トーン
伝送ブロックのワードへの時間と周波数に関するＣＲＣ
の実行によって検出される多数のマルチパス伝送エラー
を、再送されたパリティ検査ビットを使用して伝送ブロ
ックのサブブロックへ時間に関するＣＲＣを適応的に処
理し、その結果ＣＲＣの前進エラー訂正（ＦＥＣ）によ
って訂正可能である。伝送エラーを受けているとして検
出された周波数チャネルについて、減少された数の伝送
エラーを受けるものと思われる周波数チャネルでのデー
タ・ビットの伝送レートを最大にするために連続的な履
歴レコードが維持される。
を検出し、伝送ブロックの周波数に対し適応的な巡回冗
長検査（ＣＲＣ）技術を提供する。 【解決手段】 マルチパス・フェーディング・エラーの
ある多重トーン伝送システムにおいて情報ビットが正確
に伝送されるレートを最大にするために、選ばれた数の
適応的に再送されるパリティ・ビットを使用して、伝送
ブロックの各ワードに周波数に関するＣＲＣを適応的に
実行する。配置された情報ビットを包含する多重トーン
伝送ブロックのワードへの時間と周波数に関するＣＲＣ
の実行によって検出される多数のマルチパス伝送エラー
を、再送されたパリティ検査ビットを使用して伝送ブロ
ックのサブブロックへ時間に関するＣＲＣを適応的に処
理し、その結果ＣＲＣの前進エラー訂正（ＦＥＣ）によ
って訂正可能である。伝送エラーを受けているとして検
出された周波数チャネルについて、減少された数の伝送
エラーを受けるものと思われる周波数チャネルでのデー
タ・ビットの伝送レートを最大にするために連続的な履
歴レコードが維持される。
Description
【０００１】
【発明の属する技術分野】この発明は一般的には通信シ
ステムに関する。特に、本発明は、多重トーン伝送中に
起きる可能性があるデータ伝送エラーを検出し、訂正す
るための、伝送ブロックに対する周波数に関する適応的
な巡回冗長検査の実行に関する。
ステムに関する。特に、本発明は、多重トーン伝送中に
起きる可能性があるデータ伝送エラーを検出し、訂正す
るための、伝送ブロックに対する周波数に関する適応的
な巡回冗長検査の実行に関する。
【０００２】
【従来の技術】ディジタル移動体セルラ通信システム、
ディジタル・コードレス電話システム或いはパーソナル
通信システムのような、ディジタル通信システムにおけ
る通信は、被変調周波数搬送波或いは複数の周波数搬送
波上で情報ビット及びパリティ検査ビットを伝送するこ
とによって達成される。多重トーン伝送は、個々に、複
数の周波数で伝送される複数の情報ワード及びパリティ
検査ビットを有する情報ブロックの伝送を関与する一般
的で広く使用されているデータ通信技術である。この伝
送技術は、L.J. Cimini, Jr., "Analysis and Simulati
on of a DigitalMobile Channel Using Orthogonal Fre
quency Division Multiplexing," IEEE Transactions o
n Communications, Vol. COM-33, pp.665-675, July 19
85 に記載されている。
ディジタル・コードレス電話システム或いはパーソナル
通信システムのような、ディジタル通信システムにおけ
る通信は、被変調周波数搬送波或いは複数の周波数搬送
波上で情報ビット及びパリティ検査ビットを伝送するこ
とによって達成される。多重トーン伝送は、個々に、複
数の周波数で伝送される複数の情報ワード及びパリティ
検査ビットを有する情報ブロックの伝送を関与する一般
的で広く使用されているデータ通信技術である。この伝
送技術は、L.J. Cimini, Jr., "Analysis and Simulati
on of a DigitalMobile Channel Using Orthogonal Fre
quency Division Multiplexing," IEEE Transactions o
n Communications, Vol. COM-33, pp.665-675, July 19
85 に記載されている。
【０００３】マルチパス・フェーディングは多重トーン
伝送システムにおける伝送エラーの発生原因である。多
数の無線周波伝送源及び多くの反射障害物を有する稠密
な都市環境では、マルチパス・フェーディングの結果と
して、多数の周波数でかなりな持続期間に渡り伝送エラ
ーが起きる。時間及び周波数に関する巡回冗長検査（cy
clic redundancy checking；ＣＲＣ）が、マルチパス・
フェーディングによって引き起こされる伝送エラーの存
在を検出するために使用されるよく知られた技術であ
る。
伝送システムにおける伝送エラーの発生原因である。多
数の無線周波伝送源及び多くの反射障害物を有する稠密
な都市環境では、マルチパス・フェーディングの結果と
して、多数の周波数でかなりな持続期間に渡り伝送エラ
ーが起きる。時間及び周波数に関する巡回冗長検査（cy
clic redundancy checking；ＣＲＣ）が、マルチパス・
フェーディングによって引き起こされる伝送エラーの存
在を検出するために使用されるよく知られた技術であ
る。
【０００４】これらのマルチパス・フェーディング・エ
ラーを訂正するために効果が有る方法が必要である。よ
く知られている前進エラー訂正（forward error correc
tion；ＦＥＣ）技術は、伝送ブロック中で伝送される数
個のパリティ・ビットに基づいて検出された伝送エラー
の訂正手法を供する。ＦＥＣによって伝送エラーを訂正
するために代表的には伝送ブロック中で伝送される上記
数個のパリティ・ビットは、しかし、マルチパス・フェ
ーディング・エラーを訂正するには不十分である。ＦＥ
Ｃをマルチパス・フェーディング・エラーの全てを訂正
するために適用するには、各伝送ブロックで伝送される
には余りにも多くのパリティ・ビットが必要となろう。
ラーを訂正するために効果が有る方法が必要である。よ
く知られている前進エラー訂正（forward error correc
tion；ＦＥＣ）技術は、伝送ブロック中で伝送される数
個のパリティ・ビットに基づいて検出された伝送エラー
の訂正手法を供する。ＦＥＣによって伝送エラーを訂正
するために代表的には伝送ブロック中で伝送される上記
数個のパリティ・ビットは、しかし、マルチパス・フェ
ーディング・エラーを訂正するには不十分である。ＦＥ
Ｃをマルチパス・フェーディング・エラーの全てを訂正
するために適用するには、各伝送ブロックで伝送される
には余りにも多くのパリティ・ビットが必要となろう。
【０００５】別のよく知られているエラー訂正技術であ
る自動再送要求（automatic repeatrequest；ＡＲＱ）
は、その中で伝送エラーが検出されているワードの全体
の再送に関与する。それに加えて、ＡＲＱは、多重トー
ン伝送システムでのマルチパス・フェーディング・エラ
ーには効率のよい訂正を行うことはできない。ほんの少
数の伝送エラーが上記伝送ブロックの幾つかのワードだ
けに存在する場合でも、多重トーン伝送ブロック中の全
ワードが、時間及び周波数に関するＣＲＣに従って検出
されるマルチパス・フェーディング・エラーを訂正する
ためにＡＲＱに従って再送される必要が有る。ワードの
全ブロックを引き続き再送し、送信器及び受信器がやは
りそれらの再送の間、肯定応答メッセージ及びハンドシ
ェーク・メッセージを交換しあう必要が有り、それによ
って通信システムでの情報ビットの伝送が容認できない
程に遅延される。
る自動再送要求（automatic repeatrequest；ＡＲＱ）
は、その中で伝送エラーが検出されているワードの全体
の再送に関与する。それに加えて、ＡＲＱは、多重トー
ン伝送システムでのマルチパス・フェーディング・エラ
ーには効率のよい訂正を行うことはできない。ほんの少
数の伝送エラーが上記伝送ブロックの幾つかのワードだ
けに存在する場合でも、多重トーン伝送ブロック中の全
ワードが、時間及び周波数に関するＣＲＣに従って検出
されるマルチパス・フェーディング・エラーを訂正する
ためにＡＲＱに従って再送される必要が有る。ワードの
全ブロックを引き続き再送し、送信器及び受信器がやは
りそれらの再送の間、肯定応答メッセージ及びハンドシ
ェーク・メッセージを交換しあう必要が有り、それによ
って通信システムでの情報ビットの伝送が容認できない
程に遅延される。
【０００６】
【発明が解決しようとする課題】本発明は、通信システ
ム、特に、多重トーン伝送中に起きる可能性があるデー
タ伝送エラーを検出し、伝送ブロックに対する周波数に
関する適応的な巡回冗長検査を実行する方法、装置及び
システムを提供することを目的とする。
ム、特に、多重トーン伝送中に起きる可能性があるデー
タ伝送エラーを検出し、伝送ブロックに対する周波数に
関する適応的な巡回冗長検査を実行する方法、装置及び
システムを提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明によれば、マルチ
パス・フェーディング・エラーを受けている多重トーン
伝送システムにおいて情報ビットが正確に伝送されるレ
ートを最大にするために、選ばれた数の適応的に再送さ
れるパリティ・ビットを使用して、伝送ブロックの各ワ
ードに周波数に関するＣＲＣが適応的に実行される。パ
リティ・ビットの適応的な再送によって、伝送ブロック
の検出された伝送エラーをＦＥＣに従って訂正すること
ができる確率が増加し、且つ、情報ビットの全ブロック
を再送する必要性が最小になる。
パス・フェーディング・エラーを受けている多重トーン
伝送システムにおいて情報ビットが正確に伝送されるレ
ートを最大にするために、選ばれた数の適応的に再送さ
れるパリティ・ビットを使用して、伝送ブロックの各ワ
ードに周波数に関するＣＲＣが適応的に実行される。パ
リティ・ビットの適応的な再送によって、伝送ブロック
の検出された伝送エラーをＦＥＣに従って訂正すること
ができる確率が増加し、且つ、情報ビットの全ブロック
を再送する必要性が最小になる。
【０００８】
【作用】一実施例では、送信器が受信器へ同時に複数の
周波数チャネルによって伝送される情報とパリティ検査
ビットの何れかまたは双方から成る複数のワードを有す
る伝送ブロックを供する。受信器中のプロセッサは、伝
送エラーが存在することを検出するために、上記伝送ブ
ロック中の情報ビットから成るワードに時間に関するＣ
ＲＣを実行する。もし何らかの伝送エラーが検出される
と、そのプロセッサは、伝送エラーが起きている周波数
チャネルを検出するために上記伝送ブロックのそれら同
一のワードに周波数に関するＣＲＣを実行する。
周波数チャネルによって伝送される情報とパリティ検査
ビットの何れかまたは双方から成る複数のワードを有す
る伝送ブロックを供する。受信器中のプロセッサは、伝
送エラーが存在することを検出するために、上記伝送ブ
ロック中の情報ビットから成るワードに時間に関するＣ
ＲＣを実行する。もし何らかの伝送エラーが検出される
と、そのプロセッサは、伝送エラーが起きている周波数
チャネルを検出するために上記伝送ブロックのそれら同
一のワードに周波数に関するＣＲＣを実行する。
【０００９】もし、プロセッサで、上記伝送ブロック中
で伝送されたパリティ・ビットの数では、そのプロセッ
サが伝送エラーが検出されているその伝送ブロック中の
ワードをＦＥＣに従って訂正するのに十分なデータを得
ることができないことが判定されると、そのプロセッサ
は、送信器が受信器へ追加のパリティ・ビットを再送す
るように適応的に要求する。そのプロセッサは、それら
追加のパリティ・ビットを使用して、上記伝送ブロック
を有する一組のワードの部分集合に周波数に関するＣＲ
Ｃを実行する。もし可能であれば、上記プロセッサはそ
れら部分集合の個々のワードに、それら部分集合に周波
数に関するＣＲＣを実行して得られたデータに依存し
て、ＦＥＣを実行する。
で伝送されたパリティ・ビットの数では、そのプロセッ
サが伝送エラーが検出されているその伝送ブロック中の
ワードをＦＥＣに従って訂正するのに十分なデータを得
ることができないことが判定されると、そのプロセッサ
は、送信器が受信器へ追加のパリティ・ビットを再送す
るように適応的に要求する。そのプロセッサは、それら
追加のパリティ・ビットを使用して、上記伝送ブロック
を有する一組のワードの部分集合に周波数に関するＣＲ
Ｃを実行する。もし可能であれば、上記プロセッサはそ
れら部分集合の個々のワードに、それら部分集合に周波
数に関するＣＲＣを実行して得られたデータに依存し
て、ＦＥＣを実行する。
【００１０】上記追加のパリティ・ビットの再送は、特
定の伝送ブロックについて所定の反復回数だけ実行され
る。このプロセッサは、その伝送ブロックについて反復
限界に到達したとき、送信器がＦＥＣでは訂正すること
ができない上記特定の伝送ブロックの何れかの部分集合
中の全ワードを伝送するように要求する。
定の伝送ブロックについて所定の反復回数だけ実行され
る。このプロセッサは、その伝送ブロックについて反復
限界に到達したとき、送信器がＦＥＣでは訂正すること
ができない上記特定の伝送ブロックの何れかの部分集合
中の全ワードを伝送するように要求する。
【００１１】上記プロセッサは伝送エラーが起きている
周波数チャネルの連続的な履歴レコードを維持し、且
つ、伝送エラーを受けそうな周波数チャネルでのデータ
・ビットの伝送を防止するために、その情報を表すデー
タを上記送信器へ伝送する。
周波数チャネルの連続的な履歴レコードを維持し、且
つ、伝送エラーを受けそうな周波数チャネルでのデータ
・ビットの伝送を防止するために、その情報を表すデー
タを上記送信器へ伝送する。
【００１２】他の実施例では、時間に関するＣＲＣ及び
ＦＥＣを実行するために伝送ブロック毎に伝送されるパ
リティ・ビットの数が、その通信環境中で或る期間に渡
って起きる切り換えに応じて適応的に切り換えられる。
ＦＥＣを実行するために伝送ブロック毎に伝送されるパ
リティ・ビットの数が、その通信環境中で或る期間に渡
って起きる切り換えに応じて適応的に切り換えられる。
【００１３】更に他の実施例では、プロセッサは、その
プロセッサがその伝送ブロックに周波数に関するＣＲＣ
を適応的に実行することが必要であるかどうかを判定す
る前に、伝送ブロックの各ワードにＦＥＣを実行するよ
うに試みる。
プロセッサがその伝送ブロックに周波数に関するＣＲＣ
を適応的に実行することが必要であるかどうかを判定す
る前に、伝送ブロックの各ワードにＦＥＣを実行するよ
うに試みる。
【００１４】
【発明の実施の形態】図１は、無線通信システム１０を
示している。一例として、無線通信システム１０はコー
ドレス電話機のための電話送信機或いは基地局のような
トランシーバ２０及びコードレス電話機或いは移動体セ
ルラ電話機のようなトランシーバ３０から成る無線通信
システムである。しかし、言う迄もなく、無線通信シス
テム１０はトランシーバ２０とトランシーバ３０及びそ
の逆の間で多重トーン伝送技術或いは多重周波数伝送技
術を使用してデータ情報を伝送する何れか適当なディジ
タル通信システムを具備することができる。トランシー
バ２０及びトランシーバ３０は、例えば同軸ケーブル、
撚り線ペア・ケーブル或いは光接続によって互いに適当
に接続することができる。
示している。一例として、無線通信システム１０はコー
ドレス電話機のための電話送信機或いは基地局のような
トランシーバ２０及びコードレス電話機或いは移動体セ
ルラ電話機のようなトランシーバ３０から成る無線通信
システムである。しかし、言う迄もなく、無線通信シス
テム１０はトランシーバ２０とトランシーバ３０及びそ
の逆の間で多重トーン伝送技術或いは多重周波数伝送技
術を使用してデータ情報を伝送する何れか適当なディジ
タル通信システムを具備することができる。トランシー
バ２０及びトランシーバ３０は、例えば同軸ケーブル、
撚り線ペア・ケーブル或いは光接続によって互いに適当
に接続することができる。
【００１５】トランシーバ２０は、送信器２２、受信器
２４、プロセッサ２６及びメモリ２８を具備する。プロ
セッサ２６は送信器２２、受信器２４及びメモリ２８へ
接続されている。同様に、トランシーバ３０は、送信器
３２、受信器３４、プロセッサ３６及びメモリ３８を具
備する。プロセッサ３６は送信器３２、受信器３４及び
メモリ３８へ接続されている。
２４、プロセッサ２６及びメモリ２８を具備する。プロ
セッサ２６は送信器２２、受信器２４及びメモリ２８へ
接続されている。同様に、トランシーバ３０は、送信器
３２、受信器３４、プロセッサ３６及びメモリ３８を具
備する。プロセッサ３６は送信器３２、受信器３４及び
メモリ３８へ接続されている。
【００１６】送信器２２及び送信器３２は、それぞれが
データ・ビットで変調された複数の周波数搬送波の発生
源である何らかの適当な従来構成要素を具備することが
できる。受信器２４及び受信器３４は、複数の周波数搬
送波上に変調されているデータ・ビットを検出し、受信
する何らかの適当な従来構成要素を具備することができ
る。
データ・ビットで変調された複数の周波数搬送波の発生
源である何らかの適当な従来構成要素を具備することが
できる。受信器２４及び受信器３４は、複数の周波数搬
送波上に変調されているデータ・ビットを検出し、受信
する何らかの適当な従来構成要素を具備することができ
る。
【００１７】プロセッサ２６及びプロセッサ３６は、デ
ィジタル信号プロセッサのような何らかの適当な従来の
マイクロプロセッサを具備することができる。メモリ２
８及びメモリ３８は、ＲＡＭのような何れか適当なメモ
リ装置を具備することができる。
ィジタル信号プロセッサのような何らかの適当な従来の
マイクロプロセッサを具備することができる。メモリ２
８及びメモリ３８は、ＲＡＭのような何れか適当なメモ
リ装置を具備することができる。
【００１８】本発明の説明のために、プロセッサ３６に
よるトランシーバ２０からトランシーバ３０へ伝送され
るデータ・ビットの処理について、以下、詳細に説明す
る。しかし、言う迄もなく、データ・ビットをトランシ
ーバ３０から固定局のトランシーバ２０へ伝送し、受信
器２４により本発明の方法と同様な方法で処理すること
が可能である。
よるトランシーバ２０からトランシーバ３０へ伝送され
るデータ・ビットの処理について、以下、詳細に説明す
る。しかし、言う迄もなく、データ・ビットをトランシ
ーバ３０から固定局のトランシーバ２０へ伝送し、受信
器２４により本発明の方法と同様な方法で処理すること
が可能である。
【００１９】図２は、図１の無線通信システム１０内
で、以下のようにして伝送することができる多重トーン
伝送ブロック５０を示す図である。トランシーバ３０の
受信器３４は多重トーン伝送ブロック５０が伝送された
ことを検出し、多重トーン伝送ブロック５０内に包含さ
れるデータ・ビットをプロセッサ３６へ付与する。プロ
セッサ３６は複数の周波数搬送波で伝送されたそれらデ
ータ・ビットをチャネル・シンボルと呼ばれる複数のシ
ンボルにそれぞれ配置し、それらチャネル・シンボルを
複数のワードの形でメモリ３８に保存する。即ち、上記
ブロック中の各ワードは、複数のチャネル・シンボルか
ら成っている。説明を容易にするため、特定の周波数チ
ャネルで伝送されたデータ・ビットの配置から成るチャ
ネル・シンボルを、その特定の周波数チャネルでのチャ
ネル・シンボルと呼ぶ。各ワードの中のチャネル・シン
ボルの数は、データ・ビットが多重トーン伝送ブロック
について伝送される周波数チャネルの数と同じである。
１ワードのデータ・ビットの伝送中に或る特定の周波数
チャネルにおいて遭遇する伝送エラーを、エラー状態チ
ャネル・シンボル或いは特定の周波数チャネルでのエラ
ー状態チャネル・シンボルと呼ぶ。
で、以下のようにして伝送することができる多重トーン
伝送ブロック５０を示す図である。トランシーバ３０の
受信器３４は多重トーン伝送ブロック５０が伝送された
ことを検出し、多重トーン伝送ブロック５０内に包含さ
れるデータ・ビットをプロセッサ３６へ付与する。プロ
セッサ３６は複数の周波数搬送波で伝送されたそれらデ
ータ・ビットをチャネル・シンボルと呼ばれる複数のシ
ンボルにそれぞれ配置し、それらチャネル・シンボルを
複数のワードの形でメモリ３８に保存する。即ち、上記
ブロック中の各ワードは、複数のチャネル・シンボルか
ら成っている。説明を容易にするため、特定の周波数チ
ャネルで伝送されたデータ・ビットの配置から成るチャ
ネル・シンボルを、その特定の周波数チャネルでのチャ
ネル・シンボルと呼ぶ。各ワードの中のチャネル・シン
ボルの数は、データ・ビットが多重トーン伝送ブロック
について伝送される周波数チャネルの数と同じである。
１ワードのデータ・ビットの伝送中に或る特定の周波数
チャネルにおいて遭遇する伝送エラーを、エラー状態チ
ャネル・シンボル或いは特定の周波数チャネルでのエラ
ー状態チャネル・シンボルと呼ぶ。
【００２０】説明を容易にするため、トランシーバ３０
の各構成要素によるデータ・ビットの受信及び伝送は、
プロセッサ３６によって実行される処理に関連してのみ
記述する。
の各構成要素によるデータ・ビットの受信及び伝送は、
プロセッサ３６によって実行される処理に関連してのみ
記述する。
【００２１】多重トーン伝送ブロック５０は連続的に受
信される複数のワード７０1，７０2，...７０K、即ち、
ワード７０1,2...Kから成り、ここでＫは２５６である
ことが好適である。これらのワード７０1,2...Kは、多
重トーン伝送ブロック５０内の各行として、上から下方
向へ、適切にはそれらがトランシーバ３０に受信される
順序で配列される。これらのワード７０1,2...Kの各々
は、トランシーバ２０がそれらデータ・ビットを伝送す
る複数の周波数チャネル８０1，８０2，...８０N、即
ち、周波数チャネル８０1,2...Nにおいて存在する複数
の値であるＮ個のチャネル・シンボルから成り、ここ
で、Ｎは１６か３２の何れかであることが好適である。
信される複数のワード７０1，７０2，...７０K、即ち、
ワード７０1,2...Kから成り、ここでＫは２５６である
ことが好適である。これらのワード７０1,2...Kは、多
重トーン伝送ブロック５０内の各行として、上から下方
向へ、適切にはそれらがトランシーバ３０に受信される
順序で配列される。これらのワード７０1,2...Kの各々
は、トランシーバ２０がそれらデータ・ビットを伝送す
る複数の周波数チャネル８０1，８０2，...８０N、即
ち、周波数チャネル８０1,2...Nにおいて存在する複数
の値であるＮ個のチャネル・シンボルから成り、ここ
で、Ｎは１６か３２の何れかであることが好適である。
【００２２】本発明により、多重トーン伝送中に起きる
可能性がある伝送エラーを検出し、且つ、訂正するため
に、２種類のパリティ検査ビットが多重トーン伝送ブロ
ック５０の中で使用されている。垂直パリティ検査ビッ
トは、適切には多重トーン伝送ブロック５０中の連続番
号が付されたワード７０K-Q+1，７０K-Q+2，...７０Kを
有する垂直パリティ・ワード中で伝送され、ここで、Ｑ
は４またはである好適である。上記Ｑ個の垂直パリティ
・ワード中のチャネル・シンボルは、垂直パリティ・シ
ンボルとして知られており、配置された垂直パリティ・
ビットから排他的に包含される。多重トーン伝送ブロッ
ク５０の各周波数チャネル中の上記Ｑ個の垂直パリティ
・シンボルはｐ個の垂直パリティ・ビットを有してお
り、ここで、ｐは１６または３２であることが好適であ
る。
可能性がある伝送エラーを検出し、且つ、訂正するため
に、２種類のパリティ検査ビットが多重トーン伝送ブロ
ック５０の中で使用されている。垂直パリティ検査ビッ
トは、適切には多重トーン伝送ブロック５０中の連続番
号が付されたワード７０K-Q+1，７０K-Q+2，...７０Kを
有する垂直パリティ・ワード中で伝送され、ここで、Ｑ
は４またはである好適である。上記Ｑ個の垂直パリティ
・ワード中のチャネル・シンボルは、垂直パリティ・シ
ンボルとして知られており、配置された垂直パリティ・
ビットから排他的に包含される。多重トーン伝送ブロッ
ク５０の各周波数チャネル中の上記Ｑ個の垂直パリティ
・シンボルはｐ個の垂直パリティ・ビットを有してお
り、ここで、ｐは１６または３２であることが好適であ
る。
【００２３】多重トーン伝送ブロック５０のワード７０
1乃至７０K-Qは情報と水平パリティ検査ビットから成
る。それら水平パリティ検査ビットは水平パリティ・シ
ンボルと呼ばれるチャネル・シンボルに配置される。水
平パリティ・シンボルから成る多重トーン伝送ブロック
５０中の周波数チャネルは、連続番号８０N-M+1，８０N
-M+2，...８０Nが付された周波数チャネルであり、ここ
で、Ｍは４または８であることが好適である。周波数チ
ャネル８０N-M+1から始まるこれら周波数チャネルでの
水平パリティ・シンボルは左から右方向へワード７０1
乃至７０K-Q中に連続的に配列されることが適切であ
る。
1乃至７０K-Qは情報と水平パリティ検査ビットから成
る。それら水平パリティ検査ビットは水平パリティ・シ
ンボルと呼ばれるチャネル・シンボルに配置される。水
平パリティ・シンボルから成る多重トーン伝送ブロック
５０中の周波数チャネルは、連続番号８０N-M+1，８０N
-M+2，...８０Nが付された周波数チャネルであり、ここ
で、Ｍは４または８であることが好適である。周波数チ
ャネル８０N-M+1から始まるこれら周波数チャネルでの
水平パリティ・シンボルは左から右方向へワード７０1
乃至７０K-Q中に連続的に配列されることが適切であ
る。
【００２４】ワード７０1乃至７０K-Q中の情報ビットは
情報シンボルと呼ばれるチャネル・シンボルに配置され
る。周波数チャネル８０1乃至８０N-Mでの情報シンボル
は、ワード７０1乃至７０K-Q中の各カラムとして、適切
には周波数チャネル８０1から開始して左から右方向へ
連続的に配列される。なお、或る伝送ブロック中の各ワ
ード及びそれらワード内の各チャネル・シンボルは、本
発明により上記伝送ブロック中にチャネル・シンボルの
処理が可能となる何れか適当な仕方で配列されるように
することが可能であることは言う迄もない。
情報シンボルと呼ばれるチャネル・シンボルに配置され
る。周波数チャネル８０1乃至８０N-Mでの情報シンボル
は、ワード７０1乃至７０K-Q中の各カラムとして、適切
には周波数チャネル８０1から開始して左から右方向へ
連続的に配列される。なお、或る伝送ブロック中の各ワ
ード及びそれらワード内の各チャネル・シンボルは、本
発明により上記伝送ブロック中にチャネル・シンボルの
処理が可能となる何れか適当な仕方で配列されるように
することが可能であることは言う迄もない。
【００２５】適応型自動再送要求／前進エラー訂正（ad
aptive automatic request/forwarderror correction；
ＡＲＱ／ＦＥＣ）技術を図３及び図４に示す適応ＡＲＱ
／ＦＥＣプロセス２００を参照して説明する。一言で言
えば、もし伝送ブロック中で検出された伝送エラーが当
初伝送されたパリティ・ビットを使用するＦＥＣによっ
て訂正することができない場合に、伝送ブロック中の伝
送エラーを訂正するために、適応ＡＲＱ／ＦＥＣプロセ
ス２００が追加のパリティ検査ビットの再送を引き起こ
させる。再送されたパリティ・ビットを使用する、より
多くの数の伝送エラーの訂正によって、当初伝送された
パリティ・ビットのみを使用するＦＥＣによっては検出
された伝送エラーを訂正することは不可能であるので、
多数の情報ビットがＡＲＱによって再送される必要性が
縮小されるかあるいは消去される。
aptive automatic request/forwarderror correction；
ＡＲＱ／ＦＥＣ）技術を図３及び図４に示す適応ＡＲＱ
／ＦＥＣプロセス２００を参照して説明する。一言で言
えば、もし伝送ブロック中で検出された伝送エラーが当
初伝送されたパリティ・ビットを使用するＦＥＣによっ
て訂正することができない場合に、伝送ブロック中の伝
送エラーを訂正するために、適応ＡＲＱ／ＦＥＣプロセ
ス２００が追加のパリティ検査ビットの再送を引き起こ
させる。再送されたパリティ・ビットを使用する、より
多くの数の伝送エラーの訂正によって、当初伝送された
パリティ・ビットのみを使用するＦＥＣによっては検出
された伝送エラーを訂正することは不可能であるので、
多数の情報ビットがＡＲＱによって再送される必要性が
縮小されるかあるいは消去される。
【００２６】ステップ２１０において、プロセッサ３６
が情報ビットから成る伝送ブロックの各ワードに時間に
関するＣＲＣを実行する。時間に関するＣＲＣは、それ
らワードのそれぞれの水平パリティ・シンボルを使用
し、上記伝送ブロック中の情報シンボルの何れかがトラ
ンシーバ３０でエラー状態で受信されている情報ビット
と共に配置されているかどうかを検出するために実行さ
れる。プロセッサ３６はメモリ３８に上記伝送ブロック
中にエラー状態の情報シンボルが有るかどうかに関する
データ、及び、もし有れば、上記伝送ブロックのどれら
のワードがエラー状態の情報シンボルを接続しているか
に関するデータを記録する。
が情報ビットから成る伝送ブロックの各ワードに時間に
関するＣＲＣを実行する。時間に関するＣＲＣは、それ
らワードのそれぞれの水平パリティ・シンボルを使用
し、上記伝送ブロック中の情報シンボルの何れかがトラ
ンシーバ３０でエラー状態で受信されている情報ビット
と共に配置されているかどうかを検出するために実行さ
れる。プロセッサ３６はメモリ３８に上記伝送ブロック
中にエラー状態の情報シンボルが有るかどうかに関する
データ、及び、もし有れば、上記伝送ブロックのどれら
のワードがエラー状態の情報シンボルを接続しているか
に関するデータを記録する。
【００２７】次にステップ２２０において、プロセッサ
３６が、メモリ３８のデータから、上記伝送ブロック中
にエラー状態の情報シンボルが有るかどうかを判定す
る。もしメモリ３８のデータが、少なくとも１個の情報
シンボルが上記伝送ブロックに関してエラーを生じてい
ることを表していると、プロセッサ３６はステップ２４
０を実行する。もし、メモリ３８中のデータが、ステッ
プ２１０でエラーが検出されていないことを表している
と、プロセッサ３６はステップ２３０へ進み、そのステ
ップを実行する。
３６が、メモリ３８のデータから、上記伝送ブロック中
にエラー状態の情報シンボルが有るかどうかを判定す
る。もしメモリ３８のデータが、少なくとも１個の情報
シンボルが上記伝送ブロックに関してエラーを生じてい
ることを表していると、プロセッサ３６はステップ２４
０を実行する。もし、メモリ３８中のデータが、ステッ
プ２１０でエラーが検出されていないことを表している
と、プロセッサ３６はステップ２３０へ進み、そのステ
ップを実行する。
【００２８】ステップ２３０は、図５に示すようにステ
ップ２３０Ａ乃至ステップ２３０Ｆから成っている。以
下で説明するように、適応ＡＲＱ／ＦＥＣプロセス２０
０において伝送ブロックの処理中に上記複数の周波数チ
ャネルの何れかで検出される伝送エラーの連続的な履歴
レコードはそれぞれプロセッサ３６によってメモリ３８
に複数の現在和として保存される。ステップ２３０にお
いて、プロセッサ３６は複数の現在和によって表されて
いるデータを使用して、上記周波数チャネルのうち、現
在伝送エラーを受けておらず、従ってデータ・ビットを
伝送するために使用できる正常機能チャネルと呼ばれる
周波数チャネルを判定する。プロセッサ３６はその判定
の結果をステップ２３０の一部としてトランシーバ２０
へ指示する。換言すれば、プロセッサ３６はメモリ３８
のデータから現在もしマルチパス・フェーディング・エ
ラーを受けている周波数チャネルが有ればそれらを判定
し、トランシーバ２０にそれらの周波数チャネルがもは
やデータ・ビットの伝送に使用することができないこと
を指示する。
ップ２３０Ａ乃至ステップ２３０Ｆから成っている。以
下で説明するように、適応ＡＲＱ／ＦＥＣプロセス２０
０において伝送ブロックの処理中に上記複数の周波数チ
ャネルの何れかで検出される伝送エラーの連続的な履歴
レコードはそれぞれプロセッサ３６によってメモリ３８
に複数の現在和として保存される。ステップ２３０にお
いて、プロセッサ３６は複数の現在和によって表されて
いるデータを使用して、上記周波数チャネルのうち、現
在伝送エラーを受けておらず、従ってデータ・ビットを
伝送するために使用できる正常機能チャネルと呼ばれる
周波数チャネルを判定する。プロセッサ３６はその判定
の結果をステップ２３０の一部としてトランシーバ２０
へ指示する。換言すれば、プロセッサ３６はメモリ３８
のデータから現在もしマルチパス・フェーディング・エ
ラーを受けている周波数チャネルが有ればそれらを判定
し、トランシーバ２０にそれらの周波数チャネルがもは
やデータ・ビットの伝送に使用することができないこと
を指示する。
【００２９】従って、トランシーバ３０は上記現在和中
に表されているデータを使用して、トランシーバ２０か
らトランシーバ３０へ伝送された情報ビット及びパリテ
ィ検査ビットで上記周波数チャネルを制御する。伝送ブ
ロックが完全に処理された後、ステップ２３０で上記正
常機能周波数チャネルが更新される。換言すれば、それ
ら正常機能周波数チャネルは本発明により、無エラー状
態で受信されるかまたはＦＥＣによって訂正可能であ
る。
に表されているデータを使用して、トランシーバ２０か
らトランシーバ３０へ伝送された情報ビット及びパリテ
ィ検査ビットで上記周波数チャネルを制御する。伝送ブ
ロックが完全に処理された後、ステップ２３０で上記正
常機能周波数チャネルが更新される。換言すれば、それ
ら正常機能周波数チャネルは本発明により、無エラー状
態で受信されるかまたはＦＥＣによって訂正可能であ
る。
【００３０】プロセッサ３６は以下の方法で動作してス
テップ２３０に関する上述の作用を実行する。ステップ
２３０Ａにおいて、プロセッサ３６はメモリ３８中の各
現在和をそれが正の値であるかぎり、所定の減分パラメ
ータＤだけ減分する。上記減分パラメータＤは適切には
伝送ブロックの処理中の時間の経過を考慮した値に設定
される。或いは、それとは別に、上記減分パラメータは
ユーザによって設定されるときの第１の所定時間間隔で
のみ上記複数の現在和を減分するために使用することが
できる。
テップ２３０に関する上述の作用を実行する。ステップ
２３０Ａにおいて、プロセッサ３６はメモリ３８中の各
現在和をそれが正の値であるかぎり、所定の減分パラメ
ータＤだけ減分する。上記減分パラメータＤは適切には
伝送ブロックの処理中の時間の経過を考慮した値に設定
される。或いは、それとは別に、上記減分パラメータは
ユーザによって設定されるときの第１の所定時間間隔で
のみ上記複数の現在和を減分するために使用することが
できる。
【００３１】適応ＡＲＱ／ＦＥＣプロセス２００のステ
ップ２７０、ステップ３３０及びステップ３９５に関連
して以下、詳細に説明するように、或る特定の周波数チ
ャネルに対する現在和は、従って、伝送エラーがその周
波数チャネルで検出されるとき増分される。本発明で
は、上記現在和の値は好ましくは常に負でない値とされ
る。最小の現在和を持つ周波数チャネルは、伝送エラー
を受ける最低の尤度を有する周波数チャネルである。ス
テップ２３０Ａで現在和が減分されることにより、上記
現在和は伝送ブロックの処理の途中で検出される伝送エ
ラーの現履歴レコードを表すようになる。
ップ２７０、ステップ３３０及びステップ３９５に関連
して以下、詳細に説明するように、或る特定の周波数チ
ャネルに対する現在和は、従って、伝送エラーがその周
波数チャネルで検出されるとき増分される。本発明で
は、上記現在和の値は好ましくは常に負でない値とされ
る。最小の現在和を持つ周波数チャネルは、伝送エラー
を受ける最低の尤度を有する周波数チャネルである。ス
テップ２３０Ａで現在和が減分されることにより、上記
現在和は伝送ブロックの処理の途中で検出される伝送エ
ラーの現履歴レコードを表すようになる。
【００３２】ステップ２３０Ｂにおいて、プロセッサ３
６はそれらのそれぞれの現在和に従って伝送ブロック中
でデータ・ビットの伝送に使用されるＮ個の周波数チャ
ネルを全て適切に類別する。プロセッサ３６はメモリ３
８中の複数の現在和のうちの何れかがユーザが設定可能
な第１しきい値Ｔ1以上であるかどうかを判定する。も
し、その現在和がＴ1以上であれば、その周波数チャネ
ルは伝送エラーが起きる尤度が高いためにデータ・ビッ
トの伝送には役立たないチャネルとして指示される。従
って、プロセッサ３６はこの判定の結果をメモリ３８に
データとして保存する。
６はそれらのそれぞれの現在和に従って伝送ブロック中
でデータ・ビットの伝送に使用されるＮ個の周波数チャ
ネルを全て適切に類別する。プロセッサ３６はメモリ３
８中の複数の現在和のうちの何れかがユーザが設定可能
な第１しきい値Ｔ1以上であるかどうかを判定する。も
し、その現在和がＴ1以上であれば、その周波数チャネ
ルは伝送エラーが起きる尤度が高いためにデータ・ビッ
トの伝送には役立たないチャネルとして指示される。従
って、プロセッサ３６はこの判定の結果をメモリ３８に
データとして保存する。
【００３３】プロセッサ３６は、続いて、メモリ３８中
の複数の現在和がユーザが設定可能な第２しきい値Ｔ2
より低い値であるかどうかを判定する。もし、その現在
和がＴ2より低ければ、それぞれの周波数チャネルが伝
送エラーがその周波数チャネルで起きる尤度が低いので
正常機能周波数チャネルに指示される。従って、プロセ
ッサ３６はこの判定をメモリ３８にデータとして保存す
る。
の複数の現在和がユーザが設定可能な第２しきい値Ｔ2
より低い値であるかどうかを判定する。もし、その現在
和がＴ2より低ければ、それぞれの周波数チャネルが伝
送エラーがその周波数チャネルで起きる尤度が低いので
正常機能周波数チャネルに指示される。従って、プロセ
ッサ３６はこの判定をメモリ３８にデータとして保存す
る。
【００３４】情報ビット及び水平パリティ・ビットを伝
送するために指示可能な正常機能周波数チャネルの数、
及び、正常機能チャネルではないチャネル、即ち、デー
タ・ビットが伝送のためには指示されていない遮断チャ
ネルとして指示可能な周波数チャネルの数は、上記第１
及び第２しきい値に関連する現在和の値に関わってメモ
リ３８に保存されるデータの形で画定される。正常機能
周波数チャネルの数は、上記周波数チャネルのうちにも
し該当するものが有る場合にどれらが水平パリティ・ビ
ットの伝送のために割り当てられるべきかを判定するた
めに使用される。以下で説明するように、水平パリティ
・ビットの伝送のために割り当てられる周波数チャネル
の数は伝送されたデータ・ビットに対する時間に関する
ＦＥＣ及びＣＲＣの実行に影響を及ぼす。
送するために指示可能な正常機能周波数チャネルの数、
及び、正常機能チャネルではないチャネル、即ち、デー
タ・ビットが伝送のためには指示されていない遮断チャ
ネルとして指示可能な周波数チャネルの数は、上記第１
及び第２しきい値に関連する現在和の値に関わってメモ
リ３８に保存されるデータの形で画定される。正常機能
周波数チャネルの数は、上記周波数チャネルのうちにも
し該当するものが有る場合にどれらが水平パリティ・ビ
ットの伝送のために割り当てられるべきかを判定するた
めに使用される。以下で説明するように、水平パリティ
・ビットの伝送のために割り当てられる周波数チャネル
の数は伝送されたデータ・ビットに対する時間に関する
ＦＥＣ及びＣＲＣの実行に影響を及ぼす。
【００３５】例として、以下でステップ２９０及びステ
ップ３９０に関連して説明するように、比Ｈ／（Ｈ＋
１）が、伝送ブロックの伝送のため、即ち、伝送ブロッ
クを訂正するためのビットを再送ブロックとして再送す
るための上記正常機能周波数チャネルのうちどれらが水
平パリティ・ビットを伝送するために割り当てられてい
るを判定するために使用可能である。しかし、水平パリ
ティ・ビットの伝送のため、幾つかの正常機能周波数チ
ャネルを割り当てるために他の適当な比率を使用するこ
とが可能であることは言うまでもない。
ップ３９０に関連して説明するように、比Ｈ／（Ｈ＋
１）が、伝送ブロックの伝送のため、即ち、伝送ブロッ
クを訂正するためのビットを再送ブロックとして再送す
るための上記正常機能周波数チャネルのうちどれらが水
平パリティ・ビットを伝送するために割り当てられてい
るを判定するために使用可能である。しかし、水平パリ
ティ・ビットの伝送のため、幾つかの正常機能周波数チ
ャネルを割り当てるために他の適当な比率を使用するこ
とが可能であることは言うまでもない。
【００３６】この例では、Ｉが情報ビットの伝送のため
に割り当てられるべき周波数チャネルＦＣIの数であ
る。これら選ばれたＦＣI及びＦＣHは最良現在和、換言
すれば、最小の現在和を有する正常機能周波数チャネル
である。
に割り当てられるべき周波数チャネルＦＣIの数であ
る。これら選ばれたＦＣI及びＦＣHは最良現在和、換言
すれば、最小の現在和を有する正常機能周波数チャネル
である。
【００３７】プロセッサ３６は、ステップ２３０Ｂにお
いてＨ及びＩの値を計算するアルゴリズムを実行するよ
うにプログラムされている。最初に、プロセッサ３６は
比Ｈ／（Ｈ＋１）をできるだけｒに近い値に設定するよ
うに試みることとなる。なお、上記値ｒは各周波数チャ
ネルの現在和の関数である。例えば、ｒは無欠陥周波数
チャネルの和Ｓを先に為されたデータ伝送での情報ビッ
トの伝送に使用された周波数チャネルの数Ｉ'と第２し
きい値Ｔ2との積で除した値、即ち、ｒ ＝ Ｓ／（Ｉ'×
Ｔ2）に設定することができる。 この結果、Ｉ＋Ｈが２
に等しい状況では、Ｉはｒの全ての値に対して１とな
る。更に、もしＩ＋Ｈが２より大きい場合は、Ｉは次の
不等式、即ち Ｉ／（Ｉ＋Ｈ−１） ≧ Ｉ ＞ （Ｉ−１）／（Ｉ＋Ｈ−
１） を解くことによって決定される。Ｈは続いてＩの計算さ
れた値から決定される。
いてＨ及びＩの値を計算するアルゴリズムを実行するよ
うにプログラムされている。最初に、プロセッサ３６は
比Ｈ／（Ｈ＋１）をできるだけｒに近い値に設定するよ
うに試みることとなる。なお、上記値ｒは各周波数チャ
ネルの現在和の関数である。例えば、ｒは無欠陥周波数
チャネルの和Ｓを先に為されたデータ伝送での情報ビッ
トの伝送に使用された周波数チャネルの数Ｉ'と第２し
きい値Ｔ2との積で除した値、即ち、ｒ ＝ Ｓ／（Ｉ'×
Ｔ2）に設定することができる。 この結果、Ｉ＋Ｈが２
に等しい状況では、Ｉはｒの全ての値に対して１とな
る。更に、もしＩ＋Ｈが２より大きい場合は、Ｉは次の
不等式、即ち Ｉ／（Ｉ＋Ｈ−１） ≧ Ｉ ＞ （Ｉ−１）／（Ｉ＋Ｈ−
１） を解くことによって決定される。Ｈは続いてＩの計算さ
れた値から決定される。
【００３８】ＨとＩが決定された後、プロセッサ３６は
適当な数の正常機能周波数チャネルを情報及び水平パリ
ティ検査ビットの伝送のために割り当て、この割り当て
を表すデータをメモリ３８に保存する。勿論、全正常機
能周波数チャネルが垂直パリティ・ビットの伝送のため
に使用される。
適当な数の正常機能周波数チャネルを情報及び水平パリ
ティ検査ビットの伝送のために割り当て、この割り当て
を表すデータをメモリ３８に保存する。勿論、全正常機
能周波数チャネルが垂直パリティ・ビットの伝送のため
に使用される。
【００３９】この例では、上記正常機能周波数チャネル
は情報及び水平パリティ検査ビットの伝送のために割り
当てられているが、水平パリティ・ビットの伝送に割り
当てられたそれら正常機能周波数チャネル以外の正常機
能周波数チャネルは、以下で説明するように、追加のパ
リティ検査ビット或いは情報ビットを伝送するために使
用することもできることが留意される。従って、ステッ
プ２９０及び３９０では、以下で説明するように、Ｉは
パリティ・ビット或いは情報ビットの伝送のために割り
当てられることとなる周波数チャネルの数と等しい。
は情報及び水平パリティ検査ビットの伝送のために割り
当てられているが、水平パリティ・ビットの伝送に割り
当てられたそれら正常機能周波数チャネル以外の正常機
能周波数チャネルは、以下で説明するように、追加のパ
リティ検査ビット或いは情報ビットを伝送するために使
用することもできることが留意される。従って、ステッ
プ２９０及び３９０では、以下で説明するように、Ｉは
パリティ・ビット或いは情報ビットの伝送のために割り
当てられることとなる周波数チャネルの数と等しい。
【００４０】上記決定に基づいて、プロセッサ３６はス
テップ２３０Ｃにおいてトランシーバ２０へ肯定応答を
伝送する。この肯定応答はそのような周波数チャネルが
有る場合にそれらが情報ビット及び水平パリティ・ビッ
トの伝送のために割り当てられていることを表す。トラ
ンシーバ２０はその肯定応答に応答してデータ・ビット
を適切に指示された正常機能周波数チャネルで伝送す
る。換言すれば、トランシーバ２０はその肯定応答中に
伝送された情報を使用して、周波数チャネルを正常機能
周波数チャネルに関わる新たな肯定応答が受信されるま
でデータ・ビットの伝送をそれらの周波数チャネルで継
続するように制御する。
テップ２３０Ｃにおいてトランシーバ２０へ肯定応答を
伝送する。この肯定応答はそのような周波数チャネルが
有る場合にそれらが情報ビット及び水平パリティ・ビッ
トの伝送のために割り当てられていることを表す。トラ
ンシーバ２０はその肯定応答に応答してデータ・ビット
を適切に指示された正常機能周波数チャネルで伝送す
る。換言すれば、トランシーバ２０はその肯定応答中に
伝送された情報を使用して、周波数チャネルを正常機能
周波数チャネルに関わる新たな肯定応答が受信されるま
でデータ・ビットの伝送をそれらの周波数チャネルで継
続するように制御する。
【００４１】肯定応答は通常、全ての伝送ブロックの処
理後か、多数の伝送ブロックの処理後、或いはユーザが
設定した所定の期間に伝送される。もしトランシーバ２
０にその肯定応答がユーザが設定した第２の所定期間内
に受信されないと、トランシーバ２０はトランシーバ３
０への全周波数チャネルにポーリング信号のシーケンス
の周期的な伝送を開始する。肯定応答が正常機能周波数
チャネルが１個だけ有ったことを表している場合には、
トランシーバ２０はポーリング信号のシーケンスを全遮
断チャネルへ伝送する。
理後か、多数の伝送ブロックの処理後、或いはユーザが
設定した所定の期間に伝送される。もしトランシーバ２
０にその肯定応答がユーザが設定した第２の所定期間内
に受信されないと、トランシーバ２０はトランシーバ３
０への全周波数チャネルにポーリング信号のシーケンス
の周期的な伝送を開始する。肯定応答が正常機能周波数
チャネルが１個だけ有ったことを表している場合には、
トランシーバ２０はポーリング信号のシーケンスを全遮
断チャネルへ伝送する。
【００４２】ステップ２３０Ｄにおいて、プロセッサ３
６はトランシーバ２０がポーリング信号のシーケンスを
伝送中であるかどうかを判定する。もし、トランシーバ
３０から肯定応答が伝送された後、ユーザによって設定
された第３の所定期間内にポーリング信号のシーケンス
が検出されると、プロセッサ３６はステップ２３５へ進
む。この状況では、トランシーバ２０に既に少なくとも
２個の周波数チャネルがデータ・ビットを伝送するため
に使用可能な正常機能周波数チャネルとして存在するこ
とを表明する肯定応答が受信されている。
６はトランシーバ２０がポーリング信号のシーケンスを
伝送中であるかどうかを判定する。もし、トランシーバ
３０から肯定応答が伝送された後、ユーザによって設定
された第３の所定期間内にポーリング信号のシーケンス
が検出されると、プロセッサ３６はステップ２３５へ進
む。この状況では、トランシーバ２０に既に少なくとも
２個の周波数チャネルがデータ・ビットを伝送するため
に使用可能な正常機能周波数チャネルとして存在するこ
とを表明する肯定応答が受信されている。
【００４３】もしポーリング信号のシーケンスがステッ
プ２３０Ｄにおいて検出されると、プロセッサ３６はス
テップ２３０Ｅにおいて周知の技術を使用してそのポー
リング信号のシーケンスの処理を開始する。ステップ２
３０Ｆにおいてそのポーリング信号のシーケンスの処理
の結果から、もしプロセッサ３６が少なくとも２個の周
波数チャネルが正常機能周波数チャネルであることを判
定すると、プロセッサ３６は周知のハンドシェーク方法
を使用してトランシーバ２０との通信リンクを再確立す
る。更に、プロセッサ３６は上記正常機能周波数チャネ
ルの現在和を０に再設定し、且つ、他の周波数チャネル
の現在和を上記第２しきい値より高い値に再設定する。
続いて、プロセッサ３６は上述のステップ２３０Ｂ、２
３０Ｃ及び２３０Ｄを実行した後に、ステップ２３５を
実行するように進む。
プ２３０Ｄにおいて検出されると、プロセッサ３６はス
テップ２３０Ｅにおいて周知の技術を使用してそのポー
リング信号のシーケンスの処理を開始する。ステップ２
３０Ｆにおいてそのポーリング信号のシーケンスの処理
の結果から、もしプロセッサ３６が少なくとも２個の周
波数チャネルが正常機能周波数チャネルであることを判
定すると、プロセッサ３６は周知のハンドシェーク方法
を使用してトランシーバ２０との通信リンクを再確立す
る。更に、プロセッサ３６は上記正常機能周波数チャネ
ルの現在和を０に再設定し、且つ、他の周波数チャネル
の現在和を上記第２しきい値より高い値に再設定する。
続いて、プロセッサ３６は上述のステップ２３０Ｂ、２
３０Ｃ及び２３０Ｄを実行した後に、ステップ２３５を
実行するように進む。
【００４４】他方、もしステップ２３０Ｆにおいてプロ
セッサ３６がステップ２３０Ｅにおいて判定されたポー
リング信号のシーケンスの結果から、１個の正常機能周
波数チャネルのみが存在することを判定すると、プロセ
ッサ３６はステップ２３０Ｅへ戻り、伝送されているポ
ーリング信号のシーケンスの処理を続行する。このよう
にして、プロセッサ３６は少なくとも２個の周波数チャ
ネルが正常機能周波数チャネルであることが判定される
までステップ２３０Ｅ及び２３０Ｆを実行する。
セッサ３６がステップ２３０Ｅにおいて判定されたポー
リング信号のシーケンスの結果から、１個の正常機能周
波数チャネルのみが存在することを判定すると、プロセ
ッサ３６はステップ２３０Ｅへ戻り、伝送されているポ
ーリング信号のシーケンスの処理を続行する。このよう
にして、プロセッサ３６は少なくとも２個の周波数チャ
ネルが正常機能周波数チャネルであることが判定される
までステップ２３０Ｅ及び２３０Ｆを実行する。
【００４５】ステップ２３５において、プロセッサ３６
は受信されてメモリ３８に保存されているチャネル・シ
ンボルの次の伝送ブロックを検索するように試みる。次
のこの伝送ブロックのデータ・ビットはステップ２３０
における正常機能チャネル及び遮断周波数チャネルの判
定に従って伝送される。もし、第４の所定期間内にその
ような伝送ブロックが幾つかメモリ３８に保存される
と、プロセッサ３６はステップ２１０からその伝送ブロ
ックの処理を開始する。上記第４の所定期間はやはりユ
ーザによって適当に設定される。
は受信されてメモリ３８に保存されているチャネル・シ
ンボルの次の伝送ブロックを検索するように試みる。次
のこの伝送ブロックのデータ・ビットはステップ２３０
における正常機能チャネル及び遮断周波数チャネルの判
定に従って伝送される。もし、第４の所定期間内にその
ような伝送ブロックが幾つかメモリ３８に保存される
と、プロセッサ３６はステップ２１０からその伝送ブロ
ックの処理を開始する。上記第４の所定期間はやはりユ
ーザによって適当に設定される。
【００４６】上記第４の期間内に伝送ブロックがメモリ
３８に保存されない場合には、プロセッサ３６はステッ
プ２３０を実行する。伝送ブロックが受信されてトラン
シーバ３０に保存されるまで、ステップ２３０とステッ
プ２３５とがプロセッサ３６により反復して実行され
る。
３８に保存されない場合には、プロセッサ３６はステッ
プ２３０を実行する。伝送ブロックが受信されてトラン
シーバ３０に保存されるまで、ステップ２３０とステッ
プ２３５とがプロセッサ３６により反復して実行され
る。
【００４７】ステップ２４０において、プロセッサ３６
は、伝送ブロック中のチャネル・シンボルに周波数に関
するＣＲＣを実行し、その伝送ブロック中に伝送エラー
を有する何れかの周波数チャネルを識別する。本技術分
野で知られているように、周波数に関するＣＲＣはワー
ド・ブロック中の特定の周波数チャネルにおけるチャネ
ル・シンボルに対し、その特定周波数チャネルでの垂直
パリティ・シンボルに配置される垂直パリティ・ビット
を使用して実行される。従ってプロセッサ３６はメモリ
３８にエラーが生じている情報シンボル即ち水平パリテ
ィ・シンボルを有するとして検出される伝送ブロック中
の何れかの周波数チャネルに関わるデータを記録する。
は、伝送ブロック中のチャネル・シンボルに周波数に関
するＣＲＣを実行し、その伝送ブロック中に伝送エラー
を有する何れかの周波数チャネルを識別する。本技術分
野で知られているように、周波数に関するＣＲＣはワー
ド・ブロック中の特定の周波数チャネルにおけるチャネ
ル・シンボルに対し、その特定周波数チャネルでの垂直
パリティ・シンボルに配置される垂直パリティ・ビット
を使用して実行される。従ってプロセッサ３６はメモリ
３８にエラーが生じている情報シンボル即ち水平パリテ
ィ・シンボルを有するとして検出される伝送ブロック中
の何れかの周波数チャネルに関わるデータを記録する。
【００４８】ステップ２４０を実行した後、プロセッサ
３６はステップ２５０で、上記伝送ブロック中のエラー
が検出された周波数チャネルの総数が、その伝送ブロッ
ク中で伝送エラーを持ち、その伝送ブロックのワードに
対して伝送された水平パリティ・シンボルを使用しＦＥ
Ｃによって訂正可能な最大周波数チャネル数を超えてい
るかどうかを判定する。説明を容易にするために、伝送
ブロックのようなワード・ブロックに対する訂正可能な
欠陥箇所の数が、時間及び周波数に関するＣＲＣの実行
により伝送エラーを持つとして検出され、ＦＥＣによっ
て訂正可能な、その伝送ブロック中の最大周波数チャネ
ル数を規定するものとする。更に、伝送エラーが検出さ
れるその伝送ブロック中の周波数チャネルを欠陥周波数
チャネルと呼ぶ。
３６はステップ２５０で、上記伝送ブロック中のエラー
が検出された周波数チャネルの総数が、その伝送ブロッ
ク中で伝送エラーを持ち、その伝送ブロックのワードに
対して伝送された水平パリティ・シンボルを使用しＦＥ
Ｃによって訂正可能な最大周波数チャネル数を超えてい
るかどうかを判定する。説明を容易にするために、伝送
ブロックのようなワード・ブロックに対する訂正可能な
欠陥箇所の数が、時間及び周波数に関するＣＲＣの実行
により伝送エラーを持つとして検出され、ＦＥＣによっ
て訂正可能な、その伝送ブロック中の最大周波数チャネ
ル数を規定するものとする。更に、伝送エラーが検出さ
れるその伝送ブロック中の周波数チャネルを欠陥周波数
チャネルと呼ぶ。
【００４９】或るワード・ブロック中の何れかのワード
に対する訂正可能な欠陥箇所の数は、そのブロックに関
する水平パリティ・ビットを伝送するために使用される
特定のパリティ符号に依存する。或る伝送ブロックのワ
ードに関して、訂正可能な欠陥箇所の数は、せいぜい、
水平パリティ・シンボルの数、即ち、水平パリティ・ビ
ットの伝送に割り当てられている周波数チャネルの数に
等しい数である。従って、ＦＥＣを実行するために利用
できる水平パリティ・シンボルの数が少なくなるに従
い、ＦＥＣによって訂正可能なエラー状態にある情報シ
ンボルの数は少なくなる。
に対する訂正可能な欠陥箇所の数は、そのブロックに関
する水平パリティ・ビットを伝送するために使用される
特定のパリティ符号に依存する。或る伝送ブロックのワ
ードに関して、訂正可能な欠陥箇所の数は、せいぜい、
水平パリティ・シンボルの数、即ち、水平パリティ・ビ
ットの伝送に割り当てられている周波数チャネルの数に
等しい数である。従って、ＦＥＣを実行するために利用
できる水平パリティ・シンボルの数が少なくなるに従
い、ＦＥＣによって訂正可能なエラー状態にある情報シ
ンボルの数は少なくなる。
【００５０】もし伝送ブロック中の欠陥周波数チャネル
の数が訂正可能な欠陥箇所の数を超えない場合は、プロ
セッサ３６はステップ２６０において、その伝送ブロッ
クに対する時間及び周波数に関するＣＲＣの実行から得
られ、メモリ３８に保存されているデータを使用して、
エラー状態にある情報シンボルを有するとしてプロセッ
サ３６が検出したその伝送ブロック中の各ワードにＦＥ
Ｃを実行する。メモリ３８に保存されているデータがプ
ロセッサ３６がとりわけその伝送ブロック中でエラー状
態にある何れかのチャネル・シンボルを識別するのに十
分であるので、ＦＥＣはステップ２６０においてその伝
送ブロック中のエラー状態にある全情報シンボルを訂正
するために実行される。
の数が訂正可能な欠陥箇所の数を超えない場合は、プロ
セッサ３６はステップ２６０において、その伝送ブロッ
クに対する時間及び周波数に関するＣＲＣの実行から得
られ、メモリ３８に保存されているデータを使用して、
エラー状態にある情報シンボルを有するとしてプロセッ
サ３６が検出したその伝送ブロック中の各ワードにＦＥ
Ｃを実行する。メモリ３８に保存されているデータがプ
ロセッサ３６がとりわけその伝送ブロック中でエラー状
態にある何れかのチャネル・シンボルを識別するのに十
分であるので、ＦＥＣはステップ２６０においてその伝
送ブロック中のエラー状態にある全情報シンボルを訂正
するために実行される。
【００５１】ステップ２６０でＦＥＣが実行された後、
プロセッサ３６はステップ２７０を実行する。ステップ
２７０において、ステップ２６０においてＦＥＣによっ
て訂正されている特定周波数チャネルにおける各情報シ
ンボルについて、プロセッサ３６はその特定周波数チャ
ネルに対応する、メモリ３８中の現在和値を１だけ増分
する。同様に、エラーとして識別可能な何周波数チャネ
ルにおける各水平パリティ・シンボルについて、その特
定周波数チャネルに対応する、メモリ３８中の現在和も
また１だけ増分される。換言すれば、プロセッサ３６は
その特定周波数チャネルで生じているエラーに応じてメ
モリ３８中の現在和を更新する。しかし、それら現在和
は伝送エラーの連続的な履歴レコードの維持を行う他の
適当な値だけ増分されるようにすることもできることは
言う迄もない。続いてプロセッサ３６はステップ２３０
を実行する。
プロセッサ３６はステップ２７０を実行する。ステップ
２７０において、ステップ２６０においてＦＥＣによっ
て訂正されている特定周波数チャネルにおける各情報シ
ンボルについて、プロセッサ３６はその特定周波数チャ
ネルに対応する、メモリ３８中の現在和値を１だけ増分
する。同様に、エラーとして識別可能な何周波数チャネ
ルにおける各水平パリティ・シンボルについて、その特
定周波数チャネルに対応する、メモリ３８中の現在和も
また１だけ増分される。換言すれば、プロセッサ３６は
その特定周波数チャネルで生じているエラーに応じてメ
モリ３８中の現在和を更新する。しかし、それら現在和
は伝送エラーの連続的な履歴レコードの維持を行う他の
適当な値だけ増分されるようにすることもできることは
言う迄もない。続いてプロセッサ３６はステップ２３０
を実行する。
【００５２】他方、もしプロセッサ３６がステップ２５
０においてその伝送ブロック中の欠陥周波数チャネルの
数が訂正可能な欠陥箇所の数を超えることを判定する
と、プロセッサ３６はステップ２９０を実行する。この
場合、その伝送ブロックに対する時間及び周波数に関す
るＣＲＣの実行から得られたメモリ３８中のデータは、
伝送エラーを有するとして検出された上記伝送ブロック
のワード中でエラー状態にある情報シンボルを包含する
周波数チャネルを識別することはできない。この不能性
は伝送ブロック中の欠陥周波数チャネルの数が訂正可能
な欠陥箇所の数を超えるために起きる。
０においてその伝送ブロック中の欠陥周波数チャネルの
数が訂正可能な欠陥箇所の数を超えることを判定する
と、プロセッサ３６はステップ２９０を実行する。この
場合、その伝送ブロックに対する時間及び周波数に関す
るＣＲＣの実行から得られたメモリ３８中のデータは、
伝送エラーを有するとして検出された上記伝送ブロック
のワード中でエラー状態にある情報シンボルを包含する
周波数チャネルを識別することはできない。この不能性
は伝送ブロック中の欠陥周波数チャネルの数が訂正可能
な欠陥箇所の数を超えるために起きる。
【００５３】この点で、適応ＡＲＱ／ＦＥＣプロセス２
００のステップ２９０及び３００を理解するためのバッ
クグラウンドを供するために幾つかの用語及び概念が定
義される。評価中ブロックは、部分垂直パリティ・ビッ
トと呼ばれる追加の垂直パリティ・ビットがステップ２
９０において再送のために要求される伝送ブロックを有
する一部または全ワードから形成されるワード・ブロッ
クとして定義される。特定の評価中ブロックに必要な部
分垂直パリティ・ビットは、プロセッサ３６がステップ
３００でその評価中ブロックをエラー・サブブロックと
呼ばれるブロックに更に分割することができるようにす
るパリティ・ビットである。エラー・サブブロックは上
記特定の評価中ブロックを有する複数のワードの部分集
合から成る。再送のために必要な特定の部分垂直パリテ
ィ・ビットは、プロセッサ３６がこれらの部分垂直パリ
ティ・ビットを使用してその評価中ブロックに周波数に
関するＣＲＣを実行することにより、エラー状態にある
情報シンボルを有するとして検出されたその評価中ブロ
ックの周波数チャネルがやはりその評価中ブロックから
更に分割されたエラー・サブブロック中にエラー状態に
ある情報シンボルを有するかどうかを判定するのを可能
にする。換言すれば、周波数に関するＣＲＣが、情報ビ
ットの伝送のために割り当てられ、且つ、伝送エラーを
持つことが判定されたその評価中ブロックの周波数チャ
ネルで、その評価中ブロックから画定されたエラー・サ
ブブロックに実行される。
００のステップ２９０及び３００を理解するためのバッ
クグラウンドを供するために幾つかの用語及び概念が定
義される。評価中ブロックは、部分垂直パリティ・ビッ
トと呼ばれる追加の垂直パリティ・ビットがステップ２
９０において再送のために要求される伝送ブロックを有
する一部または全ワードから形成されるワード・ブロッ
クとして定義される。特定の評価中ブロックに必要な部
分垂直パリティ・ビットは、プロセッサ３６がステップ
３００でその評価中ブロックをエラー・サブブロックと
呼ばれるブロックに更に分割することができるようにす
るパリティ・ビットである。エラー・サブブロックは上
記特定の評価中ブロックを有する複数のワードの部分集
合から成る。再送のために必要な特定の部分垂直パリテ
ィ・ビットは、プロセッサ３６がこれらの部分垂直パリ
ティ・ビットを使用してその評価中ブロックに周波数に
関するＣＲＣを実行することにより、エラー状態にある
情報シンボルを有するとして検出されたその評価中ブロ
ックの周波数チャネルがやはりその評価中ブロックから
更に分割されたエラー・サブブロック中にエラー状態に
ある情報シンボルを有するかどうかを判定するのを可能
にする。換言すれば、周波数に関するＣＲＣが、情報ビ
ットの伝送のために割り当てられ、且つ、伝送エラーを
持つことが判定されたその評価中ブロックの周波数チャ
ネルで、その評価中ブロックから画定されたエラー・サ
ブブロックに実行される。
【００５４】ＡＲＱ／ＦＥＣ反復は、プロセッサ３６が
特定の伝送ブロックのワードにステップ２９０を実行す
る都度、始まる。プロセッサ３６は、上記伝送ブロック
が第１の評価中ブロックであるように、常にその伝送ブ
ロック自体に最初のＡＲＱ／ＦＥＣ反復を実行する。以
下で詳細に説明するように、ステップ２９０は特定の伝
送ブロックについて数回実行することが可能である。プ
ロセッサ３６はメモリ３８に、特定の伝送ブロックに対
して実行されたＡＲＱ／ＦＥＣ反復の回数を表すデータ
を保存する。従って、メモリ３８は、特定の伝送ブロッ
クにステップ２９０が実行される都度、プロセッサ３６
によって更新され増分される。
特定の伝送ブロックのワードにステップ２９０を実行す
る都度、始まる。プロセッサ３６は、上記伝送ブロック
が第１の評価中ブロックであるように、常にその伝送ブ
ロック自体に最初のＡＲＱ／ＦＥＣ反復を実行する。以
下で詳細に説明するように、ステップ２９０は特定の伝
送ブロックについて数回実行することが可能である。プ
ロセッサ３６はメモリ３８に、特定の伝送ブロックに対
して実行されたＡＲＱ／ＦＥＣ反復の回数を表すデータ
を保存する。従って、メモリ３８は、特定の伝送ブロッ
クにステップ２９０が実行される都度、プロセッサ３６
によって更新され増分される。
【００５５】ステップ２９０において、上記第１ＡＲＱ
／ＦＥＣ反復のため、プロセッサ３６はトランシーバ２
０が上記伝送ブロックの欠陥周波数チャネルに周波数に
関するＣＲＣを実行するために部分垂直パリティ・ビッ
トを再送するようにトランシーバ２０へ要求を伝送す
る。トランシーバ２０は通常の技術を使用してこの要求
を処理し、上記伝送ブロック中の各欠陥周波数チャネル
について、それぞれ部分垂直パリティ・ビットをトラン
シーバ３０へ再送する。データ・ビットの再送を達成す
るために実行される処理ステップは以下でより詳細に説
明される。
／ＦＥＣ反復のため、プロセッサ３６はトランシーバ２
０が上記伝送ブロックの欠陥周波数チャネルに周波数に
関するＣＲＣを実行するために部分垂直パリティ・ビッ
トを再送するようにトランシーバ２０へ要求を伝送す
る。トランシーバ２０は通常の技術を使用してこの要求
を処理し、上記伝送ブロック中の各欠陥周波数チャネル
について、それぞれ部分垂直パリティ・ビットをトラン
シーバ３０へ再送する。データ・ビットの再送を達成す
るために実行される処理ステップは以下でより詳細に説
明される。
【００５６】適応ＡＲＱ／ＦＥＣプロセス２００では、
プロセッサ３６が、トランシーバ２０がビットをステッ
プ２９０における部分垂直パリティ・ビットか、或いは
以下で説明するように、ステップ３９０におけるエラー
・サブブロックのワード中の情報ビットかの何れかとし
て再送するように要求する都度、プロセッサ３６はそれ
ら再送されたビットが正しく伝送されたかどうかを判定
しなければならない。正しい再送とは,エラーの無い再
送であるか、或いは,再送中にその再送されたビット中
に生じていることが検出される伝送エラーその再送され
たビットと共に伝送されている水平パリティ・ビットを
使用してＦＥＣにより訂正可能である再送である。この
再送によるエラー検査手順は図６に再送及び検査プロセ
ス４００として示され、ステップ２９０及び３９０の一
部として必然的に実行される。
プロセッサ３６が、トランシーバ２０がビットをステッ
プ２９０における部分垂直パリティ・ビットか、或いは
以下で説明するように、ステップ３９０におけるエラー
・サブブロックのワード中の情報ビットかの何れかとし
て再送するように要求する都度、プロセッサ３６はそれ
ら再送されたビットが正しく伝送されたかどうかを判定
しなければならない。正しい再送とは,エラーの無い再
送であるか、或いは,再送中にその再送されたビット中
に生じていることが検出される伝送エラーその再送され
たビットと共に伝送されている水平パリティ・ビットを
使用してＦＥＣにより訂正可能である再送である。この
再送によるエラー検査手順は図６に再送及び検査プロセ
ス４００として示され、ステップ２９０及び３９０の一
部として必然的に実行される。
【００５７】ステップ４１０において、プロセッサ３６
は、特定のビットがトランシーバ３０へ再送されるよう
に要求し、且つ、その伝送が起きることとなる正常機能
周波数チャネルを指示する要求信号をトランシーバ２０
へ伝送する。要求されたそれらビットは再送のために、
それらが結果的に再送されたビット、水平パリティ・ビ
ット及び垂直パリティ・ビットから成るワード・ブロッ
クとして再送されるように、周知の技術を正常機能周波
数チャネルに配置される。これらのワードは、トランシ
ーバ３０において、それらワードが伝送ブロックとして
伝送される場合と同様な方法でワードの行のマトリクス
として再送ブロックに保存される。プロセッサ３６によ
り水平パリティ・シンボル及び垂直パリティ・シンボル
として再送ブロック中に配置される水平パリティ・ビッ
ト及び垂直パリティ・ビットは、例えばステップ２９０
で再送のために要求された部分垂直パリティ・ビットの
ような、再送ビット・シンボルと呼ばれる、上記再送さ
れたビットと共に配置される再送された上記ワード・ブ
ロック中のチャネル・シンボル内で検出される伝送エラ
ーをＦＥＣによって検出し、訂正するために使用され
る。
は、特定のビットがトランシーバ３０へ再送されるよう
に要求し、且つ、その伝送が起きることとなる正常機能
周波数チャネルを指示する要求信号をトランシーバ２０
へ伝送する。要求されたそれらビットは再送のために、
それらが結果的に再送されたビット、水平パリティ・ビ
ット及び垂直パリティ・ビットから成るワード・ブロッ
クとして再送されるように、周知の技術を正常機能周波
数チャネルに配置される。これらのワードは、トランシ
ーバ３０において、それらワードが伝送ブロックとして
伝送される場合と同様な方法でワードの行のマトリクス
として再送ブロックに保存される。プロセッサ３６によ
り水平パリティ・シンボル及び垂直パリティ・シンボル
として再送ブロック中に配置される水平パリティ・ビッ
ト及び垂直パリティ・ビットは、例えばステップ２９０
で再送のために要求された部分垂直パリティ・ビットの
ような、再送ビット・シンボルと呼ばれる、上記再送さ
れたビットと共に配置される再送された上記ワード・ブ
ロック中のチャネル・シンボル内で検出される伝送エラ
ーをＦＥＣによって検出し、訂正するために使用され
る。
【００５８】プロセッサ３６は次にステップ４２０にお
いて再送ブロック中の各ワードに時間に関するＣＲＣを
実行し、この結果に関わるデータをメモリ３８に保存す
る。プロセッサ３６は次にステップ４３０において再送
ブロック中にエラー状態のチャネル・シンボルが有るか
どうかを判定する。もしエラー状態のチャネル・シンボ
ルが無い場合には、プロセッサ３６はステップ４５０に
おいて適応ＡＲＱ／ＦＥＣプロセス２００のステップへ
進み、再送及び検査プロセス４００が呼び出された適応
ＡＲＱ／ＦＥＣプロセス２００のステップ以降を処理す
る。
いて再送ブロック中の各ワードに時間に関するＣＲＣを
実行し、この結果に関わるデータをメモリ３８に保存す
る。プロセッサ３６は次にステップ４３０において再送
ブロック中にエラー状態のチャネル・シンボルが有るか
どうかを判定する。もしエラー状態のチャネル・シンボ
ルが無い場合には、プロセッサ３６はステップ４５０に
おいて適応ＡＲＱ／ＦＥＣプロセス２００のステップへ
進み、再送及び検査プロセス４００が呼び出された適応
ＡＲＱ／ＦＥＣプロセス２００のステップ以降を処理す
る。
【００５９】他方、もしプロセッサ３６がステップ４３
０で再送ブロック中にエラー状態のチャネル・シンボル
が有ることを判定すると、プロセッサ３６はステップ４
４０で再送ブロック中のそれら周波数チャネルに周波数
に関するＣＲＣを実行する。次いでプロセッサ３６はこ
の結果に関わるデータをメモリ３８に保存する。
０で再送ブロック中にエラー状態のチャネル・シンボル
が有ることを判定すると、プロセッサ３６はステップ４
４０で再送ブロック中のそれら周波数チャネルに周波数
に関するＣＲＣを実行する。次いでプロセッサ３６はこ
の結果に関わるデータをメモリ３８に保存する。
【００６０】ステップ４４０の後、プロセッサ３６はス
テップ４６０で再送ブロック中の欠陥周波数チャネルの
数が訂正可能な欠陥箇所の数を超えているかどうかを判
定する。再送ブロック中の欠陥周波数チャネルの数が訂
正可能な欠陥箇所の数を超えていない場合は、プロセッ
サ３６はステップ４７０でエラー状態にある再送ビット
・シンボルを有する再送ビットの各ワードにＦＥＣを実
行する。ステップ４７０の後、プロセッサ３６は続いて
ステップ４５０を実行する。
テップ４６０で再送ブロック中の欠陥周波数チャネルの
数が訂正可能な欠陥箇所の数を超えているかどうかを判
定する。再送ブロック中の欠陥周波数チャネルの数が訂
正可能な欠陥箇所の数を超えていない場合は、プロセッ
サ３６はステップ４７０でエラー状態にある再送ビット
・シンボルを有する再送ビットの各ワードにＦＥＣを実
行する。ステップ４７０の後、プロセッサ３６は続いて
ステップ４５０を実行する。
【００６１】他方、再送ブロック中の欠陥周波数チャネ
ルの数がその再送ブロックに対して訂正可能な欠陥箇所
の数を超えている場合、プロセッサ３６はステップ４８
０を実行する。ステップ４８０において、プロセッサ３
６は、トランシーバ２０が要求されたビットを全ての利
用可能な周波数チャネルに伝送するようにトランシーバ
２０へ要求を伝送する。次にプロセッサ３６はステップ
４２０を実行する。換言すれば、再送ブロックが正しく
伝送されるまでステップ４２０乃至４８０が実行され
る。
ルの数がその再送ブロックに対して訂正可能な欠陥箇所
の数を超えている場合、プロセッサ３６はステップ４８
０を実行する。ステップ４８０において、プロセッサ３
６は、トランシーバ２０が要求されたビットを全ての利
用可能な周波数チャネルに伝送するようにトランシーバ
２０へ要求を伝送する。次にプロセッサ３６はステップ
４２０を実行する。換言すれば、再送ブロックが正しく
伝送されるまでステップ４２０乃至４８０が実行され
る。
【００６２】或いはその代わり、ステップ４８０は再送
ブロックの伝送のための連続的要求に関与することが可
能であり、プロセッサ３６はトランシーバ２０が、再送
ブロックが正しく再送される尤度を増大するために次々
に再送を要求するために、本技術分野で知られているよ
うに、１／２、１／３、１／４等のような低い比の垂直
パリティ符号を使用するように要求する。プロセッサ３
６は再送ブロックのような上記再送されたビットの伝送
を単に所定回数だけ続行し、その後、再送ブロックが正
しく受信されない場合には、プロセッサ３６は図７に示
されるように時間切れプロセス６００を実行する。本発
明を説明する目的で、時間切れプロセス６００は、必要
に応じて、適応ＡＲＱ／ＦＥＣプロセス２００を使用す
る伝送ブロックの処理中にステップ４８０で実行され
る。
ブロックの伝送のための連続的要求に関与することが可
能であり、プロセッサ３６はトランシーバ２０が、再送
ブロックが正しく再送される尤度を増大するために次々
に再送を要求するために、本技術分野で知られているよ
うに、１／２、１／３、１／４等のような低い比の垂直
パリティ符号を使用するように要求する。プロセッサ３
６は再送ブロックのような上記再送されたビットの伝送
を単に所定回数だけ続行し、その後、再送ブロックが正
しく受信されない場合には、プロセッサ３６は図７に示
されるように時間切れプロセス６００を実行する。本発
明を説明する目的で、時間切れプロセス６００は、必要
に応じて、適応ＡＲＱ／ＦＥＣプロセス２００を使用す
る伝送ブロックの処理中にステップ４８０で実行され
る。
【００６３】時間切れプロセス６００は、多重トーン伝
送システムにおいて少なくとも２個の周波数チャネルが
正常に機能しているときを判定するための適切な方法を
包含する。１個の周波数チャネルがデータ・ビットの伝
送のために利用可能な状況は、一般にマルチパス・フェ
ーディングの結果として起きる。時間切れプロセス６０
０の実行はステップ２９０及び３９０でのデータ・ビッ
トの各ワードの再送を少なくとも２個の周波数チャネル
が正常機能周波数チャネルとして宣言されることが可能
になるまで効果的に遅延させる。
送システムにおいて少なくとも２個の周波数チャネルが
正常に機能しているときを判定するための適切な方法を
包含する。１個の周波数チャネルがデータ・ビットの伝
送のために利用可能な状況は、一般にマルチパス・フェ
ーディングの結果として起きる。時間切れプロセス６０
０の実行はステップ２９０及び３９０でのデータ・ビッ
トの各ワードの再送を少なくとも２個の周波数チャネル
が正常機能周波数チャネルとして宣言されることが可能
になるまで効果的に遅延させる。
【００６４】時間切れプロセス６００はステップ６１０
乃至６４０から成る。ステップ６１０でプロセッサ３６
は休止モードに切り換え、休止モードに切り換えられた
ことを表明するタイムアウト信号をトランシーバ２０へ
伝送する。ステップ２３０に関連して上述したように、
通常、少なくとも２個の正常機能周波数チャネルが利用
可能であるとき、トランシーバ３０は伝送されたデータ
・ビットの処理が進行中であることを表明するために肯
定応答信号をトランシーバ２０へ継続的に伝送する。も
し、トランシーバ２０がタイムアウト信号を受信する
か、或いは、マルチパス干渉エラーの結果ユーザが設定
した所定期間内にトランシーバ２０にタイムアウト信号
または肯定応答信号が受信されない場合、トランシーバ
２０は上述の如くトランシーバ３０への複数のポーリン
グ信号のシーケンスの伝送を開始する。
乃至６４０から成る。ステップ６１０でプロセッサ３６
は休止モードに切り換え、休止モードに切り換えられた
ことを表明するタイムアウト信号をトランシーバ２０へ
伝送する。ステップ２３０に関連して上述したように、
通常、少なくとも２個の正常機能周波数チャネルが利用
可能であるとき、トランシーバ３０は伝送されたデータ
・ビットの処理が進行中であることを表明するために肯
定応答信号をトランシーバ２０へ継続的に伝送する。も
し、トランシーバ２０がタイムアウト信号を受信する
か、或いは、マルチパス干渉エラーの結果ユーザが設定
した所定期間内にトランシーバ２０にタイムアウト信号
または肯定応答信号が受信されない場合、トランシーバ
２０は上述の如くトランシーバ３０への複数のポーリン
グ信号のシーケンスの伝送を開始する。
【００６５】ステップ６２０で、プロセッサ３６はステ
ップ２３０のステップ２３０Ｅでの場合と同様な方法
で、トランシーバ３０によって受信されるポーリング信
号のシーケンスのうちの幾つかを処理する。もし、ステ
ップ６３０でプロセッサ３６がポーリング信号のシーケ
ンスから、少なくとも２個の周波数チャネルが正常に機
能していることを判定すると、プロセッサ３６はステッ
プ６４０を実行する。
ップ２３０のステップ２３０Ｅでの場合と同様な方法
で、トランシーバ３０によって受信されるポーリング信
号のシーケンスのうちの幾つかを処理する。もし、ステ
ップ６３０でプロセッサ３６がポーリング信号のシーケ
ンスから、少なくとも２個の周波数チャネルが正常に機
能していることを判定すると、プロセッサ３６はステッ
プ６４０を実行する。
【００６６】ステップ６４０で、プロセッサ３６は休止
モードからの切り換えを行い、データ・ビットを再送す
ることが可能な正常機能周波数チャネルを指示するタイ
ムアウト肯定応答をトランシーバ２０へ伝送する。次い
で、それら周波数チャネルの現在和が、周波数チャネル
のうちどれらが現在正常に機能しており、どれらが停止
しているかを指し示すために適切に更新される。正常機
能チャネルに関する現在和はＴ1とＴ2との中間の値に設
定されることが好ましく、遮断チャネルに関する現在和
はＴ2より高い値に設定されることが好ましい。
モードからの切り換えを行い、データ・ビットを再送す
ることが可能な正常機能周波数チャネルを指示するタイ
ムアウト肯定応答をトランシーバ２０へ伝送する。次い
で、それら周波数チャネルの現在和が、周波数チャネル
のうちどれらが現在正常に機能しており、どれらが停止
しているかを指し示すために適切に更新される。正常機
能チャネルに関する現在和はＴ1とＴ2との中間の値に設
定されることが好ましく、遮断チャネルに関する現在和
はＴ2より高い値に設定されることが好ましい。
【００６７】上記タイムアウト肯定応答が伝送された
後、プロセッサ３６は再送及び検査プロセス４００のス
テップ４８０へ進み、それぞれの正常機能チャネルで上
記データ・ビットの再送を要求する。ここでの説明の目
的で、正常機能周波数チャネルはステップ２３０に関し
て上述した方法と同じ方法で水平パリティ・ビットの伝
送に割り当てられるものとする。しかし、水平パリティ
・ビットの伝送に正常機能周波数チャネルを割り当てる
他の適当な方法を使用することも可能であることは言う
までもない。
後、プロセッサ３６は再送及び検査プロセス４００のス
テップ４８０へ進み、それぞれの正常機能チャネルで上
記データ・ビットの再送を要求する。ここでの説明の目
的で、正常機能周波数チャネルはステップ２３０に関し
て上述した方法と同じ方法で水平パリティ・ビットの伝
送に割り当てられるものとする。しかし、水平パリティ
・ビットの伝送に正常機能周波数チャネルを割り当てる
他の適当な方法を使用することも可能であることは言う
までもない。
【００６８】他方、もしプロセッサ３６がステップ６３
０でポーリング信号のシーケンスの処理の結果が少なく
とも２個の正常機能周波数チャネルが存在することを表
していないことを判定すると、プロセッサ３６はステッ
プ６２０を実行する。従って、プロセッサ３６は少なく
とも２個の周波数チャネルが正常機能周波数チャネルと
して宣言されることが可能になるまでステップ６２０及
び６３０を実行し続ける。その結果、適応ＡＲＱ／ＦＥ
Ｃプロセス２００のステップ２９０に関する再送及び検
査プロセス４００の実行が、再送ブロックが正しく受信
される時点まで続けられる。
０でポーリング信号のシーケンスの処理の結果が少なく
とも２個の正常機能周波数チャネルが存在することを表
していないことを判定すると、プロセッサ３６はステッ
プ６２０を実行する。従って、プロセッサ３６は少なく
とも２個の周波数チャネルが正常機能周波数チャネルと
して宣言されることが可能になるまでステップ６２０及
び６３０を実行し続ける。その結果、適応ＡＲＱ／ＦＥ
Ｃプロセス２００のステップ２９０に関する再送及び検
査プロセス４００の実行が、再送ブロックが正しく受信
される時点まで続けられる。
【００６９】ステップ３００で、プロセッサ３６は再送
された部分垂直パリティ・ビットを使用して上記伝送ブ
ロックを初回のＡＲＱ／ＦＥＣ反復における評価中ブロ
ックとして垂直エラー・サブブロックに更に分割する。
上記伝送ブロックが更に分割されるのは、プロセッサ３
６がその伝送ブロックを有する複数のワードの部分集合
に特定の周波数チャネルで周波数に関するＣＲＣを実行
することができるようにする情報が上記再送された部分
垂直パリティ・ビットに包含されている故である。プロ
セッサ３６は、周知の技術を使用して、上記評価中ブロ
ックから画定されたエラー・サブブロックに対するステ
ップ３００の実行に関わるデータをメモリ３８に保存す
る。
された部分垂直パリティ・ビットを使用して上記伝送ブ
ロックを初回のＡＲＱ／ＦＥＣ反復における評価中ブロ
ックとして垂直エラー・サブブロックに更に分割する。
上記伝送ブロックが更に分割されるのは、プロセッサ３
６がその伝送ブロックを有する複数のワードの部分集合
に特定の周波数チャネルで周波数に関するＣＲＣを実行
することができるようにする情報が上記再送された部分
垂直パリティ・ビットに包含されている故である。プロ
セッサ３６は、周知の技術を使用して、上記評価中ブロ
ックから画定されたエラー・サブブロックに対するステ
ップ３００の実行に関わるデータをメモリ３８に保存す
る。
【００７０】再送を要求された部分垂直パリティ・ビッ
トは、好ましくは評価中ブロックを第１エラー・サブブ
ロックと第２エラー・サブブロックとに更に分割するた
めに使用される。上記初回のＡＲＱ／ＦＥＣ反復では、
再送された部分垂直パリティ・ビットが情報シンボルを
包含するワードを有する情報を上記伝送ブロックのその
部分のみの再分割に供する。以下で説明するように、そ
れ以降の各回のＡＲＱ／ＦＥＣ反復では、評価中ブロッ
クの各ワードが情報シンボルから成っているので、再送
を要求された部分垂直パリティ・ビットが適当な方法で
評価中ブロックを更に分割するために使用されるように
することが可能である。
トは、好ましくは評価中ブロックを第１エラー・サブブ
ロックと第２エラー・サブブロックとに更に分割するた
めに使用される。上記初回のＡＲＱ／ＦＥＣ反復では、
再送された部分垂直パリティ・ビットが情報シンボルを
包含するワードを有する情報を上記伝送ブロックのその
部分のみの再分割に供する。以下で説明するように、そ
れ以降の各回のＡＲＱ／ＦＥＣ反復では、評価中ブロッ
クの各ワードが情報シンボルから成っているので、再送
を要求された部分垂直パリティ・ビットが適当な方法で
評価中ブロックを更に分割するために使用されるように
することが可能である。
【００７１】トランシーバ３０は評価中ブロックから更
に分割されることとなる各ワード群を識別するために評
価中ブロックの行インデックス及びカラム・インデック
スを送出する。トランシーバ２０は、好ましくは、評価
中ブロックの各欠陥周波数チャネルについて評価中ブロ
ックに周波数に関するＣＲＣを実行するため、第１及び
第２の組の部分垂直パリティ・ビットを伝送する。例え
ば、初回のＡＲＱ／ＦＥＣ反復では、再送された第１の
組の部分垂直パリティ・ビットが第１エラー・サブブロ
ックを画定する伝送ブロック中の各ワードの部分集合に
周波数に関するＣＲＣを実行するために使用される。こ
の第１エラー・サブブロックは、上段の行から開始して
下方へ、情報シンボルから成るワードの列に比較して伝
送ブロックを約半分に更に分割することを許容する列に
まで、列単位で連続的に続く連続的な伝送ブロックの行
から成ることが適切である。第２の組の部分垂直パリテ
ィ・ビットは、伝送ブロック中の残余のワードに周波数
に関するＣＲＣを実行し、且つ、ステップ３００で第２
エラー・サブブロックを画定するために、伝送ブロック
中の各欠陥周波数チャネルに対して伝送される。この第
２のエラー・サブブロックは上記第１エラー・サブブロ
ックの最下部の列の次の列から始まる、伝送ブロックの
連続的な列から成ることが適切である。なお、それに代
わる再分割の方法、例えば、評価中ブロックを３個以上
の垂直サブブロックに更に分割する方法もまた可能であ
る。
に分割されることとなる各ワード群を識別するために評
価中ブロックの行インデックス及びカラム・インデック
スを送出する。トランシーバ２０は、好ましくは、評価
中ブロックの各欠陥周波数チャネルについて評価中ブロ
ックに周波数に関するＣＲＣを実行するため、第１及び
第２の組の部分垂直パリティ・ビットを伝送する。例え
ば、初回のＡＲＱ／ＦＥＣ反復では、再送された第１の
組の部分垂直パリティ・ビットが第１エラー・サブブロ
ックを画定する伝送ブロック中の各ワードの部分集合に
周波数に関するＣＲＣを実行するために使用される。こ
の第１エラー・サブブロックは、上段の行から開始して
下方へ、情報シンボルから成るワードの列に比較して伝
送ブロックを約半分に更に分割することを許容する列に
まで、列単位で連続的に続く連続的な伝送ブロックの行
から成ることが適切である。第２の組の部分垂直パリテ
ィ・ビットは、伝送ブロック中の残余のワードに周波数
に関するＣＲＣを実行し、且つ、ステップ３００で第２
エラー・サブブロックを画定するために、伝送ブロック
中の各欠陥周波数チャネルに対して伝送される。この第
２のエラー・サブブロックは上記第１エラー・サブブロ
ックの最下部の列の次の列から始まる、伝送ブロックの
連続的な列から成ることが適切である。なお、それに代
わる再分割の方法、例えば、評価中ブロックを３個以上
の垂直サブブロックに更に分割する方法もまた可能であ
る。
【００７２】ステップ３００の実行後、プロセッサ３６
はステップ３１０で、ステップ３００で画定されたエラ
ー・サブブロックのうちの幾つかに関して、エラー状態
にあるチャネル・シンボルを有する周波数チャネルの数
が訂正可能な欠陥箇所の数を超えているかどうかを判定
する。もしエラー・サブブロック中の欠陥周波数チャネ
ルの数が訂正可能な欠陥箇所の数を超えていれば、プロ
セッサ３６はステップ３４０へ進む。もしエラー・サブ
ブロック中の欠陥周波数チャネルの数が訂正可能な欠陥
箇所の数を超えていなければ、プロセッサ３６はステッ
プ３２０でエラー状態情報シンボルを包含するエラー・
サブブロック中の各ワードにＦＥＣを実行する。ステッ
プ３２０はプロセッサ３６により、上述のステップ２６
０の方法と同様な方法で実行される。
はステップ３１０で、ステップ３００で画定されたエラ
ー・サブブロックのうちの幾つかに関して、エラー状態
にあるチャネル・シンボルを有する周波数チャネルの数
が訂正可能な欠陥箇所の数を超えているかどうかを判定
する。もしエラー・サブブロック中の欠陥周波数チャネ
ルの数が訂正可能な欠陥箇所の数を超えていれば、プロ
セッサ３６はステップ３４０へ進む。もしエラー・サブ
ブロック中の欠陥周波数チャネルの数が訂正可能な欠陥
箇所の数を超えていなければ、プロセッサ３６はステッ
プ３２０でエラー状態情報シンボルを包含するエラー・
サブブロック中の各ワードにＦＥＣを実行する。ステッ
プ３２０はプロセッサ３６により、上述のステップ２６
０の方法と同様な方法で実行される。
【００７３】エラー・サブブロック中のより小さな組の
ワードに周波数に関するＣＲＣを実行することが有益で
ある。エラー・サブブロック中のワード数を少なくする
ことにより、エラー・サブブロックへの周波数に関する
ＣＲＣの実行により、エラー状態にある情報シンボルを
有するとして検出された周波数チャネルの数が訂正可能
な欠陥箇所の数を超えない尤度が増大する。例えば、メ
モリ３８に保存されている、エラー・サブブロック中に
包含されている各ワードに対する時間及び周波数に関す
るＣＲＣの実行に関わるデータは、そのエラー・サブブ
ロック中の特定のワードについて、エラー状態にある情
報シンボルを包含する周波数チャネルを指示することを
可能にすることができる。これら識別されたエラーの数
はそのエラー・サブブロックの各ワードに対する訂正可
能な欠陥箇所の数より多くはないと思われる。従って、
エラー・サブブロック中の伝送エラーはＦＥＣによって
訂正可能であろう。
ワードに周波数に関するＣＲＣを実行することが有益で
ある。エラー・サブブロック中のワード数を少なくする
ことにより、エラー・サブブロックへの周波数に関する
ＣＲＣの実行により、エラー状態にある情報シンボルを
有するとして検出された周波数チャネルの数が訂正可能
な欠陥箇所の数を超えない尤度が増大する。例えば、メ
モリ３８に保存されている、エラー・サブブロック中に
包含されている各ワードに対する時間及び周波数に関す
るＣＲＣの実行に関わるデータは、そのエラー・サブブ
ロック中の特定のワードについて、エラー状態にある情
報シンボルを包含する周波数チャネルを指示することを
可能にすることができる。これら識別されたエラーの数
はそのエラー・サブブロックの各ワードに対する訂正可
能な欠陥箇所の数より多くはないと思われる。従って、
エラー・サブブロック中の伝送エラーはＦＥＣによって
訂正可能であろう。
【００７４】エラー・サブブロックについてエラー状態
にある情報シンボルがステップ３２０でＦＥＣによって
訂正された後、プロセッサ３６はステップ３３０で欠陥
周波数チャネルに関わるメモリ３８を更新する。ステッ
プ３３０はプロセッサ３６により、上述のステップ２７
０の方法と同様な方法で実行される。
にある情報シンボルがステップ３２０でＦＥＣによって
訂正された後、プロセッサ３６はステップ３３０で欠陥
周波数チャネルに関わるメモリ３８を更新する。ステッ
プ３３０はプロセッサ３６により、上述のステップ２７
０の方法と同様な方法で実行される。
【００７５】次に、プロセッサ３６はステップ３４０で
現ＡＲＱ／ＦＥＣ反復中にステップ３００で画定された
エラー・サブブロックのうちにステップ３１０に従って
評価されなかったものが有るかどうかを判定する。もし
そのようなエラー・サブブロックが有れば、プロセッサ
３６は、できればそのエラー・サブブロックにステップ
３２０及び３３０と共にステップ３１０を実行する。本
発明の目的のため、ＡＲＱ／ＦＥＣ反復中にステップ３
００で画定されたエラー・サブブロックにプロセッサ３
６がステップ３１０を実行する順序は、重要ではない。
プロセッサ３６がステップ３４０で、現ＡＲＱ／ＦＥＣ
反復中に画定された全エラー・サブブロックが評価され
たことを判定すると、プロセッサ３６は続いてステップ
３５０の実行を開始する。
現ＡＲＱ／ＦＥＣ反復中にステップ３００で画定された
エラー・サブブロックのうちにステップ３１０に従って
評価されなかったものが有るかどうかを判定する。もし
そのようなエラー・サブブロックが有れば、プロセッサ
３６は、できればそのエラー・サブブロックにステップ
３２０及び３３０と共にステップ３１０を実行する。本
発明の目的のため、ＡＲＱ／ＦＥＣ反復中にステップ３
００で画定されたエラー・サブブロックにプロセッサ３
６がステップ３１０を実行する順序は、重要ではない。
プロセッサ３６がステップ３４０で、現ＡＲＱ／ＦＥＣ
反復中に画定された全エラー・サブブロックが評価され
たことを判定すると、プロセッサ３６は続いてステップ
３５０の実行を開始する。
【００７６】ステップ３５０で、プロセッサ３６は現Ａ
ＲＱ／ＦＥＣ反復中にステップ３００で画定されたエラ
ー・サブブロックのうちにＦＥＣによって訂正すること
ができなかったものがあるかどうか、換言すれば、現Ａ
ＲＱ／ＦＥＣ反復中に画定された少なくとも１個のエラ
ー・サブブロックが訂正可能な欠陥箇所の数より多い数
の欠陥周波数チャネルを有するかどうかを判定する。も
し現ＡＲＱ／ＦＥＣ反復中に画定された全エラー・サブ
ブロックがＦＥＣを受けていれば、プロセッサ３６はス
テップ２３０を実行する。
ＲＱ／ＦＥＣ反復中にステップ３００で画定されたエラ
ー・サブブロックのうちにＦＥＣによって訂正すること
ができなかったものがあるかどうか、換言すれば、現Ａ
ＲＱ／ＦＥＣ反復中に画定された少なくとも１個のエラ
ー・サブブロックが訂正可能な欠陥箇所の数より多い数
の欠陥周波数チャネルを有するかどうかを判定する。も
し現ＡＲＱ／ＦＥＣ反復中に画定された全エラー・サブ
ブロックがＦＥＣを受けていれば、プロセッサ３６はス
テップ２３０を実行する。
【００７７】他方、もしプロセッサ３６が現ＡＲＱ／Ｆ
ＥＣ反復中にステップ３００で画定された少なくとも１
個のエラー・サブブロックがＦＥＣによって訂正するこ
とができなかったことを判定すると、プロセッサ３６は
ステップ３６０を実行する。ステップ３６０で、プロセ
ッサ３６はその時点で適応ＡＲＱ／ＦＥＣプロセス２０
０において特定の伝送ブロックに実行されたＡＲＱ／Ｆ
ＥＣ反復の数が、特定の伝送ブロックに実行されるべき
ＡＲＱ／ＦＥＣ反復の回数を限定する反復限界Ｌに等し
いかどうかを判定する。その反復限界Ｌは、適切には、
メモリ３８にプリセットするか、或いはトランシーバ２
０とトランシーバ３０との間に適当なハンドシェーク・
オペレーションを使用することによって変更されるよう
にすることができる。上記反復限界Ｌは、ＦＥＣによっ
て訂正不能な伝送ブロックの各ワードに対するＡＲＱの
実行に対するＡＲＱ／ＦＥＣ技術の効率を最大にする値
に設定されることが好ましく、且つ、約２５６ワードの
ワード長と１６個の周波数チャネルによって伝送される
データを有する伝送ブロックに対し３であることが好ま
しい。その結果、伝送ブロックのワード群へのＡＲＱの
実行が情報ビットのエラーの無い伝送を達成するための
より有効な方法である場合には、特定の伝送ブロックに
対する追加の部分垂直パリティ・ビットの再送は要求さ
れない。
ＥＣ反復中にステップ３００で画定された少なくとも１
個のエラー・サブブロックがＦＥＣによって訂正するこ
とができなかったことを判定すると、プロセッサ３６は
ステップ３６０を実行する。ステップ３６０で、プロセ
ッサ３６はその時点で適応ＡＲＱ／ＦＥＣプロセス２０
０において特定の伝送ブロックに実行されたＡＲＱ／Ｆ
ＥＣ反復の数が、特定の伝送ブロックに実行されるべき
ＡＲＱ／ＦＥＣ反復の回数を限定する反復限界Ｌに等し
いかどうかを判定する。その反復限界Ｌは、適切には、
メモリ３８にプリセットするか、或いはトランシーバ２
０とトランシーバ３０との間に適当なハンドシェーク・
オペレーションを使用することによって変更されるよう
にすることができる。上記反復限界Ｌは、ＦＥＣによっ
て訂正不能な伝送ブロックの各ワードに対するＡＲＱの
実行に対するＡＲＱ／ＦＥＣ技術の効率を最大にする値
に設定されることが好ましく、且つ、約２５６ワードの
ワード長と１６個の周波数チャネルによって伝送される
データを有する伝送ブロックに対し３であることが好ま
しい。その結果、伝送ブロックのワード群へのＡＲＱの
実行が情報ビットのエラーの無い伝送を達成するための
より有効な方法である場合には、特定の伝送ブロックに
対する追加の部分垂直パリティ・ビットの再送は要求さ
れない。
【００７８】プロセッサ３６がステップ３６０で、既に
実行されたＡＲＱ／ＦＥＣ反復の回数が反復限界に等し
いことを判定すると、プロセッサ３６はステップ３６５
へ進む。それに応じてプロセッサ３６はステップ３６５
で、適応ＡＲＱ／ＦＥＣプロセス２００の実行を他の伝
送ブロックに供するために実行されるＡＲＱ／ＦＥＣ反
復の回数を表すデータをメモリ３８に再設定し、続いて
ステップ３９０へ進む。
実行されたＡＲＱ／ＦＥＣ反復の回数が反復限界に等し
いことを判定すると、プロセッサ３６はステップ３６５
へ進む。それに応じてプロセッサ３６はステップ３６５
で、適応ＡＲＱ／ＦＥＣプロセス２００の実行を他の伝
送ブロックに供するために実行されるＡＲＱ／ＦＥＣ反
復の回数を表すデータをメモリ３８に再設定し、続いて
ステップ３９０へ進む。
【００７９】他方、ＡＲＱ／ＦＥＣ反復の回数が反復限
界より少ない場合は、それに応じてプロセッサ３６はス
テップ３６３でメモリ３８中のそのＡＲＱ／ＦＥＣ反復
回数値を増分し、続いてステップ２９０へ進む。
界より少ない場合は、それに応じてプロセッサ３６はス
テップ３６３でメモリ３８中のそのＡＲＱ／ＦＥＣ反復
回数値を増分し、続いてステップ２９０へ進む。
【００８０】例えば、プロセッサ３６が特定の伝送ブロ
ックに対して行うステップ２９０の２回目の実行は２回
目のＡＲＱ／ＦＥＣ反復の実行を構成する。上記伝送ブ
ロックから画定されたエラー・サブブロックであって１
回目のＡＲＱ／ＦＥＣ反復ではＦＥＣによって訂正する
ことができなかったエラー・サブブロックがステップ２
９０を実行するための評価中ブロックになる。例えば、
１回目のＡＲＱ／ＦＥＣ反復で画定されたエラー・サブ
ブロックの全てが２回目のＡＲＱ／ＦＥＣ反復における
評価中ブロックとなることが可能である。プロセッサ３
６は、その２回目のＡＲＱ／ＦＥＣ反復の実行のために
画定された何れかの評価中ブロックに対して追加の部分
垂直パリティ・ビットの再送を要求する。この２回目の
ＡＲＱ／ＦＥＣ反復においてステップ２９０で伝送され
た部分垂直パリティ・ビットは、１回目のＡＲＱ／ＦＥ
Ｃ反復においてステップ２９０で伝送された方法と同じ
方法で伝送され、同一の形を有する。
ックに対して行うステップ２９０の２回目の実行は２回
目のＡＲＱ／ＦＥＣ反復の実行を構成する。上記伝送ブ
ロックから画定されたエラー・サブブロックであって１
回目のＡＲＱ／ＦＥＣ反復ではＦＥＣによって訂正する
ことができなかったエラー・サブブロックがステップ２
９０を実行するための評価中ブロックになる。例えば、
１回目のＡＲＱ／ＦＥＣ反復で画定されたエラー・サブ
ブロックの全てが２回目のＡＲＱ／ＦＥＣ反復における
評価中ブロックとなることが可能である。プロセッサ３
６は、その２回目のＡＲＱ／ＦＥＣ反復の実行のために
画定された何れかの評価中ブロックに対して追加の部分
垂直パリティ・ビットの再送を要求する。この２回目の
ＡＲＱ／ＦＥＣ反復においてステップ２９０で伝送され
た部分垂直パリティ・ビットは、１回目のＡＲＱ／ＦＥ
Ｃ反復においてステップ２９０で伝送された方法と同じ
方法で伝送され、同一の形を有する。
【００８１】プロセッサ３６は続いてステップ３００
で、上記の個々に再送された部分垂直パリティ・ビット
を使用して、２回目のＡＲＱ／ＦＥＣ反復のために画定
された何れかの評価中ブロックに周波数に関するＣＲＣ
を実行を実行する。そのような評価中ブロックは、更
に、１回目のＡＲＱ／ＦＥＣ反復に関して上記で述べた
方法と同様にしてエラー・サブブロックに更に分割され
る。この２回目のＡＲＱ／ＦＥＣ反復においてステップ
３００で画定されたエラー・サブブロックは、続いてス
テップ３１０乃至３５０で、１回目のＡＲＱ／ＦＥＣ反
復において画定されたエラー・サブブロックと同様に方
法で評価される。この２回目のＡＲＱ／ＦＥＣ反復で画
定されたエラー・サブブロックがＦＥＣによって訂正す
ることができない場合は、それらエラー・サブブロック
に追加のＡＲＱ／ＦＥＣ反復が２回目のＡＲＱ／ＦＥＣ
反復中に実行されたものと同様な方法で実行される。こ
れらのＡＲＱ／ＦＥＣ反復の実行は特定の伝送ブロック
でＡＲＱ／ＦＥＣ反復限界に達するまで続けられる。
で、上記の個々に再送された部分垂直パリティ・ビット
を使用して、２回目のＡＲＱ／ＦＥＣ反復のために画定
された何れかの評価中ブロックに周波数に関するＣＲＣ
を実行を実行する。そのような評価中ブロックは、更
に、１回目のＡＲＱ／ＦＥＣ反復に関して上記で述べた
方法と同様にしてエラー・サブブロックに更に分割され
る。この２回目のＡＲＱ／ＦＥＣ反復においてステップ
３００で画定されたエラー・サブブロックは、続いてス
テップ３１０乃至３５０で、１回目のＡＲＱ／ＦＥＣ反
復において画定されたエラー・サブブロックと同様に方
法で評価される。この２回目のＡＲＱ／ＦＥＣ反復で画
定されたエラー・サブブロックがＦＥＣによって訂正す
ることができない場合は、それらエラー・サブブロック
に追加のＡＲＱ／ＦＥＣ反復が２回目のＡＲＱ／ＦＥＣ
反復中に実行されたものと同様な方法で実行される。こ
れらのＡＲＱ／ＦＥＣ反復の実行は特定の伝送ブロック
でＡＲＱ／ＦＥＣ反復限界に達するまで続けられる。
【００８２】このようにして、１回目のＡＲＱ／ＦＥＣ
反復が完了した後にステップ２９０が実行される都度、
先に為されたＡＲＱ／ＦＥＣ反復でＦＥＣによって訂正
することができなかった各エラー・サブブロックの欠陥
周波数チャネルについて追加の部分垂直パリティ・ビッ
トの再送が要求される。これら部分垂直パリティ・ビッ
トは、先に為されたＡＲＱ／ＦＥＣ反復でＦＥＣによっ
て訂正することができなかった各エラー・サブブロック
を更に分割するために使用される。この反復処理によ
り、周波数に関するＣＲＣが実行されるワード数が削減
される。それに従い、エラー・サブブロック中の欠陥周
波数チャネルの数が訂正可能な欠陥箇所の数を超えない
尤度が増大する。従って、メモリ３８中にそれらエラー
を包含する周波数チャネルを識別するために十分なデー
タが有るので、ＦＥＣが伝送ブロック中のエラー状態に
ある情報シンボルを有するワードに実行される大きな尤
度が存在する。この結果、ＡＲＱによって大きな数の情
報ビットを再送する必要性が減少する。
反復が完了した後にステップ２９０が実行される都度、
先に為されたＡＲＱ／ＦＥＣ反復でＦＥＣによって訂正
することができなかった各エラー・サブブロックの欠陥
周波数チャネルについて追加の部分垂直パリティ・ビッ
トの再送が要求される。これら部分垂直パリティ・ビッ
トは、先に為されたＡＲＱ／ＦＥＣ反復でＦＥＣによっ
て訂正することができなかった各エラー・サブブロック
を更に分割するために使用される。この反復処理によ
り、周波数に関するＣＲＣが実行されるワード数が削減
される。それに従い、エラー・サブブロック中の欠陥周
波数チャネルの数が訂正可能な欠陥箇所の数を超えない
尤度が増大する。従って、メモリ３８中にそれらエラー
を包含する周波数チャネルを識別するために十分なデー
タが有るので、ＦＥＣが伝送ブロック中のエラー状態に
ある情報シンボルを有するワードに実行される大きな尤
度が存在する。この結果、ＡＲＱによって大きな数の情
報ビットを再送する必要性が減少する。
【００８３】伝送ブロックの幾つかのワードがまだ訂正
されていない状況で上記ＡＲＱ／ＦＥＣ反復限界がステ
ップ３６５で再設定された後、プロセッサ３６はステッ
プ３９０で上記送信器に、ＦＥＣによって訂正すること
ができなかった何れかのエラー・サブブロック中のワー
ドの情報ビットを再送するように要求する。情報ビット
の再送要求は、ステップ２９０での部分垂直パリティ・
ビットの再送に関連して上述した方法と同様な方法で、
再送及び検査プロセス４００に従って実行される。
されていない状況で上記ＡＲＱ／ＦＥＣ反復限界がステ
ップ３６５で再設定された後、プロセッサ３６はステッ
プ３９０で上記送信器に、ＦＥＣによって訂正すること
ができなかった何れかのエラー・サブブロック中のワー
ドの情報ビットを再送するように要求する。情報ビット
の再送要求は、ステップ２９０での部分垂直パリティ・
ビットの再送に関連して上述した方法と同様な方法で、
再送及び検査プロセス４００に従って実行される。
【００８４】ステップ３９０を実行した後、プロセッサ
３６は、プロセッサ３６がステップ３９０の一部として
時間切れプロセス６００を実行しなかったとした場合に
のみ、ステップ３９５で上記再送されたエラー・サブブ
ロックに関する欠陥周波数チャネルを更新する。プロセ
ッサ３６は、ＡＲＱの再送が生じた各エラー・サブブロ
ックについてＪの値だけ、エラー・サブブロック中にエ
ラーを有することが判定された周波数チャネルに関する
現在和を増分する。なお、Ｊはエラー・サブブロックの
垂直サイズ、換言すれば、そのエラー・サブブロック中
のワード数に等しい値であることが好ましい。プロセッ
サ３６は続いてステップ２３０を実行する。
３６は、プロセッサ３６がステップ３９０の一部として
時間切れプロセス６００を実行しなかったとした場合に
のみ、ステップ３９５で上記再送されたエラー・サブブ
ロックに関する欠陥周波数チャネルを更新する。プロセ
ッサ３６は、ＡＲＱの再送が生じた各エラー・サブブロ
ックについてＪの値だけ、エラー・サブブロック中にエ
ラーを有することが判定された周波数チャネルに関する
現在和を増分する。なお、Ｊはエラー・サブブロックの
垂直サイズ、換言すれば、そのエラー・サブブロック中
のワード数に等しい値であることが好ましい。プロセッ
サ３６は続いてステップ２３０を実行する。
【００８５】一例として、適応ＡＲＱ／ＦＥＣプロセス
２００は、本発明の利点を強調するために、無線通信シ
ステム１０で伝送された際の図８に示される伝送ブロッ
ク５００上で実行される。
２００は、本発明の利点を強調するために、無線通信シ
ステム１０で伝送された際の図８に示される伝送ブロッ
ク５００上で実行される。
【００８６】伝送ブロック５００は、トランシーバ３０
で連続的に受信されるワード５７０1乃至５７０252から
成る。これらのワード５７０1乃至５７０252は、ワード
５７０1から開始してそれらのワードがトランシーバ３
０で受信される順序に対応して、最上段から下方へ並ぶ
列として配列されている。これらワード５７０1乃至５
７０252は情報ビット及び水平パリティ・ビットから成
っている。
で連続的に受信されるワード５７０1乃至５７０252から
成る。これらのワード５７０1乃至５７０252は、ワード
５７０1から開始してそれらのワードがトランシーバ３
０で受信される順序に対応して、最上段から下方へ並ぶ
列として配列されている。これらワード５７０1乃至５
７０252は情報ビット及び水平パリティ・ビットから成
っている。
【００８７】周波数チャネル５８０1乃至５８０16は、
データ・ビットを伝送ブロック５００中で伝送する周波
数チャネルを有する。これらの周波数チャネル５８０1
乃至５８０16は、伝送ブロック５００の各ワードのカラ
ムとして周波数チャネル５８０1から開始して左から右
へ連続的に配列されている。ワード５７０1乃至５７０2
52に対して、周波数チャネル５８０13乃至５８０16は水
平パリティ・ビットが配置された水平パリティ・シンボ
ルから成り、周波数チャネル５８０1乃至５８０12は情
報ビットが配置された情報シンボルから成っている。
データ・ビットを伝送ブロック５００中で伝送する周波
数チャネルを有する。これらの周波数チャネル５８０1
乃至５８０16は、伝送ブロック５００の各ワードのカラ
ムとして周波数チャネル５８０1から開始して左から右
へ連続的に配列されている。ワード５７０1乃至５７０2
52に対して、周波数チャネル５８０13乃至５８０16は水
平パリティ・ビットが配置された水平パリティ・シンボ
ルから成り、周波数チャネル５８０1乃至５８０12は情
報ビットが配置された情報シンボルから成っている。
【００８８】伝送ブロック５００は更に垂直パリティ・
ワード５７０253乃至５７０256を有する。これら垂直パ
リティ・ワード５７０253乃至５７０256は、専有的に周
波数チャネル５８０1乃至５８０16での垂直パリティ・
シンボルから成る。それら垂直パリティ・シンボルは垂
直パリティ・ワード５７０253乃至５７０256内で周波数
チャネル５８０1から始まるカラムとして左から右へ連
続的に配列されている。
ワード５７０253乃至５７０256を有する。これら垂直パ
リティ・ワード５７０253乃至５７０256は、専有的に周
波数チャネル５８０1乃至５８０16での垂直パリティ・
シンボルから成る。それら垂直パリティ・シンボルは垂
直パリティ・ワード５７０253乃至５７０256内で周波数
チャネル５８０1から始まるカラムとして左から右へ連
続的に配列されている。
【００８９】例示のため、ワード５７０20乃至５７０12
0の周波数チャネル５８０7、５８０8、５８０9及び５８
０10で伝送された情報ビット、及び、ワード５７０130
乃至５７０210の周波数チャネル５８０1、５８０2、５
８０3、５８０4及び５８０5で伝送された情報ビットは
トランシーバ３０へエラー状態で伝送されることになる
ものと想定する。この伝送エラーは、図８及び他の関連
する図に、クロス・ハッチ模様で区別されている対応チ
ャネル・シンボルのように図示されている。伝送ブロッ
ク５００中のこれら選ばれた伝送エラーは、マルチパス
・フェーディング現象、換言すれば、長期間にわたる多
数の周波数チャネルで伝送エラーが発生していることを
表している。
0の周波数チャネル５８０7、５８０8、５８０9及び５８
０10で伝送された情報ビット、及び、ワード５７０130
乃至５７０210の周波数チャネル５８０1、５８０2、５
８０3、５８０4及び５８０5で伝送された情報ビットは
トランシーバ３０へエラー状態で伝送されることになる
ものと想定する。この伝送エラーは、図８及び他の関連
する図に、クロス・ハッチ模様で区別されている対応チ
ャネル・シンボルのように図示されている。伝送ブロッ
ク５００中のこれら選ばれた伝送エラーは、マルチパス
・フェーディング現象、換言すれば、長期間にわたる多
数の周波数チャネルで伝送エラーが発生していることを
表している。
【００９０】プロセッサ３６はステップ２１０で、ワー
ド５７０1乃至５７０252に対する周波数チャネル５８０
1乃至５８０12中の情報シンボルに時間に関するＣＲＣ
を実行することとなろう。少なくとも１個の情報シンボ
ルが伝送ブロック５００に関してエラー状態にあるの
で、プロセッサ３６はステップ２４０へ進み、垂直パリ
ティ・ワード５７０253乃至５７０256中の垂直パリティ
・ビットを使用して周波数チャネル５８０1乃至５８０1
6中の情報シンボルに周波数に関するＣＲＣを実行する
こととなろう。プロセッサ３６は、周波数チャネル５８
０1、５８０2、５８０3、５８０4及び５８０5と周波数
チャネル５８０7、５８０8、５８０9及び５８０10中で
１個の情報シンボルがエラー状態であること、換言すれ
ば９個の欠陥周波数チャネルが存在していることを判定
することとなろう。
ド５７０1乃至５７０252に対する周波数チャネル５８０
1乃至５８０12中の情報シンボルに時間に関するＣＲＣ
を実行することとなろう。少なくとも１個の情報シンボ
ルが伝送ブロック５００に関してエラー状態にあるの
で、プロセッサ３６はステップ２４０へ進み、垂直パリ
ティ・ワード５７０253乃至５７０256中の垂直パリティ
・ビットを使用して周波数チャネル５８０1乃至５８０1
6中の情報シンボルに周波数に関するＣＲＣを実行する
こととなろう。プロセッサ３６は、周波数チャネル５８
０1、５８０2、５８０3、５８０4及び５８０5と周波数
チャネル５８０7、５８０8、５８０9及び５８０10中で
１個の情報シンボルがエラー状態であること、換言すれ
ば９個の欠陥周波数チャネルが存在していることを判定
することとなろう。
【００９１】欠陥周波数チャネルの数が訂正可能な数、
４を超えているので、ＦＥＣを伝送ブロック５００中の
ワードに実行することはできない。適応ＡＲＱ／ＦＥＣ
プロセス２００はこの時点でＡＲＱに頼らなければなら
ないことを回避する技術を供する。プロセッサ３６はス
テップ２９０を実行し、１回目のＡＲＱ／ＦＥＣ反復の
一部として、周波数チャネル５８０1乃至５８０5及び周
波数チャネル５８０7乃至５８０10での情報シンボルが
エラー状態であることがステップ２４０で検出されてい
るので、これら周波数チャネルに対する部分垂直パリテ
ィ・ビットの再送を要求することとなろう。これら部分
垂直パリティ・ビットはプロセッサ３６により、周波数
チャネル５８０1、５８０2、５８０3、５８０4、５８０
6、５８０7、５８０8、５８０9及び５８０10に周波数に
関するＣＲＣを実行するために使用されることとなろ
う。この例示のため、メモリ３８中のデータは当初、周
波数チャネル５８０1乃至５８０16が正常機能チャネル
であり、且つ、部分垂直パリティ・ビットを包含する再
送されたデータ・ビットのブロックが、適応ＡＲＱ／Ｆ
ＥＣプロセス２００のステップ２９０及び３９０の部分
として実行される再送及び検査プロセス４００に従い正
しく再送されていることを示す。
４を超えているので、ＦＥＣを伝送ブロック５００中の
ワードに実行することはできない。適応ＡＲＱ／ＦＥＣ
プロセス２００はこの時点でＡＲＱに頼らなければなら
ないことを回避する技術を供する。プロセッサ３６はス
テップ２９０を実行し、１回目のＡＲＱ／ＦＥＣ反復の
一部として、周波数チャネル５８０1乃至５８０5及び周
波数チャネル５８０7乃至５８０10での情報シンボルが
エラー状態であることがステップ２４０で検出されてい
るので、これら周波数チャネルに対する部分垂直パリテ
ィ・ビットの再送を要求することとなろう。これら部分
垂直パリティ・ビットはプロセッサ３６により、周波数
チャネル５８０1、５８０2、５８０3、５８０4、５８０
6、５８０7、５８０8、５８０9及び５８０10に周波数に
関するＣＲＣを実行するために使用されることとなろ
う。この例示のため、メモリ３８中のデータは当初、周
波数チャネル５８０1乃至５８０16が正常機能チャネル
であり、且つ、部分垂直パリティ・ビットを包含する再
送されたデータ・ビットのブロックが、適応ＡＲＱ／Ｆ
ＥＣプロセス２００のステップ２９０及び３９０の部分
として実行される再送及び検査プロセス４００に従い正
しく再送されていることを示す。
【００９２】ステップ３００で、１回目のＡＲＱ／ＦＥ
Ｃ反復のための再送された部分垂直パリティ・ビットを
使用して、伝送ブロック５００のワードに為される周波
数に関するＣＲＣを実行することにより、伝送ブロック
５００のエラー・サブブロック５１０及び５２０への再
分割が評価中ブロックに関して行われることとなろう。
エラー・サブブロック５１０及び５２０はそれぞれ図９
と図１０に示されている。エラー・サブブロック５１０
はワード５７０1乃至５７０128から成り、エラー・サブ
ブロック５２０はワード５７０129乃至５７０252から成
っている。プロセッサ３６は、再送された部分垂直パリ
ティ・ビットを使用してエラー・サブブロック５１０及
び５２０に周波数に関するＣＲＣが実行された結果、得
られるデータをメモリ３８に保存する。
Ｃ反復のための再送された部分垂直パリティ・ビットを
使用して、伝送ブロック５００のワードに為される周波
数に関するＣＲＣを実行することにより、伝送ブロック
５００のエラー・サブブロック５１０及び５２０への再
分割が評価中ブロックに関して行われることとなろう。
エラー・サブブロック５１０及び５２０はそれぞれ図９
と図１０に示されている。エラー・サブブロック５１０
はワード５７０1乃至５７０128から成り、エラー・サブ
ブロック５２０はワード５７０129乃至５７０252から成
っている。プロセッサ３６は、再送された部分垂直パリ
ティ・ビットを使用してエラー・サブブロック５１０及
び５２０に周波数に関するＣＲＣが実行された結果、得
られるデータをメモリ３８に保存する。
【００９３】続いてプロセッサ３６はステップ３１０で
中に４個の欠陥周波数チャネルが有ることを判定し、そ
の結果、ステップ３２０へ進みそのステップ３２０を実
行することとなろう。ステップ３２０で、プロセッサ３
６は、周波数チャネル５８０7乃至５８０10での情報シ
ンボル中のエラーを訂正するために周波数チャネル５８
０13、５８０14、５８０15及び５８０16中の各水平パリ
ティ・シンボルを使用してエラー・サブブロック５１０
のワード５７０20乃至５７０100にＦＥＣを実行するこ
ととなろう。例えば、ワード５７０20の周波数チャネル
５８０13、５８０14、５８０15及び５８０16中の水平パ
リティ・シンボルは、ワード５７０20の周波数チャネル
５８０7、５８０8、５８０9及び５８０10中の情報シン
ボル中のエラーを訂正するために使用されることとなろ
う。この様にして、エラー・サブブロック５１０中の各
ワードは少数のパリティ・ビットを再送することによっ
て訂正される。この時点、適応ＡＲＱ／ＦＥＣプロセス
２００を実行することにより、エラーの無い伝送を達成
するためにＡＲＱによって伝送ブロック５００を完全に
再送する必要は無くなる。
中に４個の欠陥周波数チャネルが有ることを判定し、そ
の結果、ステップ３２０へ進みそのステップ３２０を実
行することとなろう。ステップ３２０で、プロセッサ３
６は、周波数チャネル５８０7乃至５８０10での情報シ
ンボル中のエラーを訂正するために周波数チャネル５８
０13、５８０14、５８０15及び５８０16中の各水平パリ
ティ・シンボルを使用してエラー・サブブロック５１０
のワード５７０20乃至５７０100にＦＥＣを実行するこ
ととなろう。例えば、ワード５７０20の周波数チャネル
５８０13、５８０14、５８０15及び５８０16中の水平パ
リティ・シンボルは、ワード５７０20の周波数チャネル
５８０7、５８０8、５８０9及び５８０10中の情報シン
ボル中のエラーを訂正するために使用されることとなろ
う。この様にして、エラー・サブブロック５１０中の各
ワードは少数のパリティ・ビットを再送することによっ
て訂正される。この時点、適応ＡＲＱ／ＦＥＣプロセス
２００を実行することにより、エラーの無い伝送を達成
するためにＡＲＱによって伝送ブロック５００を完全に
再送する必要は無くなる。
【００９４】エラー状態の情報シンボルを有するエラー
・サブブロック５１０中のワードを全て訂正した後、プ
ロセッサ３６はステップ３２０で周波数チャネル５８０
7、５８０8、５８０9及び５８０10が８１個の連続する
ワードで損傷していることを示すようにメモリ３８中の
現在和を更新することとなろう。
・サブブロック５１０中のワードを全て訂正した後、プ
ロセッサ３６はステップ３２０で周波数チャネル５８０
7、５８０8、５８０9及び５８０10が８１個の連続する
ワードで損傷していることを示すようにメモリ３８中の
現在和を更新することとなろう。
【００９５】プロセッサ３６は続いてステップ３４０
で、伝送ブロック５００に対する１回目のＡＲＱ／ＦＥ
Ｃ反復の間にステップ３００で画定されたように、エラ
ー・サブブロック５２０が未だ評価されていないことを
判定することとなろう。プロセッサ３６は続いてステッ
プ３１０で、エラー・サブブロック５２０に関する欠陥
周波数チャネルの数が訂正可能な欠陥箇所の数を超えて
いることを判定し、その結果、ステップ３４０を実行し
た後、ステップ３５０へ進む。エラー・サブブロック５
１０及び５２０の双方が評価されているので、プロセッ
サ３６はステップ３６０へ進むこととなろう。適応ＡＲ
Ｑ／ＦＥＣプロセス２００の１回目のＡＲＱ／ＦＥＣ反
復が伝送ブロック５００に実行されている間に訂正され
るエラー・サブブロックは無いが、少数のビットが評価
されているとき伝送エラーを明確に識別する確率が向上
するので伝送ブロックを少数のブロックに更に分割する
利点は明白である。
で、伝送ブロック５００に対する１回目のＡＲＱ／ＦＥ
Ｃ反復の間にステップ３００で画定されたように、エラ
ー・サブブロック５２０が未だ評価されていないことを
判定することとなろう。プロセッサ３６は続いてステッ
プ３１０で、エラー・サブブロック５２０に関する欠陥
周波数チャネルの数が訂正可能な欠陥箇所の数を超えて
いることを判定し、その結果、ステップ３４０を実行し
た後、ステップ３５０へ進む。エラー・サブブロック５
１０及び５２０の双方が評価されているので、プロセッ
サ３６はステップ３６０へ進むこととなろう。適応ＡＲ
Ｑ／ＦＥＣプロセス２００の１回目のＡＲＱ／ＦＥＣ反
復が伝送ブロック５００に実行されている間に訂正され
るエラー・サブブロックは無いが、少数のビットが評価
されているとき伝送エラーを明確に識別する確率が向上
するので伝送ブロックを少数のブロックに更に分割する
利点は明白である。
【００９６】ここでの例に戻ると、ステップ３６０でプ
ロセッサ３６はＡＲＱ／ＦＥＣ反復が１回だけ実行され
ていることを判定することとなろう。この例示のため、
上記選ばれた反復限界は３に等しい値である。この結
果、プロセッサ３６は、ステップ３６３でメモリ３８中
のＡＲＱ／ＦＥＣ反復回数値を２に増分した後、ステッ
プ２９０へ進みそのステップ２９０を実行することとな
ろう。ステップ２９０でプロセッサ３６はエラー・サブ
ブロック５２０の欠陥周波数チャネル５８０1乃至５８
０5に対する部分垂直パリティ・ビットの再送を要求す
ることとなろう。プロセッサ３６はステップ３００でそ
れら部分垂直パリティ・ビットを使用して、エラー・サ
ブブロック５２０を図１１と図１２にそれぞれ示すよう
にエラー・サブブロック５３０はエラー・サブブロック
５３０とエラー・サブブロック５４０とに更に分割する
こととなろう。エラー・サブブロック５３０はワード５
７０127乃至５７０190から成り、エラー・サブブロック
５４０はワード５７０191乃至５７０252から成ることと
なろう。
ロセッサ３６はＡＲＱ／ＦＥＣ反復が１回だけ実行され
ていることを判定することとなろう。この例示のため、
上記選ばれた反復限界は３に等しい値である。この結
果、プロセッサ３６は、ステップ３６３でメモリ３８中
のＡＲＱ／ＦＥＣ反復回数値を２に増分した後、ステッ
プ２９０へ進みそのステップ２９０を実行することとな
ろう。ステップ２９０でプロセッサ３６はエラー・サブ
ブロック５２０の欠陥周波数チャネル５８０1乃至５８
０5に対する部分垂直パリティ・ビットの再送を要求す
ることとなろう。プロセッサ３６はステップ３００でそ
れら部分垂直パリティ・ビットを使用して、エラー・サ
ブブロック５２０を図１１と図１２にそれぞれ示すよう
にエラー・サブブロック５３０はエラー・サブブロック
５３０とエラー・サブブロック５４０とに更に分割する
こととなろう。エラー・サブブロック５３０はワード５
７０127乃至５７０190から成り、エラー・サブブロック
５４０はワード５７０191乃至５７０252から成ることと
なろう。
【００９７】プロセッサ３６は続いてステップ３１０
で、エラー・サブブロック５３０中の欠陥周波数チャネ
ルの数、５個が訂正可能な欠陥箇所の数、４個を超えて
いることを判定することとなろう。この結果、プロセッ
サ３６はステップ３４０を実行し、エラー・サブブロッ
ク５４０が評価されなかったことを判定した後、ステッ
プ３１０へ進む。
で、エラー・サブブロック５３０中の欠陥周波数チャネ
ルの数、５個が訂正可能な欠陥箇所の数、４個を超えて
いることを判定することとなろう。この結果、プロセッ
サ３６はステップ３４０を実行し、エラー・サブブロッ
ク５４０が評価されなかったことを判定した後、ステッ
プ３１０へ進む。
【００９８】プロセッサ３６は次いでエラー・サブブロ
ック５４０にステップ３１０を実行し、エラー・サブブ
ロック５３０に関して達成された結果と同様な結果を達
成することとなろう。ステップ３４０を実行した後、プ
ロセッサ３６は、エラー・サブブロック５３０及び５４
０がＦＥＣによって訂正することができないので、ステ
ップ３５０からステップ３６０へ進む。
ック５４０にステップ３１０を実行し、エラー・サブブ
ロック５３０に関して達成された結果と同様な結果を達
成することとなろう。ステップ３４０を実行した後、プ
ロセッサ３６は、エラー・サブブロック５３０及び５４
０がＦＥＣによって訂正することができないので、ステ
ップ３５０からステップ３６０へ進む。
【００９９】その後、３回目のＡＲＱ／ＦＥＣ反復9が
実行されることとなろう。ステップ２９０でプロセッサ
３６は、エラー・サブブロック５３０及び５４０の欠陥
周波数チャネル５８０1乃至５８０5に対する部分垂直パ
リティ・ビット、即ち、評価中ブロックの再送を要求す
ることとなろう。プロセッサ３６はステップ３００で、
それら部分垂直パリティ・ビットを使用してエラー・サ
ブブロック５３０を図１３と図１４にそれぞれ示すよう
にエラー・サブブロック５３３とエラー・サブブロック
５３５とに更に分割することとなろう。エラー・サブブ
ロック５３３はワード５７０127乃至５７０159から成
り、エラー・サブブロック５３５はワード５７０160乃
至５７０190から成ることとなろう。更に、プロセッサ
３６はステップ３００で、それら部分垂直パリティ・ビ
ットを使用してエラー・サブブロック５４０を図１５と
図１６にそれぞれ示すようにエラー・サブブロック５４
３とエラー・サブブロック５４５とに更に分割すること
となろう。エラー・サブブロック５４３はワード５７０
191乃至５７０221から成り、エラー・サブブロック５４
５はワード５７０222乃至５７０252から成ることとなろ
う。
実行されることとなろう。ステップ２９０でプロセッサ
３６は、エラー・サブブロック５３０及び５４０の欠陥
周波数チャネル５８０1乃至５８０5に対する部分垂直パ
リティ・ビット、即ち、評価中ブロックの再送を要求す
ることとなろう。プロセッサ３６はステップ３００で、
それら部分垂直パリティ・ビットを使用してエラー・サ
ブブロック５３０を図１３と図１４にそれぞれ示すよう
にエラー・サブブロック５３３とエラー・サブブロック
５３５とに更に分割することとなろう。エラー・サブブ
ロック５３３はワード５７０127乃至５７０159から成
り、エラー・サブブロック５３５はワード５７０160乃
至５７０190から成ることとなろう。更に、プロセッサ
３６はステップ３００で、それら部分垂直パリティ・ビ
ットを使用してエラー・サブブロック５４０を図１５と
図１６にそれぞれ示すようにエラー・サブブロック５４
３とエラー・サブブロック５４５とに更に分割すること
となろう。エラー・サブブロック５４３はワード５７０
191乃至５７０221から成り、エラー・サブブロック５４
５はワード５７０222乃至５７０252から成ることとなろ
う。
【０１００】プロセッサ３６は続いてステップ３１０で
エラー・サブブロック５３３、５３５及び５４３の各々
に有る５個の欠陥周波数チャネルが訂正可能な欠陥箇所
の数を超えていることを判定することとなろう。エラー
・サブブロック５４５に関しては、プロセッサ３６はス
テップ３１０、３２０及び３３０を実行することとなろ
うが、このエラー・サブブロック５４５にはエラー状態
にある周波数チャネルが無いので実際に更新される現在
和は存在しないこととなろう。このように、伝送エラー
を包含する可能性があるワードとしてエラー・サブブロ
ック５４５中のワードを除去することで、それらはＦＥ
Ｃによって訂正することができないワードであるから、
さもなければＡＲＱを使用して再送されなければならな
くなるビットの数が削減される。
エラー・サブブロック５３３、５３５及び５４３の各々
に有る５個の欠陥周波数チャネルが訂正可能な欠陥箇所
の数を超えていることを判定することとなろう。エラー
・サブブロック５４５に関しては、プロセッサ３６はス
テップ３１０、３２０及び３３０を実行することとなろ
うが、このエラー・サブブロック５４５にはエラー状態
にある周波数チャネルが無いので実際に更新される現在
和は存在しないこととなろう。このように、伝送エラー
を包含する可能性があるワードとしてエラー・サブブロ
ック５４５中のワードを除去することで、それらはＦＥ
Ｃによって訂正することができないワードであるから、
さもなければＡＲＱを使用して再送されなければならな
くなるビットの数が削減される。
【０１０１】４個のエラー・サブブロックが全てステッ
プ３１０乃至３５０に従って評価された後、その数が既
にＡＲＱ／ＦＥＣ反復限界に達していることが判定され
ているので、プロセッサ３６はステップ３９０へ進むこ
ととなろう。ステップ３９０で、プロセッサ３６は、上
記説明の如く再送及び検査プロセス４００の各ステップ
を使用してエラー・サブブロック５３３、５３５及び５
４３のワードに対する情報ビットの再送を要求し、情報
ビットの正しい再送を得ることとなろう。プロセッサ３
６は従って周波数チャネル５８０1乃至５８０5に対す
る、エラーが検出された９６個のワードを表す現在和を
増分することとなろう。プロセッサ３６は続いてステッ
プ２３０で、伝送ブロック５００の処理の間に更新され
た現在和に基づいてデータ・ビットの他の伝送ブロック
を伝送するために新しい正常機能周波数チャネルを判定
することとなろう。
プ３１０乃至３５０に従って評価された後、その数が既
にＡＲＱ／ＦＥＣ反復限界に達していることが判定され
ているので、プロセッサ３６はステップ３９０へ進むこ
ととなろう。ステップ３９０で、プロセッサ３６は、上
記説明の如く再送及び検査プロセス４００の各ステップ
を使用してエラー・サブブロック５３３、５３５及び５
４３のワードに対する情報ビットの再送を要求し、情報
ビットの正しい再送を得ることとなろう。プロセッサ３
６は従って周波数チャネル５８０1乃至５８０5に対す
る、エラーが検出された９６個のワードを表す現在和を
増分することとなろう。プロセッサ３６は続いてステッ
プ２３０で、伝送ブロック５００の処理の間に更新され
た現在和に基づいてデータ・ビットの他の伝送ブロック
を伝送するために新しい正常機能周波数チャネルを判定
することとなろう。
【０１０２】要するに、伝送ブロック５００への適応Ａ
ＲＱ／ＦＥＣプロセス２００の実行の結果、再送された
パリティ・ビットを使用してエラー・サブブロック５１
０のワードで検出されたエラーが訂正され、且つ、エラ
ー・サブブロック５４５中の情報ビットを再送する必要
が無くなることとなろう。従って、伝送ブロック５００
に対するＡＲＱの実行の結果、再送されるビットの数が
少なくなり、その結果、データ伝送のレートが増大する
こととなろう。
ＲＱ／ＦＥＣプロセス２００の実行の結果、再送された
パリティ・ビットを使用してエラー・サブブロック５１
０のワードで検出されたエラーが訂正され、且つ、エラ
ー・サブブロック５４５中の情報ビットを再送する必要
が無くなることとなろう。従って、伝送ブロック５００
に対するＡＲＱの実行の結果、再送されるビットの数が
少なくなり、その結果、データ伝送のレートが増大する
こととなろう。
【０１０３】ここで、本発明の第２実施例を無線通信シ
ステム１０に関して説明する。適応ＡＲＱ／ＦＥＣプロ
セス２００が伝送ブロックに実行されるべきか否かを判
定する前に、エラー状態にある情報シンボルを有すると
して検出された伝送ブロック中のワードにＦＥＣを実行
することを先ず試みるためのオプションがプロセッサ３
６に具備される。この実施例は図１７に図示されている
ＦＥＣ-ワード・プロセス１００の各ステップを実行す
ることによって実行される。ＦＥＣ-ワード・プロセス
１００が完遂された後、プロセッサ３６はステップ２１
０から始まる適応ＡＲＱ／ＦＥＣプロセス２００の実行
を開始するか、或いは、以下で説明するようにＦＥＣ-
ワード・プロセス１００によって他の伝送ブロックを処
理することを試みる。
ステム１０に関して説明する。適応ＡＲＱ／ＦＥＣプロ
セス２００が伝送ブロックに実行されるべきか否かを判
定する前に、エラー状態にある情報シンボルを有すると
して検出された伝送ブロック中のワードにＦＥＣを実行
することを先ず試みるためのオプションがプロセッサ３
６に具備される。この実施例は図１７に図示されている
ＦＥＣ-ワード・プロセス１００の各ステップを実行す
ることによって実行される。ＦＥＣ-ワード・プロセス
１００が完遂された後、プロセッサ３６はステップ２１
０から始まる適応ＡＲＱ／ＦＥＣプロセス２００の実行
を開始するか、或いは、以下で説明するようにＦＥＣ-
ワード・プロセス１００によって他の伝送ブロックを処
理することを試みる。
【０１０４】ステップ１１０でプロセッサ３６は、適応
ＡＲＱ／ＦＥＣプロセス２００の前にＦＥＣ-ワード・
プロセス１００が実行されるように選ばれているかどう
かを判定する。もしプロセッサ３６がＦＥＣ-ワード・
プロセス１００を実行するように前もってプログラムさ
れている場合、プロセッサ３６は以下で詳細に説明する
ように、ステップ１２０から始まるＦＥＣ-ワード・プ
ロセス１００を実行する。他方、もしＦＥＣ-ワード・
プロセス１００が選ばれていない場合は、プロセッサ３
６は適応ＡＲＱ／ＦＥＣプロセス２００をステップ２４
０から実行する。この実施例では、プロセッサ３６は通
常の技術を使用して、プロセッサ３６が適応ＡＲＱ／Ｆ
ＥＣプロセス２００のステップ２３５を実行した後、そ
の都度ＦＥＣ-ワード・プロセス１００のステップ１１
０を実行するようにプログラムされている。
ＡＲＱ／ＦＥＣプロセス２００の前にＦＥＣ-ワード・
プロセス１００が実行されるように選ばれているかどう
かを判定する。もしプロセッサ３６がＦＥＣ-ワード・
プロセス１００を実行するように前もってプログラムさ
れている場合、プロセッサ３６は以下で詳細に説明する
ように、ステップ１２０から始まるＦＥＣ-ワード・プ
ロセス１００を実行する。他方、もしＦＥＣ-ワード・
プロセス１００が選ばれていない場合は、プロセッサ３
６は適応ＡＲＱ／ＦＥＣプロセス２００をステップ２４
０から実行する。この実施例では、プロセッサ３６は通
常の技術を使用して、プロセッサ３６が適応ＡＲＱ／Ｆ
ＥＣプロセス２００のステップ２３５を実行した後、そ
の都度ＦＥＣ-ワード・プロセス１００のステップ１１
０を実行するようにプログラムされている。
【０１０５】ステップ１２０でプロセッサ３６は伝送ブ
ロック中の各ワードに、情報シンボルを包含するそれら
ワードがトランシーバ３０で受信される順に、時間に関
するＣＲＣを実行する。プロセッサ３６はステップ１２
０の結果に関わるデータをメモリ３８に保存する。例え
ば、伝送ブロック５００に対しては、時間に関するＣＲ
Ｃがワード５７０1から開始してワード５７０252まで連
続して実行される事となろう。ステップ１２０で分析さ
れた各ワードに対し、プロセッサ３６はステップ１３０
で、そのワード中のチャネル・シンボルの幾つかがエラ
ー状態で受信されているかどうかを判定する。もしプロ
セッサ３６が、少なくとも１個のチャネル・シンボルが
エラー状態であることを検出すると、プロセッサ３６は
ステップ１４０でそのワードにＦＥＣを実行するように
試みる。他方、もしそのワードにはエラー状態のチャネ
ル・シンボルが無い場合、プロセッサ３６は以下で説明
するように、ステップ１８０を実行する。
ロック中の各ワードに、情報シンボルを包含するそれら
ワードがトランシーバ３０で受信される順に、時間に関
するＣＲＣを実行する。プロセッサ３６はステップ１２
０の結果に関わるデータをメモリ３８に保存する。例え
ば、伝送ブロック５００に対しては、時間に関するＣＲ
Ｃがワード５７０1から開始してワード５７０252まで連
続して実行される事となろう。ステップ１２０で分析さ
れた各ワードに対し、プロセッサ３６はステップ１３０
で、そのワード中のチャネル・シンボルの幾つかがエラ
ー状態で受信されているかどうかを判定する。もしプロ
セッサ３６が、少なくとも１個のチャネル・シンボルが
エラー状態であることを検出すると、プロセッサ３６は
ステップ１４０でそのワードにＦＥＣを実行するように
試みる。他方、もしそのワードにはエラー状態のチャネ
ル・シンボルが無い場合、プロセッサ３６は以下で説明
するように、ステップ１８０を実行する。
【０１０６】ステップ１４０で、プロセッサ３６は少な
くとも１個のエラー状態にあるチャネル・シンボルを有
するとして検出された伝送ブロック中のワードにＦＥＣ
を実行するように試みる。もしプロセッサ３６がステッ
プ１５０で、そのワード中の欠陥周波数チャネルの数が
訂正可能なエラーの数を超えていることを判定すると、
プロセッサ３６はステップ１８０へ進む。水平パリティ
・シンボルを使用しているワード毎の訂正可能なエラー
の数は、伝送ブロック中の１個のワードに対する水平パ
リティ・シンボルに割り当てられた周波数チャネルの数
の２分の１以下の最大整数を超えることはできない
くとも１個のエラー状態にあるチャネル・シンボルを有
するとして検出された伝送ブロック中のワードにＦＥＣ
を実行するように試みる。もしプロセッサ３６がステッ
プ１５０で、そのワード中の欠陥周波数チャネルの数が
訂正可能なエラーの数を超えていることを判定すると、
プロセッサ３６はステップ１８０へ進む。水平パリティ
・シンボルを使用しているワード毎の訂正可能なエラー
の数は、伝送ブロック中の１個のワードに対する水平パ
リティ・シンボルに割り当てられた周波数チャネルの数
の２分の１以下の最大整数を超えることはできない
【０１０７】他方、もしプロセッサ３６がステップ１５
０で、そのワード中の欠陥周波数チャネルの数が訂正可
能なエラーの数を超えていないことを判定すると、プロ
セッサ３６はステップ１６０で そのワード中の情報シ
ンボルにＦＥＣを実行する。プロセッサ３６はそのワー
ドの水平パリティ・シンボルを使用してＦＥＣを実行
し、そのワードの個々の周波数チャネルにおける情報シ
ンボル中のエラーを訂正する。続いて、ステップ１７０
でプロセッサ３６は、適応ＡＲＱ／ＦＥＣプロセス２０
０のステップ２７０及び３３０に関して上記で説明した
方法と同様な方法でメモリ３８中の現在和を更新し、ス
テップ１８０へ進む。
０で、そのワード中の欠陥周波数チャネルの数が訂正可
能なエラーの数を超えていないことを判定すると、プロ
セッサ３６はステップ１６０で そのワード中の情報シ
ンボルにＦＥＣを実行する。プロセッサ３６はそのワー
ドの水平パリティ・シンボルを使用してＦＥＣを実行
し、そのワードの個々の周波数チャネルにおける情報シ
ンボル中のエラーを訂正する。続いて、ステップ１７０
でプロセッサ３６は、適応ＡＲＱ／ＦＥＣプロセス２０
０のステップ２７０及び３３０に関して上記で説明した
方法と同様な方法でメモリ３８中の現在和を更新し、ス
テップ１８０へ進む。
【０１０８】プロセッサ３６はステップ１８０で伝送ブ
ロック中に未だ評価されていないワードが有るかどうか
を判定する。もしそのようなワードが残っていれば、プ
ロセッサ３６は、伝送ブロック中のそのワード及び何ら
かの残りのワードに上記で述べた方法でステップ１２０
及びその後の連続するステップを実行する。
ロック中に未だ評価されていないワードが有るかどうか
を判定する。もしそのようなワードが残っていれば、プ
ロセッサ３６は、伝送ブロック中のそのワード及び何ら
かの残りのワードに上記で述べた方法でステップ１２０
及びその後の連続するステップを実行する。
【０１０９】ステップ１８０で伝送ブロック中の全ワー
ドが評価されたことを判定した後、プロセッサ３６はス
テップ１９０で伝送ブロック中にＦＥＣによって訂正す
ることができなかったワードが有るかどうかを判定す
る。もし少なくとも１個のワードがＦＥＣによって訂正
されなかった場合、プロセッサ３６はステップ２４０か
ら伝送ブロックに対する適応ＡＲＱ／ＦＥＣプロセス２
００の実行を開始する。上記で説明した如く、プロセッ
サ３６は、適応ＡＲＱ／ＦＥＣプロセス２００の前にＦ
ＥＣ-ワード・プロセス１００のステップ１１９が後続
の伝送ブロックに実行されるべきであるかどうかに関わ
るデータをメモリ３８に保存する。
ドが評価されたことを判定した後、プロセッサ３６はス
テップ１９０で伝送ブロック中にＦＥＣによって訂正す
ることができなかったワードが有るかどうかを判定す
る。もし少なくとも１個のワードがＦＥＣによって訂正
されなかった場合、プロセッサ３６はステップ２４０か
ら伝送ブロックに対する適応ＡＲＱ／ＦＥＣプロセス２
００の実行を開始する。上記で説明した如く、プロセッ
サ３６は、適応ＡＲＱ／ＦＥＣプロセス２００の前にＦ
ＥＣ-ワード・プロセス１００のステップ１１９が後続
の伝送ブロックに実行されるべきであるかどうかに関わ
るデータをメモリ３８に保存する。
【０１１０】もし、伝送ブロックのワードでＦＥＣによ
って訂正可能でなかったものが無い場合、プロセッサ３
６はステップ１９５を実行する。ステップ１９５で、プ
ロセッサ３６は周波数チャネルが正常機能周波数チャネ
ルとして使用されるべきかどうかを判定する。ＦＥＣ-
ワード・プロセス１００のステップ１９５は、適応ＡＲ
Ｑ／ＦＥＣプロセス２００のステップ２３０と同様な方
法で実行される。その後、ステップ１９７でプロセッサ
３６はメモリ３８から次の伝送ブロックを検索するよう
に試みる。ＦＥＣ-ワード・プロセス１００のステップ
１９７は、適応ＡＲＱ／ＦＥＣプロセス２００のステッ
プ２３５と同様な方法で実行される。次の伝送ブロック
が受信されてメモリ３８に保存されると、プロセッサ３
６はステップ１１０へ戻る。
って訂正可能でなかったものが無い場合、プロセッサ３
６はステップ１９５を実行する。ステップ１９５で、プ
ロセッサ３６は周波数チャネルが正常機能周波数チャネ
ルとして使用されるべきかどうかを判定する。ＦＥＣ-
ワード・プロセス１００のステップ１９５は、適応ＡＲ
Ｑ／ＦＥＣプロセス２００のステップ２３０と同様な方
法で実行される。その後、ステップ１９７でプロセッサ
３６はメモリ３８から次の伝送ブロックを検索するよう
に試みる。ＦＥＣ-ワード・プロセス１００のステップ
１９７は、適応ＡＲＱ／ＦＥＣプロセス２００のステッ
プ２３５と同様な方法で実行される。次の伝送ブロック
が受信されてメモリ３８に保存されると、プロセッサ３
６はステップ１１０へ戻る。
【０１１１】
【発明の効果】以上説明したように、本発明は、パリテ
ィ・ビットの適応的な再送によって、伝送ブロックの検
出された伝送エラーをＦＥＣに従って訂正することがで
きる確率が増加し、且つ、情報ビットの全ブロックを再
送する必要性が最小になる利点がある。
ィ・ビットの適応的な再送によって、伝送ブロックの検
出された伝送エラーをＦＥＣに従って訂正することがで
きる確率が増加し、且つ、情報ビットの全ブロックを再
送する必要性が最小になる利点がある。
【０１１２】なお、特許請求の範囲に記載した参照符号
は発明の理解を容易にするためのものであり、特許請求
の範囲を制限するように理解されるべきものではない。
は発明の理解を容易にするためのものであり、特許請求
の範囲を制限するように理解されるべきものではない。
【図１】 本発明のエラー訂正方法及びデータ伝送方法
を使用することが可能な多重トーン通信システムを示す
ブロック図である。
を使用することが可能な多重トーン通信システムを示す
ブロック図である。
【図２】 図１のシステムで使用するための多重トーン
伝送ブロックを示す図である。
伝送ブロックを示す図である。
【図３】 本発明によるエラー訂正方法及びデータ伝送
方法を説明するためのフローチャートの最初の一部であ
る。
方法を説明するためのフローチャートの最初の一部であ
る。
【図４】 本発明によるエラー訂正方法及びデータ伝送
方法を説明するためのフローチャートの次の一部であ
る。
方法を説明するためのフローチャートの次の一部であ
る。
【図５】 伝送ブロックの伝送のための正常機能周波数
チャネルとして指示されるべき周波数チャネルを判定す
るための方法を示すフローチャートである。
チャネルとして指示されるべき周波数チャネルを判定す
るための方法を示すフローチャートである。
【図６】 再送を要求されたデータ・ビットが正しく受
信されているかどうかを検査し、エラーの無い伝送が達
成されるまで再送を要求することを継続するための方法
を示すフローチャートである。
信されているかどうかを検査し、エラーの無い伝送が達
成されるまで再送を要求することを継続するための方法
を示すフローチャートである。
【図７】 少なくとも２つの周波数チャネルがデータ伝
送のために利用可能であるときを判定するための方法を
示すフローチャートである。
送のために利用可能であるときを判定するための方法を
示すフローチャートである。
【図８】 本発明のエラー訂正方法及びデータ伝送方法
を説明するために使用される多重トーン伝送ブロックを
示す図である。
を説明するために使用される多重トーン伝送ブロックを
示す図である。
【図９】 図８に示される多重トーン伝送ブロックの第
１エラー・サブブロックを示す図である。
１エラー・サブブロックを示す図である。
【図１０】 図８に示される多重トーン伝送ブロックの
第２エラー・サブブロックを示す図である。
第２エラー・サブブロックを示す図である。
【図１１】 図１０に示される第２エラー・サブブロッ
クの第１再分割を示す図である。
クの第１再分割を示す図である。
【図１２】 図１０に示される第２エラー・サブブロッ
クの第２再分割を示す図である。
クの第２再分割を示す図である。
【図１３】 図１１に示される第２エラー・サブブロッ
クの第１再分割の更に再分割を示す図である。
クの第１再分割の更に再分割を示す図である。
【図１４】 図１１に示される第２エラー・サブブロッ
クの第２再分割の更に再分割を示す図である。
クの第２再分割の更に再分割を示す図である。
【図１５】 図１２に示される第２エラー・サブブロッ
クの第２再分割の更に再分割を示す図である。
クの第２再分割の更に再分割を示す図である。
【図１６】 図１２に示される第２エラー・サブブロッ
クの第２再分割の更に再分割を示す図である。
クの第２再分割の更に再分割を示す図である。
【図１７】 図３及び図４の方法の前に実行することが
できる伝送ブロックの個々のワード中の伝送エラーを訂
正する方法を示すフローチャートである。
できる伝送ブロックの個々のワード中の伝送エラーを訂
正する方法を示すフローチャートである。
１０ 無線通信システム ２０ トランシーバ ２２ 送信器 ２４ 受信器 ２６ プロセッサ ２８ メモリ ３０ トランシーバ ３２ 送信器 ３４ 受信器 ３６ プロセッサ ３８ メモリ ５０ 多重トーン伝送ブロック ７０1....７０K-Q，７０K-Q+1，７０K-Q+2....７０K
ワード ８０1....８０N-M，８０N-M+1，８０N-M+2....８０N
周波数チャネル ２００ 適応ＡＲＱ／ＦＥＣプロセス ４００ 再送及び検査プロセス ６００ 時間切れプロセス ５００ 伝送ブロック ５７０1....５７０252 ワード ５７０253....５７０256 垂直パリティ・ワード ５８０1....５８０16 周波数チャネル ５１０ エラー・サブブロック ５２０ エラー・サブブロック ５３０ エラー・サブブロック ５４０ エラー・サブブロック ５３３ エラー・サブブロック ５３５ エラー・サブブロック ５４３ エラー・サブブロック ５４５ エラー・サブブロック １００ ＦＥＣ-ワード・プロセス
ワード ８０1....８０N-M，８０N-M+1，８０N-M+2....８０N
周波数チャネル ２００ 適応ＡＲＱ／ＦＥＣプロセス ４００ 再送及び検査プロセス ６００ 時間切れプロセス ５００ 伝送ブロック ５７０1....５７０252 ワード ５７０253....５７０256 垂直パリティ・ワード ５８０1....５８０16 周波数チャネル ５１０ エラー・サブブロック ５２０ エラー・サブブロック ５３０ エラー・サブブロック ５４０ エラー・サブブロック ５３３ エラー・サブブロック ５３５ エラー・サブブロック ５４３ エラー・サブブロック ５４５ エラー・サブブロック １００ ＦＥＣ-ワード・プロセス
Claims (20)
- 【請求項１】 多重トーン伝送中に起きる可能性がある
データ伝送エラーを検出し訂正する方法において、 i）複数の情報と水平パリティ検査ビットとを有する情
報ワード、並びに、ii）複数の垂直パリティ検査ビット
を有する垂直パリティ・ワードとから成る複数のワード
を、複数の周波数チャネルによって伝送するステップ
と、 前記複数のワードから成る多重トーン伝送ブロックを送
信器から受信するステップと、 前記情報ビット、水平パリティ検査ビット及び垂直パリ
ティ検査ビットを、それぞれ、それらの伝送のための周
波数チャネルに、複数の情報シンボル、水平パリティ・
シンボル及び垂直パリティ・シンボルとして配置するス
テップと、 前記複数のチャネル・シンボルの何れかに伝送エラーが
存在するかを検出するために、前記それぞれ複数の水平
パリティ・シンボルを使用して前記複数の情報ワードに
時間に関する巡回冗長検査（ＣＲＣ）を実行するステッ
プと、 複数の情報ワードに対する時間に関する前記ＣＲＣの実
行によって前記複数のチャネル・シンボルの何れかに伝
送エラーが存在することが検出された場合に、前記複数
のチャネル・シンボルの何れかに伝送エラーが前記複数
の周波数チャネルのどの周波数チャネルに伝送エラーが
存在するかを検出するために、前記複数の周波数チャネ
ルで伝送された前記複数の垂直パリティ・ビットを使用
して前記複数の情報ワードに周波数に関するＣＲＣを実
行するステップと、 前記伝送ブロック中に伝送エラーを有するものとして検
出された周波数チャネルの数が、伝送エラーを有し前進
エラー訂正（ＦＥＣ）によって訂正可能な前記伝送ブロ
ックの周波数チャネルの数を超えている場合に、伝送エ
ラーを有するものとして検出される伝送ブロック中の何
れかの周波数チャネルに対して、前記送信器へ部分垂直
パリティ・ビットを再送するように要求するステップと
を具備することを特徴とする多重トーン伝送中に起きる
データ伝送エラーを検出し訂正する方法。 - 【請求項２】 各々が前記伝送ブロックの複数の情報ワ
ードの部分集合から成り、且つ、前記再送された部分垂
直パリティ・ビットを使用して、前記伝送ブロックに周
波数に関するＣＲＣを実行することにより画定される複
数のエラー・サブブロックの各々に対して、伝送エラー
を有する周波数チャネルを検出するために、前記再送さ
れた部分垂直パリティ・ビットを使用して前記情報ワー
ドに時間に関するＣＲＣを実行するステップ、を具備す
ることを特徴とする、請求項１に記載の方法。 - 【請求項３】 前記部分垂直パリティ・ビットが第１部
分集合及び第２部分集合を画定するために要求されるこ
とを特徴とする、請求項２に記載の方法。 - 【請求項４】 前記第１部分集合及び第２部分集合が、
それぞれ、前記複数の情報ワードの相互排除部分集合か
ら成ることを特徴とする、請求項３に記載の方法。 - 【請求項５】 前記それぞれに再送された部分垂直パリ
ティ・ビットを使用してエラー・サブブロックに周波数
に関するＣＲＣを実行することによって、伝送エラーを
有するものとして検出された周波数チャネルの数が、そ
のエラー・サブブロックの前記水平パリティ・シンボル
を使用するＦＥＣによって訂正可能な伝送エラーを有す
る前記エラー・サブブロック中の周波数チャネルの数を
超えていない場合に、そのエラー・サブブロックにＦＥ
Ｃを実行するステップ、を具備することを特徴とする、
請求項２に記載の方法。 - 【請求項６】 以前に為された部分垂直パリティ・ビッ
トの再送の結果画定されたエラー・サブブロックであ
り、ＦＥＣによって訂正することができなかった何れか
のエラー・サブブロックの何れかの周波数チャネルに対
して、前記送信器へ部分垂直パリティ・ビットを再送す
るように要求するステップと、 最新に部分垂直パリティ・ビットを再送されたエラー・
サブブロックに対して周波数に関するＣＲＣを実行する
ことによって画定される複数のエラー・サブブロック中
の伝送エラーを有する周波数チャネルを検出するため
に、最新に部分垂直パリティ・ビットが再送された何れ
かのエラー・サブブロックに、最新に再送された前記部
分垂直パリティ・ビットを使用して周波数に関するＣＲ
Ｃを実行するステップと、 それぞれに再送された部分垂直パリティ・ビットを使用
してそのエラー・サブブロックに周波数に関するＣＲＣ
を実行することにより伝送エラーを有するものとして検
出された周波数チャネルの数が、そのエラー・サブブロ
ックの水平パリティ・シンボルを使用するＦＥＣによっ
て訂正可能な伝送エラーを有するそのエラー・サブブロ
ック中の周波数チャネルの数を超えていない場合に、最
新に実行された周波数に関するＣＲＣによって画定され
たエラー・サブブロックにＦＥＣを実行するステップ、
とを具備することを特徴とする、請求項５に記載の方
法。 - 【請求項７】 部分パリティ・ビットを要求するステッ
プを反復して実行するステップと、周波数に関するＣＲ
Ｃを実行するステップと、 所定回数の反復の間に最新に形成されたエラー・サブブ
ロックにＦＥＣを実行するステップとを具備することを
特徴とする、請求項６に記載の方法。 - 【請求項８】 前記所定の反復回数が３であることを特
徴とする、請求項７に記載の方法。 - 【請求項９】 反復限界に到達したとき、ＦＥＣによっ
て訂正することができないエラー・サブブロックを、送
信器が自動再送要求に応じて再送するように要求するス
テップ、を具備することを特徴とする、請求項７に記載
の方法。 - 【請求項１０】 送信器が多重トーン伝送システムにお
けるデータ・ビットを伝送するために使用可能な複数の
周波数チャネルのうち、受信器による多重トーン伝送ブ
ロックの処理中にデータ・ビットを伝送するために使用
されることとなる周波数チャネルを適応的に切り換える
方法において、 多重トーン伝送ブロックに時間及び周波数に関する巡回
冗長検査を実行することによって、複数の周波数チャネ
ルの各々で起きる伝送エラーを検出するステップと、 エラーが検出された周波数チャネルを表すデータを複数
の現在和としてメモリに保存するステップと、 もし有るとすれば前記複数の周波数チャネルのうちのど
の周波数チャネルがデータ伝送のために使用されている
かを決定するために、前記現在和の値を処理するステッ
プと、 前記受信器から前記送信器へのデータ伝送のために使用
されるべき前記周波数チャネルを指示する肯定応答を伝
送するステップ、とを具備することを特徴とする方法。 - 【請求項１１】 多重トーン伝送システムにおけるデー
タ・ビットを伝送するために使用可能な複数の周波数チ
ャネルのうち、受信器（２０）による多重トーン伝送ブ
ロックの処理中にデータ・ビットを伝送するために送信
器（３０）によって使用されることとなる周波数チャネ
ルを適応的に切り換える装置において、 複数の周波数チャネルの各々で起きる伝送エラーを検出
するために多重トーン伝送ブロックに時間及び周波数に
関する巡回冗長検査を実行するための、前記受信器中の
プロセッサ（２６）と、 エラーが検出された周波数チャネルを表すデータを複数
の現在和として保存するための、前記受信器中のメモリ
（２８）と、 もし有るとすれば前記複数の周波数チャネルのうちのど
の周波数チャネルがデータ伝送のために使用されている
かを判定するために、前記現在和の値に基づいて判定す
る前記プロセッサ（２６）と、 前記送信器へデータ伝送のために使用されるべき前記周
波数チャネルを指示する肯定応答を前記送信器へ伝送す
るための、前記受信器中の伝送手段（２２）とを具備す
ることを特徴とする周波数チャネルを適応的に切り換え
る装置。 - 【請求項１２】 多重トーン伝送中に起きる可能性があ
るデータ伝送エラーを検出し訂正するシステムにおい
て、 i）複数の情報と水平パリティ検査ビットとを有する情
報ワード、並びに、ii）複数の垂直パリティ検査ビット
を有する垂直パリティ・ワードとから成る複数のワード
を、複数の周波数チャネルによって伝送する送信器（３
０）と、 前記複数のワードから成る多重トーン伝送ブロックを前
記送信器から受信する受信器（２０）と を具備し、前
記受信器（２０）が、 前記情報ビット、水平パリティ検査ビット及び垂直パリ
ティ検査ビットを、それぞれ、それらの伝送の周波数チ
ャネルで、複数の情報シンボル、水平パリティ・シンボ
ル及び垂直パリティ・シンボルとして配置し、 前記複数のチャネル・シンボルの何れかに伝送エラーが
存在するかを検出するために、前記それぞれ複数の水平
パリティ・シンボルを使用して前記複数の情報ワードに
時間に関する巡回冗長検査（ＣＲＣ）を実行し、 複数の情報ワードに対する時間に関する前記ＣＲＣの実
行によって前記複数のチャネル・シンボルの何れかに伝
送エラーが存在することが検出された場合に、前記複数
のチャネル・シンボルの何れかに伝送エラーが前記複数
の周波数チャネルのどの周波数チャネルに伝送エラーが
存在するかを検出するために、前記複数の周波数チャネ
ルで伝送された前記複数の垂直パリティ・ビットを使用
して前記複数の情報ワードに周波数に関するＣＲＣを実
行し、 前記伝送ブロック中に伝送エラーを有するものとして検
出された周波数チャネルの数が、伝送エラーを有し前進
エラー訂正（ＦＥＣ）によって訂正可能な前記伝送ブロ
ックの周波数チャネルの数を超えている場合に、伝送エ
ラーを有するものとして検出される伝送ブロック中の何
れかの周波数チャネルに対して、前記送信器へ部分垂直
パリティ・ビットを再送するように要求する、プロセッ
サ（２６）を具備することを特徴とするシステム。 - 【請求項１３】 前記プロセッサ（２６）が、各々が前
記伝送ブロックの複数の情報ワードの部分集合から成
り、且つ、前記再送された部分垂直パリティ・ビットを
使用して、前記伝送ブロックに実行される周波数に関す
るＣＲＣから画定される複数のエラー・サブブロックの
各々の中で伝送エラーを有する周波数チャネルを検出す
るために、前記再送された部分垂直パリティ・ビットを
使用して前記情報ワードに時間に関するＣＲＣを実行す
ることを特徴とする、請求項１２に記載のシステム。 - 【請求項１４】 前記部分垂直パリティ・ビットが第１
部分集合及び第２部分集合を画定するために要求される
ことを特徴とする、請求項１３に記載のシステム。 - 【請求項１５】 前記第１部分集合及び第２部分集合
が、それぞれ、前記複数の情報ワードの相互排除部分集
合から成ることを特徴とする、請求項１４に記載のシス
テム。 - 【請求項１６】 前記プロセッサ（２６）が、前記それ
ぞれに再送された部分垂直パリティ・ビットを使用して
エラー・サブブロックに周波数に関するＣＲＣを実行す
ることによって、伝送エラーを有するものとして検出さ
れた周波数チャネルの数が、そのエラー・サブブロック
の前記水平パリティ・シンボルを使用するＦＥＣによっ
て訂正可能な伝送エラーを有する前記エラー・サブブロ
ック中の周波数チャネルの数を超えていない場合に、そ
のエラー・サブブロックにＦＥＣを実行することを特徴
とする、請求項１２に記載のシステム。 - 【請求項１７】 前記プロセッサ（２６）が、更に、 以前に為された部分垂直パリティ・ビットの再送の結果
画定されたエラー・サブブロックであって、ＦＥＣによ
って訂正することができなかった何れかのエラー・サブ
ブロックの何れかの周波数チャネルに対して、前記送信
器（３０）へ部分垂直パリティ・ビットを再送するよう
に要求し、 最新に部分垂直パリティ・ビットを再送されたエラー・
サブブロックに対して周波数に関するＣＲＣを実行する
ことによって画定される複数のエラー・サブブロック中
の伝送エラーを有する周波数チャネルを検出するため
に、最新に部分垂直パリティ・ビットが再送された何れ
かのエラー・サブブロックに、最新に再送された前記部
分垂直パリティ・ビットを使用して周波数に関するＣＲ
Ｃを実行し、 それぞれに再送された部分垂直パリティ・ビットを使用
してそのエラー・サブブロックに周波数に関するＣＲＣ
を実行することにより伝送エラーを有するものとして検
出された周波数チャネルの数が、そのエラー・サブブロ
ックの水平パリティ・シンボルを使用するＦＥＣによっ
て訂正可能な伝送エラーを有するそのエラー・サブブロ
ック中の周波数チャネルの数を超えていない場合に、最
新に実行された周波数に関するＣＲＣによって画定され
たエラー・サブブロックにＦＥＣを実行する、ことを特
徴とする、請求項１６に記載のシステム。 - 【請求項１８】 前記プロセッサ（２６）が、部分パリ
ティ・ビットを要求するステップを反復して実行し、周
波数に関するＣＲＣを実行し、所定回数の反復の間に最
新に形成されたエラー・サブブロックにＦＥＣを実行す
ることを特徴とする、請求項１７に記載のシステム。 - 【請求項１９】 前記所定の反復回数が３であることを
特徴とする、請求項１８に記載のシステム。 - 【請求項２０】 前記プロセッサ（２６）が、反復限界
に到達したとき、ＦＥＣによって訂正することができな
いエラー・サブブロックを、前記送信器（３０）が自動
再送要求に応じて再送するように要求することを特徴と
する、請求項１８に記載のシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/310,029 US5719883A (en) | 1994-09-21 | 1994-09-21 | Adaptive ARQ/FEC technique for multitone transmission |
| US310029 | 1999-05-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897805A true JPH0897805A (ja) | 1996-04-12 |
Family
ID=23200703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7264672A Pending JPH0897805A (ja) | 1994-09-21 | 1995-09-20 | 多重トーン伝送中に起きるデータ伝送エラーを検出し訂正する方法と、装置とシステム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5719883A (ja) |
| EP (1) | EP0703685A2 (ja) |
| JP (1) | JPH0897805A (ja) |
| CA (1) | CA2155998A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013501455A (ja) * | 2009-08-03 | 2013-01-10 | エアビクティ インコーポレイテッド | 無線帯域内シグナリングシステムにおけるデータ送信のための高効率誤り訂正方式 |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT405588B (de) * | 1995-06-26 | 1999-09-27 | Ericsson Schrack Aktiengesells | Verfahren zur wiederholung fehlerhaft übertragener daten |
| US6798735B1 (en) | 1996-06-12 | 2004-09-28 | Aware, Inc. | Adaptive allocation for variable bandwidth multicarrier communication |
| US5933421A (en) | 1997-02-06 | 1999-08-03 | At&T Wireless Services Inc. | Method for frequency division duplex communications |
| US6289037B1 (en) | 1997-02-24 | 2001-09-11 | At&T Wireless Services Inc. | Out of channel cyclic redundancy code method for a discrete multitone spread spectrum communications system |
| US6101216A (en) * | 1997-10-03 | 2000-08-08 | Rockwell International Corporation | Splitterless digital subscriber line communication system |
| US20030026282A1 (en) | 1998-01-16 | 2003-02-06 | Aware, Inc. | Splitterless multicarrier modem |
| DK1021901T3 (da) | 1997-10-10 | 2010-03-08 | Daphimo Co B V Llc | Splitterløst multibærermodem |
| US6643281B1 (en) | 1998-03-05 | 2003-11-04 | At&T Wireless Services, Inc. | Synchronization preamble method for OFDM waveforms in a communications system |
| US6449288B1 (en) | 1998-05-09 | 2002-09-10 | Centillium Communications, Inc. | Bi-level framing structure for improved efficiency DSL over noisy lines |
| ATE276617T1 (de) | 1998-06-26 | 2004-10-15 | Aware Inc | Mehrträgerkommunikation mit variabler rahmenkopfrate |
| US7058077B1 (en) | 1998-08-17 | 2006-06-06 | Nortel Networks Limited | Flexible frame structure for a CDMA wireless network |
| KR100562969B1 (ko) * | 1998-08-17 | 2006-03-23 | 노오텔 네트웍스 리미티드 | Cdma 무선 네트워크를 위한 적응성 프레임 구조체 |
| US6683855B1 (en) * | 1998-08-31 | 2004-01-27 | Lucent Technologies Inc. | Forward error correction for high speed optical transmission systems |
| US6128763A (en) * | 1998-09-01 | 2000-10-03 | Motorola, Inc. | Dynamically changing forward error correction and automatic request for repetition |
| US20010056560A1 (en) * | 1998-10-08 | 2001-12-27 | Farooq Khan | Method and system for measurement based automatic retransmission request in a radiocommunication system |
| US6418549B1 (en) | 1998-10-30 | 2002-07-09 | Merunetworks, Inc. | Data transmission using arithmetic coding based continuous error detection |
| US6373842B1 (en) * | 1998-11-19 | 2002-04-16 | Nortel Networks Limited | Unidirectional streaming services in wireless systems |
| US6870888B1 (en) | 1998-11-25 | 2005-03-22 | Aware, Inc. | Bit allocation among carriers in multicarrier communications |
| DE69918459D1 (de) * | 1998-11-25 | 2004-08-05 | Aware Inc | Bitzuordnung zwischen trägern für mehrträgerkommunikationssysteme |
| DE60039081D1 (de) | 1999-03-12 | 2008-07-10 | Aware Inc | Mehrträger-Modulationssystem und Verfahren |
| US20060274840A1 (en) | 2005-06-06 | 2006-12-07 | Marcos Tzannes | Method for seamlessly changing power modes in an ADSL system |
| US6778596B1 (en) | 1999-03-12 | 2004-08-17 | Aware, Inc. | Method and multi-carrier transceiver with stored application profiles for supporting multiple applications |
| FI108600B (fi) * | 1999-05-12 | 2002-02-15 | Nokia Corp | Menetelmä kuittaustiedon muodostamiseksi langattomassa tiedonsiirtojärjestelmässä sekä langaton tiedonsiirtojärjestelmä |
| US6421803B1 (en) * | 1999-06-25 | 2002-07-16 | Telefonaktiebolaget L M Ericsson (Publ) | System and method for implementing hybrid automatic repeat request using parity check combining |
| US6405340B1 (en) * | 1999-07-02 | 2002-06-11 | Ericsson Inc. | Flexible method of error protection in communications systems |
| US6748016B1 (en) | 1999-07-16 | 2004-06-08 | Aware, Inc. | System and method for transmitting messages between transceivers using electromagnetically coupled signals |
| US6952454B1 (en) * | 2000-03-22 | 2005-10-04 | Qualcomm, Incorporated | Multiplexing of real time services and non-real time services for OFDM systems |
| US20020021698A1 (en) * | 2000-04-10 | 2002-02-21 | Yu-Ro Lee | Data transmission method for hybrid ARQ type II/III uplink for a wide-band radio communication system |
| JP3469560B2 (ja) * | 2000-04-10 | 2003-11-25 | ヒュンダイ エレクトロニクス インダストリーズ カムパニー リミテッド | 広帯域無線通信システムのダウンリンクにおけるハイブリッド自動再伝送要求２／３方式のためのデータ伝達方法 |
| US6694469B1 (en) * | 2000-04-14 | 2004-02-17 | Qualcomm Incorporated | Method and an apparatus for a quick retransmission of signals in a communication system |
| US6977888B1 (en) * | 2000-09-14 | 2005-12-20 | Telefonaktiebolaget L M Ericsson (Publ) | Hybrid ARQ for packet data transmission |
| JP3462468B2 (ja) * | 2000-11-27 | 2003-11-05 | 松下電器産業株式会社 | Ｏｆｄｍ受信装置、ｏｆｄｍ送信装置およびｏｆｄｍ通信方法 |
| US6772388B2 (en) * | 2000-12-06 | 2004-08-03 | Motorola, Inc | Apparatus and method for providing optimal adaptive forward error correction in data communications |
| US6883130B2 (en) * | 2001-05-24 | 2005-04-19 | Telefonaktiebolaget Lm Ericsson (Publ) | Enhanced and adaptive error detection in digital communications |
| JP3880437B2 (ja) * | 2001-08-31 | 2007-02-14 | 松下電器産業株式会社 | 送受信装置及び送受信方法 |
| CA2463809A1 (en) * | 2001-10-17 | 2003-05-22 | General Electric Company | Signal error detection in railroad communication system |
| US7012883B2 (en) | 2001-11-21 | 2006-03-14 | Qualcomm Incorporated | Rate selection for an OFDM system |
| JP4328602B2 (ja) | 2003-11-20 | 2009-09-09 | 富士通株式会社 | パケットエラー訂正装置及び方法 |
| US7424040B2 (en) * | 2004-05-07 | 2008-09-09 | Ltas Holdings, Llc | Communication systems and methods for transmitting data in parallel over multiple channels |
| US8929228B2 (en) * | 2004-07-01 | 2015-01-06 | Honeywell International Inc. | Latency controlled redundant routing |
| US20060227729A1 (en) * | 2005-04-12 | 2006-10-12 | Honeywell International Inc. | Wireless communication system with collision avoidance protocol |
| EP1791285A1 (en) * | 2005-11-29 | 2007-05-30 | Alcatel Lucent | Hybrid ARQ apparatus and corresponding method, wherein the FEC redundancy is adapted based on the number of retransmissions of a packet |
| US9065651B2 (en) | 2006-08-11 | 2015-06-23 | Google Technology Holdings LLC | Apparatus and method for automatic repeat request with reduced resource allocation overhead in a wireless VoIP communication system |
| US8676115B2 (en) | 2007-03-29 | 2014-03-18 | Qualcomm Incorporated | Apparatus and methods for testing using modulation error ratio |
| US20080253326A1 (en) | 2007-04-13 | 2008-10-16 | Qualcomm Incorporated | Synchronous adaptive harq |
| JP2011193434A (ja) | 2009-10-28 | 2011-09-29 | Panasonic Corp | パリティパケットを用いた通信方法、通信装置及び中継器 |
| US8848825B2 (en) | 2011-09-22 | 2014-09-30 | Airbiquity Inc. | Echo cancellation in wireless inband signaling modem |
| WO2013101581A1 (en) | 2011-12-29 | 2013-07-04 | Schlumberger Canada Limited | Inter-tool communication flow control in toolbus system of cable telemetry |
| JP5988618B2 (ja) * | 2012-03-02 | 2016-09-07 | キヤノン株式会社 | 放射線撮影装置、制御装置、及びその制御方法 |
| US9154186B2 (en) | 2012-12-04 | 2015-10-06 | Schlumberger Technology Corporation | Toolstring communication in cable telemetry |
| US9535185B2 (en) | 2012-12-04 | 2017-01-03 | Schlumberger Technology Corporation | Failure point diagnostics in cable telemetry |
| US9911323B2 (en) | 2012-12-04 | 2018-03-06 | Schlumberger Technology Corporation | Toolstring topology mapping in cable telemetry |
| US20140152459A1 (en) | 2012-12-04 | 2014-06-05 | Schlumberger Technology Corporation | Wellsite System and Method for Multiple Carrier Frequency, Half Duplex Cable Telemetry |
| US20140281780A1 (en) * | 2013-03-15 | 2014-09-18 | Teradata Corporation | Error detection and recovery of transmission data in computing systems and environments |
| US9887806B2 (en) * | 2015-07-10 | 2018-02-06 | Cisco Technology, Inc. | Minimum latency link layer metaframing and error correction |
| US11271685B2 (en) | 2017-12-29 | 2022-03-08 | Limited Liability Company “Radio Gigabit” | Method of hybrid automatic repeat request implementation for data transmission with multilevel coding |
| RU2674316C1 (ru) * | 2017-12-29 | 2018-12-06 | Общество с ограниченной ответственностью "Радио Гигабит" | Способ реализации гибридного автоматического запроса на передачу при использовании многоуровневого кодирования данных |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1265250A (en) * | 1985-03-04 | 1990-01-30 | Alan Douglas Clark | Data transmission |
| US4796260A (en) * | 1987-03-30 | 1989-01-03 | Scs Telecom, Inc. | Schilling-Manela forward error correction and detection code method and apparatus |
| US4849976A (en) * | 1987-08-03 | 1989-07-18 | Scs Telecom, Inc. | PASM and TASM forward error correction and detection code method and apparatus |
| US5191576A (en) * | 1988-11-18 | 1993-03-02 | L'Etat Francais and Telediffusion de France S.A. | Method for broadcasting of digital data, notably for radio broadcasting at high throughput rate towards mobile receivers, with time frequency interlacing and analog synchronization |
| US5010553A (en) * | 1988-12-05 | 1991-04-23 | Compuquest, Inc. | High speed, error-free data transmission system and method |
| US5280498A (en) * | 1989-06-29 | 1994-01-18 | Symbol Technologies, Inc. | Packet data communication system |
| KR100200801B1 (ko) * | 1991-08-31 | 1999-06-15 | 윤종용 | 오류정정장치 |
| JPH05316063A (ja) * | 1992-05-12 | 1993-11-26 | Fujitsu Ltd | 周波数多重モデムの多重制御方式 |
| US5305353A (en) * | 1992-05-29 | 1994-04-19 | At&T Bell Laboratories | Method and apparatus for providing time diversity |
| US5455939A (en) * | 1992-06-17 | 1995-10-03 | Intel Corporation | Method and apparatus for error detection and correction of data transferred between a CPU and system memory |
| AU666411B2 (en) * | 1992-11-27 | 1996-02-08 | Commonwealth Scientific And Industrial Research Organisation | A wireless LAN |
| US5471503A (en) * | 1992-12-29 | 1995-11-28 | Apple Computer, Inc. | Scanning method for receiving a transmission in a communication system with slow frequency hopping and coding |
| US5452319A (en) * | 1993-06-17 | 1995-09-19 | Itt Corporation | Method and system for increasing the reliability of multiple frequency communication systems |
-
1994
- 1994-09-21 US US08/310,029 patent/US5719883A/en not_active Expired - Lifetime
-
1995
- 1995-08-14 CA CA002155998A patent/CA2155998A1/en not_active Abandoned
- 1995-09-14 EP EP95306440A patent/EP0703685A2/en not_active Withdrawn
- 1995-09-20 JP JP7264672A patent/JPH0897805A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013501455A (ja) * | 2009-08-03 | 2013-01-10 | エアビクティ インコーポレイテッド | 無線帯域内シグナリングシステムにおけるデータ送信のための高効率誤り訂正方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5719883A (en) | 1998-02-17 |
| EP0703685A2 (en) | 1996-03-27 |
| CA2155998A1 (en) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0897805A (ja) | 多重トーン伝送中に起きるデータ伝送エラーを検出し訂正する方法と、装置とシステム | |
| US5968197A (en) | Method and apparatus for data recovery | |
| JP3450729B2 (ja) | パケット通信装置 | |
| US8356224B2 (en) | Communication method and system using two or more coding schemes | |
| EP0707394B1 (en) | System for re-transmission in data communication | |
| CN101147352A (zh) | Mimo通信装置及数据重发方法 | |
| US8086929B2 (en) | Method of executing LDPC coding using parity check matrix | |
| US20030217319A1 (en) | Reliability-based type-ii hybrid arq scheme | |
| EP0054118A1 (en) | Improved go-back-N automatic repeat request communication systems | |
| US20110078547A1 (en) | Rate matching for a wireless communications system | |
| JP2005528058A (ja) | 自動再送要求（ａｒｑ）方式の動的選択装置およびその方法 | |
| AU2004214394A1 (en) | Efficient automatic repeat request methods and apparatus | |
| CN1253682A (zh) | 移动通信系统里传输分组交换数据的方法 | |
| JP2009535976A (ja) | Ｎａｋ−ｔｏ−ａｃｋエラー検出および回復 | |
| JP2003152691A (ja) | 送受信装置及び送受信方法 | |
| KR20120046899A (ko) | 무선통신 시스템에서 복합 자동 재전송 요청을 위한 버퍼 관리 장치 및 방법 | |
| EP1018816A1 (en) | Accumulative ARQ method and system | |
| JP6126698B2 (ja) | 受信機の停止イベント後の修正されたｈａｒｑ手順のための方法および装置 | |
| US11463203B2 (en) | HARQ transmission scheme using multiple parallel HARQ threads | |
| JP3316059B2 (ja) | データ伝送装置 | |
| Ayanoglu | Adaptive ARQ/FEC for multitone transmission in wireless networks | |
| JP3388035B2 (ja) | ハイブリッド自動再送要求方式によるデータ通信システム、送信装置及び送信方法 | |
| CN110351019B (zh) | 通信方法和装置 | |
| JP3031008B2 (ja) | データ伝送方法 | |
| CN103916225B (zh) | 混合自动重传冗余版本自适应选择方法和装置 |