JPH0897665A - 切り替え自在な差動成端器 - Google Patents
切り替え自在な差動成端器Info
- Publication number
- JPH0897665A JPH0897665A JP7182775A JP18277595A JPH0897665A JP H0897665 A JPH0897665 A JP H0897665A JP 7182775 A JP7182775 A JP 7182775A JP 18277595 A JP18277595 A JP 18277595A JP H0897665 A JPH0897665 A JP H0897665A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- termination
- transistor
- differential signal
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4086—Bus impedance matching, e.g. termination
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】 （修正有）
【目的】差動伝送バスにおいて成端を電気的に切り離す
方法及び装置として、複数の差動信号線路対の少なくと
も１対を終端する。切り替え自在なインピーダンス整合
成端装置を提供する。 【構成】２対のトランジスタＱ１，Ｑ２及びＱ３，Ｑ４
によって、信号は終端抵抗器に対して双方向に通過する
ことができる。イネーブルポイントをローに引くことに
よって、トランジスタＱ１，Ｑ３，Ｑ２，Ｑ４を飽和状
態にする。イネーブルがハイの時、電流はトランジスタ
Ｑ５から流れず、オフになり、終端は行われない。この
差動終端回路は複数の差動信号線路対の信号ピンの各対
に対して、繰返される。
方法及び装置として、複数の差動信号線路対の少なくと
も１対を終端する。切り替え自在なインピーダンス整合
成端装置を提供する。 【構成】２対のトランジスタＱ１，Ｑ２及びＱ３，Ｑ４
によって、信号は終端抵抗器に対して双方向に通過する
ことができる。イネーブルポイントをローに引くことに
よって、トランジスタＱ１，Ｑ３，Ｑ２，Ｑ４を飽和状
態にする。イネーブルがハイの時、電流はトランジスタ
Ｑ５から流れず、オフになり、終端は行われない。この
差動終端回路は複数の差動信号線路対の信号ピンの各対
に対して、繰返される。
Description
【０００１】
【技術分野】本発明は、成端装置（terminator device
）に関する。特に、本発明は、差動伝送バスを使用す
る装置の終端抵抗器（terminating resistor）を切り離
す装置を使用する切り替え自在な終端装置及びその方法
に関する。
）に関する。特に、本発明は、差動伝送バスを使用す
る装置の終端抵抗器（terminating resistor）を切り離
す装置を使用する切り替え自在な終端装置及びその方法
に関する。
【０００２】
【背景技術】差動伝送バスにおいて確実に信号を送信す
るために、バスは、両端部において、さらには端部のみ
において抵抗器のアレイにて終端していなければならな
い。多くの機器が、装置に配置されたこれらの終端抵抗
器とともに製造されている。これは、バスの端部に無い
装置に障害を与えるので、終端抵抗器はこれらの機器か
ら切り離す必要がある。
るために、バスは、両端部において、さらには端部のみ
において抵抗器のアレイにて終端していなければならな
い。多くの機器が、装置に配置されたこれらの終端抵抗
器とともに製造されている。これは、バスの端部に無い
装置に障害を与えるので、終端抵抗器はこれらの機器か
ら切り離す必要がある。
【０００３】例えば、コンピュータに接続された周辺機
器は、ディスクドライブや、コンパクトディスクドライ
ブ、出力プリンタを含む。コンピュータと周辺機器との
間のインターフェースは、高速論理信号を搬送する双方
向ケーブルに特徴がある。全信号は、適切な成端インピ
ーダンスを有して公共の差動線路を介して送信される。
器は、ディスクドライブや、コンパクトディスクドライ
ブ、出力プリンタを含む。コンピュータと周辺機器との
間のインターフェースは、高速論理信号を搬送する双方
向ケーブルに特徴がある。全信号は、適切な成端インピ
ーダンスを有して公共の差動線路を介して送信される。
【０００４】特に、確実なデータ転送が重要になってき
ている応用例の１つは、複数のデータトランシーバと小
コンピュータの中央処理装置（ＣＰＵ）との間での通信
のためのフルロード（fully loaded）ＳＣＳＩ（小コン
ピュータシステムインターフェース：small computer s
ystem interface の略）バスラインでのデータ伝送の分
野である。ＳＣＳＩシステムは、伝送線路に接続された
複数のユニットが通信する伝送線路を有する。成端器
は、伝送線路の２つの端部に機械的に接続されている。
ている応用例の１つは、複数のデータトランシーバと小
コンピュータの中央処理装置（ＣＰＵ）との間での通信
のためのフルロード（fully loaded）ＳＣＳＩ（小コン
ピュータシステムインターフェース：small computer s
ystem interface の略）バスラインでのデータ伝送の分
野である。ＳＣＳＩシステムは、伝送線路に接続された
複数のユニットが通信する伝送線路を有する。成端器
は、伝送線路の２つの端部に機械的に接続されている。
【０００５】線路の反射を防止するために、使用される
接続ケーブルの特性インピーダンスと整合する成端イン
ピーダンスを上記線路の各々に設ける必要がある。この
成端は、通常、接地された３３０オームの抵抗器、電圧
源に接続された３３０オームの第２の抵抗器、及び３３
０オームの両方の抵抗器に接続された１５０Ωの抵抗器
によって形成される。
接続ケーブルの特性インピーダンスと整合する成端イン
ピーダンスを上記線路の各々に設ける必要がある。この
成端は、通常、接地された３３０オームの抵抗器、電圧
源に接続された３３０オームの第２の抵抗器、及び３３
０オームの両方の抵抗器に接続された１５０Ωの抵抗器
によって形成される。
【０００６】さらに、単一の周辺機器のみが伝送線路に
接続されているシステムにおいて、その周辺機器も、線
路の反射を防止するために、かかる成端回路を有さねば
ならない。複数の周辺機器が同一の伝送線路に接続され
ている場合、１つの周辺機器のみが成端回路を有すれば
良い。複数の成端回路の並列は、有効成端インピーダン
スを不適切な値にまで減らし、論理駆動素子に過剰の負
荷を導入することになる。
接続されているシステムにおいて、その周辺機器も、線
路の反射を防止するために、かかる成端回路を有さねば
ならない。複数の周辺機器が同一の伝送線路に接続され
ている場合、１つの周辺機器のみが成端回路を有すれば
良い。複数の成端回路の並列は、有効成端インピーダン
スを不適切な値にまで減らし、論理駆動素子に過剰の負
荷を導入することになる。
【０００７】最新のディスクドライブの設計において、
終端すべき各ラインに接続されたソケットを有する成端
が使用される。１５０Ωの抵抗器が３３０Ωの抵抗器の
両方に接続している共通のポイントをソケットに差し込
むことができる。また、ソケットは、一方の３３０Ωの
抵抗器の一端が接地され、他方の３３０Ωの抵抗器の一
端が適切な電力源に接続されるように設けられている。
特定の周辺機器に終端回路を接続するために、適切な抵
抗器アレイが上記ソケットに差し込まれる。成端回路が
必要でなければ、抵抗器アレイは省略される。実際に
は、これは、抵抗器アレイと整合ソケットとを使用する
ことによって設けられる。
終端すべき各ラインに接続されたソケットを有する成端
が使用される。１５０Ωの抵抗器が３３０Ωの抵抗器の
両方に接続している共通のポイントをソケットに差し込
むことができる。また、ソケットは、一方の３３０Ωの
抵抗器の一端が接地され、他方の３３０Ωの抵抗器の一
端が適切な電力源に接続されるように設けられている。
特定の周辺機器に終端回路を接続するために、適切な抵
抗器アレイが上記ソケットに差し込まれる。成端回路が
必要でなければ、抵抗器アレイは省略される。実際に
は、これは、抵抗器アレイと整合ソケットとを使用する
ことによって設けられる。
【０００８】しかしながら、例えば、ディスクドライブ
などの周辺機器の設計、空間、または他の考慮すべき事
項は、終端パッケージを含むプリント回路基板へのアク
セスが制限されていることを必要とする。例えば、回路
基板は、外側からディスクドライブ構造体の他の部分に
向けて離間対向しながら素子とともに装着されている。
このような状況において、成端回路へのアクセスを行う
ために、ディスクドライブを除去したり、または部分的
に取り外すことが必要になる。ディスクドライブの設計
によっては、角度を付けたソケットを使用することによ
ってこの問題を解決しようと試みたものがあるが、ニー
ドルノーズプライヤなどの適切な道具を使用することに
よって、成端パッケージをボードの露出縁部に対して外
したり差し込んだりすることができる。
などの周辺機器の設計、空間、または他の考慮すべき事
項は、終端パッケージを含むプリント回路基板へのアク
セスが制限されていることを必要とする。例えば、回路
基板は、外側からディスクドライブ構造体の他の部分に
向けて離間対向しながら素子とともに装着されている。
このような状況において、成端回路へのアクセスを行う
ために、ディスクドライブを除去したり、または部分的
に取り外すことが必要になる。ディスクドライブの設計
によっては、角度を付けたソケットを使用することによ
ってこの問題を解決しようと試みたものがあるが、ニー
ドルノーズプライヤなどの適切な道具を使用することに
よって、成端パッケージをボードの露出縁部に対して外
したり差し込んだりすることができる。
【０００９】このように、先行技術は、装置からケーブ
ルを物理的に切り離すことによる機械的な分離を教示す
る。従って、差動伝送バスを使用する装置の終端抵抗器
を切り離す成端装置及びその方法を改良するための需要
がコンピュータ装置の分野に存在している。
ルを物理的に切り離すことによる機械的な分離を教示す
る。従って、差動伝送バスを使用する装置の終端抵抗器
を切り離す成端装置及びその方法を改良するための需要
がコンピュータ装置の分野に存在している。
【００１０】
【発明の概要】本発明は、差動伝送バスの終端を電気的
に切り離す方法及び装置を提供する。複数の差動信号線
路対の少なくとも１対を終端する終端抵抗器回路を含む
切り替え自在なインピーダンス整合成端装置が提供され
る。差動伝送線路を有する装置の終端抵抗器を切り離す
方法も提供される。
に切り離す方法及び装置を提供する。複数の差動信号線
路対の少なくとも１対を終端する終端抵抗器回路を含む
切り替え自在なインピーダンス整合成端装置が提供され
る。差動伝送線路を有する装置の終端抵抗器を切り離す
方法も提供される。
【００１１】故に、一実施例において、本発明は、複数
の差動信号線路対の少なくとも１対を終端する終端抵抗
器回路を含み、信号を供給して終端せしめるイネーブル
手段と、イネーブル手段と終端抵抗器回路との間に接続
された第１信号回路と、イネーブル手段と終端抵抗器回
路との間に接続された第２信号回路とを有し、第１及び
第２信号回路は複数の差動信号線路対の少なくとも１対
を終端する信号に反応する切り替え自在なインピーダン
ス整合成端装置を提供する。
の差動信号線路対の少なくとも１対を終端する終端抵抗
器回路を含み、信号を供給して終端せしめるイネーブル
手段と、イネーブル手段と終端抵抗器回路との間に接続
された第１信号回路と、イネーブル手段と終端抵抗器回
路との間に接続された第２信号回路とを有し、第１及び
第２信号回路は複数の差動信号線路対の少なくとも１対
を終端する信号に反応する切り替え自在なインピーダン
ス整合成端装置を提供する。
【００１２】本発明による一実施例において、差動信号
線路対の成端中に終端抵抗器回路に供給すべき電圧を提
供する。本発明による一実施例において、複数の差動信
号線路対はＳＣＳＩバスラインである。本発明による一
実施例において、第１信号回路は、第１差動信号線路、
第１トランジスタ、第２トランジスタ、２つのベース抵
抗器を含むものである。
線路対の成端中に終端抵抗器回路に供給すべき電圧を提
供する。本発明による一実施例において、複数の差動信
号線路対はＳＣＳＩバスラインである。本発明による一
実施例において、第１信号回路は、第１差動信号線路、
第１トランジスタ、第２トランジスタ、２つのベース抵
抗器を含むものである。
【００１３】本発明による一実施例において、第２信号
回路は、差動信号線路、第１トランジスタ、第２トラン
ジスタ、２つのベース抵抗器を含むものである。本発明
による一実施例において、各信号回路の第１トランジス
タはＰＮＰトランジスタであり、各信号回路の第２トラ
ンジスタはＮＰＮトランジスタである。本発明は、さら
に、差動信号線路の一端部にて成端を電気的に切り離す
手段を有する切り替え自在な終端装置をさらに提供す
る。
回路は、差動信号線路、第１トランジスタ、第２トラン
ジスタ、２つのベース抵抗器を含むものである。本発明
による一実施例において、各信号回路の第１トランジス
タはＰＮＰトランジスタであり、各信号回路の第２トラ
ンジスタはＮＰＮトランジスタである。本発明は、さら
に、差動信号線路の一端部にて成端を電気的に切り離す
手段を有する切り替え自在な終端装置をさらに提供す
る。
【００１４】本発明の一実施例は、信号入力部を含むイ
ネーブル手段と、抵抗器と、差動信号線路対の成端中に
終端抵抗器回路に電圧を供給するトランジスタとを備え
ている。本発明の一実施例は、１対の差動信号線路を含
む差動信号線路の一端部にて成端を電気的に切り離す手
段を備え、各線路は１対のトランジスタと互いに接続さ
れ、トランジスタの各々はベース抵抗器に接続されてい
る。
ネーブル手段と、抵抗器と、差動信号線路対の成端中に
終端抵抗器回路に電圧を供給するトランジスタとを備え
ている。本発明の一実施例は、１対の差動信号線路を含
む差動信号線路の一端部にて成端を電気的に切り離す手
段を備え、各線路は１対のトランジスタと互いに接続さ
れ、トランジスタの各々はベース抵抗器に接続されてい
る。
【００１５】本発明の一実施例は、成端を電気的に切り
離す手段に電力源を接続する手段を備えている。電力源
接続手段は、イネーブル入力部と、ベース抵抗器と、ト
ランジスタとからなる。本発明は、差動伝送線路及び差
動信号回路の終端抵抗器に電圧を供給する電力源からな
る差動伝送線路を有する装置の終端抵抗器を電気的に切
り離す終端装置をさらに提供する。かかる装置は、第１
差動信号線路と第２差動信号線路とを含む。第１差動信
号線路は、第１ＮＰＮトランジスタと第１ＰＮＰトラン
ジスタとに接続され、第１ＮＰＮトランジスタは第１抵
抗器に接続され、第１ＰＮＰトランジスタは第２抵抗器
に接続され、第１抵抗器はさらに成端電圧を供給する手
段と終端抵抗器とに接続され、第１ＮＰＮトランジスタ
及び第１ＰＮＰトランジスタは終端抵抗器に接続されて
いる。第２差動信号線路は、第２ＮＰＮトランジスタと
第２ＰＮＰトランジスタとに接続され、第２ＮＰＮトラ
ンジスタは第３抵抗器に接続され、第２ＰＮＰトランジ
スタは第４抵抗器に接続され、第３抵抗器はさらに成端
電圧を供給する手段と終端抵抗器とに接続され、第２Ｎ
ＰＮトランジスタと第２ＰＮＰトランジスタとは終端抵
抗器に接続されている。
離す手段に電力源を接続する手段を備えている。電力源
接続手段は、イネーブル入力部と、ベース抵抗器と、ト
ランジスタとからなる。本発明は、差動伝送線路及び差
動信号回路の終端抵抗器に電圧を供給する電力源からな
る差動伝送線路を有する装置の終端抵抗器を電気的に切
り離す終端装置をさらに提供する。かかる装置は、第１
差動信号線路と第２差動信号線路とを含む。第１差動信
号線路は、第１ＮＰＮトランジスタと第１ＰＮＰトラン
ジスタとに接続され、第１ＮＰＮトランジスタは第１抵
抗器に接続され、第１ＰＮＰトランジスタは第２抵抗器
に接続され、第１抵抗器はさらに成端電圧を供給する手
段と終端抵抗器とに接続され、第１ＮＰＮトランジスタ
及び第１ＰＮＰトランジスタは終端抵抗器に接続されて
いる。第２差動信号線路は、第２ＮＰＮトランジスタと
第２ＰＮＰトランジスタとに接続され、第２ＮＰＮトラ
ンジスタは第３抵抗器に接続され、第２ＰＮＰトランジ
スタは第４抵抗器に接続され、第３抵抗器はさらに成端
電圧を供給する手段と終端抵抗器とに接続され、第２Ｎ
ＰＮトランジスタと第２ＰＮＰトランジスタとは終端抵
抗器に接続されている。
【００１６】一実施例において、複数の信号回路は、Ｓ
ＣＳＩバスライン上の差動信号線路対の個数に等しい。
さらに、本発明は、差動信号伝送バスを使用する装置の
終端抵抗器を切り離す方法を提供する。かかる方法は、
１対の差動信号線路を差動信号線路回路を介して終端抵
抗器に接続する行程と、終端電圧をイネーブルする行程
と、終端抵抗器に終端電圧を印加する行程とからなる。
ＣＳＩバスライン上の差動信号線路対の個数に等しい。
さらに、本発明は、差動信号伝送バスを使用する装置の
終端抵抗器を切り離す方法を提供する。かかる方法は、
１対の差動信号線路を差動信号線路回路を介して終端抵
抗器に接続する行程と、終端電圧をイネーブルする行程
と、終端抵抗器に終端電圧を印加する行程とからなる。
【００１７】一実施例において、本発明は、上記記載の
方法を提供し、かかる方法は、さらに終端電圧がイネー
ブルではない時に電力の損失を保護するために終端抵抗
器から終端電圧を除去する行程をさらに含む。一実施例
において、本発明は、上述の如く、差動信号伝送バスを
使用する装置の終端抵抗器を切り離す方法を提供し、か
かる方法は、差動信号回路及び終端抵抗器が差動信号伝
送バスの差動信号線路対の各々に対して複製されること
を行う行程と、終端電圧を差動信号回路の各々と並列に
接続する行程とをさらに含む。
方法を提供し、かかる方法は、さらに終端電圧がイネー
ブルではない時に電力の損失を保護するために終端抵抗
器から終端電圧を除去する行程をさらに含む。一実施例
において、本発明は、上述の如く、差動信号伝送バスを
使用する装置の終端抵抗器を切り離す方法を提供し、か
かる方法は、差動信号回路及び終端抵抗器が差動信号伝
送バスの差動信号線路対の各々に対して複製されること
を行う行程と、終端電圧を差動信号回路の各々と並列に
接続する行程とをさらに含む。
【００１８】従って、本発明は、差動伝送バスでの終端
抵抗器を電気的に切り離す方法及び装置を提供する。本
発明は、信頼性があり且つ正確なデータ伝送を行うため
にＳＣＳＩバスラインの終端抵抗器を電気的に切り離す
改善された終端装置及び方法を提供する。本発明は、終
端抵抗器回路を機械的に操作せずに差動信号線路の終端
を遠隔操作にて起動及び停止せしめるように形成された
電気的に切り替え自在な差動終端装置を提供する。
抵抗器を電気的に切り離す方法及び装置を提供する。本
発明は、信頼性があり且つ正確なデータ伝送を行うため
にＳＣＳＩバスラインの終端抵抗器を電気的に切り離す
改善された終端装置及び方法を提供する。本発明は、終
端抵抗器回路を機械的に操作せずに差動信号線路の終端
を遠隔操作にて起動及び停止せしめるように形成された
電気的に切り替え自在な差動終端装置を提供する。
【００１９】本発明の上記及びその他の効果は、切り替
え自在な差動信号線路インピーダンス整合終端装置にお
いて得られ、かかる装置は、電力源と、電力を成端回路
に提供するイネーブル手段と、第１信号回路と、第２信
号回路と、複数の終端抵抗器とからなる。本発明の他の
特徴及び効果は、本発明の好ましい実施例の詳細な記載
及び添付図面から明らかにされる。
え自在な差動信号線路インピーダンス整合終端装置にお
いて得られ、かかる装置は、電力源と、電力を成端回路
に提供するイネーブル手段と、第１信号回路と、第２信
号回路と、複数の終端抵抗器とからなる。本発明の他の
特徴及び効果は、本発明の好ましい実施例の詳細な記載
及び添付図面から明らかにされる。
【００２０】
【実施例】本発明は、差動伝送バスの成端を電気的に切
り離す装置を提供する。切り替え自在なインピーダンス
整合終端装置は、複数の差動信号線路対の少なくとも１
対を終端する終端抵抗器回路を含んで形成されている。
また、差動伝送線路を有する装置の終端抵抗器を切り離
す方法も提供する。
り離す装置を提供する。切り替え自在なインピーダンス
整合終端装置は、複数の差動信号線路対の少なくとも１
対を終端する終端抵抗器回路を含んで形成されている。
また、差動伝送線路を有する装置の終端抵抗器を切り離
す方法も提供する。
【００２１】図面を参照すると、図１は、本発明の切り
替え自在な差動成端器の一実施例の詳細な構成を示す。
特に、差動成端器は、一般的に周知の如く図示され、抵
抗器Ｒ５，Ｒ６，Ｒ７などを含む終端抵抗器回路を形成
している。抵抗器Ｒ５は、３３０Ωの公称抵抗値を有
し、抵抗器Ｒ７も同様であり、抵抗器Ｒ６は、本実施例
においては１５０Ωの公称抵抗値を有する。さらに、切
り替え自在な差動成端回路１０が図示されている。
替え自在な差動成端器の一実施例の詳細な構成を示す。
特に、差動成端器は、一般的に周知の如く図示され、抵
抗器Ｒ５，Ｒ６，Ｒ７などを含む終端抵抗器回路を形成
している。抵抗器Ｒ５は、３３０Ωの公称抵抗値を有
し、抵抗器Ｒ７も同様であり、抵抗器Ｒ６は、本実施例
においては１５０Ωの公称抵抗値を有する。さらに、切
り替え自在な差動成端回路１０が図示されている。
【００２２】電圧ＴＰがＰＮＰトランジスタＱ５に接続
されている。本実施例において、電圧ＴＰは、＋４．２
５Ｖから＋５．２５Ｖまでの公称値を採る。例えば２７
０Ωの公称抵抗値を有するベース抵抗器Ｒ８がＰＮＰト
ランジスタＱ５のベースに接続されている。さらに、イ
ネーブル信号入力が設けられて抵抗器Ｒ８に接続されて
いる。イネーブルは論理レベル入力の具体例である。例
えば、イネーブルの多くは、１．５Ｖよりも大なる論理
電圧レベル及び０．８Ｖよりも小なる論理電圧レベルを
有する入力信号となっている。イネーブルは外部スイッ
チとして実現される。ＰＮＰトランジスタＱ５のコレク
タは、終端抵抗器回路とベース抵抗器Ｒ１とに接続され
ている。ベース抵抗器Ｒ１は、例えば２２００Ωの抵抗
値を有する。さらに、抵抗器Ｒ１はＮＰＮトランジスタ
Ｑ１に接続されている。
されている。本実施例において、電圧ＴＰは、＋４．２
５Ｖから＋５．２５Ｖまでの公称値を採る。例えば２７
０Ωの公称抵抗値を有するベース抵抗器Ｒ８がＰＮＰト
ランジスタＱ５のベースに接続されている。さらに、イ
ネーブル信号入力が設けられて抵抗器Ｒ８に接続されて
いる。イネーブルは論理レベル入力の具体例である。例
えば、イネーブルの多くは、１．５Ｖよりも大なる論理
電圧レベル及び０．８Ｖよりも小なる論理電圧レベルを
有する入力信号となっている。イネーブルは外部スイッ
チとして実現される。ＰＮＰトランジスタＱ５のコレク
タは、終端抵抗器回路とベース抵抗器Ｒ１とに接続され
ている。ベース抵抗器Ｒ１は、例えば２２００Ωの抵抗
値を有する。さらに、抵抗器Ｒ１はＮＰＮトランジスタ
Ｑ１に接続されている。
【００２３】トランジスタＱ１は、トランジスタＱ５と
同じタイプのＰＮＰトランジスタであるトランジスタＱ
２と相互に接続されている。トランジスタＱ１，Ｑ２の
コレクタは、差動信号線路の正の信号入力部ＳＩＧ＋に
接続されている。エミッタは、終端抵抗器回路に接続さ
れている。さらに、例えば２２００Ωの抵抗値を有する
第２ベース抵抗器Ｒ２は、トランジスタＱ２のベースと
イネーブル入力部とに接続されている。同様に、差動信
号線路の負の信号入力部ＳＩＧ−は、同様なトランジス
タＱ３（ＮＰＮ）、Ｑ４（ＰＮＰ）の対のコレクタに接
続されている。また、同様に、抵抗器Ｒ３，Ｒ４は、本
実施例において設けられたベース抵抗器であり、それぞ
れトランジスタＱ５とイネーブル入力部とに接続されて
いる。
同じタイプのＰＮＰトランジスタであるトランジスタＱ
２と相互に接続されている。トランジスタＱ１，Ｑ２の
コレクタは、差動信号線路の正の信号入力部ＳＩＧ＋に
接続されている。エミッタは、終端抵抗器回路に接続さ
れている。さらに、例えば２２００Ωの抵抗値を有する
第２ベース抵抗器Ｒ２は、トランジスタＱ２のベースと
イネーブル入力部とに接続されている。同様に、差動信
号線路の負の信号入力部ＳＩＧ−は、同様なトランジス
タＱ３（ＮＰＮ）、Ｑ４（ＰＮＰ）の対のコレクタに接
続されている。また、同様に、抵抗器Ｒ３，Ｒ４は、本
実施例において設けられたベース抵抗器であり、それぞ
れトランジスタＱ５とイネーブル入力部とに接続されて
いる。
【００２４】図１に示す切り替え自在な差動終端器回路
の実施例は、トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４と、
抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７とを
有し、差動信号ピンの各対に対して繰り返されている。
典型的なＳＣＳＩバスは、例えば、１８対の差動信号線
路を有する。成端を可能とする抵抗器Ｒ８及びトランジ
スタＱ５のコレクタへの上記接続は、これらの回路の各
々と並列になっている。
の実施例は、トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４と、
抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７とを
有し、差動信号ピンの各対に対して繰り返されている。
典型的なＳＣＳＩバスは、例えば、１８対の差動信号線
路を有する。成端を可能とする抵抗器Ｒ８及びトランジ
スタＱ５のコレクタへの上記接続は、これらの回路の各
々と並列になっている。
【００２５】図１に示すように、終端抵抗器Ｒ５，Ｒ
６，Ｒ７は、それぞれＰＮＰ及びＮＰＮトランジスタの
対、Ｑ１（ＮＰＮ）及びＱ２（ＰＮＰ）、Ｑ３（ＮＰ
Ｎ）及びＱ４（ＰＮＰ）によって信号ピンから分けられ
ている。これらの２対のトランジスタＱ１，Ｑ２及びＱ
３，Ｑ４によって、信号は終端抵抗器に対して双方向に
通過することができる。本発明の成端は、イネーブルポ
イントをローに引くことによって作動される。この動作
は、ＰＮＰトランジスタＱ２，Ｑ４のベースに抵抗器Ｒ
２，Ｒを介してバイアスを印加してトランジスタＱ２，
Ｑ４を飽和状態にする。
６，Ｒ７は、それぞれＰＮＰ及びＮＰＮトランジスタの
対、Ｑ１（ＮＰＮ）及びＱ２（ＰＮＰ）、Ｑ３（ＮＰ
Ｎ）及びＱ４（ＰＮＰ）によって信号ピンから分けられ
ている。これらの２対のトランジスタＱ１，Ｑ２及びＱ
３，Ｑ４によって、信号は終端抵抗器に対して双方向に
通過することができる。本発明の成端は、イネーブルポ
イントをローに引くことによって作動される。この動作
は、ＰＮＰトランジスタＱ２，Ｑ４のベースに抵抗器Ｒ
２，Ｒを介してバイアスを印加してトランジスタＱ２，
Ｑ４を飽和状態にする。
【００２６】同様に、この動作は、抵抗器Ｅ８を介して
トランジスタＱ５のベースにバイアスを印加して電圧Ｔ
Ｐを印加し、抵抗器Ｒ１，Ｒ３を介してＮＰＮトランジ
スタＱ１，Ｑ３にバイアスを印加してこれらのトランジ
スタを飽和状態にする。従って、電圧ＴＰは、終端抵抗
器Ｒ５，Ｒ６，Ｒ７に印加される。さらに、電力の損失
を保護するために成端がイネーブルとならないとき、電
圧ＴＰは抵抗器Ｒ５，Ｒ６，Ｒ７から外される。
トランジスタＱ５のベースにバイアスを印加して電圧Ｔ
Ｐを印加し、抵抗器Ｒ１，Ｒ３を介してＮＰＮトランジ
スタＱ１，Ｑ３にバイアスを印加してこれらのトランジ
スタを飽和状態にする。従って、電圧ＴＰは、終端抵抗
器Ｒ５，Ｒ６，Ｒ７に印加される。さらに、電力の損失
を保護するために成端がイネーブルとならないとき、電
圧ＴＰは抵抗器Ｒ５，Ｒ６，Ｒ７から外される。
【００２７】イネーブルがハイの時、電流はトランジス
タＱ５から流れず、実際にはオフになっている。故に、
終端は行われず、電圧は終端抵抗器回路から除去されい
てる。図１に示すように、本発明にて開示された切り替
え自在な差動終端器を使用して、周辺機器は終端され
る。
タＱ５から流れず、実際にはオフになっている。故に、
終端は行われず、電圧は終端抵抗器回路から除去されい
てる。図１に示すように、本発明にて開示された切り替
え自在な差動終端器を使用して、周辺機器は終端され
る。
【００２８】切り替え自在な差動終端回路１０の動作に
は数種の方法がある。ディスクリート回路素子または集
積回路技術のいずれか一方が使用される。集積回路技術
は、このために特別に設計された回路、または必要な回
路素子の少なくともいくつかを含み且つ金属パターンに
よって接続された上記素子を有して完全な回路としての
適切な機能を生成する標準的な集積回路の形を採る。両
者は、コスト面における有効な解決策を提供する。
は数種の方法がある。ディスクリート回路素子または集
積回路技術のいずれか一方が使用される。集積回路技術
は、このために特別に設計された回路、または必要な回
路素子の少なくともいくつかを含み且つ金属パターンに
よって接続された上記素子を有して完全な回路としての
適切な機能を生成する標準的な集積回路の形を採る。両
者は、コスト面における有効な解決策を提供する。
【００２９】図２に、回路構成が異なる本発明の他の実
施例を示す。図示の如く、ＴＰは、＋４．２５Ｖから＋
５．２５Ｖまでの間の値を有する電圧源である。ＳＩＧ
＋及びＳＩＧ−は電圧入力部である。ポイントＡ，Ｂ
は、以下に説明する図３乃至図６に示す電圧波形の参照
点である。上記記載の終端装置の開示の限定を目的とし
てではなく完成を目的として、次に示す値及び素子の規
格を呈示する。当業者には、本発明によって回路を構成
するさいに多くの代替素子及び値が使用されることが理
解されるであろう。
施例を示す。図示の如く、ＴＰは、＋４．２５Ｖから＋
５．２５Ｖまでの間の値を有する電圧源である。ＳＩＧ
＋及びＳＩＧ−は電圧入力部である。ポイントＡ，Ｂ
は、以下に説明する図３乃至図６に示す電圧波形の参照
点である。上記記載の終端装置の開示の限定を目的とし
てではなく完成を目的として、次に示す値及び素子の規
格を呈示する。当業者には、本発明によって回路を構成
するさいに多くの代替素子及び値が使用されることが理
解されるであろう。
【００３０】
【表１】
【００３１】図３乃至図６を参照すると、本発明の動作
中に現れる電圧波形が示されている。論理レベル「１」
及び論理レベル「０」の伝送に対応する電圧が示されて
いる。図示した電圧は、正の差動信号線路電圧ＳＩＧ＋
と、負の差動信号線路電圧ＳＩＧ−と、図２のＡ地点に
相当する抵抗器Ｒ５及び抵抗器Ｒ６の接合部での電圧
と、図２のＢ地点に相当する抵抗器Ｒ６及び抵抗器Ｒ７
の接合部での電圧とを含む。
中に現れる電圧波形が示されている。論理レベル「１」
及び論理レベル「０」の伝送に対応する電圧が示されて
いる。図示した電圧は、正の差動信号線路電圧ＳＩＧ＋
と、負の差動信号線路電圧ＳＩＧ−と、図２のＡ地点に
相当する抵抗器Ｒ５及び抵抗器Ｒ６の接合部での電圧
と、図２のＢ地点に相当する抵抗器Ｒ６及び抵抗器Ｒ７
の接合部での電圧とを含む。
【００３２】特に、図３は、成端が作動しているときの
本発明において「１」の論理レベルの伝送に対して対応
する電圧レベルを示す。図示の如く、差動信号線路電圧
ＳＩＧ＋とＡ地点の電圧とは、およそ２．９Ｖであり、
一方、差動信号線路電圧ＳＩＧ−とＢ地点の電圧とは、
およそ２．０５Ｖである。図４は、本発明において成端
がオフである「１」の論理レベルのデータ伝送用の電圧
レベルを示す。図示の如く、電圧は次のとおりである。
すなわち、図２の地点Ａ，Ｂにおける電圧は０Ｖであ
り、ＳＩＧ−は２．１Ｖであり、ＳＩＧ＋は２．９Ｖで
ある。
本発明において「１」の論理レベルの伝送に対して対応
する電圧レベルを示す。図示の如く、差動信号線路電圧
ＳＩＧ＋とＡ地点の電圧とは、およそ２．９Ｖであり、
一方、差動信号線路電圧ＳＩＧ−とＢ地点の電圧とは、
およそ２．０５Ｖである。図４は、本発明において成端
がオフである「１」の論理レベルのデータ伝送用の電圧
レベルを示す。図示の如く、電圧は次のとおりである。
すなわち、図２の地点Ａ，Ｂにおける電圧は０Ｖであ
り、ＳＩＧ−は２．１Ｖであり、ＳＩＧ＋は２．９Ｖで
ある。
【００３３】同様に、図５は、本発明において成端がオ
ンである「０」の論理レベルの伝送に対する電圧レベル
を示す。図示した電圧レベルは次の通りである。ＳＩＧ
＋は１．０Ｖであり、地点Ａの電圧は１．１Ｖ、地点Ｂ
の電圧は３．７Ｖ、ＳＩＧ−は３．８５Ｖである。さら
に、図６は、本発明において成端がオフである論理レベ
ル「０」のデータ伝送に対する電圧レベルを示す。図示
した電圧レベルは、図２の地点Ａ及びＢの電圧は０Ｖ、
ＳＩＧ＋はおよそ１．０Ｖ、ＳＩＧ−は３．８５Ｖであ
る。
ンである「０」の論理レベルの伝送に対する電圧レベル
を示す。図示した電圧レベルは次の通りである。ＳＩＧ
＋は１．０Ｖであり、地点Ａの電圧は１．１Ｖ、地点Ｂ
の電圧は３．７Ｖ、ＳＩＧ−は３．８５Ｖである。さら
に、図６は、本発明において成端がオフである論理レベ
ル「０」のデータ伝送に対する電圧レベルを示す。図示
した電圧レベルは、図２の地点Ａ及びＢの電圧は０Ｖ、
ＳＩＧ＋はおよそ１．０Ｖ、ＳＩＧ−は３．８５Ｖであ
る。
【００３４】なお、当業者においては、記載された好ま
しい実施例から様々な変化や変形例を導出できるもので
ある。かかる変化や変形例は、本発明の請求項から逸脱
すること無く、また付随の効果を減らすこと無く導き出
される。よって、このような変化や変形例は従属の請求
項によって網羅されている。
しい実施例から様々な変化や変形例を導出できるもので
ある。かかる変化や変形例は、本発明の請求項から逸脱
すること無く、また付随の効果を減らすこと無く導き出
される。よって、このような変化や変形例は従属の請求
項によって網羅されている。
【図１】本発明による詳細な回路構成図を示す。
【図２】本発明による他の回路の詳細な構成図を示し、
かかる回路は図３乃至図６の波形に関係する。
かかる回路は図３乃至図６の波形に関係する。
【図３】本発明において成端がオンであり、論理レベル
「１」の伝送中に現れる波形を示す。
「１」の伝送中に現れる波形を示す。
【図４】本発明において成端がオフであり、論理レベル
「１」の伝送中に現れる波形を示す。
「１」の伝送中に現れる波形を示す。
【図５】本発明において成端がオンであり、論理レベル
「０」の伝送中に現れる波形を示す。
「０」の伝送中に現れる波形を示す。
【図６】本発明において成端がオフであり、論理レベル
「０」の伝送中に現れる波形を示す。
「０」の伝送中に現れる波形を示す。
１０ 差動成端回路 Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５ トランジスタ Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ８ 抵抗器
Claims (18)
- 【請求項１】 複数の差動信号線路対の少なくとも１対
を終端する終端抵抗器回路を含む切り替え自在なインピ
ーダンス整合成端装置であって、 信号を供給して終端せしめるイネーブル手段と、 イネーブル手段と終端抵抗器回路との間に接続された第
１信号回路と、 イネーブル手段と終端抵抗器回路との間に接続された第
２信号回路とを含み、 前記第１及び第２信号回路は、前記複数の差動信号線路
対の少なくとも１対を終端せしめる信号に反応すること
を特徴とするインピーダンス整合成端装置。 - 【請求項２】 前記複数の差動信号線路対はＳＣＳＩの
バスラインであることを特徴とする請求項１記載の装
置。 - 【請求項３】 前記第１信号回路は、第１トランジスタ
及び第２トランジスタに接続された第１差動信号線路か
らなり、各トランジスタはさらにベース抵抗器に接続さ
れていることを特徴とする請求項１記載の装置。 - 【請求項４】 前記第１トランジスタはＰＮＰトランジ
スタであり、前記第２トランジスタはＮＰＮトランジス
タであることを特徴とする請求項３記載の装置。 - 【請求項５】 前記第２信号回路は、第１トランジスタ
及び第２トランジスタに接続された差動信号線路からな
り、各トランジスタはさらにベース抵抗器に接続されて
いることを特徴とする請求項１記載の装置。 - 【請求項６】 前記第１トランジスタはＰＮＰトランジ
スタであり、前記第２トランジスタはＮＰＮトランジス
タであることを特徴とする請求項５記載の装置。 - 【請求項７】 前記イネーブル手段は、抵抗器の一端に
接続された信号入力部を含み、前記抵抗器の他端はトラ
ンジスタに接続されていることを特徴とする請求項１記
載の装置。 - 【請求項８】 前記トランジスタは、前記差動信号線路
対の成端中に前記終端抵抗器回路に電圧を供給すること
を特徴とする請求項７記載の装置。 - 【請求項９】 前記差動信号線路対の終端中に前記終端
抵抗器回路に電圧を供給する手段をさらに含むことを特
徴とする請求項１記載の装置。 - 【請求項１０】 電力源と、 差動信号線路の一端部にて成端を電気的に切り離す手段
と、 成端を電気的に切り離す手段に前記電力源を接続する電
力源接続手段とを含むことを特徴とする切り替え自在な
終端装置。 - 【請求項１１】 差動信号線路の一端部にて成端を電気
的に切り離す手段は、１対の差動信号線路を含み、各線
路は１対のトランジスタに接続され、前記トランジスタ
の各々はベース抵抗器に接続されていることを特徴とす
る請求項１０記載の装置。 - 【請求項１２】 前記電力源接続手段は、ベース抵抗器
の第１端部に接続されたイネーブル入力部と、前記抵抗
器の第２端部に接続されたトランジスタとからなること
を特徴とする請求項１０記載の装置。 - 【請求項１３】 前記電力源は電圧源からなることを特
徴とする請求項１０記載の装置。 - 【請求項１４】 差動伝送線路を有する装置の終端抵抗
器を電気的に切り離す終端装置であって、 差動伝送線路の成端中に電圧を前記終端抵抗器に供給す
る電力供給手段と、 第１ＮＰＮトランジスタ及び第１ＰＮＰトランジスタに
接続された第１差動信号線路を有する差動信号回路であ
って、前記第１ＮＰＮトランジスタは第１抵抗器に接続
され、前記第１ＰＮＰトランジスタは第２抵抗器に接続
され、前記第１抵抗器はさらに終端電圧を供給する手段
と終端抵抗器とに接続され、前記第１ＮＰＮトランジス
タ及び前記第１ＰＮＰトランジスタは前記終端抵抗器に
接続された差動信号回路の少なくとも１つと、 第２ＮＰＮトランジスタ及び第２ＰＮＰトランジスタに
接続された第２差動信号線路であって、前記第２ＮＰＮ
トランジスタは第３抵抗器に接続され、前記第２ＰＮＰ
トランジスタは第４抵抗器に接続され、第３抵抗器は終
端電圧を供給する手段と終端抵抗器とに接続され、前記
第２ＮＰＮトランジスタ及び前記第２ＰＮＰトランジス
タは終端抵抗器に接続された第２差動信号線路とを有
し、前記第１及び第２差動信号線路は差動信号線路対を
画定することを特徴とする終端装置。 - 【請求項１５】 信号回路の個数はＳＣＳＩバスライン
上の差動信号線路対の個数に等しいことを特徴とする請
求項１４記載の終端装置。 - 【請求項１６】 差動信号伝送バスを使用する装置の終
端抵抗器を切り離す方法であって、 １対の差動信号線路を差動信号線路回路を介して前記終
端抵抗器に接続する行程と、 終端電圧をイネーブルとする行程と、 前記終端電圧を前記終端抵抗器に印加する行程とからな
ることを特徴とする方法。 - 【請求項１７】 前記終端電圧がイネーブルでないとき
に電力損失を保護するために前記終端抵抗器から終端電
圧を除去する行程をさらに含むことを特徴とする請求項
１６記載の方法。 - 【請求項１８】 前記差動信号伝送バスの差動信号線路
対の各々に対して差動信号回路及び終端抵抗器を用意す
る行程と、 前記差動信号回路の各々と並列に前記終端電圧源を接続
する行程とをさらに含むことを特徴とする請求項１７記
載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/278025 | 1994-07-20 | ||
| US08/278,025 US5570037A (en) | 1994-07-20 | 1994-07-20 | Switchable differential terminator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897665A true JPH0897665A (ja) | 1996-04-12 |
Family
ID=23063383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7182775A Pending JPH0897665A (ja) | 1994-07-20 | 1995-07-19 | 切り替え自在な差動成端器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5570037A (ja) |
| EP (1) | EP0693730A1 (ja) |
| JP (1) | JPH0897665A (ja) |
| KR (1) | KR960006260A (ja) |
| SG (1) | SG54079A1 (ja) |
| TW (1) | TW274125B (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07235952A (ja) * | 1993-12-28 | 1995-09-05 | Oki Electric Ind Co Ltd | 信号伝送回路およびその回路を用いた信号伝送装置 |
| US6037798A (en) * | 1996-05-08 | 2000-03-14 | Telefonaktiebolaget Lm Ericsson | Line receiver circuit having termination impedances with transmission gates connected in parallel |
| US5903736A (en) * | 1997-04-01 | 1999-05-11 | Sun Microsystems, Inc. | Method and apparatus for smooth inductive compensation of transmission bus capacitive parasitics |
| US5977797A (en) * | 1997-12-30 | 1999-11-02 | Lsi Logic Corporation | Method and apparatus for transferring data on a voltage biased data line |
| US6065079A (en) * | 1998-02-11 | 2000-05-16 | Compaq Computer Corporation | Apparatus for switching a bus power line to a peripheral device to ground in response to a signal indicating single ended configuration of the bus |
| US6886065B2 (en) * | 2001-09-29 | 2005-04-26 | Hewlett-Packard Development Company, L.P. | Improving signal integrity in differential signal systems |
| US6970953B2 (en) * | 2002-01-04 | 2005-11-29 | Hewlett-Packard Development Company, L.P. | System and method for terminating a bus |
| DE10261386A1 (de) * | 2002-12-30 | 2004-07-08 | Robert Bosch Gmbh | Vorrichtung für einen Leitungsabschluss von Zweidraht-Leitungen |
| US7145359B2 (en) * | 2004-06-28 | 2006-12-05 | Silicon Laboratories Inc. | Multiple signal format output buffer |
| KR100621770B1 (ko) * | 2004-12-14 | 2006-09-19 | 삼성전자주식회사 | 반도체 메모리 장치 및 그의 구동 및 테스팅 방법 |
| US7352207B2 (en) * | 2005-09-30 | 2008-04-01 | Silicon Laboratories Inc. | Output driver with common mode feedback |
| JP2007116278A (ja) * | 2005-10-18 | 2007-05-10 | Nec Lcd Technologies Ltd | 空き端子処理方法及びインタフェース装置 |
| US7486104B2 (en) * | 2006-06-02 | 2009-02-03 | Rambus Inc. | Integrated circuit with graduated on-die termination |
| US7508235B2 (en) | 2006-06-07 | 2009-03-24 | Silicon Laboratories Inc. | Differential line termination technique |
| US7999523B1 (en) | 2008-08-29 | 2011-08-16 | Silicon Laboratories Inc. | Driver with improved power supply rejection |
| US20100117703A1 (en) * | 2008-11-13 | 2010-05-13 | Zhipeng Zhu | Multi-mode single-ended cmos input buffer |
| US8461880B2 (en) * | 2009-04-02 | 2013-06-11 | Silicon Labs Spectra, Inc. | Buffer with an output swing created using an over-supply voltage |
| US8680939B2 (en) | 2011-10-20 | 2014-03-25 | Lockheed Martin Corporation | Differential equalizer and system, method, and computer program product thereof |
| KR101588489B1 (ko) * | 2012-10-29 | 2016-01-25 | 주식회사 엘지화학 | 차동 입력 방식 통신의 종단 저항 발생 장치 및 차동 입력 방식 통신 장치 |
| US20140173081A1 (en) * | 2012-11-13 | 2014-06-19 | Joshua P. Knapp | Method and apparatus for discovery and enumeration of sequentially networked devices |
| CN108536628B (zh) * | 2017-03-03 | 2021-09-17 | 联发科技（新加坡）私人有限公司 | 阻抗匹配电路与接口电路 |
| US10425361B2 (en) | 2017-03-16 | 2019-09-24 | Trane International Inc. | Dynamic allocation of termination resistors in a communication network |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4748426A (en) * | 1986-11-07 | 1988-05-31 | Rodime Plc | Active termination circuit for computer interface use |
| US4859877A (en) * | 1988-01-04 | 1989-08-22 | Gte Laboratories Incorporated | Bidirectional digital signal transmission system |
| US5029284A (en) * | 1990-04-30 | 1991-07-02 | Motorola, Inc. | Precision switchable bus terminator circuit |
| DE4227346C2 (de) * | 1991-08-19 | 1999-09-09 | Sequent Computer Systems Inc | Gerät zur Datenübertragung zwischen mehreren, mit einem SCSI-Bus verbundenen Einheiten |
| US5272396B2 (en) * | 1991-09-05 | 1996-11-26 | Unitrode Corp | Controllable bus terminator with voltage regulation |
| US5239559A (en) * | 1991-11-08 | 1993-08-24 | Methode Electronics, Inc. | Terminator method and apparatus |
| US5382841A (en) * | 1991-12-23 | 1995-01-17 | Motorola, Inc. | Switchable active bus termination circuit |
| US5331206A (en) * | 1992-05-01 | 1994-07-19 | The Grass Valley Group, Inc. | Circuit for driving a transmission line |
| JP3250264B2 (ja) * | 1992-07-08 | 2002-01-28 | 株式会社村田製作所 | 終端抵抗回路 |
| US5313595A (en) * | 1992-12-10 | 1994-05-17 | Digital Equipment Corporation | Automatic signal termination system for a computer bus |
| US5466975A (en) * | 1993-08-13 | 1995-11-14 | The Whitaker Corporation | Switched termination for bus tap-off line |
| US5374861A (en) * | 1993-09-10 | 1994-12-20 | Unisys Corporation | Differential termination network for differential transmitters and receivers |
-
1994
- 1994-07-20 US US08/278,025 patent/US5570037A/en not_active Expired - Fee Related
- 1994-09-23 TW TW083108827A patent/TW274125B/zh active
-
1995
- 1995-07-03 EP EP95304643A patent/EP0693730A1/en not_active Withdrawn
- 1995-07-12 SG SG1995000850A patent/SG54079A1/en unknown
- 1995-07-19 KR KR1019950021117A patent/KR960006260A/ko not_active Application Discontinuation
- 1995-07-19 JP JP7182775A patent/JPH0897665A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| SG54079A1 (en) | 1998-11-16 |
| TW274125B (ja) | 1996-04-11 |
| KR960006260A (ko) | 1996-02-23 |
| EP0693730A1 (en) | 1996-01-24 |
| US5570037A (en) | 1996-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0897665A (ja) | 切り替え自在な差動成端器 | |
| US7765344B2 (en) | Apparatus and method for dynamically providing hub or host operations | |
| JP3610424B2 (ja) | 電子機器及びインタフェース回路 | |
| US4607379A (en) | Circuit for connecting together multiple serial data lines | |
| US5734208A (en) | Dynamic termination for signal buses going to a connector | |
| AU546443B2 (en) | Apparatus for interconnecting data communication equipment and data terminal equipment | |
| US5404542A (en) | Power line switching circuit with monitor | |
| CA2018069A1 (en) | Method and apparatus for a rapid interconnection to a computer bus | |
| JP2004507834A (ja) | Ｕｓｂにおけるデバイスの接続状態の認識 | |
| US7113003B2 (en) | Presence indication signal associated with an attachment | |
| US5983296A (en) | Method and apparatus for terminating busses having different widths | |
| JPH01205222A (ja) | コネクタ共用化装置 | |
| US6651177B1 (en) | Circuit and method of providing power to an external peripheral | |
| US6070206A (en) | Method and apparatus for terminating a bus | |
| EP0645716A1 (en) | Termination circuits for SCSI host bus adapter | |
| US5940443A (en) | Parallel telephone bus segmentation system | |
| JP3250264B2 (ja) | 終端抵抗回路 | |
| JPH02112182A (ja) | 接続装置 | |
| JP3089804B2 (ja) | 終端抵抗回路および終端抵抗の着脱方法 | |
| JP3008198B2 (ja) | アダプタ | |
| JP2603869Y2 (ja) | バスライン装置 | |
| JPH0546291A (ja) | 終端抵抗の着脱方法 | |
| JP3089803B2 (ja) | 終端抵抗回路および終端抵抗の着脱方法 | |
| CN117851324A (zh) | 基于DP接口的PCIe通信模块 | |
| JP3245951B2 (ja) | 終端抵抗回路および終端抵抗の着脱方法 |