JPH0896015A - 機能シミュレーション・論理合成装置 - Google Patents
機能シミュレーション・論理合成装置Info
- Publication number
- JPH0896015A JPH0896015A JP6226633A JP22663394A JPH0896015A JP H0896015 A JPH0896015 A JP H0896015A JP 6226633 A JP6226633 A JP 6226633A JP 22663394 A JP22663394 A JP 22663394A JP H0896015 A JPH0896015 A JP H0896015A
- Authority
- JP
- Japan
- Prior art keywords
- description language
- function
- functional
- simulation
- function description
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 人間が適当に記述した機能記述言語を高速に
機能シミュレーションや論理合成可能である機能記述言
語に変換する機能シミュレーション・論理合成装置とそ
の方法を提供する。 【構成】 機能記述言語最適化部２は、機能記述言語１
を入力とし、機能記述言語１を変換し、機能シミュレー
ションおよび論理合成ツールが高速に処理可能な最適化
機能記述言語３と変換内容を示す最適化処理レポート４
を生成し、機能シミュレーション部５は、最適化機能記
述言語３を入力とし、機能シミュレーションを実行し、
論理合成部６は、最適化機能記述言語３を入力とし、論
理の最適化処理を行い、ゲート素子の接続構造を記述す
るネットリストを生成する。
機能シミュレーションや論理合成可能である機能記述言
語に変換する機能シミュレーション・論理合成装置とそ
の方法を提供する。 【構成】 機能記述言語最適化部２は、機能記述言語１
を入力とし、機能記述言語１を変換し、機能シミュレー
ションおよび論理合成ツールが高速に処理可能な最適化
機能記述言語３と変換内容を示す最適化処理レポート４
を生成し、機能シミュレーション部５は、最適化機能記
述言語３を入力とし、機能シミュレーションを実行し、
論理合成部６は、最適化機能記述言語３を入力とし、論
理の最適化処理を行い、ゲート素子の接続構造を記述す
るネットリストを生成する。
Description
【０００１】
【産業上の利用分野】本発明は、機能記述言語を用いて
論理回路の機能設計検証を行ない論理合成によりネット
リストを生成する機能シミュレーション・論理合成装置
に関する。
論理回路の機能設計検証を行ない論理合成によりネット
リストを生成する機能シミュレーション・論理合成装置
に関する。
【０００２】
【従来の技術】近年ますます大規模化するＬＳＩの開発
において、機能記述言語を使用し、機能シミュレータお
よび論理合成ツールを用いたトップダウン設計が普及し
ている。
において、機能記述言語を使用し、機能シミュレータお
よび論理合成ツールを用いたトップダウン設計が普及し
ている。
【０００３】図５は、従来の機能シミュレーション・論
理合成装置の構成を示すブロック図である。
理合成装置の構成を示すブロック図である。
【０００４】図５において、６１は、ＬＳＩの動作機能
を記述する機能記述言語である。６２は、機能記述言語
６１を入力とし、機能シミュレーションを実行する機能
シミュレーション部である。６３は、機能記述言語６１
を入力とし、論理の最適化処理を行い、ゲート素子の接
続構造を記述するネットリストを生成する論理合成部で
ある。６４は、論理合成部６３により生成されるネット
リストである。
を記述する機能記述言語である。６２は、機能記述言語
６１を入力とし、機能シミュレーションを実行する機能
シミュレーション部である。６３は、機能記述言語６１
を入力とし、論理の最適化処理を行い、ゲート素子の接
続構造を記述するネットリストを生成する論理合成部で
ある。６４は、論理合成部６３により生成されるネット
リストである。
【０００５】このような従来の機能シミュレーション・
論理合成装置において、機能シミュレーション部や論理
合成部での処理は、入力する機能記述言語を文単位で処
理していた。すなわち機能シミュレーション部では、信
号値を評価する単位として文を用い、論理合成部は文単
位で論理を展開し、論理の最適化を行なっていた。この
従来技術では、入力される機能記述言語の質を全く考慮
しないため、機能シミュレーション部および論理合成部
の処理の高速化は機能記述言語を入力後の内部処理の高
速化に頼っていた。
論理合成装置において、機能シミュレーション部や論理
合成部での処理は、入力する機能記述言語を文単位で処
理していた。すなわち機能シミュレーション部では、信
号値を評価する単位として文を用い、論理合成部は文単
位で論理を展開し、論理の最適化を行なっていた。この
従来技術では、入力される機能記述言語の質を全く考慮
しないため、機能シミュレーション部および論理合成部
の処理の高速化は機能記述言語を入力後の内部処理の高
速化に頼っていた。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
従来技術においては、機能記述言語では、同じ動作を表
現する記述形式が無数に存在するため、機能記述言語の
質を全く考慮しない質の悪い記述形式によっては、内部
処理を高速化しても、機能シミュレーション時間、論理
合成時間が多大にかかってしまう可能性がある。本発明
は、上記問題点を鑑み、人間が適当に記述した機能記述
言語を高速に機能シミュレーションや論理合成可能であ
る機能記述言語に変換する機能シミュレーション・論理
合成装置とその方法を提供するものである。
従来技術においては、機能記述言語では、同じ動作を表
現する記述形式が無数に存在するため、機能記述言語の
質を全く考慮しない質の悪い記述形式によっては、内部
処理を高速化しても、機能シミュレーション時間、論理
合成時間が多大にかかってしまう可能性がある。本発明
は、上記問題点を鑑み、人間が適当に記述した機能記述
言語を高速に機能シミュレーションや論理合成可能であ
る機能記述言語に変換する機能シミュレーション・論理
合成装置とその方法を提供するものである。
【０００７】
【課題を解決するための手段】機能記述言語を入力とし
機能記述言語を変換し、機能シミュレーションおよび論
理合成ツールが高速に処理可能な機能記述言語と変換内
容を示すレポートを生成する機能記述言語最適化部と、
最適化機能記述言語を入力とし機能シミュレーションを
実行する機能シミュレーション部と、最適化機能記述言
語を入力とし論理の最適化処理を行いゲート素子の接続
構造を記述するネットリストを生成する論理合成部とい
う構成を備えたものである。
機能記述言語を変換し、機能シミュレーションおよび論
理合成ツールが高速に処理可能な機能記述言語と変換内
容を示すレポートを生成する機能記述言語最適化部と、
最適化機能記述言語を入力とし機能シミュレーションを
実行する機能シミュレーション部と、最適化機能記述言
語を入力とし論理の最適化処理を行いゲート素子の接続
構造を記述するネットリストを生成する論理合成部とい
う構成を備えたものである。
【０００８】
【作用】機能記述言語を作成時にその機能記述言語の性
能を意識する必要なく、高性能な機能記述言語を作成し
た場合と同様に高速に機能シミュレーションおよび論理
合成が可能となる。
能を意識する必要なく、高性能な機能記述言語を作成し
た場合と同様に高速に機能シミュレーションおよび論理
合成が可能となる。
【０００９】
【実施例】図１は、請求項１の機能シミュレーション・
論理合成装置の構成図である。
論理合成装置の構成図である。
【００１０】１は、ＬＳＩの動作機能を記述する機能記
述言語である。２は、機能記述言語１を入力とし、機能
記述言語１を変換し、機能シミュレーションおよび論理
合成ツールが高速に処理可能な機能記述言語と変換内容
を示すレポートを生成する機能記述言語最適化部であ
る。３は、機能記述言語最適化部２により生成される最
適化機能記述言語である。４は、機能記述言語１から最
適化機能記述言語３への変換内容である最適化処理レポ
ートである。５は、最適化機能記述言語３を入力とし、
機能シミュレーションを実行する機能シミュレーション
部である。６は、最適化機能記述言語３を入力とし、論
理の最適化処理を行い、ゲート素子の接続構造を記述す
るネットリストを生成する論理合成部である。７は、論
理合成部５により生成されるネットリストである。
述言語である。２は、機能記述言語１を入力とし、機能
記述言語１を変換し、機能シミュレーションおよび論理
合成ツールが高速に処理可能な機能記述言語と変換内容
を示すレポートを生成する機能記述言語最適化部であ
る。３は、機能記述言語最適化部２により生成される最
適化機能記述言語である。４は、機能記述言語１から最
適化機能記述言語３への変換内容である最適化処理レポ
ートである。５は、最適化機能記述言語３を入力とし、
機能シミュレーションを実行する機能シミュレーション
部である。６は、最適化機能記述言語３を入力とし、論
理の最適化処理を行い、ゲート素子の接続構造を記述す
るネットリストを生成する論理合成部である。７は、論
理合成部５により生成されるネットリストである。
【００１１】図２は、請求項１の機能シミュレーション
・論理合成装置の処理の流れ図である。
・論理合成装置の処理の流れ図である。
【００１２】２０は、言語エディタや、論理回路の動作
を図や表や文字を用いた機能図で設計しその機能図から
機能記述言語生成するＥＳＤＡツール等を用いて機能記
述言語を生成する機能記述言語作成処理である。
を図や表や文字を用いた機能図で設計しその機能図から
機能記述言語生成するＥＳＤＡツール等を用いて機能記
述言語を生成する機能記述言語作成処理である。
【００１３】２１は、機能記述言語作成処理２０で作成
された機能記述言語のシンタックスやセマンティックス
をチェックする機能記述言語エラーチェック処理であ
る。
された機能記述言語のシンタックスやセマンティックス
をチェックする機能記述言語エラーチェック処理であ
る。
【００１４】２２は、機能記述言語にシンタックスエラ
ーやセマンティックスエラーの有無を判定する判定処理
である。ここで、機能記述言語にエラーが無い場合には
２３に移る一方、エラーが有る場合には２７に移り、２
７において言語エディタにより機能記述言語を修正する
か、またはＥＳＤＡツールにより機能図を修正しその機
能図から機能記述言語を生成し（機能記述言語修正処
理）、機能記述言語エラーチェック処理２１に戻る。
ーやセマンティックスエラーの有無を判定する判定処理
である。ここで、機能記述言語にエラーが無い場合には
２３に移る一方、エラーが有る場合には２７に移り、２
７において言語エディタにより機能記述言語を修正する
か、またはＥＳＤＡツールにより機能図を修正しその機
能図から機能記述言語を生成し（機能記述言語修正処
理）、機能記述言語エラーチェック処理２１に戻る。
【００１５】２３は、機能記述言語作成処理２０で作成
された機能記述言語を入力とし、機能記述言語を変換
し、機能シミュレーション処理２４および論理合成処理
２６が高速に処理可能な機能記述言語と変換内容を示す
レポートを生成する機能記述言語最適化処理である。
された機能記述言語を入力とし、機能記述言語を変換
し、機能シミュレーション処理２４および論理合成処理
２６が高速に処理可能な機能記述言語と変換内容を示す
レポートを生成する機能記述言語最適化処理である。
【００１６】２４は、機能記述言語最適化処理２３によ
り生成された機能記述言語とテストパターンを入力と
し、機能シミュレーションを実行する機能シミュレーシ
ョン処理である。
り生成された機能記述言語とテストパターンを入力と
し、機能シミュレーションを実行する機能シミュレーシ
ョン処理である。
【００１７】２５は、機能記述言語で記述された論理回
路の動作に誤りがあるか否かを判定する判定処理であ
る。ここで、論理回路の動作が正しい場合には２６に移
り、論理回路の動作に誤りがある場合には、テストパタ
ーンに誤りがあるか否かの判定処理２９に移り、テスト
パターンに誤りがある場合にはテストパターン修正処理
２８によりテストパターンを修正し、機能シミュレーシ
ョン処理２４に戻り、テストパターンに誤りが無い場合
には、機能記述言語修正処理２７に戻る。
路の動作に誤りがあるか否かを判定する判定処理であ
る。ここで、論理回路の動作が正しい場合には２６に移
り、論理回路の動作に誤りがある場合には、テストパタ
ーンに誤りがあるか否かの判定処理２９に移り、テスト
パターンに誤りがある場合にはテストパターン修正処理
２８によりテストパターンを修正し、機能シミュレーシ
ョン処理２４に戻り、テストパターンに誤りが無い場合
には、機能記述言語修正処理２７に戻る。
【００１８】２６は、機能シミュレーション処理２４で
動作の検証終了した機能記述言語を入力とし、論理合成
を行ないネットリストを生成する論理合成処理である。
動作の検証終了した機能記述言語を入力とし、論理合成
を行ないネットリストを生成する論理合成処理である。
【００１９】２７は、言語エディタにより機能記述言語
を修正するか、またはＥＳＤＡツールにより機能図を修
正しその機能図から機能記述言語を生成する機能記述言
語修正処理である。
を修正するか、またはＥＳＤＡツールにより機能図を修
正しその機能図から機能記述言語を生成する機能記述言
語修正処理である。
【００２０】２８は、機能シミュレータ処理２４に入力
するテストパターンを修正するテストパターン修正処理
である。
するテストパターンを修正するテストパターン修正処理
である。
【００２１】２９は、機能シミュレータ処理２４に入力
したテストパターンに誤りの有無を判定する判定処理で
ある。
したテストパターンに誤りの有無を判定する判定処理で
ある。
【００２２】図３は、機能シミュレーションや論理合成
の処理速度の高速化を実現するｖｅｒｉｌｏｇＨＤＬを
用いた機能記述言語変換の例である。
の処理速度の高速化を実現するｖｅｒｉｌｏｇＨＤＬを
用いた機能記述言語変換の例である。
【００２３】４１は、共通のイベント制御（posedge cl
k or posedge rst)を持つ二つの文から構成される機能
記述言語である。
k or posedge rst)を持つ二つの文から構成される機能
記述言語である。
【００２４】４２は、機能記述言語最適化部２により、
共通なイベント制御を持つ文をマージすることにより生
成される４１と動作が同じである一つの文で構成される
最適化機能記述言語である。
共通なイベント制御を持つ文をマージすることにより生
成される４１と動作が同じである一つの文で構成される
最適化機能記述言語である。
【００２５】このように、共通のイベント制御を持つ文
をマージすることにより、機能シミュレーション部５に
おいて発生するイベント数が減少するため、機能シミュ
レーションの処理速度が向上し、論理合成部４において
は、論理展開する文の数が減少するため、論理合成の処
理速度が向上する。
をマージすることにより、機能シミュレーション部５に
おいて発生するイベント数が減少するため、機能シミュ
レーションの処理速度が向上し、論理合成部４において
は、論理展開する文の数が減少するため、論理合成の処
理速度が向上する。
【００２６】なお、この実施例では機能記述言語として
ｖｅｒｉｌｏｇＨＤＬを用いたが、どのような機能記述
言語であってもよい。代表的な機能記述言語としてはそ
の他、ＶＨＤＬ、ＵＤＬ／Ｉなどがある。
ｖｅｒｉｌｏｇＨＤＬを用いたが、どのような機能記述
言語であってもよい。代表的な機能記述言語としてはそ
の他、ＶＨＤＬ、ＵＤＬ／Ｉなどがある。
【００２７】なお、この実施例では、機能記述言語最適
化部２により、二つの文が完全に一つの文にマージされ
る一例を示したが、完全にマージ出来なくても全体とし
て文が数が減少すれば良い。
化部２により、二つの文が完全に一つの文にマージされ
る一例を示したが、完全にマージ出来なくても全体とし
て文が数が減少すれば良い。
【００２８】図４は図３の変換を行なった場合、機能記
述最適化部２により出力される最適化処理レポートの例
である。
述最適化部２により出力される最適化処理レポートの例
である。
【００２９】５１は、機能記述言語最適化部２により機
能記述言語１から最適化機能記述言語３に変換した時
に、機能記述言語１のどの文がマージされて最適化機能
記述言語３に変換されたかを示している。
能記述言語１から最適化機能記述言語３に変換した時
に、機能記述言語１のどの文がマージされて最適化機能
記述言語３に変換されたかを示している。
【００３０】５２は、機能記述言語最適化部２により機
能記述言語１から最適化機能記述言語３に変換した時
に、５１の様に機能記述言語１の文がマージされること
により、機能記述言語１であった文が最適化機能記述言
語３では消滅してしまう文を示している。このように、
機能記述言語最適化部２により機能記述言語１から最適
化機能記述言語３にどのように変換されたかが容易に理
解することが可能となる。
能記述言語１から最適化機能記述言語３に変換した時
に、５１の様に機能記述言語１の文がマージされること
により、機能記述言語１であった文が最適化機能記述言
語３では消滅してしまう文を示している。このように、
機能記述言語最適化部２により機能記述言語１から最適
化機能記述言語３にどのように変換されたかが容易に理
解することが可能となる。
【００３１】
【発明の効果】以上説明したように、機能記述言語を作
成時にその機能記述言語の性能を意識する必要なく、高
性能な機能記述言語を作成した場合と同様に高速に機能
シミュレーションおよび論理合成が可能となり、機能記
述言語を用いたトップダウン設計の設計期間の短縮と効
率化が可能となる。
成時にその機能記述言語の性能を意識する必要なく、高
性能な機能記述言語を作成した場合と同様に高速に機能
シミュレーションおよび論理合成が可能となり、機能記
述言語を用いたトップダウン設計の設計期間の短縮と効
率化が可能となる。
【００３２】
【００３３】
【図１】本発明の機能シミュレーション・論理合成装置
の構成図
の構成図
【００３４】
【図２】本発明の機能シミュレーション・論理合成の処
理の流れ図
理の流れ図
【００３５】
【図３】本発明の実施例における機能記述言語最適化の
変換の一例を示す図
変換の一例を示す図
【００３６】
【図４】本発明の実施例における最適化処理レポートの
一例を示す図
一例を示す図
【００３７】
【図５】従来例の機能シミュレーション・論理合成装置
の構成図
の構成図
【００３８】
１ 機能記述言語 ２ 機能記述言語最適化部 ３ 最適化機能記述言語 ４ 最適化処理レポート ５ 機能シミュレーション部 ６ 論理合成部 ７ ネットリスト
Claims (1)
- 【請求項１】機能記述言語を入力とし前記機能記述言語
を変換し、機能シミュレーションおよび論理合成ツール
が高速に処理可能な機能記述言語と変換内容を示すレポ
ートを生成する機能記述言語最適化部と、 前記最適化機能記述言語を入力とし機能シミュレーショ
ンを実行する機能シミュレーション部と、 前記最適化機能記述言語を入力とし論理の最適化処理を
行いゲート素子の接続構造を記述するネットリストを生
成する論理合成部とを備えた機能シミュレーション・論
理合成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6226633A JPH0896015A (ja) | 1994-09-21 | 1994-09-21 | 機能シミュレーション・論理合成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6226633A JPH0896015A (ja) | 1994-09-21 | 1994-09-21 | 機能シミュレーション・論理合成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0896015A true JPH0896015A (ja) | 1996-04-12 |
Family
ID=16848247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6226633A Pending JPH0896015A (ja) | 1994-09-21 | 1994-09-21 | 機能シミュレーション・論理合成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0896015A (ja) |
-
1994
- 1994-09-21 JP JP6226633A patent/JPH0896015A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7665046B2 (en) | Method and system for debugging using replicated logic and trigger logic | |
| US20040122644A1 (en) | Optimized execution of software objects generated from a hardware description | |
| EP1784749A2 (en) | Method and system for designing a structural level description of an electronic circuit | |
| JPH10283394A (ja) | 故障シミュレーション方法 | |
| US8074192B2 (en) | Verification support apparatus, verification support method, and computer product | |
| US7624363B2 (en) | Method and apparatus for performing equivalence checking on circuit designs having differing clocking and latching schemes | |
| US7814455B2 (en) | Logic synthesis method and device | |
| US8959467B2 (en) | Structural rule analysis with TCL scripts in synthesis or STA tools and integrated circuit design tools | |
| US8689153B1 (en) | M and A for importing hardware description language into a system level design environment | |
| JPH0896015A (ja) | 機能シミュレーション・論理合成装置 | |
| JPH1173447A (ja) | 論理回路の自動合成方式 | |
| US11868696B2 (en) | Lightweight unified power format implementation for emulation and prototyping | |
| JP2773655B2 (ja) | Ｖｈｄｌシミュレータ | |
| JP2962292B2 (ja) | レイアウト設計を考慮したｌｓｉ論理設計支援システム | |
| JP2980761B2 (ja) | 論理回路最適化装置 | |
| JP2006163559A (ja) | シミュレーション装置 | |
| JPH05225277A (ja) | 設計支援装置 | |
| JP2990882B2 (ja) | 機能シミュレーション装置 | |
| JPH027171A (ja) | 論理回路合成方式 | |
| JPH11213021A (ja) | シミュレーションモデル生成方法及び装置 | |
| JP2001060216A (ja) | 論理等価性検証装置 | |
| JPH0683896A (ja) | 設計支援装置 | |
| JP2001318956A (ja) | レイアウト設計を考慮したｌｓｉ論理設計支援システム及びその方法 | |
| JP2000113010A (ja) | タイミング解析システムおよびタイミング解析方法ならびに論理合成システムおよび論理合成方法 | |
| KR20000061819A (ko) | 다양한 언어로 기술된 프로그램의 시뮬레이션 결과 비교 검증 장치 및 그 방법 |