JPH0683896A - 設計支援装置 - Google Patents
設計支援装置Info
- Publication number
- JPH0683896A JPH0683896A JP4236001A JP23600192A JPH0683896A JP H0683896 A JPH0683896 A JP H0683896A JP 4236001 A JP4236001 A JP 4236001A JP 23600192 A JP23600192 A JP 23600192A JP H0683896 A JPH0683896 A JP H0683896A
- Authority
- JP
- Japan
- Prior art keywords
- propagation
- path information
- path
- propagation path
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】 ハードウェア記述言語で記載された論理回路
のレジスタトランスファレベルの機能仕様２２を入力し
てシミュレーションを実行しながら信号の伝搬経路毎に
伝搬回数や伝搬時間等の伝搬経路情報を抽出する機能シ
ミュレーション部１１と、抽出され伝搬経路情報を蓄積
する伝搬経路情報ファイル２１と、レジスタトランスフ
ァレベルの機能仕様２２と伝搬経路情報ファイル２１に
蓄積されている伝搬時間を基にクリティカルパスを抽出
し、抽出されたクリティカルパスの中で伝搬回数の多い
パスを優先して最適化を行ないゲートレベルの機能仕様
２５を生成する論理合成無１２とから構成されている。 【効果】 論理合成時にクリティカルパスの中で信号の
伝搬回数の多いパスを優先して最適化を行えるため、効
率良く回路を最適化でき、生成される論理回路の質も向
上する。
のレジスタトランスファレベルの機能仕様２２を入力し
てシミュレーションを実行しながら信号の伝搬経路毎に
伝搬回数や伝搬時間等の伝搬経路情報を抽出する機能シ
ミュレーション部１１と、抽出され伝搬経路情報を蓄積
する伝搬経路情報ファイル２１と、レジスタトランスフ
ァレベルの機能仕様２２と伝搬経路情報ファイル２１に
蓄積されている伝搬時間を基にクリティカルパスを抽出
し、抽出されたクリティカルパスの中で伝搬回数の多い
パスを優先して最適化を行ないゲートレベルの機能仕様
２５を生成する論理合成無１２とから構成されている。 【効果】 論理合成時にクリティカルパスの中で信号の
伝搬回数の多いパスを優先して最適化を行えるため、効
率良く回路を最適化でき、生成される論理回路の質も向
上する。
Description
【０００１】
【産業上の利用分野】本発明は、論理回路の設計支援装
置に関する。
置に関する。
【０００２】
【従来の技術】従来、論理回路の設計では、まず、レジ
スタトランスファレベルのハードウェア記述言語によ
り、論理回路の機能（動作）仕様を記述し、機能シミュ
レータを用いてその記述の正しさを確認した後、論理合
成を用いてゲートレベルの機能仕様を得る。
スタトランスファレベルのハードウェア記述言語によ
り、論理回路の機能（動作）仕様を記述し、機能シミュ
レータを用いてその記述の正しさを確認した後、論理合
成を用いてゲートレベルの機能仕様を得る。
【０００３】機能シミュレータはテストパターンを入力
端子から出力方向に伝搬させ、出力端子から出力される
値が正しいか否かを確認する。
端子から出力方向に伝搬させ、出力端子から出力される
値が正しいか否かを確認する。
【０００４】一方、論理合成は、抽象的に記述されてい
るハードウェア記述を実際の論理ゲートの組み合わせに
変換するが、この際、入力から出力までの伝搬時間がな
るべく短くなるよう、また、回路全体の面積がなるべく
小さくなるように回路の最適化を行なう。
るハードウェア記述を実際の論理ゲートの組み合わせに
変換するが、この際、入力から出力までの伝搬時間がな
るべく短くなるよう、また、回路全体の面積がなるべく
小さくなるように回路の最適化を行なう。
【０００５】従来の設計支援装置では、機能シミュレー
タと論理合成はそれぞれ独立して使用されるため、論理
合成は独自にパス探索機能を持ち、シミュレーション後
のハードウェア記述からクリティカルなパスを自ら見つ
け、最適化を行なうようになっている。しかし、この方
法では、パス探索が素子の繋がりだけに着目した探索、
すなわち静的な探索となるため実際にはあまり動作しな
い部分のパスを時間をかけて最適化するという無駄を生
じる。
タと論理合成はそれぞれ独立して使用されるため、論理
合成は独自にパス探索機能を持ち、シミュレーション後
のハードウェア記述からクリティカルなパスを自ら見つ
け、最適化を行なうようになっている。しかし、この方
法では、パス探索が素子の繋がりだけに着目した探索、
すなわち静的な探索となるため実際にはあまり動作しな
い部分のパスを時間をかけて最適化するという無駄を生
じる。
【０００６】また、最近ではより上流の設計過程を支援
するものとして、ビヘイビアレベルのハードウェア記述
言語で論理回路の機能仕様を記述して高位合成によりレ
ジスタトランスファレベルの機能仕様を得る方法が用い
られているが、この方法でもこの事情は変わらない。
するものとして、ビヘイビアレベルのハードウェア記述
言語で論理回路の機能仕様を記述して高位合成によりレ
ジスタトランスファレベルの機能仕様を得る方法が用い
られているが、この方法でもこの事情は変わらない。
【０００７】
【発明が解決しようとする課題】このように従来の技術
では、レジスタトランスファレベルの機能仕様からゲー
トレベルの機能仕様を生成する論理合成手段や、ビヘイ
ビアレベルの機能仕様からレジスタトランスファレベル
の機能仕様を生成する高位合成手段は、静的なパス探索
によりクリティカルなパスを見付けて最適化を行なって
いる。
では、レジスタトランスファレベルの機能仕様からゲー
トレベルの機能仕様を生成する論理合成手段や、ビヘイ
ビアレベルの機能仕様からレジスタトランスファレベル
の機能仕様を生成する高位合成手段は、静的なパス探索
によりクリティカルなパスを見付けて最適化を行なって
いる。
【０００８】このため、実際にはあまり動作しないパス
の最適化に必要以上の時間がかかってしまうという問題
や、頻繁に動作するパスよりあまり動作しないパスの方
が優先されてしまい頻繁に動作するパスは最適化されな
いといった問題があり、論理回路全体から見ると、必ず
しも効率よく最適化を実行しているとはいい難い。
の最適化に必要以上の時間がかかってしまうという問題
や、頻繁に動作するパスよりあまり動作しないパスの方
が優先されてしまい頻繁に動作するパスは最適化されな
いといった問題があり、論理回路全体から見ると、必ず
しも効率よく最適化を実行しているとはいい難い。
【０００９】本発明は、上記の事情を考慮してなされた
もので、その目的とするところは、論理合成や高位合成
に先だって実行される機能シミュレーションにおいて入
力端子から入力されたデータが出力端子に向かって伝搬
されて行くその伝搬経路毎に伝搬回数や伝搬時間等の伝
搬経路情報を伝搬経路情報ファイルに蓄積して、論理合
成や高位合成実行時に伝搬回数の多いクリティカルパス
を優先して最適化することを可能とする設計支援装置を
提供することにある。
もので、その目的とするところは、論理合成や高位合成
に先だって実行される機能シミュレーションにおいて入
力端子から入力されたデータが出力端子に向かって伝搬
されて行くその伝搬経路毎に伝搬回数や伝搬時間等の伝
搬経路情報を伝搬経路情報ファイルに蓄積して、論理合
成や高位合成実行時に伝搬回数の多いクリティカルパス
を優先して最適化することを可能とする設計支援装置を
提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成させるた
め、この発明は、ハードウェア記述言語で記述された、
論理回路の機能仕様を入力して機能シミュレーションを
行ないながら入力端子から入力されたデータが出力端子
に向かって伝搬していく伝搬経路毎に伝搬回数や伝搬時
間等の伝搬経路情報を抽出する機能シミュレーション手
段と、抽出された伝搬経路情報を蓄積する伝搬経路情報
ファイルと、論理回路の機能仕様と伝搬経路情報ファイ
ルを入力してクリテイカルパスを抽出し、抽出されたク
リティカルパスの中で伝搬回数の多いパスを優先して最
適化を行う合成手段とを備えた構成となっている。
め、この発明は、ハードウェア記述言語で記述された、
論理回路の機能仕様を入力して機能シミュレーションを
行ないながら入力端子から入力されたデータが出力端子
に向かって伝搬していく伝搬経路毎に伝搬回数や伝搬時
間等の伝搬経路情報を抽出する機能シミュレーション手
段と、抽出された伝搬経路情報を蓄積する伝搬経路情報
ファイルと、論理回路の機能仕様と伝搬経路情報ファイ
ルを入力してクリテイカルパスを抽出し、抽出されたク
リティカルパスの中で伝搬回数の多いパスを優先して最
適化を行う合成手段とを備えた構成となっている。
【００１１】
【作用】本発明においては、まずハードウェア記述言語
で記述された、論理回路の機能仕様を機能シミュレーシ
ョン手段に入力する。機能シミュレーション手段は同じ
く設計者が与えたテストパターンを入力端子に設定し、
データを機能仕様に従って出力端子に伝搬させることで
シミュレーションを実行する。この時、各データの伝搬
経路毎に伝搬回数や伝搬時間等の伝搬経路情報を抽出し
て伝搬経路情報ファイルに出力する。
で記述された、論理回路の機能仕様を機能シミュレーシ
ョン手段に入力する。機能シミュレーション手段は同じ
く設計者が与えたテストパターンを入力端子に設定し、
データを機能仕様に従って出力端子に伝搬させることで
シミュレーションを実行する。この時、各データの伝搬
経路毎に伝搬回数や伝搬時間等の伝搬経路情報を抽出し
て伝搬経路情報ファイルに出力する。
【００１２】機能シミュレーションの結果、機能仕様に
誤りがあれば記述を修正し再度シミュレーションを行
う。誤りが無くなれば、次に、論理合成手段ないし高位
合成手段は論理回路の修正された機能仕様を入力し、そ
れぞれゲートレベルの機能仕様ないしレジスタトランス
ファレベルの機能仕様を生成する。
誤りがあれば記述を修正し再度シミュレーションを行
う。誤りが無くなれば、次に、論理合成手段ないし高位
合成手段は論理回路の修正された機能仕様を入力し、そ
れぞれゲートレベルの機能仕様ないしレジスタトランス
ファレベルの機能仕様を生成する。
【００１３】この時、論理合成手段ないし高位合成手段
は、各信号ないし各変数が入力から出力まで伝搬してい
く時間が制約条件を満たすような記述を生成しようとす
る。そのために論理合成手段ないし高位合成手段は、伝
搬経路情報ファイルに蓄積された伝搬時間を基に、制約
条件を満たさないクリティカルパスを探索する。さら
に、伝搬経路情報ファイルに蓄積されている伝搬回数を
入力し、クリティカルパスの中で伝搬回数の多いパスを
優先して最適化を行う。
は、各信号ないし各変数が入力から出力まで伝搬してい
く時間が制約条件を満たすような記述を生成しようとす
る。そのために論理合成手段ないし高位合成手段は、伝
搬経路情報ファイルに蓄積された伝搬時間を基に、制約
条件を満たさないクリティカルパスを探索する。さら
に、伝搬経路情報ファイルに蓄積されている伝搬回数を
入力し、クリティカルパスの中で伝搬回数の多いパスを
優先して最適化を行う。
【００１４】このように本発明では、実際の動作を模擬
するシミュレーション実行中に信号ないし変数の入力端
子から出力端子への伝搬情報を蓄積し、論理合成ないし
高位合成時にその情報を利用してクリティカルパスを抽
出し、抽出されたクリティカルパスの中で伝搬回数の多
いパスを優先して最適化を行うようにしたことにより、
論理合成ないし高位合成の最適化を効率よく実行し、且
つ、生成される論理回路の質も向上する。
するシミュレーション実行中に信号ないし変数の入力端
子から出力端子への伝搬情報を蓄積し、論理合成ないし
高位合成時にその情報を利用してクリティカルパスを抽
出し、抽出されたクリティカルパスの中で伝搬回数の多
いパスを優先して最適化を行うようにしたことにより、
論理合成ないし高位合成の最適化を効率よく実行し、且
つ、生成される論理回路の質も向上する。
【００１５】
【実施例】以下、本発明の詳細を図示の実施例によって
説明する。
説明する。
【００１６】図１は本発明の一実施例に係わる設計支援
装置を示す構成図である。
装置を示す構成図である。
【００１７】設計支援装置１は、機能シミュレーション
部１１と、論理合成部１２と、伝搬経路情報ファイル２
１から構成され、その外部にはレジスタトランスファレ
ベルの機能仕様２２と、テストパターン２３と、シミュ
レーション結果２４と、ゲートレベルの機能仕様２５と
を備えている。
部１１と、論理合成部１２と、伝搬経路情報ファイル２
１から構成され、その外部にはレジスタトランスファレ
ベルの機能仕様２２と、テストパターン２３と、シミュ
レーション結果２４と、ゲートレベルの機能仕様２５と
を備えている。
【００１８】まず、機能シミュレーション部１１によ
り、レジスタトランスファレベルの機能仕様２２の正し
さをシミュレーションによって検証する。すなわち、機
能シミュレーション部１１はレジスタトランスファレベ
ルの機能仕様２２とテストパターン２３を入力しシミュ
レーションを実行する。
り、レジスタトランスファレベルの機能仕様２２の正し
さをシミュレーションによって検証する。すなわち、機
能シミュレーション部１１はレジスタトランスファレベ
ルの機能仕様２２とテストパターン２３を入力しシミュ
レーションを実行する。
【００１９】このシミュレーションは、入力端子に設定
されたデータが機能仕様に従って出力端子に伝搬してい
くことで達成されるが、この際、機能シミュレーション
部１１はシミュレーション結果２４を出力すると同時
に、入力端子から出力端子までの伝搬経路毎に信号の伝
搬回数や伝搬時間等の伝搬経路情報を出力する。出力さ
れた伝搬経路情報は、伝搬経路情報ファイル２１に蓄積
される。
されたデータが機能仕様に従って出力端子に伝搬してい
くことで達成されるが、この際、機能シミュレーション
部１１はシミュレーション結果２４を出力すると同時
に、入力端子から出力端子までの伝搬経路毎に信号の伝
搬回数や伝搬時間等の伝搬経路情報を出力する。出力さ
れた伝搬経路情報は、伝搬経路情報ファイル２１に蓄積
される。
【００２０】図２は、伝搬経路情報ファイル２１に蓄積
された伝搬経路毎の、伝搬回数と伝搬時間の一実施例を
示す表である。
された伝搬経路毎の、伝搬回数と伝搬時間の一実施例を
示す表である。
【００２１】シミュレーション結果２４が期待した結果
と異なる場合、レジスタトランスファレベルの機能仕様
２２の修正と再シミュレーションを、期待した結果にな
るまで繰り返し実行する。
と異なる場合、レジスタトランスファレベルの機能仕様
２２の修正と再シミュレーションを、期待した結果にな
るまで繰り返し実行する。
【００２２】シミュレーション結果２４が期待した結果
と一致したら、次に論理合成部１２によりゲートレベル
の機能仕様２５を生成する。まず、論理合成部１２はレ
ジスタトランスファレベルの機能仕様２２と伝搬経路情
報ファイル２１に蓄積された伝搬経路情報を入力する。
と一致したら、次に論理合成部１２によりゲートレベル
の機能仕様２５を生成する。まず、論理合成部１２はレ
ジスタトランスファレベルの機能仕様２２と伝搬経路情
報ファイル２１に蓄積された伝搬経路情報を入力する。
【００２３】次に、伝搬経路情報ファイル２１に蓄積さ
れていた各信号経路の伝搬時間が設計仕様を満たすか否
かを調べ、満たさない経路をクリティカルパスとして抽
出し、最適化を行う。
れていた各信号経路の伝搬時間が設計仕様を満たすか否
かを調べ、満たさない経路をクリティカルパスとして抽
出し、最適化を行う。
【００２４】この時、クリティカルパスが複数ある場合
に論理合成部１２は伝搬経路情報ファイル２１に蓄積さ
れていた伝搬回数の多いクリティカルパスを優先して最
適化を行う。最適化終了後、論理合成部１２は対応する
ゲートレベルの機能仕様２５を出力する。
に論理合成部１２は伝搬経路情報ファイル２１に蓄積さ
れていた伝搬回数の多いクリティカルパスを優先して最
適化を行う。最適化終了後、論理合成部１２は対応する
ゲートレベルの機能仕様２５を出力する。
【００２５】かくして本発明によれば、レジスタトラン
スファレベルのハードウェア記述言語で論理回路の機能
仕様を記述して、論理合成部１２によりゲートレベルの
機能仕様を生成する場合、頻繁に動作するクリティカル
パスを優先して最適化を行うことが可能である。尚、本
実施例の論理合成部１２においては、クリティカルパス
を論理合成部１２が待っている静的なパス探索機能で見
つけ、伝搬経路情報ファイル２１に格納されている伝搬
回数の多いパスを優先して最適化することも可能であ
る。
スファレベルのハードウェア記述言語で論理回路の機能
仕様を記述して、論理合成部１２によりゲートレベルの
機能仕様を生成する場合、頻繁に動作するクリティカル
パスを優先して最適化を行うことが可能である。尚、本
実施例の論理合成部１２においては、クリティカルパス
を論理合成部１２が待っている静的なパス探索機能で見
つけ、伝搬経路情報ファイル２１に格納されている伝搬
回数の多いパスを優先して最適化することも可能であ
る。
【００２６】図３は本発明の別の実施例に係わる設計支
援装置を示す図である。
援装置を示す図である。
【００２７】設計支援装置１は、機能シミュレーション
部１１と、高位合成部１３と、伝搬経路情報ファイル２
１から構成され、その外部にはビヘイビアレベルの機能
仕様２６と、テストパターン２３と、シミュレーション
結果２４と、レジスタトランスファレベルの機能仕様２
２を備えている。
部１１と、高位合成部１３と、伝搬経路情報ファイル２
１から構成され、その外部にはビヘイビアレベルの機能
仕様２６と、テストパターン２３と、シミュレーション
結果２４と、レジスタトランスファレベルの機能仕様２
２を備えている。
【００２８】この例においては、機能シミュレーション
部１１はビヘイビアレベルの機能仕様２６とテストパタ
ーン２３を入力してシミュレーションを実行する。
部１１はビヘイビアレベルの機能仕様２６とテストパタ
ーン２３を入力してシミュレーションを実行する。
【００２９】図１と同様に、機能シミュレーション部１
１はシミュレーション結果２４を出力すると同時に、入
力端子から出力端子までの伝搬経路毎に変数の伝搬回数
や伝搬時間などの伝搬経路情報を出力する。出力された
伝搬情報は伝搬経路情報ファイル２１に蓄積される。
１はシミュレーション結果２４を出力すると同時に、入
力端子から出力端子までの伝搬経路毎に変数の伝搬回数
や伝搬時間などの伝搬経路情報を出力する。出力された
伝搬情報は伝搬経路情報ファイル２１に蓄積される。
【００３０】シミュレーション結果２４が期待した結果
と異なる場合、ビヘイビアレベルの機能仕様２６の修正
と再シミュレーションを、期待した結果になるまで繰り
返し実行する。
と異なる場合、ビヘイビアレベルの機能仕様２６の修正
と再シミュレーションを、期待した結果になるまで繰り
返し実行する。
【００３１】シミュレーション結果２４が期待した結果
と一致したら、高位合成部１３によりレジスタトランス
ファレベルの機能仕様２２を生成する。高位合成部１３
は、まずビヘイビアレベルの機能仕様２６を入力して信
号経路を生成した後、論理合成部１２と同様に、伝搬経
路情報ファイル２１に蓄積されている伝搬時間を入力し
てクリティカルパスを抽出する。
と一致したら、高位合成部１３によりレジスタトランス
ファレベルの機能仕様２２を生成する。高位合成部１３
は、まずビヘイビアレベルの機能仕様２６を入力して信
号経路を生成した後、論理合成部１２と同様に、伝搬経
路情報ファイル２１に蓄積されている伝搬時間を入力し
てクリティカルパスを抽出する。
【００３２】次に、抽出されたクリティカルパスの中で
伝搬回数の多いクリティカルパスを優先して最適化を行
ない、レジスタトランスファレベルの機能仕様２２を出
力する。
伝搬回数の多いクリティカルパスを優先して最適化を行
ない、レジスタトランスファレベルの機能仕様２２を出
力する。
【００３３】かくして本発明によれば、ビヘイビアレベ
ルのハードウェア記述言語で論理回路の機能仕様を記述
して、高位合成部によりレジスタトランスファレベルの
機能仕様を生成する場合、頻繁に動作するクリティカル
パスを優先して最適化を行なうことが可能である。尚、
本実施例についても、高位合成部１３の持つ静的なパス
探索機能と伝搬経路情報ファイル２１とを併用して、伝
搬頻度の多いクリティカルパスを優先して最適化するこ
とが可能である。
ルのハードウェア記述言語で論理回路の機能仕様を記述
して、高位合成部によりレジスタトランスファレベルの
機能仕様を生成する場合、頻繁に動作するクリティカル
パスを優先して最適化を行なうことが可能である。尚、
本実施例についても、高位合成部１３の持つ静的なパス
探索機能と伝搬経路情報ファイル２１とを併用して、伝
搬頻度の多いクリティカルパスを優先して最適化するこ
とが可能である。
【００３４】また、本発明によれば伝搬回数を抽出して
いるので、伝搬回数の少ないパスを複数クロックで１動
作させるように設計することができる。この結果、特に
ビヘイビアレベルの機能仕様の様に具体的なハードウェ
アの構成がまだ決まってない段階では設計変更が比較的
容易であるため、高位合成時に最適化しきれないパスが
あっても、伝搬回数の少ないパスを見極めることによ
り、最適化に無駄な時間を費やすことなく効率よく設計
の変更をすることが可能になる。
いるので、伝搬回数の少ないパスを複数クロックで１動
作させるように設計することができる。この結果、特に
ビヘイビアレベルの機能仕様の様に具体的なハードウェ
アの構成がまだ決まってない段階では設計変更が比較的
容易であるため、高位合成時に最適化しきれないパスが
あっても、伝搬回数の少ないパスを見極めることによ
り、最適化に無駄な時間を費やすことなく効率よく設計
の変更をすることが可能になる。
【００３５】
【発明の効果】以上詳述したように本発明によれば、ハ
ードウェア記述言語で記述された、論理回路の機能仕様
を入力して設計を行う設計支援装置において、機能シミ
ュレーションを実行する際にデータの伝搬経路毎に伝搬
時間等の伝搬情報を蓄積し、論理合成手段ないし高位合
成手段でクリティカルパスの最適化を行う際に、伝搬情
報を利用するようにした。
ードウェア記述言語で記述された、論理回路の機能仕様
を入力して設計を行う設計支援装置において、機能シミ
ュレーションを実行する際にデータの伝搬経路毎に伝搬
時間等の伝搬情報を蓄積し、論理合成手段ないし高位合
成手段でクリティカルパスの最適化を行う際に、伝搬情
報を利用するようにした。
【００３６】これにより、クリティカルパスの中で伝搬
回数の多いパスを優先して最適化を行うことが可能にな
り、論理合成ないし高位合成を効率よく実行できると共
に、生成される論理回路の質も向上させることができ
る。
回数の多いパスを優先して最適化を行うことが可能にな
り、論理合成ないし高位合成を効率よく実行できると共
に、生成される論理回路の質も向上させることができ
る。
【図１】本発明の一実施例を示す構成図。
【図２】伝搬経路情報の一例を示す表。
【図３】本発明の別の実施例を示す構成図。
１ 設計支援装置 １１ 機能シミュレーション部 １２ 論理合成部 １３ 高位合成部 ２１ 伝搬経路情報ファイル ２２ レジスタトランスファレベルの機能仕様 ２３ テストパターン ２４ シミュレーション結果 ２５ ゲートレベルの機能仕様 ２６ ビヘイビアレベルの機能仕様
Claims (3)
- 【請求項１】 ハードウェア記述言語で記述された、論
理回路のレジスタトランスファレベルの機能仕様を入力
してシミュレーションを実行しながら信号の伝搬経路毎
に伝搬回数や伝搬時間等の伝搬経路情報を抽出する機能
シミュレーション手段と、 抽出され前記伝搬経路情報を蓄積する伝搬経路情報ファ
イルと、 前記レジスタトランスファレベルの機能仕様と前記伝搬
経路情報ファイルに蓄積された伝搬経路情報を入力して
クリティカルパスを抽出し、抽出されたクリティカルパ
スの中で前記伝搬回数の多いパスを優先して最適化を行
ないゲートレベルの機能仕様を生成する論理合成手段と
を備えたことを特徴とする設計支援装置。 - 【請求項２】 ハードウェア記述言語で記述された、論
理回路のビヘイビアレベルの機能仕様を入力してシミュ
レーションを実行しながら変数の伝搬経路毎に伝搬回数
や伝搬時間等の伝搬経路情報を抽出する機能シミュレー
ション手段と、 抽出された前記伝搬経路情報を蓄積する伝搬経路情報フ
ァイルと、 前記ビヘイビアレベルの機能仕様と前記伝搬経路情報フ
ァイルに蓄積された伝搬経路情報を入力してクリティカ
ルパスを抽出し、抽出されたクリティカルパスの中で伝
搬回数の多いパスを優先して最適化を行ないレジスタト
ランスファレベルの機能仕様を生成する高位合成手段と
を備えたことを特徴とする設計支援装置。 - 【請求項３】 前記クリティカルパスの抽出を、前記伝
搬経路情報ファイルに蓄積されている伝搬時間を基に行
うことを特徴とする設計支援装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4236001A JPH0683896A (ja) | 1992-09-03 | 1992-09-03 | 設計支援装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4236001A JPH0683896A (ja) | 1992-09-03 | 1992-09-03 | 設計支援装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0683896A true JPH0683896A (ja) | 1994-03-25 |
Family
ID=16994334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4236001A Pending JPH0683896A (ja) | 1992-09-03 | 1992-09-03 | 設計支援装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683896A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013033360A (ja) * | 2011-08-01 | 2013-02-14 | Fujitsu Semiconductor Ltd | Ｌｓｉ設計方法，設計プログラムおよび設計装置 |
| JP2015095130A (ja) * | 2013-11-13 | 2015-05-18 | 三菱電機株式会社 | 回路設計支援装置及びプログラム |
-
1992
- 1992-09-03 JP JP4236001A patent/JPH0683896A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013033360A (ja) * | 2011-08-01 | 2013-02-14 | Fujitsu Semiconductor Ltd | Ｌｓｉ設計方法，設計プログラムおよび設計装置 |
| JP2015095130A (ja) * | 2013-11-13 | 2015-05-18 | 三菱電機株式会社 | 回路設計支援装置及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5654898A (en) | Timing-driven integrated circuit layout through device sizing | |
| US7350180B1 (en) | Search algorithm for inheriting clock contexts in hardware description language translation tools | |
| US7882483B2 (en) | Method for checking constraints equivalence of an integrated circuit design | |
| JP2004013720A (ja) | 論理回路のタイミング制約モデル生成方法、論理回路のタイミング制約モデル生成プログラム、およびタイミング制約モデルを用いるタイミングドリブンレイアウト方法 | |
| US9305125B2 (en) | Integrated circuit design timing path verification tool | |
| JPH0683896A (ja) | 設計支援装置 | |
| JPH09311882A (ja) | 論理回路検証支援装置 | |
| JP2012150631A (ja) | 半導体集積回路の設計方法および設計装置 | |
| JP2853649B2 (ja) | 論理シミュレーション用モデルの作成方法 | |
| US20020143511A1 (en) | Method and computer program product for system design support | |
| JP2004185503A (ja) | 論理回路設計方法、論理回路設計プログラムおよび論理回路設計装置 | |
| JP2980761B2 (ja) | 論理回路最適化装置 | |
| JP2845154B2 (ja) | 論理シミュレーション用モデルの作成方法 | |
| JP3187506B2 (ja) | 論理回路設計支援装置 | |
| JP2923914B2 (ja) | 集積回路のｃａｄシステム | |
| CN117332727A (zh) | 一种基于ast的时钟信号提取方法和系统 | |
| JP2000322458A (ja) | 論理回路の最適化処理方法ならびに同方法を用いた論理設計システム | |
| JP2842334B2 (ja) | レイアウト方法 | |
| Radhakrishnan et al. | Clock skew optimized VLSI architecture for zero frequency filter | |
| JP2990882B2 (ja) | 機能シミュレーション装置 | |
| JP2785708B2 (ja) | 論理シミュレーション方法 | |
| SU805322A1 (ru) | Система дл автоматизированногопРОЕКТиРОВАНи и упРАВлЕНи TEXHO-лОгичЕСКиМи пРОцЕССАМи B МиКРОэлЕКТРО-НиКЕ | |
| JP2010231635A (ja) | コンテキスト作成プログラム、コンパイラおよびコンテキスト作成方法 | |
| JP2002269170A (ja) | 論理シミュレータ装置 | |
| JP2000305967A (ja) | 状態遷移情報調整装置及び回路設計装置及びプログラムを記録したコンピュータ読み取り可能な記録媒体 |