JPH0896002A - Automatic element layout generation device and method therefor - Google Patents

Automatic element layout generation device and method therefor

Info

Publication number
JPH0896002A
JPH0896002A JP6227594A JP22759494A JPH0896002A JP H0896002 A JPH0896002 A JP H0896002A JP 6227594 A JP6227594 A JP 6227594A JP 22759494 A JP22759494 A JP 22759494A JP H0896002 A JPH0896002 A JP H0896002A
Authority
JP
Japan
Prior art keywords
basic module
information
layout
basic
configuration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6227594A
Other languages
Japanese (ja)
Inventor
Yuuji Maeno
酉治 前野
Tetsushi Mimura
哲史 三村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP6227594A priority Critical patent/JPH0896002A/en
Publication of JPH0896002A publication Critical patent/JPH0896002A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To automate the production of an element layout that requires high accuracy and to improve the designing efficiency of the element. CONSTITUTION: The automatic element layout generation device/ method are provided with an element constitution deciding means 1 which decides the constitution of an element that uses the basic modules of a sidle type having the basic module value information and is laid out so as to satisfy the element parameter information received from an input means 7, an element area deciding means 2 which decides an element area when an element is constructed by the basic modules of a single type having the basic module layout information consisting of the basic module length/width information in the decided element constitution, a basic module arranging means 3 which arranges the basic modules of a single type in the decided element area, and a wiring means 4 which performs the wiring to secure the connection among these arranged basic modules.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体集積回路におい
て、精度の高い例えば抵抗値や容量値を有する素子の素
子レイアウトを自動生成する素子レイアウト自動生成装
置及び素子レイアウト自動生成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an element layout automatic generation device and an element layout automatic generation method for automatically generating a highly accurate element layout of an element having a resistance value or a capacitance value in a semiconductor integrated circuit.

【0002】[0002]

【従来の技術】半導体集積回路にて性能の良いアンプや
定電圧源などのアナログ回路を実現するためには、精度
の高い抵抗、容量などの素子が不可欠である。しかしな
がら異なる素子を同一基板上で実現する半導体集積回路
においては、これら素子の絶対精度を向上させるのは困
難である。例えば、抵抗値の絶対精度を向上させるため
には、レイアウト上で、抵抗に相当する部分の幅を広く
とると効果的であるが、上記幅を広くとると長さも比例
して長くなるため、レイアウト面積との兼ね合いにより
抵抗値の精度を決定する必要があり、絶対精度の向上に
は限界がある。又、単体の素子にて回路を構成する場合
に比べ半導体集積回路では、絶対精度よりも比精度が良
いため、この特徴を使って製造した回路構成のほうが性
能が良い。上記比精度を高める方法としては、比精度を
要求するペアとなる素子(以下、ペア素子という)のレ
イアウトをなるべく近づけることで、同一チップ内にお
いても領域により導電率などがばらつくといった影響を
少なくすることができる。さらに素子値に合せた固有の
レイアウトを用いるのではなく、基本モジュールとして
準備した素子を比率に合わせて構成することで、製造プ
ロセスのばらつきにも影響されにくいレイアウトにな
る。
2. Description of the Related Art In order to realize a high performance analog circuit such as an amplifier or a constant voltage source in a semiconductor integrated circuit, highly accurate elements such as resistors and capacitors are indispensable. However, in a semiconductor integrated circuit in which different elements are realized on the same substrate, it is difficult to improve the absolute accuracy of these elements. For example, in order to improve the absolute accuracy of the resistance value, it is effective to increase the width of the portion corresponding to the resistance on the layout. However, if the width is increased, the length increases proportionately. It is necessary to determine the accuracy of the resistance value in consideration of the layout area, and there is a limit to the improvement of absolute accuracy. Further, in the semiconductor integrated circuit, the relative accuracy is better than the absolute accuracy as compared with the case where the circuit is composed of a single element, and therefore the circuit configuration manufactured by using this feature has better performance. As a method of increasing the relative accuracy, the layout of paired elements (hereinafter referred to as “paired elements”) that require the relative accuracy is made as close as possible to reduce the influence of variations in conductivity and the like even in the same chip. be able to. Further, instead of using a peculiar layout according to the element value, the elements prepared as the basic module are configured according to the ratio, so that the layout is not easily affected by variations in the manufacturing process.

【0003】尚、素子値とは、例えば抵抗素子であれ
ば、その抵抗素子が実現する抵抗値をいう。又、ペア素
子とは、例えば2つの抵抗素子A,Bにおいては、それ
ぞれの抵抗素子A,Bが有する各抵抗値よりもそれぞれ
の抵抗値間における相対的な関係、例えば両抵抗値にお
いて1:2の関係を有することが重要となるような素子
をいう。尚、このようなペア素子における素子値とは、
上述の「1:2」が相当する。
In the case of a resistance element, for example, the element value means a resistance value realized by the resistance element. Further, the pair element is, for example, in the two resistance elements A and B, a relative relationship between the resistance values of the resistance elements A and B rather than the resistance values of the resistance elements A and B, for example, 1: in both resistance values. An element in which it is important to have the relationship of 2. The element value of such a pair element is
The above-mentioned "1: 2" corresponds.

【0004】[0004]

【発明が解決しようとする課題】上述したような抵抗値
等における精度をあげるための工夫は、例えばレイアウ
ト面積との兼ね合いがあるように、アナログ回路設計者
の技量に負うことが多い。又、レイアウト自動生成CA
Dでは、上述したような精度を向上させるための工夫が
考慮されていないため、素子値を入力するとレイアウト
における配線幅が固定で配線長さがフレキシブルな、場
合によっては幾つもの曲げを持つレイアウトを自動生成
してしまう場合があり、精度の点で問題がある。従っ
て、高精度を要求される素子のレイアウトは依然として
人手で行われており、手間のかかる作業となっている。
本発明はこのような問題点を解決するためになされたも
ので、高い精度が要求される素子のレイアウト作成を自
動化することで設計の効率化をはかることができる素子
レイアウト自動生成装置及び素子レイアウト自動生成方
法を提供することを目的とする。
The contrivance for improving the accuracy of the resistance value and the like as described above often depends on the skill of the analog circuit designer, for example, in consideration of the layout area. Also, layout automatic generation CA
In D, since the device for improving the accuracy as described above is not taken into consideration, when the element value is input, the wiring width in the layout is fixed and the wiring length is flexible. There is a problem in terms of accuracy because it may be automatically generated. Therefore, the layout of the element that requires high precision is still done manually, which is a troublesome work.
The present invention has been made to solve such a problem, and an element layout automatic generation device and an element layout capable of improving the efficiency of design by automating the layout creation of elements that require high accuracy. The purpose is to provide an automatic generation method.

【0005】[0005]

【課題を解決するための手段とその作用】本発明の素子
レイアウト自動生成装置は、レイアウトが自動生成され
る素子に関する素子パラメータの情報及び上記素子を構
成する要素である基本モジュールにおける基本モジュー
ル値情報を少なくとも入力する入力手段と、上記素子パ
ラメータの情報及び上記基本モジュール値情報が供給さ
れ上記基本モジュール値情報を有する一種類の上記基本
モジュールを使用し上記素子パラメータ情報を満たす上
記素子の構成を決定する素子構成決定手段と、上記素子
構成決定手段にて決定された上記素子構成に関する素子
構成情報と上記基本モジュールにおける基本モジュール
長情報及び基本モジュール幅情報からなる基本モジュー
ルレイアウト情報とが供給されこれらの上記素子構成情
報と上記基本モジュールレイアウト情報とに基づき上記
基本モジュールレイアウト情報を有する一種類の基本モ
ジュールにて上記素子を構成したときの素子領域を決定
する素子領域決定手段と、上記素子領域決定手段にて決
定された上記素子領域情報と上記素子構成情報とに基づ
き上記素子領域内に上記一種類の基本モジュールの配置
を行う基本モジュール配置手段と、上記基本モジュール
配置手段にて配置された基本モジュールを上記素子構成
情報に基づき接続する配線を行う配線手段と、を備えた
ことを特徴とする。
Means for Solving the Problems and Its Actions The element layout automatic generation device of the present invention includes element parameter information regarding elements for which layouts are automatically generated and basic module value information in a basic module that is an element that constitutes the elements. Input means for inputting at least the element parameter information and the basic module value information is supplied, and the type of the basic module having the basic module value information is used to determine the configuration of the element that satisfies the element parameter information. The element configuration determining means for performing, element configuration information regarding the element configuration determined by the element configuration determining means, and basic module layout information consisting of basic module length information and basic module width information in the basic module are supplied. The element configuration information and the basic module Element area determining means for determining an element area when the element is constituted by one type of basic module having the basic module layout information based on the layout information, and the element area determined by the element area determining means. A basic module arrangement means for arranging the one type of basic module in the element area based on information and the element configuration information, and a basic module arranged by the basic module arrangement means are connected based on the element configuration information. And wiring means for performing wiring.

【0006】このように構成することで、素子構成決定
手段は、レイアウトが自動生成される素子について、入
力手段から供給された基本モジュール値情報を有する一
種類の基本モジュールを使用し入力手段から供給された
素子パラメータ情報を満たす上記素子の構成を決定す
る。決定された上記素子構成情報と基本モジュールレイ
アウト情報とに基づき、素子領域決定手段は、上記基本
モジュールレイアウト情報を有する一種類の基本モジュ
ールにて上記素子を構成したときの素子領域を決定し、
基本モジュール配置手段は上記素子領域内に上記基本モ
ジュールの配置を行う。配置された基本モジュールは、
配線手段により配線が行われる。このように、入力手
段、素子構成決定手段、素子領域決定手段、基本モジュ
ール配置手段及び配線手段は、予め所望の精度を満たす
ように設計者により指示された基本モジュール値及び基
本モジュールレイアウト情報を有する一種類の基本モジ
ュールのみを使用し、レイアウトする素子の素子パラメ
ータを満たすように上記素子のレイアウトを自動生成す
るので、高い精度が要求される素子のレイアウト作成設
計の効率化をはかることができるように作用する。
With this configuration, the element configuration determination means uses one type of basic module having basic module value information supplied from the input means for the element whose layout is automatically generated, and supplies the element from the input means. A configuration of the above-mentioned element that satisfies the obtained element parameter information is determined. Based on the element configuration information and the basic module layout information determined, the element region determination means determines the element region when configuring the element in one type of basic module having the basic module layout information,
The basic module arrangement means arranges the basic module in the element region. The placed basic modules are
Wiring is performed by the wiring means. As described above, the input unit, the element configuration determining unit, the element region determining unit, the basic module arranging unit, and the wiring unit have the basic module value and the basic module layout information predesignated by the designer so as to satisfy the desired accuracy. Since only one type of basic module is used and the layout of the above elements is automatically generated so as to satisfy the element parameters of the elements to be laid out, it is possible to improve the efficiency of layout creation design of elements that require high accuracy. Act on.

【0007】尚、「素子構成情報」は、実施例に記載す
る、素子構成決定手段1から送出される「ネットリス
ト」に相当する。
The "element configuration information" corresponds to the "netlist" sent from the element configuration determining means 1 described in the embodiment.

【0008】又、本発明の素子レイアウト自動生成方法
は、レイアウトが自動生成される素子に関する素子パラ
メータの情報及び上記素子を構成する要素である基本モ
ジュールにおける基本モジュール値情報を少なくとも入
力する入力工程と、上記素子パラメータの情報及び上記
基本モジュール値情報が供給され上記基本モジュール値
情報を有する一種類の上記基本モジュールを使用し上記
素子パラメータ情報を満たす上記素子の構成を決定する
素子構成決定工程と、上記素子構成決定工程にて決定さ
れた上記素子構成に関する素子構成情報と上記基本モジ
ュールにおける基本モジュール長情報及び基本モジュー
ル幅情報からなる基本モジュールレイアウト情報とが供
給されこれらの上記素子構成情報と上記基本モジュール
レイアウト情報とに基づき上記基本モジュールレイアウ
ト情報を有する一種類の基本モジュールにて上記素子を
構成したときの素子領域を決定する素子領域決定工程
と、上記素子領域決定工程にて決定された上記素子領域
情報と上記素子構成情報とに基づき上記素子領域内に上
記一種類の基本モジュールの配置を行う基本モジュール
配置工程と、上記基本モジュール配置工程にて配置され
た基本モジュールを上記素子構成情報に基づき接続する
配線を行う配線工程と、を備えたことを特徴とする。
Further, the element layout automatic generation method of the present invention comprises an input step of inputting at least element parameter information relating to an element for which a layout is automatically generated and basic module value information in a basic module which is an element constituting the element. An element configuration determining step of determining the configuration of the element that satisfies the element parameter information by using one type of the basic module having the element parameter information and the basic module value information and having the basic module value information, Element configuration information relating to the element configuration determined in the element configuration determining step and basic module layout information consisting of basic module length information and basic module width information in the basic module are supplied, and the element configuration information and the basic information are supplied. Module layout information and An element region determining step for determining an element region when the element is configured with one type of basic module having the basic module layout information, and the element region information and the element determined in the element region determining step. A basic module placement step of placing the one type of basic module in the element area based on the configuration information, and wiring for connecting the basic module placed in the basic module placement step based on the element configuration information And a wiring step.

【0009】[0009]

【実施例】本発明の素子レイアウト自動生成装置の一実
施例について図を参照しながら以下に説明する。尚、本
発明の素子レイアウト自動生成方法は、本発明の素子レ
イアウト自動生成装置によって実行されるものである。
又、本実施例における素子レイアウト自動生成装置で
は、例えば素子値として抵抗値Aを有する抵抗素子をレ
イアウトする場合、上記抵抗値Aとなるように基本モジ
ュール値として抵抗値Bを有する基本モジュールの組み
合わせを行い、生成された該組み合わせに従い上記基本
モジュールにおけるレイアウトを当てはめることで上記
抵抗素子のレイアウトを完成するものである。尚、レイ
アウトを行う素子が抵抗でない場合には、素子値、基本
モジュール値はそれぞれレイアウトを行う素子に相当す
る値である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of an element layout automatic generation device of the present invention will be described below with reference to the drawings. The element layout automatic generation method of the present invention is executed by the element layout automatic generation device of the present invention.
Further, in the element layout automatic generation device according to the present embodiment, for example, when laying out the resistance element having the resistance value A as the element value, the combination of the basic modules having the resistance value B as the basic module value so that the resistance value becomes the above resistance value A And the layout in the basic module is applied according to the generated combination to complete the layout of the resistive element. When the element to be laid out is not a resistor, the element value and the basic module value are values corresponding to the element to be laid out.

【0010】本実施例における素子レイアウト自動生成
装置は、図1に示すように、入力装置7と、素子構成決
定手段1と、素子領域決定手段2と、基本モジュール配
置手段3と、配線手段4と、基本モジュール値決定手段
5と、基本モジュールレイアウト情報生成手段6とを基
本的に備え、さらに基本モジュール生成元データ格納手
段9、ペア配置ルール格納手段14、配線ルール格納手
段15を備える。入力装置7は、素子構成決定手段1、
素子領域決定手段2、基本モジュール配置手段3、基本
モジュール値決定手段5及び基本モジュールレイアウト
情報生成手段6と接続され、又、素子構成決定手段1、
素子領域決定手段2、基本モジュール配置手段3、基本
モジュール値決定手段5及び基本モジュールレイアウト
情報生成手段6は相互に接続されている。又、基本モジ
ュール生成元データ格納手段9は基本モジュールレイア
ウト情報生成手段6に接続され、ペア配置ルール格納手
段14は基本モジュール配置手段3に接続され、配線ル
ール格納手段15は配線手段4に接続される。
As shown in FIG. 1, the element layout automatic generating apparatus in this embodiment has an input device 7, an element configuration determining means 1, an element region determining means 2, a basic module arranging means 3, and a wiring means 4. Basic module value determination means 5 and basic module layout information generation means 6 are basically provided, and further basic module generation source data storage means 9, pair placement rule storage means 14, and wiring rule storage means 15 are provided. The input device 7 includes the element configuration determining means 1,
It is connected to the element region determining means 2, the basic module arranging means 3, the basic module value determining means 5 and the basic module layout information generating means 6, and the element configuration determining means 1,
The element area determining unit 2, the basic module arranging unit 3, the basic module value determining unit 5, and the basic module layout information generating unit 6 are connected to each other. The basic module generation source data storage means 9 is connected to the basic module layout information generation means 6, the pair arrangement rule storage means 14 is connected to the basic module arrangement means 3, and the wiring rule storage means 15 is connected to the wiring means 4. It

【0011】入力装置7からは、レイアウトが自動生成
される素子に関する素子パラメータの情報、例えば上記
素子の材質、上述したような素子値、ペア素子における
素子値等の素子パラメータ情報、基本モジュール値が入
力される。尚、ペア素子の場合、上記素子パラメータ
は、上記ペア素子における各素子パラメータとペア素子
における相関関係の情報とからなる。
From the input device 7, element parameter information relating to elements for which layouts are automatically generated, such as material of the above elements, element values as described above, element parameter information such as element values in paired elements, and basic module values. Is entered. In the case of a pair element, the element parameter includes each element parameter of the pair element and information on the correlation between the pair element.

【0012】素子構成決定手段1には、基本モジュール
値情報と上記素子パラメータ情報とが供給され、素子構
成決定手段1は、供給された基本モジュール値情報に
て、供給された素子パラメータ情報を満すためには上記
基本モジュール値情報を有する基本モジュールをどのよ
うに構成すればよいかを決定する。例えば、抵抗値が7
KΩの抵抗素子Aと、抵抗値が21KΩの抵抗素子Bと
について、基本モジュール値情報が7KΩの場合には、
抵抗素子Aにおける構成では7KΩの基本モジュール値
を有する基本モジュールを1個使用した構成となり、抵
抗素子Bにおける構成では上記基本モジュールを直列に
3個使用した構成となる。又、予じめ当該素子レイアウ
ト自動生成装置に準備されている基本モジュールが例え
ば5kΩの基本モジュール値を有する場合にあっては、
上記の例の場合、単に直列に上記基本モジュールを配置
しただけでは抵抗素子A,Bを構成することができない
ので、素子構成決定手段1は、はしご型回路で構成を試
る。
The element configuration determining means 1 is supplied with the basic module value information and the element parameter information, and the element configuration determining means 1 satisfies the supplied element parameter information with the supplied basic module value information. In order to do so, how to configure the basic module having the above basic module value information is determined. For example, the resistance value is 7
For the resistance element A of KΩ and the resistance element B having a resistance value of 21 KΩ, if the basic module value information is 7 KΩ,
The resistance element A has one basic module having a basic module value of 7 KΩ, and the resistance element B has three basic modules in series. If the basic module prepared in the element layout automatic generation device has a basic module value of 5 kΩ, for example,
In the case of the above example, the resistance elements A and B cannot be formed simply by arranging the basic modules in series, so the element structure determining means 1 tries a ladder circuit.

【0013】図を参照し具体的に説明すると、例えば、
7KΩの抵抗値を有する抵抗素子Aについてレイアウト
を行う場合、素子パラメータ情報としては「7KΩ」が
入力され、又、基本モジュールの基本モジュール値とし
て「5KΩ」が入力されたとする。5KΩの抵抗値を持
つ基本モジュールにて7KΩの抵抗値を持つ抵抗素子を
構成するため、素子構成決定手段1は、図4に示すよう
に、直列に1個(r1)、並列に2個(r2,r3)、
さらに直列に2個(r4,r5)の構成を生成し、生成
した構成に基づきネットリストを作成する。尚、図4に
おいて「r1」ないし「r5」にて示すそれぞれが5K
Ωの抵抗値を持つ基本モジュールを示し、素子構成決定
手段1は、これらの「r1」ないし「r5」における接
続関係からネットリストを作成する。
Explaining in detail with reference to the drawings, for example,
When laying out the resistance element A having a resistance value of 7 KΩ, it is assumed that “7 KΩ” is input as the element parameter information and “5 KΩ” is input as the basic module value of the basic module. Since a resistance element having a resistance value of 7 KΩ is formed by a basic module having a resistance value of 5 KΩ, the element configuration determining unit 1 has one (r1) in series and two (r1) in parallel as shown in FIG. r2, r3),
Furthermore, two (r4, r5) configurations are generated in series, and a netlist is created based on the generated configurations. It should be noted that in FIG. 4, each of the “r1” to “r5” is 5K.
A basic module having a resistance value of Ω is shown, and the element configuration determining means 1 creates a netlist from the connection relations in these “r1” to “r5”.

【0014】又、ペア素子の場合には、ペア素子のそれ
ぞれの素子について、素子構成決定手段1は上記ネット
リストを作成する。例えば、上述の7KΩの抵抗値を有
する抵抗素子Aとペア性を有し21KΩの抵抗値を有す
る抵抗素子Bについて、素子構成決定手段1は、基本モ
ジュール値が5KΩの基本モジュール(r6ないしr1
4)にて図5に示すように、直列に4個(r6ないしr
9)、並列に5個(r10ないしr14)の構成を生成
しそのネットリストを作成する。尚、ペア素子を構成す
るそれぞれの素子は同じ基本モジュールにて構成され
る。
In the case of a pair element, the element configuration determining means 1 creates the netlist for each element of the pair element. For example, with respect to the resistance element B having a resistance value of 21 KΩ which is paired with the resistance element A having a resistance value of 7 KΩ described above, the element configuration determining unit 1 uses the basic module (r6 to r1) having a basic module value of 5 KΩ.
4), as shown in FIG. 5, four in series (r6 to r
9), five (r10 to r14) configurations are generated in parallel, and the netlist thereof is created. It should be noted that each element that constitutes the pair element is configured by the same basic module.

【0015】素子領域決定手段2には、素子構成決定手
段1から上記ネットリストが供給される。尚、ペア素子
である場合には両方のネットリストが供給される。又、
素子領域決定手段2には、当該素子レイアウト自動生成
装置に含まれる記憶装置(不図示)に記憶される基本モ
ジュールレイアウト情報、若しくは外部から供給される
基本モジュールレイアウト情報又は後述する基本モジュ
ールレイアウト情報生成手段6が送出する基本モジュー
ルレイアウト情報が供給される。尚、基本モジュールレ
イアウト情報とは、図3に示す「C」に対応する基本モ
ジュール長及び「D」に対応する基本モジュール幅の情
報を有する基本モジュールの形状を示す情報をいう。よ
って、素子領域決定手段2は、基本モジュールレイアウ
ト情報が供給されることから、基本モジュールレイアウ
ト情報から基本モジュールの幅と長さが判り、上記ネッ
トリストから基本モジュールの使用個数が判り、従って
レイアウトする素子全体の領域を決定することができ、
決定した情報を素子領域情報として送出する。即ち、基
本モジュールレイアウト情報における基本モジュール長
及び基本モジュール幅は変化しないので、上記素子領域
は基本モジュールを行列配置した形態となる。上述のペ
ア素子A,Bの場合、上述したように基本モジュールと
しては14個(r1ないしr14)あり、上記行列配置
の方法としては、基本モジュールの配置面積を最小にす
ることを考慮しなければ、1×14〜14×1の14通
りの組合せがある。尚、基本モジュールの配置面積を最
小にすることを考慮すると、その組み合わせは、1×1
4、2×7、7×2、14×1の4通りとなる。上述し
た14通りの組合せの内から最適の組合わせと考えられ
るものを設計者が入力装置から指定することで素子領域
が決定され基本モジュール配置可能な領域データである
素子領域情報が出力される。この例では、図6に示すよ
うに2×7構成を採っている。
The element region determining means 2 is supplied with the netlist from the element configuration determining means 1. In the case of a pair element, both netlists are supplied. or,
The element area determining unit 2 generates basic module layout information stored in a storage device (not shown) included in the element layout automatic generation device, basic module layout information supplied from the outside, or basic module layout information generation described later. The basic module layout information sent by the means 6 is supplied. The basic module layout information is information indicating the shape of the basic module having information on the basic module length corresponding to "C" and the basic module width corresponding to "D" shown in FIG. Therefore, the element area determining means 2 is supplied with the basic module layout information, and thus the width and length of the basic module can be known from the basic module layout information, the number of basic modules to be used can be known from the netlist, and the layout is performed accordingly. The area of the entire device can be determined,
The determined information is transmitted as element area information. That is, since the basic module length and the basic module width in the basic module layout information do not change, the element region has a form in which the basic modules are arranged in a matrix. In the case of the paired elements A and B described above, there are 14 basic modules (r1 to r14) as described above, and the matrix arrangement method must consider the minimization of the basic module layout area. There are 14 combinations of 1 × 14 to 14 × 1. In consideration of minimizing the layout area of the basic modules, the combination is 1 × 1.
There are four ways: 4, 2 × 7, 7 × 2, and 14 × 1. The designer specifies the optimum combination from the 14 combinations described above from the input device to determine the element area, and outputs the element area information, which is area data in which basic modules can be arranged. In this example, a 2 × 7 configuration is adopted as shown in FIG.

【0016】上記素子領域決定手段2に供給する素子レ
イアウト情報について、予め当該素子レイアウト自動生
成装置に基本モジュールレイアウト情報が入力されてい
ない場合、もしくは基本モジュールレイアウト情報は入
力されているがその情報を変更したい場合には、基本モ
ジュール値決定手段5及び基本モジュールレイアウト情
報生成手段6が使用される。基本モジュール値決定手段
5は、上記素子パラメータ情報に基づき上記基本モジュ
ール値情報を決定する。ペア素子についてはレイアウト
構成を簡単にするため、基本モジュール値決定手段5
は、ペア素子のそれぞれの基本モジュール値の最大公約
数を基本モジュール値情報とする。
Regarding the element layout information supplied to the element area determining means 2, if the basic module layout information is not input to the element layout automatic generation device in advance, or the basic module layout information is input, the information is stored. When it is desired to change, the basic module value determining means 5 and the basic module layout information generating means 6 are used. The basic module value determining means 5 determines the basic module value information based on the element parameter information. For the pair element, in order to simplify the layout configuration, the basic module value determining means 5
Uses the greatest common divisor of each basic module value of the pair element as basic module value information.

【0017】基本モジュールレイアウト情報生成手段6
は、まず、素子パラメータ情報として供給されたレイア
ウトされる素子の材質及び上記素子に求められる許容誤
差と、基本モジュール生成元データ格納手段9に予じめ
準備されている基本モジュール生成元データの一部であ
り上記素子の材質毎に決まっている上記許容誤差と抵抗
幅との相関ルールと、レイアウト時に実際に実現可能
な、例えば0.5μmピッチ等のルールである抵抗幅デ
ータとに基づき、基本モジュールの抵抗幅を決定する。
尚、基本モジュール生成元データとしては、素子毎に、
誤差と抵抗幅との相関ルール、実現可能な抵抗幅及び抵
抗長データ、シート抵抗値(抵抗幅毎に存在する場合も
ある)、コンタクトセルデータ、素子間隔値データ等が
ある。
Basic module layout information generating means 6
First, one of the material of the element to be laid out supplied as the element parameter information, the allowable error required for the element, and the basic module generation source data prepared in advance in the basic module generation source data storage unit 9 Based on the resistance width data which is a part and is defined for each material of the element and the correlation rule between the tolerance and the resistance width and the rule that can be actually realized at the time of layout, for example, a rule of 0.5 μm pitch, etc. Determine the resistance width of the module.
As the basic module generation source data, for each element,
There are correlation rules between errors and resistance widths, realizable resistance width and resistance length data, sheet resistance values (may exist for each resistance width), contact cell data, element interval value data, and the like.

【0018】次に、基本モジュールレイアウト情報生成
手段6は、決定された抵抗幅と、基本モジュール値決定
手段5にて求められる、もしくは素子パラメータ情報と
して供給される基本モジュール値と、素子パラメータ情
報の材質と、基本モジュール生成元データのシート抵抗
値と、実現可能な抵抗長データとに基づき、基本モジュ
ールの抵抗長を求める。
Next, the basic module layout information generating means 6 includes the determined resistance width, the basic module value obtained by the basic module value determining means 5 or supplied as element parameter information, and the element parameter information. The resistance length of the basic module is obtained based on the material, the sheet resistance value of the basic module generation source data, and the feasible resistance length data.

【0019】次に、基本モジュールレイアウト情報生成
手段6は、基本モジュール生成元データのコンタクトセ
ルデータと、素子間隔値データと、上述のように求めた
上記抵抗幅、抵抗長のデータとに基づき、基本モジュー
ルレイアウト情報を公知の手法にて生成する。即ち、上
記抵抗幅のデータに合わせて、上記コンタクトセルデー
タにおけるコンタクト幅とコンタクトセル幅とが決定さ
れコンタクトセルデータが決定される。このようなコン
タクトセルデータを有するコンタクトセルを上記抵抗幅
×上記抵抗長の大きさで生成した抵抗の上下に配置す
る。そしてコンタクトセルを配置したレイアウトに素子
間隔値データ分を加えセル境界を示す、図3に示すよう
な、基本モジュール幅(D)と基本モジュール長(C)
とを有する基本モジュールレイアウト情報を生成する。
さらに、コンタクト中心座標を求める。これにより、基
本モジュール長、基本モジュール幅、コンタクト座標
と、基本モジュールレイアウト情報と、上記許容誤差
値、基本モジュール値とを1セットとする一つの基本モ
ジュールレイアウト情報が生成される。
Next, the basic module layout information generating means 6 determines, based on the contact cell data of the basic module generation source data, the element interval value data, and the resistance width and resistance length data obtained as described above. The basic module layout information is generated by a known method. That is, the contact width and the contact cell width in the contact cell data are determined according to the resistance width data, and the contact cell data is determined. Contact cells having such contact cell data are arranged above and below the generated resistance of the above resistance width × resistance length. Then, the element interval value data is added to the layout in which the contact cells are arranged to show cell boundaries, as shown in FIG. 3, a basic module width (D) and a basic module length (C).
Generate basic module layout information having and.
Further, the contact center coordinates are obtained. As a result, one piece of basic module layout information including the basic module length, the basic module width, the contact coordinates, the basic module layout information, and the allowable error value and the basic module value as one set is generated.

【0020】基本モジュール配置手段3には、素子領域
決定手段2から上記素子領域情報が供給され、素子構成
決定手段1から上記ネットリストが供給される。ペア素
子に関する情報が入力装置7から入力されていない場合
には、基本モジュール配置手段3は上記素子領域情報及
びネットリストに基づき基本モジュールの配置を行う。
一方、ペア素子に関する情報が入力装置7から入力され
ている場合には、ペア配置ルールを格納するペア配置ル
ール格納手段14から供給されるペア配置ルールに基づ
き、素子のペア性を考慮してペアとなる各素子の配置を
決定する。
The element area determining means 2 supplies the element area information to the basic module arranging means 3, and the element structure determining means 1 supplies the netlist. When the information about the pair element has not been input from the input device 7, the basic module arrangement means 3 arranges the basic module based on the element area information and the net list.
On the other hand, when the information about the pair element is input from the input device 7, the pair arrangement rule is supplied from the pair arrangement rule storage unit 14 that stores the pair arrangement rule, and the pairing is performed in consideration of the pairing property of the element. Then, the arrangement of each element is determined.

【0021】尚、ペアとなる各素子の配置のルールであ
るペア配置ルールとしては、配置アルゴリズムでも、配
置ルールのひな型であるテンプレートによるものでもよ
い。上記配置アルゴリズムの一例としては、上記素子領
域の中心座標に対し点対称となる位置に、配置すべき対
象となる対象モジュールを選択する方法がある。配置ア
ルゴリズムによる処理方法においては、素子Aと素子B
とがペア性を有する場合、図6に示すように、上記中心
座標から素子Aまでの平均距離と素子Bまでの平均距離
とが近づくように各素子A,Bの配置を決定していく。
尚、このようにペア素子について配置を慎重に行う理由
は、同一基板においても素子の形成場所によって基板の
特性が微妙に異なり、上記特性の相違を考慮する必要が
あるからであり、上記特性の相違に応じてペア素子の配
置を行うことで基板の特性誤差を相殺させペア素子全体
としての精度を向上させるためである。又、ペア素子を
構成するそれぞれの素子を構成する基本モジュールは同
一のものを使用することから、ペア素子の比精度を向上
させることができる。
The pair placement rule, which is the placement rule for each pair of elements, may be an placement algorithm or a template which is a template of placement rules. As an example of the placement algorithm, there is a method of selecting a target module to be placed at a position that is point-symmetric with respect to the center coordinates of the element region. In the processing method using the placement algorithm, the element A and the element B are
When and have a pairing property, the arrangement of the elements A and B is determined so that the average distance from the central coordinates to the element A and the average distance to the element B are close to each other, as shown in FIG.
The reason for carefully arranging the pair elements in this way is that the characteristics of the substrate are slightly different depending on the formation location of the elements even on the same substrate, and it is necessary to consider the difference in the above characteristics. This is because by arranging the pair elements depending on the difference, the characteristic error of the substrate is canceled and the accuracy of the pair element as a whole is improved. Further, since the same basic module is used for each element forming the pair element, the ratio accuracy of the pair element can be improved.

【0022】各素子の配置が決まると、基本モジュール
配置手段3は、設計者が入力手段7によって指定した端
子位置に従い、素子領域の上下左右の指定場所に素子の
端子位置を設ける。ペア素子の場合には、4つの端子位
置を指定し、上記例では図7に示すように上記素子Aに
ついては素子領域の左辺に、上記素子Bについては素子
領域の下辺に端子を設けている。
When the placement of each element is determined, the basic module placement means 3 provides the terminal positions of the elements at the designated positions on the upper, lower, left and right sides of the element region according to the terminal positions designated by the designer by the input means 7. In the case of a pair element, four terminal positions are designated, and in the above example, as shown in FIG. 7, terminals are provided on the left side of the element region for the element A and on the lower side of the element region for the element B. .

【0023】さらに基本モジュール配置手段3は、指定
した端子位置を元に、各素子A,Bのインスタンスを配
置する。配置アルゴリズムはスタンダードセル等におけ
る一般的な手法であるMin Cut等が使用できる。
図8には、素子Aのインスタンスを配置した場合を示
し、図8に示す「r1」ないし「r5」は図4に示す
「r1」ないし「r5」に相当する。尚、基本モジュー
ル配置手段3は、以上の操作をペア素子のそれぞれにつ
いて行う。このようにして、基本モジュールの配置が行
われ、配置情報が送出される。
Further, the basic module placement means 3 places the instances of the elements A and B based on the designated terminal positions. As the arrangement algorithm, Min Cut or the like which is a general method in standard cells can be used.
FIG. 8 shows a case where the instance of the element A is arranged, and “r1” to “r5” shown in FIG. 8 correspond to “r1” to “r5” shown in FIG. The basic module arranging means 3 performs the above operation for each pair element. In this way, the basic modules are arranged and the arrangement information is transmitted.

【0024】配線手段4には、基本モジュール配置手段
3から上記配置情報が供給されるとともに、配線ルール
格納手段15から配線ルール情報が供給される。配線ル
ール情報としては、水平方向、垂直方向の配線の材質、
配線間隔、配線幅、スルーホールセル情報がある。配線
手段4は、上記配線ルール情報及び上記配置情報に基づ
き、配線と素子とを接続するコンタクトの中心座標をタ
ーゲットとしネットリスト情報を元に各インスタンス間
の自動配線を行う。尚、配線は水平、垂直方向の配線材
質を変え又はターゲットでないコンタクトとショートし
ないように行われる。又、自動配線のアルゴリズムは一
般的なグローバル配線等が使用される。尚、図9には、
図の認識を容易にするため素子Aについてのみ自動配線
した場合を示している。
The wiring means 4 is supplied with the above-mentioned arrangement information from the basic module arrangement means 3 and the wiring rule information from the wiring rule storage means 15. The wiring rule information includes horizontal and vertical wiring materials,
There are wiring intervals, wiring widths, and through-hole cell information. Based on the wiring rule information and the arrangement information, the wiring means 4 sets the center coordinates of the contact connecting the wiring and the element as a target, and performs automatic wiring between each instance based on the netlist information. The wiring is made by changing the horizontal and vertical wiring materials or by avoiding short-circuit with a non-target contact. As the automatic wiring algorithm, general global wiring or the like is used. In addition, in FIG.
In order to facilitate the recognition of the drawing, the case where only the element A is automatically wired is shown.

【0025】このように構成される素子レイアウト自動
生成装置の動作について、図2を参照し以下に説明す
る。ステップ1では、入力装置7を用いて自動レイアウ
ト生成を行う素子について、上述したような各種の素子
パラメータ情報を入力する。尚、ペア素子においてペア
素子値が入力されない場合には、以降単体で処理され
る。ステップ2において、基本モジュールレイアウト情
報を作成する必要があるか否かを判断する。即ち、基本
モジュールレイアウト情報について当該素子レイアウト
自動生成装置に既に入力されたものを使用する場合、若
しくは使用できる場合には、新たに基本モジュールレイ
アウト情報を作成する必要はないので、後述するステッ
プ5へ移行する。一方、当該素子レイアウト自動生成装
置には入力されていない基本モジュールレイアウト情報
を使用したい場合、レイアウトされる素子の例えば抵抗
値等における許容誤差値を変更したいような場合には、
入力装置7にて基本モジュールレイアウト情報生成処理
を指示する。
The operation of the element layout automatic generation device configured as described above will be described below with reference to FIG. In step 1, various element parameter information as described above is input for the element for which automatic layout generation is performed using the input device 7. Incidentally, when the pair element value is not input in the pair element, it is processed by itself thereafter. In step 2, it is judged whether or not the basic module layout information needs to be created. That is, if the basic module layout information already input to the element layout automatic generation device is used, or if it can be used, there is no need to create new basic module layout information. Transition. On the other hand, if you want to use basic module layout information that has not been input to the element layout automatic generation device, or if you want to change the allowable error value in the resistance of the element to be laid out, for example,
The input device 7 instructs the basic module layout information generation processing.

【0026】上記基本モジュールレイアウト情報生成処
理を指示すると、ステップ3へ移行し、基本モジュール
値決定手段5は、上記素子パラメータ情報に基づき基本
モジュール値を決定する。次に、ステップ4では、基本
モジュールレイアウト情報生成手段6は、上述したよう
に、素子パラメータ情報や基本モジュール生成元データ
等に基づき基本モジュールの抵抗幅を決定した後、該抵
抗幅と上記基本モジュール値等とに基づき基本モジュー
ルの抵抗長を決定し、そしてこれらの抵抗幅、抵抗長等
のデータに基づき図3に示すような基本モジュール単体
のレイアウト情報である基本モジュールレイアウト情報
を生成する。
When the basic module layout information generation processing is instructed, the process proceeds to step 3, and the basic module value determining means 5 determines the basic module value based on the element parameter information. Next, in step 4, the basic module layout information generating means 6 determines the resistance width of the basic module based on the element parameter information, the basic module generation source data, etc., as described above, and thereafter, the resistance width and the basic module. The resistance length of the basic module is determined based on the value and the like, and basic module layout information, which is the layout information of the basic module alone as shown in FIG. 3, is generated based on the data such as the resistance width and the resistance length.

【0027】ステップ5では、素子構成決定手段1は、
上述したように、素子パラメータ情報と基本モジュール
値とに基づき、図4に示すような、基本モジュール値に
よって素子パラメータ情報を満足する基本モジュールの
配置構成を生成し、各基本モジュールに固有名を付け、
生成した構成のネットリストを作成する。次に、ステッ
プ6において素子領域決定手段2は、上記ネットリスト
と、上記基本モジュールレイアウト情報とを入力として
素子領域を決める。即ち、上述のペア素子A、Bについ
ては、図6に示すように、2×7の行列配置となる。
In step 5, the element configuration determining means 1
As described above, based on the element parameter information and the basic module value, an arrangement configuration of basic modules that satisfies the element parameter information by the basic module value is generated as shown in FIG. 4, and a unique name is assigned to each basic module. ,
Create a netlist of the generated configuration. Next, in step 6, the element region determining means 2 determines the element region by inputting the netlist and the basic module layout information. That is, the pair elements A and B described above have a 2 × 7 matrix arrangement, as shown in FIG.

【0028】ステップ7において、基本モジュール配置
手段3は、上記ネットリストと、上記素子領域決定手段
2にて決定された素子領域情報とに基づき、素子領域に
おける基本モジュールの配置を決定し、又、ペア素子の
場合にはさらにペア配置ルール格納手段14から供給さ
れるペア配置ルールとに基づき、素子領域内のどの基本
モジュールを素子Aあるいは素子Bに配置するかを決定
する。この配置は、基本的には領域によるプロセスのバ
ラツキによる特性への影響を抑えるため、ペア素子の基
本モジュールが均等に、又、素子領域における縦、横の
中心線に対して対象になるように割当てる。割当てが決
れば入力装置7より上記素子領域の上・下・左右辺のど
こに素子端子を置くかを指示する。このようにして端子
位置が定れば、素子ごとの基本モジュールにネットリス
ト上の固有名又はインスタンス名を割りあてる。割り当
てには、min cut法等も適用できる。基本モジュ
ール配置手段3は、全ての基本モジュールに固有名又は
インスタンス名を割り当てた後、生成した情報を配置情
報として出力する。
In step 7, the basic module placement means 3 decides the placement of the basic module in the element area based on the netlist and the element area information decided by the element area decision means 2, and In the case of a pair element, which basic module in the element region is to be arranged in the element A or the element B is further determined based on the pair arrangement rule supplied from the pair arrangement rule storage unit 14. This arrangement basically suppresses the influence on the characteristics due to the process variation due to the area, so that the basic modules of the pair elements are evenly arranged and are symmetrical with respect to the vertical and horizontal centerlines in the element area. Allocate. When the allocation is decided, the input device 7 instructs where to place the element terminals on the upper, lower, left and right sides of the element area. When the terminal position is determined in this way, a unique name or instance name on the netlist is assigned to the basic module for each element. The min cut method or the like can also be applied to the allocation. The basic module placement means 3 assigns unique names or instance names to all the basic modules, and then outputs the generated information as placement information.

【0029】ステップ8において、配線手段4は、上記
配置情報と、上記ネットリストとに基づき、基本モジュ
ールの端子間を自動配線する。自動配線においては、縦
配線、横配線は異なる配線材質を用い、折り曲げ点では
スルーホールセルを置き、上記ネットリストに従い基本
モジュール間を配線1本づつ接続していく。全ての配線
が終了した後、配線に特定の幅を与え、実際のレイアウ
トデータに変換する。これにより素子レイアウトデータ
が完成する。
In step 8, the wiring means 4 automatically wires between the terminals of the basic module based on the arrangement information and the net list. In the automatic wiring, different wiring materials are used for the vertical wiring and the horizontal wiring, through-hole cells are placed at the bending points, and the basic modules are connected one by one according to the above netlist. After all wiring is completed, the wiring is given a specific width and converted into actual layout data. This completes the element layout data.

【0030】以上説明したように、本実施例の素子レイ
アウト自動生成装置においては、当該素子レイアウト自
動生成装置に入力済みの基本モジュール、若しくは当該
素子レイアウト自動生成装置にて作成した基本モジュー
ルのように、所望の基本モジュール値及び基本モジュー
ルレイアウト情報を有する予じめ登録された基本モジュ
ールのみを使用し素子レイアウトの自動生成を行うこと
から、回路上で同じ基本モジュールを使った素子との比
精度を向上することができ、又設計効率も向上させるこ
とができる。
As described above, in the element layout automatic generation apparatus of this embodiment, the basic module already input to the element layout automatic generation apparatus or the basic module created by the element layout automatic generation apparatus is used. , Since the element layout is automatically generated using only the pre-registered basic module having the desired basic module value and basic module layout information, the relative accuracy with the element using the same basic module on the circuit can be improved. It is possible to improve the design efficiency.

【0031】又、本実施例の素子レイアウト自動生成装
置においては、ペア性を有する素子について、上述した
予じめ登録された基本モジュールのみで素子レイアウト
を自動生成できるので、回路上で同じ基本モジュールを
使った素子との比精度を向上することができ、さらにペ
ア素子間ではチップにおける領域偏差によるバラツキも
抑えた比精度の高いレイアウトを実現することができ、
又設計効率も向上させることができる。
Further, in the element layout automatic generation device of the present embodiment, the element layout can be automatically generated only by the previously registered basic module for the element having the pairing property, so that the same basic module is formed on the circuit. It is possible to improve the relative accuracy with the element using, and it is possible to realize a layout with a high relative accuracy that suppresses the variation due to the area deviation in the chip between the pair elements.
Also, the design efficiency can be improved.

【0032】又、本実施例の素子レイアウト自動生成装
置においては、ペア性を有する素子についてペア配置ル
ールに基づきペア素子の配置を行うことから要求精度に
応じた素子レイアウトを自動生成でき、ペア間の比精度
が高く、面積の小さな素子レイアウトを実現でき、又設
計効率も向上することができる。
Further, in the element layout automatic generation device of the present embodiment, since the pair elements are arranged based on the pair arrangement rule for the elements having the pairing property, the element layout according to the required accuracy can be automatically generated. It is possible to realize an element layout with a high ratio accuracy of, a small area, and improve design efficiency.

【0033】[0033]

【発明の効果】以上詳述したように本発明によれば、予
め所望の精度を満たすように設計者により指示された基
本モジュール値及び基本モジュールレイアウト情報を有
する一種類の基本モジュールのみを使用し、レイアウト
する素子の素子パラメータを満たすように上記基本モジ
ュールの配置を行いこの配置に従い上記素子のレイアウ
トを自動生成することから、高い精度が要求される素子
のレイアウト作成設計の効率化をはかることができる。
As described above in detail, according to the present invention, only one type of basic module having basic module values and basic module layout information designated by the designer in advance so as to satisfy the desired accuracy is used. The layout of the basic module is arranged so as to satisfy the element parameters of the element to be laid out, and the layout of the element is automatically generated according to this layout, so that it is possible to improve the efficiency of the layout creation design of the element that requires high accuracy. it can.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の素子レイアウト自動生成装置の一実
施例における構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration in an embodiment of an element layout automatic generation device of the present invention.

【図2】 図1に示す素子レイアウト自動生成装置の動
作を示すフローチャートである。
FIG. 2 is a flowchart showing an operation of the element layout automatic generation device shown in FIG.

【図3】 図1に示す素子レイアウト自動生成装置にお
いて使用される基本モジュールの形状を示す平面図であ
る。
3 is a plan view showing the shape of a basic module used in the element layout automatic generation device shown in FIG. 1. FIG.

【図4】 図1に示す素子構成決定手段によって、素子
パラメータを満足するように基本モジュールを配置した
状態を示す図である。
FIG. 4 is a view showing a state in which basic modules are arranged so as to satisfy element parameters by the element configuration determining means shown in FIG.

【図5】 図1に示す素子構成決定手段によって、素子
パラメータを満足するように基本モジュールを配置した
状態を示す図である。
5 is a diagram showing a state in which basic elements are arranged so as to satisfy element parameters by the element configuration determining unit shown in FIG.

【図6】 図1に示す素子領域決定手段によって、ペア
素子について素子領域内における配置を行った状態を示
す図である。
FIG. 6 is a diagram showing a state in which paired elements are arranged in an element region by the element region determining means shown in FIG.

【図7】 図6に示す状態に素子端子を追加した状態を
示す図である。
7 is a diagram showing a state in which element terminals are added to the state shown in FIG.

【図8】 図7に示す状態にインスタンス名を追加した
状態を示す図である。
8 is a diagram showing a state in which an instance name is added to the state shown in FIG.

【図9】 図8に示す状態に基本モジュール間の配線ル
ート施した状態を示す図である。
FIG. 9 is a diagram showing a state in which a wiring route between basic modules is added to the state shown in FIG.

【符号の説明】[Explanation of symbols]

1…素子構成決定手段、2…素子領域決定手段、3…基
本モジュール配置手段、4…配線手段、5…基本モジュ
ール値決定手段、6…基本モジュールレイアウト情報生
成手段、7…入力手段、9…基本モジュール生成元デー
タ格納手段、10…基本モジュールレイアウト情報格納
手段。
DESCRIPTION OF SYMBOLS 1 ... Element structure determination means, 2 ... Element area determination means, 3 ... Basic module arrangement means, 4 ... Wiring means, 5 ... Basic module value determination means, 6 ... Basic module layout information generation means, 7 ... Input means, 9 ... Basic module generation source data storage means, 10 ... Basic module layout information storage means.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 レイアウトが自動生成される素子に関す
る素子パラメータの情報及び上記素子を構成する要素で
ある基本モジュールにおける基本モジュール値情報を少
なくとも入力する入力手段と、 上記素子パラメータの情報及び上記基本モジュール値情
報が供給され上記基本モジュール値情報を有する一種類
の上記基本モジュールを使用し上記素子パラメータ情報
を満たす上記素子の構成を決定する素子構成決定手段
と、 上記素子構成決定手段にて決定された上記素子構成に関
する素子構成情報と上記基本モジュールにおける基本モ
ジュール長情報及び基本モジュール幅情報からなる基本
モジュールレイアウト情報とが供給されこれらの上記素
子構成情報と上記基本モジュールレイアウト情報とに基
づき上記基本モジュールレイアウト情報を有する一種類
の基本モジュールにて上記素子を構成したときの素子領
域を決定する素子領域決定手段と、 上記素子領域決定手段にて決定された上記素子領域情報
と上記素子構成情報とに基づき上記素子領域内に上記一
種類の基本モジュールの配置を行う基本モジュール配置
手段と、 上記基本モジュール配置手段にて配置された基本モジュ
ールを上記素子構成情報に基づき接続する配線を行う配
線手段と、を備えたことを特徴とする素子レイアウト自
動生成装置。
1. Input means for inputting at least element parameter information regarding an element whose layout is automatically generated and basic module value information in a basic module which is an element constituting the element, and information regarding the element parameter and the basic module. The element configuration determining means for determining the configuration of the element satisfying the element parameter information using one type of the basic module having the value information supplied and the basic module value information, and the element configuration determining means. Element configuration information regarding the element configuration and basic module layout information including basic module length information and basic module width information of the basic module are supplied, and the basic module layout is based on the element configuration information and the basic module layout information. information An element region determining means for determining an element region when the element is configured by one kind of basic module having, and the element based on the element region information and the element configuration information determined by the element region determining means. Basic module placement means for placing the one type of basic module in the area, and wiring means for performing wiring for connecting the basic module placed by the basic module placement means based on the element configuration information. An element layout automatic generation device characterized by the above.
【請求項2】 レイアウトが自動生成される素子が、上
記素子パラメータ情報が相関関係を有するペア素子の場
合、上記素子パラメータは上記ペア素子における各素子
パラメータと上記相関関係に関する情報とからなり、上
記入力手段には上記ペア素子を構成する各素子毎に上記
素子パラメータ情報を入力し、上記基本モジュール配置
手段は上記ペア素子における素子パラメータに基づき上
記一種類の基本モジュールの配置を行う、請求項1記載
の素子レイアウト自動生成装置。
2. When the element whose layout is automatically generated is a pair element in which the element parameter information has a correlation, the element parameter includes each element parameter in the pair element and the information on the correlation, 2. The input means inputs the element parameter information for each element forming the pair element, and the basic module arrangement means arranges the one kind of basic module based on the element parameter in the pair element. The element layout automatic generation device described.
【請求項3】 基本モジュールを生成するために必要な
情報である基本モジュール生成元データを格納する基本
モジュール生成元データ格納手段と、 上記入力手段から供給される上記素子パラメータの情
報、レイアウトされる素子に要求する許容誤差情報及び
上記基本モジュール生成元データに基づき基本モジュー
ルの抵抗長情報と抵抗幅情報とを決定し該抵抗長情報及
び抵抗幅情報に基づき上記基本モジュールレイアウト情
報を生成し生成した基本モジュールレイアウト情報を上
記素子領域決定手段及び上記配線手段へ送出する基本モ
ジュールレイアウト情報生成手段と、を備えた、請求項
1又は2記載の素子レイアウト自動生成装置。
3. A basic module generation source data storage means for storing basic module generation source data, which is information necessary for generating a basic module, and information on the element parameters supplied from the input means, and laid out. The resistance length information and the resistance width information of the basic module are determined based on the tolerance information required for the element and the basic module generation source data, and the basic module layout information is generated and generated based on the resistance length information and the resistance width information. 3. The element layout automatic generation device according to claim 1, further comprising a basic module layout information generation means for sending the basic module layout information to the element area determination means and the wiring means.
【請求項4】 レイアウトが自動生成される素子に関す
る素子パラメータの情報及び上記素子を構成する要素で
ある基本モジュールにおける基本モジュール値情報を少
なくとも入力する入力工程と、 上記素子パラメータの情報及び上記基本モジュール値情
報が供給され上記基本モジュール値情報を有する一種類
の上記基本モジュールを使用し上記素子パラメータ情報
を満たす上記素子の構成を決定する素子構成決定工程
と、 上記素子構成決定工程にて決定された上記素子構成に関
する素子構成情報と上記基本モジュールにおける基本モ
ジュール長情報及び基本モジュール幅情報からなる基本
モジュールレイアウト情報とが供給されこれらの上記素
子構成情報と上記基本モジュールレイアウト情報とに基
づき上記基本モジュールレイアウト情報を有する一種類
の基本モジュールにて上記素子を構成したときの素子領
域を決定する素子領域決定工程と、 上記素子領域決定工程にて決定された上記素子領域情報
と上記素子構成情報とに基づき上記素子領域内に上記一
種類の基本モジュールの配置を行う基本モジュール配置
工程と、 上記基本モジュール配置工程にて配置された基本モジュ
ールを上記素子構成情報に基づき接続する配線を行う配
線工程と、を備えたことを特徴とする素子レイアウト自
動生成方法。
4. An input step of inputting at least element parameter information regarding an element for which a layout is automatically generated and basic module value information in a basic module that is an element constituting the element, and information regarding the element parameter and the basic module. The element configuration determining step of determining the configuration of the element satisfying the element parameter information using one type of the basic module having the value information supplied and the basic module value information, and the element configuration determining step. Element configuration information regarding the element configuration and basic module layout information including basic module length information and basic module width information of the basic module are supplied, and the basic module layout is based on the element configuration information and the basic module layout information. information An element region determination step of determining an element region when the element is configured by one type of basic module having, and the element based on the element region information and the element configuration information determined in the element region determination step A basic module arranging step of arranging the one type of basic module in the area, and a wiring step of wiring for connecting the basic modules arranged in the basic module arranging step based on the element configuration information are provided. An element layout automatic generation method characterized by the above.
【請求項5】 レイアウトが自動生成される素子が、上
記素子パラメータ情報が相関関係を有するペア素子の場
合、上記素子パラメータは上記ペア素子における各素子
パラメータと上記相関関係に関する情報とからなり、上
記入力工程においては上記ペア素子を構成する各素子毎
に上記素子パラメータ情報を入力し、上記基本モジュー
ル配置工程では上記ペア素子における素子パラメータに
基づき上記一種類の基本モジュールの配置を行う、請求
項4記載の素子レイアウト自動生成方法。
5. When the element for which a layout is automatically generated is a pair element in which the element parameter information has a correlation, the element parameter includes each element parameter in the pair element and information on the correlation, The element parameter information is input for each element constituting the pair element in the input step, and the one type of basic module is arranged based on the element parameter in the pair element in the basic module arrangement step. The described element layout automatic generation method.
【請求項6】 上記入力工程から供給される上記素子パ
ラメータの情報、レイアウトされる素子に要求する許容
誤差情報及び基本モジュールを生成するために必要な情
報である基本モジュール生成元データに基づき基本モジ
ュールの抵抗長情報と抵抗幅情報とを決定し該抵抗長情
報及び抵抗幅情報に基づき上記基本モジュールレイアウ
ト情報を生成し生成した基本モジュールレイアウト情報
を上記素子領域決定工程及び上記配線工程へ送出する基
本モジュールレイアウト情報生成工程と、を備えた、請
求項4又は5記載の素子レイアウト自動生成方法。
6. The basic module based on the element parameter information supplied from the input step, the allowable error information required for the element to be laid out, and the basic module generation source data which is information necessary for generating the basic module. Of the basic module layout information based on the resistance length information and the resistance width information, the basic module layout information is generated based on the resistance length information and the resistance width information, and the generated basic module layout information is sent to the element region determining step and the wiring step. The element layout automatic generation method according to claim 4, further comprising a module layout information generation step.
JP6227594A 1994-09-22 1994-09-22 Automatic element layout generation device and method therefor Pending JPH0896002A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6227594A JPH0896002A (en) 1994-09-22 1994-09-22 Automatic element layout generation device and method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6227594A JPH0896002A (en) 1994-09-22 1994-09-22 Automatic element layout generation device and method therefor

Publications (1)

Publication Number Publication Date
JPH0896002A true JPH0896002A (en) 1996-04-12

Family

ID=16863376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6227594A Pending JPH0896002A (en) 1994-09-22 1994-09-22 Automatic element layout generation device and method therefor

Country Status (1)

Country Link
JP (1) JPH0896002A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7340708B2 (en) 2005-05-25 2008-03-04 Oki Electric Industry Co., Ltd. Method and apparatus for generating layout pattern
CN112395660A (en) * 2019-08-15 2021-02-23 达索系统美国公司 Modeling operating regions for manufacturing resources using virtual models and graph-based simulations

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7340708B2 (en) 2005-05-25 2008-03-04 Oki Electric Industry Co., Ltd. Method and apparatus for generating layout pattern
CN112395660A (en) * 2019-08-15 2021-02-23 达索系统美国公司 Modeling operating regions for manufacturing resources using virtual models and graph-based simulations

Similar Documents

Publication Publication Date Title
JP2746762B2 (en) Layout method of semiconductor integrated circuit
US6088518A (en) Method and system for porting an integrated circuit layout from a reference process to a target process
JP2002300032A (en) Method of generating matched capacitor arrays
JPH05502549A (en) Improved routing apparatus and method for integrated circuits
TW201911473A (en) Semiconductor device
JP2001313339A (en) Design method of flip-chip type semiconductor device
US7003749B2 (en) Constraint data management for electronic design automation
US20030154456A1 (en) Resistor circuit
JPH0896002A (en) Automatic element layout generation device and method therefor
JPS6079470A (en) Automatic generating method of connecting path in space layout plan
CN111125993B (en) Wiring method meeting minimum Cut number constraint
CN100431136C (en) Pattern design apparatus, method and program for integrated circuit
CN1316595C (en) Integrated circuit designing apparatus, designing method and designing program
CN109862699B (en) Method, device and equipment for selecting PCB manufacturing process and storage medium
JP2004171075A (en) Layout design device, method and program for semiconductor integrated circuit
JPH0630376B2 (en) Method for manufacturing semiconductor device
JP3768034B2 (en) Manufacturing method of semiconductor integrated circuit
JPH06209043A (en) Automatically arranging method and device for functional cell in designing digital lsi
JP3243421B2 (en) Automatic layout design method of master slice
JP3644708B2 (en) Memory manufacturing method for replacing defective memory block with redundant memory block and table creating apparatus used therefor
JP2001007207A (en) Manufacture of semiconductor integrated circuit
JP3171431B2 (en) Automatic layout design method for semiconductor integrated circuit
JP2823743B2 (en) Semiconductor integrated device
JPH05114718A (en) Programmable analog master
JPH06151595A (en) Layout verifying device