JPH089196A - 平均輝度算出回路 - Google Patents
平均輝度算出回路Info
- Publication number
- JPH089196A JPH089196A JP13748294A JP13748294A JPH089196A JP H089196 A JPH089196 A JP H089196A JP 13748294 A JP13748294 A JP 13748294A JP 13748294 A JP13748294 A JP 13748294A JP H089196 A JPH089196 A JP H089196A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock signal
- circuit
- adder
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 映像信号の１フィールドの正確な平均輝度を
算出し、的確なガンマ補正等を行えるようにする。 【構成】 Ａ／Ｄ変換部１はクロック信号生成部３より
のクロック信号でＲ、Ｇ、Ｂの３映像信号をディジタル
信号に変換し、Ｙエンコーダ２で輝度信号にエンコード
し加算器６に入力する。制御部10で同期信号分離部４で
映像信号より分離した垂直／水平同期信号に基づいて１
フィールドの映像信号の走査される期間を示す信号を生
成し、論理積回路５に印加し、前記クロック信号生成部
よりのクロック信号を映像信号の走査される期間、出力
する。このクロック信号は加算器６およびカウンタ７に
入力され、加算器はこのクロック信号の印加される間、
輝度信号のデータ値を加算し、除算器８に入力し、除算
器でこの加算値をカウンタよりの計数値で除算し、この
信号をラッチ回路９でラッチし出力する。
算出し、的確なガンマ補正等を行えるようにする。 【構成】 Ａ／Ｄ変換部１はクロック信号生成部３より
のクロック信号でＲ、Ｇ、Ｂの３映像信号をディジタル
信号に変換し、Ｙエンコーダ２で輝度信号にエンコード
し加算器６に入力する。制御部10で同期信号分離部４で
映像信号より分離した垂直／水平同期信号に基づいて１
フィールドの映像信号の走査される期間を示す信号を生
成し、論理積回路５に印加し、前記クロック信号生成部
よりのクロック信号を映像信号の走査される期間、出力
する。このクロック信号は加算器６およびカウンタ７に
入力され、加算器はこのクロック信号の印加される間、
輝度信号のデータ値を加算し、除算器８に入力し、除算
器でこの加算値をカウンタよりの計数値で除算し、この
信号をラッチ回路９でラッチし出力する。
Description
【０００１】
【産業上の利用分野】本発明は平均輝度算出回路に係
り、映像信号の輝度の平均値を算出するものに関する。
り、映像信号の輝度の平均値を算出するものに関する。
【０００２】
【従来の技術】ＮＴＳＣの映像信号は、表示体にＣＲＴ
（陰極線受像管）を使用することを想定し、ＣＲＴの電
子ビームのガンマ特性を補正するため、ＣＲＴの特性の
逆特性にするための処理がなされている。このため、Ｃ
ＲＴ以外の表示体、例えば、液晶表示装置あるいはＰＤ
Ｐ（プラズマディスプレイ表示器）に表示する場合、使
用する表示体に応じて適宜のガンマ補正を行う必要があ
る。また、表示階調が少ない場合、暗い画面では暗い部
分の表示がよく見え、明るい画面では明るい部分の表示
がよく見えるように、輝度階調特性の補正、いわゆるガ
ンマ補正を行う。このガンマ補正は、例えば、画像の明
るさの区分別に補正特性を設定しておき、画像の平均輝
度を求めてこの平均値に対応する補正データを取出し、
このデータに基づいて補正するようにしている。
（陰極線受像管）を使用することを想定し、ＣＲＴの電
子ビームのガンマ特性を補正するため、ＣＲＴの特性の
逆特性にするための処理がなされている。このため、Ｃ
ＲＴ以外の表示体、例えば、液晶表示装置あるいはＰＤ
Ｐ（プラズマディスプレイ表示器）に表示する場合、使
用する表示体に応じて適宜のガンマ補正を行う必要があ
る。また、表示階調が少ない場合、暗い画面では暗い部
分の表示がよく見え、明るい画面では明るい部分の表示
がよく見えるように、輝度階調特性の補正、いわゆるガ
ンマ補正を行う。このガンマ補正は、例えば、画像の明
るさの区分別に補正特性を設定しておき、画像の平均輝
度を求めてこの平均値に対応する補正データを取出し、
このデータに基づいて補正するようにしている。
【０００３】
【発明が解決しようとする課題】画像の平均輝度を算出
するには、例えば、ＮＴＳＣ信号の場合、輝度信号を取
出し、フィールド単位で輝度信号を積分し、積分値を積
分した期間で除算すれば平均輝度が得られるが、この場
合の被積分信号には映像信号の走査されない帰線期間等
があり、アナログ信号の処理では帰線期間等のない映像
信号の期間のみの平均値を出すのは困難であり、また、
フィールド間で輝度が急激に変化する場合は前後のフィ
ールドでそれぞれ平均値を求めなければならないが、複
数のフィールドに跨がらずに平均値を出すことは困難で
ある。
するには、例えば、ＮＴＳＣ信号の場合、輝度信号を取
出し、フィールド単位で輝度信号を積分し、積分値を積
分した期間で除算すれば平均輝度が得られるが、この場
合の被積分信号には映像信号の走査されない帰線期間等
があり、アナログ信号の処理では帰線期間等のない映像
信号の期間のみの平均値を出すのは困難であり、また、
フィールド間で輝度が急激に変化する場合は前後のフィ
ールドでそれぞれ平均値を求めなければならないが、複
数のフィールドに跨がらずに平均値を出すことは困難で
ある。
【０００４】本発明はこのような点に鑑み、映像信号を
サンプリングしディジタル信号に変換し、映像信号の走
査される期間の輝度信号の全データ値を加算し、この加
算値をサンプリング数で除算することにより輝度の平均
値を算出するようにすることにある。
サンプリングしディジタル信号に変換し、映像信号の走
査される期間の輝度信号の全データ値を加算し、この加
算値をサンプリング数で除算することにより輝度の平均
値を算出するようにすることにある。
【０００５】
【課題を解決するための手段】本発明は上述の課題を解
決するため、クロック信号生成部と、クロック信号生成
部よりの信号で映像信号をサンプリングしディジタル信
号に変換するＡ／Ｄ変換部と、前記映像信号より同期信
号を分離する同期信号分離部と、前記クロック信号生成
部よりの信号および同期信号分離部よりの信号を入力
し、映像信号の走査される期間クロック信号を出力する
論理積回路と、論理積回路よりの信号に応じて前記Ａ／
Ｄ変換部よりのデータ値を加算する加算器と、前記論理
積回路よりのクロック信号を計数するカウンタと、前記
加算器よりのデータをカウンタの計数値で除算する除算
器と、除算器よりのデータをラッチするラッチ回路とで
なり、ラッチ回路よりの信号を出力するようにした平均
輝度算出回路を提供するものである。
決するため、クロック信号生成部と、クロック信号生成
部よりの信号で映像信号をサンプリングしディジタル信
号に変換するＡ／Ｄ変換部と、前記映像信号より同期信
号を分離する同期信号分離部と、前記クロック信号生成
部よりの信号および同期信号分離部よりの信号を入力
し、映像信号の走査される期間クロック信号を出力する
論理積回路と、論理積回路よりの信号に応じて前記Ａ／
Ｄ変換部よりのデータ値を加算する加算器と、前記論理
積回路よりのクロック信号を計数するカウンタと、前記
加算器よりのデータをカウンタの計数値で除算する除算
器と、除算器よりのデータをラッチするラッチ回路とで
なり、ラッチ回路よりの信号を出力するようにした平均
輝度算出回路を提供するものである。
【０００６】
【作用】以上のように構成したので、本発明による平均
輝度算出回路においては、赤（Ｒ）、緑（Ｇ）および青
（Ｂ）の３色の映像信号を所要のクロック信号でサンプ
リングし、ディジタル信号に変換し、輝度信号にエンコ
ードし、１フィールドの映像信号の走査される期間にお
ける輝度信号のデータ値を加算器で加算する。そして、
この加算値をサンプリング数で除算して輝度の平均値を
算出し、ラッチ回路でラッチして出力する。
輝度算出回路においては、赤（Ｒ）、緑（Ｇ）および青
（Ｂ）の３色の映像信号を所要のクロック信号でサンプ
リングし、ディジタル信号に変換し、輝度信号にエンコ
ードし、１フィールドの映像信号の走査される期間にお
ける輝度信号のデータ値を加算器で加算する。そして、
この加算値をサンプリング数で除算して輝度の平均値を
算出し、ラッチ回路でラッチして出力する。
【０００７】
【実施例】以下、本発明による平均輝度算出回路の実施
例を詳細に説明する。図１は本発明による平均輝度算出
回路の一実施例の要部ブロック図である。図において、
１はＡ／Ｄ変換部で、Ｒ、ＧおよびＢの３色の映像信号
をそれぞれディジタル信号に変換する。２はＹエンコー
ダで、Ａ／Ｄ変換部１よりのＲ、ＧおよびＢ信号に基づ
いて輝度信号にエンコードする。３はクロック信号生成
部で、前記Ａ／Ｄ変換部１のサンプリング等に用いるク
ロック信号を生成する。４は同期信号分離部で、映像信
号より同期信号を分離する。５は論理積回路で、クロッ
ク信号生成部３で生成されたクロック信号を入力し、同
期信号分離部４よりの垂直同期信号および水平同期信号
を基準にし、映像信号の走査される期間にのみクロック
信号生成部３よりの信号を出力する。６は加算器で、論
理積回路５よりの信号入力の期間、Ｙエンコーダ２より
の輝度信号のデータ値を加算する。７はカウンタで、論
理積回路５より出力されるクロック数を計数する。８は
除算器で、加算器６よりのデータをカウンタ７よりのク
ロック数で除算する。９はラッチ回路で、除算器８より
のデータをラッチして出力する。10は制御部で、各部を
制御する。
例を詳細に説明する。図１は本発明による平均輝度算出
回路の一実施例の要部ブロック図である。図において、
１はＡ／Ｄ変換部で、Ｒ、ＧおよびＢの３色の映像信号
をそれぞれディジタル信号に変換する。２はＹエンコー
ダで、Ａ／Ｄ変換部１よりのＲ、ＧおよびＢ信号に基づ
いて輝度信号にエンコードする。３はクロック信号生成
部で、前記Ａ／Ｄ変換部１のサンプリング等に用いるク
ロック信号を生成する。４は同期信号分離部で、映像信
号より同期信号を分離する。５は論理積回路で、クロッ
ク信号生成部３で生成されたクロック信号を入力し、同
期信号分離部４よりの垂直同期信号および水平同期信号
を基準にし、映像信号の走査される期間にのみクロック
信号生成部３よりの信号を出力する。６は加算器で、論
理積回路５よりの信号入力の期間、Ｙエンコーダ２より
の輝度信号のデータ値を加算する。７はカウンタで、論
理積回路５より出力されるクロック数を計数する。８は
除算器で、加算器６よりのデータをカウンタ７よりのク
ロック数で除算する。９はラッチ回路で、除算器８より
のデータをラッチして出力する。10は制御部で、各部を
制御する。
【０００８】次に、本発明による平均輝度算出回路の動
作を説明する。映像信号がＲ、ＧおよびＢの３原色信号
で入力される場合、これら３原色信号をＡ／Ｄ変換部１
に入力し、クロック信号生成部３よりのクロック信号で
それぞれサンプリングし、ディジタル信号に変換し、Ｙ
エンコーダ２で輝度信号にエンコードし、加算器６に入
力する。クロック信号生成部３よりのクロック信号は論
理積回路５にも入力される。これと同時に、論理積回路
５には、制御部10より、同期信号分離部４で映像信号よ
り分離した垂直／水平同期信号に基づいて生成された、
１フィールドの映像信号の走査される期間を示す信号が
印加され、これにより、制御部10よりの信号の入力され
る期間、前記クロック信号生成部３よりのクロック信号
を出力する。この信号は加算器６およびカウンタ７に入
力され、カウンタ７はクロック信号の数を計数する。
作を説明する。映像信号がＲ、ＧおよびＢの３原色信号
で入力される場合、これら３原色信号をＡ／Ｄ変換部１
に入力し、クロック信号生成部３よりのクロック信号で
それぞれサンプリングし、ディジタル信号に変換し、Ｙ
エンコーダ２で輝度信号にエンコードし、加算器６に入
力する。クロック信号生成部３よりのクロック信号は論
理積回路５にも入力される。これと同時に、論理積回路
５には、制御部10より、同期信号分離部４で映像信号よ
り分離した垂直／水平同期信号に基づいて生成された、
１フィールドの映像信号の走査される期間を示す信号が
印加され、これにより、制御部10よりの信号の入力され
る期間、前記クロック信号生成部３よりのクロック信号
を出力する。この信号は加算器６およびカウンタ７に入
力され、カウンタ７はクロック信号の数を計数する。
【０００９】上述の映像信号の走査される期間を示す信
号とは、図２の映像信号波形図（概念図）において、１
フィールドの垂直走査期間の、有効走査期間の、各
水平走査期間の映像信号の走査される期間、すなわ
ち、垂直帰線期間、水平同期信号、フロントポーチおよ
びバックポーチ等を除いた期間のものである。
号とは、図２の映像信号波形図（概念図）において、１
フィールドの垂直走査期間の、有効走査期間の、各
水平走査期間の映像信号の走査される期間、すなわ
ち、垂直帰線期間、水平同期信号、フロントポーチおよ
びバックポーチ等を除いた期間のものである。
【００１０】前記加算器６は、Ｙエンコーダ２よりの輝
度信号のデータ数を、前記論理積回路５よりクロック信
号の入力される期間加算（積算）する。そして、この積
算されたデータ数を除算器８に入力し、カウンタ７より
の信号、すなわち、前記Ｙエンコーダ２よりのデータの
サンプリング数で除算する。除算器８よりのデータは除
算器８よの次のデータ入力までラッチ回路９でラッチ
し、図示しないガンマ補正回路等に出力する。
度信号のデータ数を、前記論理積回路５よりクロック信
号の入力される期間加算（積算）する。そして、この積
算されたデータ数を除算器８に入力し、カウンタ７より
の信号、すなわち、前記Ｙエンコーダ２よりのデータの
サンプリング数で除算する。除算器８よりのデータは除
算器８よの次のデータ入力までラッチ回路９でラッチ
し、図示しないガンマ補正回路等に出力する。
【００１１】なお、前記加算器６は、Ａ／Ｄ変換部１で
ディジタル信号に変換されるデータ値と、１フィールド
の映像信号の走査される期間のサンプリング数とを乗じ
た数を加算可能なものを設ける。すなわち、例えば、こ
の映像信号の表示体の表示画素数が横640 ×縦480 ドッ
トで、輝度信号のデータ値が８ビットの場合、 ６４０×４８０×８＝２，４５７，６００ を加算可能なものに設定し、また、カウンタ７は上記表
示体の画素数である、 ６４０×４８０＝３０７，２００ を計数可能なものに設定するようにする。
ディジタル信号に変換されるデータ値と、１フィールド
の映像信号の走査される期間のサンプリング数とを乗じ
た数を加算可能なものを設ける。すなわち、例えば、こ
の映像信号の表示体の表示画素数が横640 ×縦480 ドッ
トで、輝度信号のデータ値が８ビットの場合、 ６４０×４８０×８＝２，４５７，６００ を加算可能なものに設定し、また、カウンタ７は上記表
示体の画素数である、 ６４０×４８０＝３０７，２００ を計数可能なものに設定するようにする。
【００１２】
【発明の効果】以上に説明したように、本発明による平
均輝度算出回路によれば、映像信号をサンプリングして
ディジタル信号に変換し、１フィールドの映像信号の走
査される期間、輝度信号の全サンプリングデータ値を加
算し、サンプリング数で除算するものであるから、１フ
ィールドの正確な平均輝度を算出するものであるから、
例えば、ガンマ補正を行う場合、この平均輝度値に相応
する補正データに基づいて処理するようにすれば的確な
ガンマ補正を行うことが可能になる。
均輝度算出回路によれば、映像信号をサンプリングして
ディジタル信号に変換し、１フィールドの映像信号の走
査される期間、輝度信号の全サンプリングデータ値を加
算し、サンプリング数で除算するものであるから、１フ
ィールドの正確な平均輝度を算出するものであるから、
例えば、ガンマ補正を行う場合、この平均輝度値に相応
する補正データに基づいて処理するようにすれば的確な
ガンマ補正を行うことが可能になる。
【図１】本発明による平均輝度算出回路の一実施例の要
部ブロック図である。
部ブロック図である。
【図２】平均輝度算出回路の動作を説明するための映像
信号波形の概念図で、（イ）は垂直走査周期の図、
（ロ）は水平走査周期の図である。
信号波形の概念図で、（イ）は垂直走査周期の図、
（ロ）は水平走査周期の図である。
１ Ａ／Ｄ変換部 ２ Ｙエンコーダ ３ クロック信号生成部 ４ 同期信号分離部 ５ 論理積回路 ６ 加算器 ７ カウンタ ８ 除算器 ９ ラッチ回路 10 制御部
Claims (3)
- 【請求項１】 クロック信号生成部と、クロック信号生
成部よりの信号で映像信号をサンプリングしディジタル
信号に変換するＡ／Ｄ変換部と、前記映像信号より同期
信号を分離する同期信号分離部と、前記クロック信号生
成部よりの信号および同期信号分離部よりの信号を入力
し、映像信号の走査される期間クロック信号を出力する
論理積回路と、論理積回路よりの信号に応じて前記Ａ／
Ｄ変換部よりのデータ値を加算する加算器と、前記論理
積回路よりのクロック信号を計数するカウンタと、前記
加算器よりのデータをカウンタの計数値で除算する除算
器と、除算器よりのデータをラッチするラッチ回路とで
なり、ラッチ回路よりの信号を出力するようにした平均
輝度算出回路。 - 【請求項２】 赤、緑および青の３色の信号に基づいて
エンコードし輝度信号を出力するＹエンコーダを設け、
前記Ａ／Ｄ変換部により赤、緑および青の３色信号を前
記クロック信号生成部よりの信号でそれぞれサンプリン
グしディジタル信号に変換し、前記Ｙエンコーダで輝度
信号に生成し前記加算器に入力するようにした請求項１
記載の平均輝度算出回路。 - 【請求項３】 前記加算器は、前記Ａ／Ｄ変換で変換さ
れるデータ値と、１フィールドの映像信号の走査される
期間のサンプリング数とを乗じた数を加算可能なるもの
で構成した請求項１記載の平均輝度算出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13748294A JPH089196A (ja) | 1994-06-20 | 1994-06-20 | 平均輝度算出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13748294A JPH089196A (ja) | 1994-06-20 | 1994-06-20 | 平均輝度算出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH089196A true JPH089196A (ja) | 1996-01-12 |
Family
ID=15199670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13748294A Pending JPH089196A (ja) | 1994-06-20 | 1994-06-20 | 平均輝度算出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH089196A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001039489A1 (fr) * | 1999-11-25 | 2001-05-31 | Matsushita Electric Industrial Co., Ltd. | Appareil de traitement d'un signal de luminance |
-
1994
- 1994-06-20 JP JP13748294A patent/JPH089196A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001039489A1 (fr) * | 1999-11-25 | 2001-05-31 | Matsushita Electric Industrial Co., Ltd. | Appareil de traitement d'un signal de luminance |
| US6967692B1 (en) | 1999-11-25 | 2005-11-22 | Matsushita Electric Industrial Co., Ltd. | Apparatus for processing luminance signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4720745A (en) | Method and apparatus for enhancing video displays | |
| JPH0846927A (ja) | フレーム画素データの発生 | |
| CA2044558C (en) | Methods and apparatus for cymk-rgb ramdac | |
| GB2330475A (en) | Interlaced to non-interlaced video signal converter and multi-format display | |
| JP3309593B2 (ja) | プラズマディスプレイ | |
| JPH10191191A (ja) | 映像表示装置 | |
| JP2002278500A (ja) | 画像表示装置および画像表示方法 | |
| US5043799A (en) | Color image display control apparatus with correction of phase difference in sampling clock | |
| JPH089196A (ja) | 平均輝度算出回路 | |
| EP0166254A3 (en) | Digital image correction circuit for cathode ray tube displays | |
| KR920005018B1 (ko) | 텔레비젼수상기에 있어서 동작적응형 수직윤곽 보상회로 | |
| JPH08137444A (ja) | 液晶マルチスキャン表示方法及びその装置 | |
| KR970010396B1 (ko) | 티브이의 자화면 화질 보상 회로 | |
| JPH08317321A (ja) | 画像表示装置 | |
| JPH08202319A (ja) | 映像信号レベル検出装置 | |
| JP2632093B2 (ja) | ペデスタルレベル検出回路 | |
| SU991617A1 (ru) | Устройство дл отображени информации на экране цветной электронно-лучевой трубки | |
| JP2004080780A (ja) | デジタルビデオシステムのａ／ｄ変換装置及びその方法 | |
| JP3443961B2 (ja) | ディジタル輝度積分回路 | |
| JP3440491B2 (ja) | スーパーインポーズ装置 | |
| JP2832962B2 (ja) | 中間調表示回路 | |
| JP3826015B2 (ja) | ビデオ信号発生装置、ディスプレイ及び画像表示システム | |
| JP2626463B2 (ja) | 映像機器 | |
| JPH05276410A (ja) | 映像信号処理回路 | |
| JPH11355604A (ja) | 画像表示装置 |