JPH088976A - Ｃｄｔ送信方法および回路 - Google Patents
Ｃｄｔ送信方法および回路Info
- Publication number
- JPH088976A JPH088976A JP6156632A JP15663294A JPH088976A JP H088976 A JPH088976 A JP H088976A JP 6156632 A JP6156632 A JP 6156632A JP 15663294 A JP15663294 A JP 15663294A JP H088976 A JPH088976 A JP H088976A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- circuit
- word
- cdt
- fifo memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】ＣＤＴ回路において、優先伝送ワード発生時に
当該ワードを送信するまでの遅れ時間を短縮する。 【構成】通常時はコンピュータ回路２はＦＩＦＯメモリ
３にＣＤＴ送信データを書き込み、ラッチ５とシフトレ
ジスタ６にてＣＤＴシリアル信号Ｓが送信される。優先
伝送ワードが発生すると、コンピュータ回路２は優先伝
送ワードをＣＤＴ送信するに先立ち優先起動信号Ｖを有
効にする。カウンタ９が動作し、セレクタ４，８がＢ方
向に切り替わり、またゲート７が閉じて優先伝送ワード
はＦＩＦＯメモリに書き込まれず直接ラッチ５へ送出さ
れる。優先伝送ワード１ワード分に相当する書き込み信
号Ｗを計数するとカウンタ９が停止し、セレクタ４，８
はＡ方向に切り替わり、またゲート７が開いて通常時の
動作に戻る。
当該ワードを送信するまでの遅れ時間を短縮する。 【構成】通常時はコンピュータ回路２はＦＩＦＯメモリ
３にＣＤＴ送信データを書き込み、ラッチ５とシフトレ
ジスタ６にてＣＤＴシリアル信号Ｓが送信される。優先
伝送ワードが発生すると、コンピュータ回路２は優先伝
送ワードをＣＤＴ送信するに先立ち優先起動信号Ｖを有
効にする。カウンタ９が動作し、セレクタ４，８がＢ方
向に切り替わり、またゲート７が閉じて優先伝送ワード
はＦＩＦＯメモリに書き込まれず直接ラッチ５へ送出さ
れる。優先伝送ワード１ワード分に相当する書き込み信
号Ｗを計数するとカウンタ９が停止し、セレクタ４，８
はＡ方向に切り替わり、またゲート７が開いて通常時の
動作に戻る。
Description
【０００１】
【産業上の利用分野】本発明はＣＤＴ送信回路に関し、
特に、より迅速な優先伝送を可能にするＣＤＴ送信回路
に関する。
特に、より迅速な優先伝送を可能にするＣＤＴ送信回路
に関する。
【０００２】
【従来の技術】ＣＤＴ(Cyclic Degital Transmission)
伝送は、１ワードを４４ビットや６４ビットで構成しそ
のワード内にワードアドレスとデータとを含み、このワ
ードを順次繰り返し送信する方式である。マイクロコン
ピュータを使用しない方式では、ＣＤＴの各ワードの送
信タイミングとデータサンプリングのタイミングは常に
同期していた。通常、ワードは昇順に１，２，３，・・
・，ｎ，１，２，３，・・・と連続しているので、すぐ
に送信したい時でも最大（ｎ−１）ワードの伝送遅延が
生ずる。これを改善するため、すぐに送信したいデータ
が発生した場合、当該ワードを次に送信予定のワードの
代りに送信する優先伝送方式が一般的である。
伝送は、１ワードを４４ビットや６４ビットで構成しそ
のワード内にワードアドレスとデータとを含み、このワ
ードを順次繰り返し送信する方式である。マイクロコン
ピュータを使用しない方式では、ＣＤＴの各ワードの送
信タイミングとデータサンプリングのタイミングは常に
同期していた。通常、ワードは昇順に１，２，３，・・
・，ｎ，１，２，３，・・・と連続しているので、すぐ
に送信したい時でも最大（ｎ−１）ワードの伝送遅延が
生ずる。これを改善するため、すぐに送信したいデータ
が発生した場合、当該ワードを次に送信予定のワードの
代りに送信する優先伝送方式が一般的である。
【０００３】また、マイクロコンピュータを使用したＣ
ＤＴ送信装置ではマイクロコンピュータの処理負荷によ
ってはＣＤＴの各コードに同期してワードデータをＣＤ
Ｔ送信回路に送信することが一時的に不可能となるの
で、ＦＩＦＯメモリをＣＤＴ送信回路内に設け、ＦＩＦ
Ｏメモリにワードデータが蓄積されている間は送信する
ことができる。マイクロコンピュータがＣＤＴ送信回路
にワードデータを送出することが可能になればＦＩＦＯ
メモリに蓄積可能な分だけ一度に書き込むことができる
（たとえば特開平５−２１６８２１号公報参照）。
ＤＴ送信装置ではマイクロコンピュータの処理負荷によ
ってはＣＤＴの各コードに同期してワードデータをＣＤ
Ｔ送信回路に送信することが一時的に不可能となるの
で、ＦＩＦＯメモリをＣＤＴ送信回路内に設け、ＦＩＦ
Ｏメモリにワードデータが蓄積されている間は送信する
ことができる。マイクロコンピュータがＣＤＴ送信回路
にワードデータを送出することが可能になればＦＩＦＯ
メモリに蓄積可能な分だけ一度に書き込むことができる
（たとえば特開平５−２１６８２１号公報参照）。
【０００４】図３は従来のＣＤＴ送信回路のブロック図
であり、図４はその動作を示すタイミングチャートであ
る。送信ワードを１，２，３，４，５，・・・とし、優
先伝送ワードをＹとする。但し、Ｙは送信ワード１，
２，３，４，５，・・・のうちいずれかの１ワードであ
る。
であり、図４はその動作を示すタイミングチャートであ
る。送信ワードを１，２，３，４，５，・・・とし、優
先伝送ワードをＹとする。但し、Ｙは送信ワード１，
２，３，４，５，・・・のうちいずれかの１ワードであ
る。
【０００５】コンピュータ回路がＣＤＴ送信回路にデー
タバスを通じて１，２，３，４と送信データを順次書き
込む。ＦＩＦＯメモリが４段であれば４ワードのデータ
を書き込んだ時点でＦＩＦＯメモリは満杯になり、ＣＤ
Ｔシリアル信号として１ワード分送出されるまでは、Ｃ
ＤＴ送信回路にデータを書き込めなくなる。
タバスを通じて１，２，３，４と送信データを順次書き
込む。ＦＩＦＯメモリが４段であれば４ワードのデータ
を書き込んだ時点でＦＩＦＯメモリは満杯になり、ＣＤ
Ｔシリアル信号として１ワード分送出されるまでは、Ｃ
ＤＴ送信回路にデータを書き込めなくなる。
【０００６】いまＴａ時点において優先伝送データＹが
発生したとすると、ＣＤＴシリアル信号としてデータＹ
が送出されるのはワード１〜４が送出された後のＴｂ時
点からとなる。よって（Ｔｂ−Ｔａ）時間の間優先伝送
データの送出が待たされることになる。
発生したとすると、ＣＤＴシリアル信号としてデータＹ
が送出されるのはワード１〜４が送出された後のＴｂ時
点からとなる。よって（Ｔｂ−Ｔａ）時間の間優先伝送
データの送出が待たされることになる。
【０００７】
【発明が解決しようとする課題】以上のように、従来の
ＣＤＴ送信回路では、マイクロコンピュータを使用する
ことによって高機能化が図られたが、処理負荷の変動に
よるＣＤＴ送信の一次的な送信休止を防止するためＦＩ
ＦＯメモリが必要となり、そして、優先伝送ワード発生
時にはこのＦＩＦＯメモリがあるため、ＦＩＦＯメモリ
に蓄積されたワードデータが送信されるまで優先的に伝
送したいワードが伝送できないという問題があった。本
発明の目的は上記のようなＣＤＴ送信回路において、優
先伝送データをより早く送信できるようにすることにあ
る。
ＣＤＴ送信回路では、マイクロコンピュータを使用する
ことによって高機能化が図られたが、処理負荷の変動に
よるＣＤＴ送信の一次的な送信休止を防止するためＦＩ
ＦＯメモリが必要となり、そして、優先伝送ワード発生
時にはこのＦＩＦＯメモリがあるため、ＦＩＦＯメモリ
に蓄積されたワードデータが送信されるまで優先的に伝
送したいワードが伝送できないという問題があった。本
発明の目的は上記のようなＣＤＴ送信回路において、優
先伝送データをより早く送信できるようにすることにあ
る。
【０００８】
【課題を解決するための手段】上記課題を解決するた
め、本発明においては、コンピュータ回路から送られた
送信ワードデータをＦＩＦＯメモリに書き込み、ＦＩＦ
Ｏメモリに書き込まれたデータをラッチ回路を介して送
信するＣＤＴ送信方法において、優先伝送ワード発生時
にはＦＩＦＯメモリとラッチ回路とを切り離し、優先送
信ワードデータをコンピュータ回路から直接ラッチ回路
に書き込み、優先伝送ワードの書き込み終了後は、コン
ピュータ回路とＦＩＦＯメモリとを再び接続して、従来
通り送信するようにした。
め、本発明においては、コンピュータ回路から送られた
送信ワードデータをＦＩＦＯメモリに書き込み、ＦＩＦ
Ｏメモリに書き込まれたデータをラッチ回路を介して送
信するＣＤＴ送信方法において、優先伝送ワード発生時
にはＦＩＦＯメモリとラッチ回路とを切り離し、優先送
信ワードデータをコンピュータ回路から直接ラッチ回路
に書き込み、優先伝送ワードの書き込み終了後は、コン
ピュータ回路とＦＩＦＯメモリとを再び接続して、従来
通り送信するようにした。
【０００９】
【作用】優先伝送時においては、ＦＩＦＯメモリをバイ
パスして、送信ワードデータを送るので、従来のように
ＦＩＦＯメモリ内のデータが全て送出されるのを待つ必
要はなく、より早く優先伝送データを送ることができ
る。
パスして、送信ワードデータを送るので、従来のように
ＦＩＦＯメモリ内のデータが全て送出されるのを待つ必
要はなく、より早く優先伝送データを送ることができ
る。
【００１０】
【実施例】次に本発明について図面を参照して説明す
る。図１は、本発明の一実施例の回路ブロック図であ
る。１は本実施例のＣＤＴ送信回路、２はコンピュータ
回路、３はコンピュータ回路２からのワードデータを蓄
積するためのＦＩＦＯメモリ（実施例では４段構成）、
４はＦＩＦＯメモリ３から出力されるワードデータとコ
ンピュータ回路２から直接送られるワードデータを切り
替えるセレクタ、５は一時的に送信ワードデータを保持
するラッチ、６はラッチ５からのパラレルデータをシリ
アル信号に変換するためのシフトレジスタ、７はＦＩＦ
Ｏメモリ３への書き込み信号を停止させるためのゲー
ト、８はラッチ５に書き込む信号を切り替えるセレク
タ、９は優先伝送時に動作するカウンタである。
る。図１は、本発明の一実施例の回路ブロック図であ
る。１は本実施例のＣＤＴ送信回路、２はコンピュータ
回路、３はコンピュータ回路２からのワードデータを蓄
積するためのＦＩＦＯメモリ（実施例では４段構成）、
４はＦＩＦＯメモリ３から出力されるワードデータとコ
ンピュータ回路２から直接送られるワードデータを切り
替えるセレクタ、５は一時的に送信ワードデータを保持
するラッチ、６はラッチ５からのパラレルデータをシリ
アル信号に変換するためのシフトレジスタ、７はＦＩＦ
Ｏメモリ３への書き込み信号を停止させるためのゲー
ト、８はラッチ５に書き込む信号を切り替えるセレク
タ、９は優先伝送時に動作するカウンタである。
【００１１】次に動作について説明する。優先伝送が発
生しないときには、コンピュータ回路２はデータバスを
通じてＦＩＦＯメモリ３にＣＤＴワードデータ１，２，
３，４と順次書き込む。ＦＩＦＯメモリ３が４段である
とすれば、４ワードのデータを書き込んだ時点でＦＩＦ
Ｏメモリ３は満杯になる。ＣＤＴ送信ワードデータは、
ＦＩＦＯメモリ３を経由してラッチ５で一時的に保持さ
れシフトレジスタ６の送信完了タイミングにて送信デー
タがシフトレジスタ６へ送られＣＤＴシリアル信号Ｓと
して外部へ送信される。ＣＤＴシリアル信号Ｓの１ワー
ドの送信時間はたとえば３６．７ｍｓ／ワード（１２０
０ＢＰＳ、４４ビット／ワードのとき）である。
生しないときには、コンピュータ回路２はデータバスを
通じてＦＩＦＯメモリ３にＣＤＴワードデータ１，２，
３，４と順次書き込む。ＦＩＦＯメモリ３が４段である
とすれば、４ワードのデータを書き込んだ時点でＦＩＦ
Ｏメモリ３は満杯になる。ＣＤＴ送信ワードデータは、
ＦＩＦＯメモリ３を経由してラッチ５で一時的に保持さ
れシフトレジスタ６の送信完了タイミングにて送信デー
タがシフトレジスタ６へ送られＣＤＴシリアル信号Ｓと
して外部へ送信される。ＣＤＴシリアル信号Ｓの１ワー
ドの送信時間はたとえば３６．７ｍｓ／ワード（１２０
０ＢＰＳ、４４ビット／ワードのとき）である。
【００１２】Ｔｃ時点（図２）で優先送信データＹが発
生すると、コンピュータ回路２は優先伝送ワードをＣＤ
Ｔ送信回路１へ送出する前に優先伝送起動信号Ｖをオン
にする。そうするとカウンタ９が起動され、カウンタ９
からの信号によってセレクタ４，８がＢ側に切り替わ
り、同時にゲート７が閉じて優先伝送ワードはＦＩＦＯ
メモリ３に書き込まれず、直接ラッチ５へ送出される。
優先伝送データＹは、先行する送信ワードデータ１ワー
ド（図２のワードデータ１）が送出された直後のＴｄ時
点にＣＤＴシリアル信号Ｓとして送出される。すなわち
優先伝送データＹはＴｄーＴｃ時間の待ち状態の後送出
される。カウンタ９はデータ書込信号Ｗをカウントし
て、優先伝送ワード１ワード分に相当する書込信号Ｗを
カウントすると、カウンタ９は停止し、セレクタ４，８
は元のＡ側に切り替わり、同時にゲート７が開いて優先
伝送が発生しないときの動作に戻る。
生すると、コンピュータ回路２は優先伝送ワードをＣＤ
Ｔ送信回路１へ送出する前に優先伝送起動信号Ｖをオン
にする。そうするとカウンタ９が起動され、カウンタ９
からの信号によってセレクタ４，８がＢ側に切り替わ
り、同時にゲート７が閉じて優先伝送ワードはＦＩＦＯ
メモリ３に書き込まれず、直接ラッチ５へ送出される。
優先伝送データＹは、先行する送信ワードデータ１ワー
ド（図２のワードデータ１）が送出された直後のＴｄ時
点にＣＤＴシリアル信号Ｓとして送出される。すなわち
優先伝送データＹはＴｄーＴｃ時間の待ち状態の後送出
される。カウンタ９はデータ書込信号Ｗをカウントし
て、優先伝送ワード１ワード分に相当する書込信号Ｗを
カウントすると、カウンタ９は停止し、セレクタ４，８
は元のＡ側に切り替わり、同時にゲート７が開いて優先
伝送が発生しないときの動作に戻る。
【００１３】上記実施例においては、カウンタ９がセレ
クタ４，８の切り替えを制御しているが、この制御手段
としてはカウンタに限らず、タイマなど他の手段を用い
てもよい。タイマを用いるときは、優先伝送データの書
き込みが終了するまでの時間をタイマに設定しておき、
その時間がタイムアップしたときにはセレクタをＢから
Ａへ戻すようにすればよい。
クタ４，８の切り替えを制御しているが、この制御手段
としてはカウンタに限らず、タイマなど他の手段を用い
てもよい。タイマを用いるときは、優先伝送データの書
き込みが終了するまでの時間をタイマに設定しておき、
その時間がタイムアップしたときにはセレクタをＢから
Ａへ戻すようにすればよい。
【００１４】なお上記実施例においては、ラッチ５から
のパラレル信号をシフトレジスタ６によってシリアル信
号に変換して送出したが、本発明においては、シフトレ
ジスタ６は必須の要件ではなく、たとえばパラレル信号
をそのままで送出するようにしてもよい。
のパラレル信号をシフトレジスタ６によってシリアル信
号に変換して送出したが、本発明においては、シフトレ
ジスタ６は必須の要件ではなく、たとえばパラレル信号
をそのままで送出するようにしてもよい。
【００１５】
【発明の効果】以上説明したように、本発明によれば、
優先伝送データが発生したときはＣＤＴ送信回路内のＦ
ＩＦＯメモリをバイパスすることにより、より早く優先
伝送することが可能になる。
優先伝送データが発生したときはＣＤＴ送信回路内のＦ
ＩＦＯメモリをバイパスすることにより、より早く優先
伝送することが可能になる。
【図１】本発明の一実施例のブロック図である。
【図２】図１の実施例の動作を示すタイムチャートであ
る。
る。
【図３】従来のＣＤＴ送信回路のブロック図である。
【図４】図３の送信回路の動作を示すタイムチャートで
ある。
ある。
１ ＣＤＴ送信回路 ２ コンピュータ回路 ３ ＦＩＦＯメモリ ４ セレクタ ５ ラッチ ６ シフトレジスタ ７ ゲート ８ セレクタ ９ カウンタ
Claims (3)
- 【請求項１】 コンピュータ回路から送られた送信ワー
ドデータをＦＩＦＯメモリに書き込み、前記ＦＩＦＯメ
モリに書き込まれたデータをラッチ回路を介して送信す
るＣＤＴ送信方法において、優先伝送ワード発生時には
前記ＦＩＦＯメモリとラッチ回路とを切り離し、優先送
信ワードデータをコンピュータ回路から直接前記ラッチ
回路に書き込み、前記優先伝送ワードの書き込み終了
後、前記コンピュータ回路と前記ＦＩＦＯメモリとを再
び接続することを特徴とするＣＤＴ送信方法。 - 【請求項２】 コンピュータ回路から送られた送信ワー
ドデータを記憶するＦＩＦＯメモリを備え、前記ＦＩＦ
Ｏメモリに書き込まれたデータをラッチ回路を介して送
信するＣＤＴ送信回路において、前記ＦＩＦＯメモリか
らの入力および前記コンピュータ回路からの入力のいず
れかを切り替えて前記ラッチ回路へ出力する切替手段
と、優先送信ワードの書き込み時には前記切換手段の入
力を前記コンピュータ回路からの入力に切り替え、書込
み終了後は前記ＦＩＦＯメモリからの入力に戻すように
制御する制御手段とを設けたことを特徴とするＣＤＴ送
信回路。 - 【請求項３】 コンピュータ回路から送られた送信ワー
ドデータを記憶するＦＩＦＯメモリを備え、前記ＦＩＦ
Ｏメモリに書き込まれたデータをラッチ回路を介して送
信するＣＤＴ送信回路において、優先伝送起動時に動作
を開始しコンピュータ回路からの書き込みが１優先伝送
ワード分終了すると停止するカウンタと、このカウンタ
の停止時はＦＩＦＯメモリの出力がラッチ回路へ接続さ
れカウンタの動作中はコンピュータ回路とラッチ回路が
接続されるセレクタから成ることを特徴とするＣＤＴ送
信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6156632A JPH088976A (ja) | 1994-06-15 | 1994-06-15 | Ｃｄｔ送信方法および回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6156632A JPH088976A (ja) | 1994-06-15 | 1994-06-15 | Ｃｄｔ送信方法および回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088976A true JPH088976A (ja) | 1996-01-12 |
Family
ID=15631930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6156632A Pending JPH088976A (ja) | 1994-06-15 | 1994-06-15 | Ｃｄｔ送信方法および回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088976A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013025674A (ja) * | 2011-07-25 | 2013-02-04 | Kyocera Document Solutions Inc | 情報処理装置及び画像形成装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4981788A (ja) * | 1972-12-11 | 1974-08-07 | ||
| JPS63226151A (ja) * | 1986-10-15 | 1988-09-20 | Fujitsu Ltd | 多重パケット通信システム |
-
1994
- 1994-06-15 JP JP6156632A patent/JPH088976A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4981788A (ja) * | 1972-12-11 | 1974-08-07 | ||
| JPS63226151A (ja) * | 1986-10-15 | 1988-09-20 | Fujitsu Ltd | 多重パケット通信システム |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013025674A (ja) * | 2011-07-25 | 2013-02-04 | Kyocera Document Solutions Inc | 情報処理装置及び画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5195185A (en) | Dynamic bus arbitration with concurrent same bus granting every cycle | |
| US4056851A (en) | Elastic buffer for serial data | |
| US3967246A (en) | Digital computer arrangement for communicating data via data buses | |
| JPH088976A (ja) | Ｃｄｔ送信方法および回路 | |
| KR100337059B1 (ko) | 탄성 버스 인터페이스 데이터 버퍼 | |
| JPH1127229A (ja) | フレームアライナ回路 | |
| US20010033524A1 (en) | Circuit for managing the transfer of data streams from a plurality of sources within a system | |
| KR100266963B1 (ko) | 전송되는 패킷을 오버래핑하여 인터페이스의 대기시간을 감소시키는 방법 및 장치 | |
| JPS61208331A (ja) | シリアルデータ通信方式および装置 | |
| US6360286B1 (en) | Sequential data transfer with common clock signal for receiver and sequential storage device and with slack register storing overflow item when set-up time is insufficient | |
| US6421351B1 (en) | Cell phase control device applicable to data of size exceeding fixed length defined in advance with respect to cell length of write pulse signal or read pulse | |
| JP2721458B2 (ja) | チャネル装置およびそのフレーム送受信方法 | |
| US20050060475A1 (en) | Data transfer apparatus and data transfer method | |
| KR950003970B1 (ko) | 디지탈 전자교환기의 피시엠 데이타 접속장치 | |
| JP3354493B2 (ja) | シリアルデータ転送装置 | |
| KR0169789B1 (ko) | 클럭주기가 다른 블럭들의 데이타 전송방법 및 회로 | |
| SU1283780A1 (ru) | Устройство дл сопр жени микроЭВМ с внешним устройством | |
| JPH081634B2 (ja) | データ転送装置 | |
| JP2669028B2 (ja) | コマンドレジスタ回路 | |
| JPS6129069Y2 (ja) | ||
| JPH07110018B2 (ja) | シリアル通信装置 | |
| JPH06266638A (ja) | 半導体記憶装置 | |
| JPH023345B2 (ja) | ||
| JP3202769B2 (ja) | バーストリード処理装置 | |
| JP2570986B2 (ja) | データ転送制御装置及び方法 |