JPH081634B2 - データ転送装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たとえば車載用電子機器などにおいて好適
に実施されるデータ転送装置に関する。

従来技術 第４図は従来技術の構成を示すブロック図である。第
４図を参照して、従来技術の構成について説明する。本
従来例は、たとえばマイクロコンピータなどの演算制御
装置１とデジタル信号処理装置（DSP、以下、信号処理
装置と略す）２とを含んで構成されている。演算制御装
置１は、送信用バツフアレジスタ３と受信用バツフアレ
ジスタ４とを含む。これらバツフアレジスタ3,4は、送
信レジスタ５および受信レジスタ６に接続される。

信号処理装置２には、演算制御装置１の送信用レジス
タ５から転送される送信データD1のコマンドデータやア
ドレスデータが格納されるアドレスレジスタ７と、前記
送信データD1に含まれる本体データが記憶されるデータ
レジスタ８とが含まれる。レジスタ7,8は受信用であ
り、受信された送信データD1中のコマンドデータがサイ
クルスチル制御部９で解読され、信号処理装置２内で各
種処理が実行される。

信号処理装置２には、送信用のデータレジスタ10が備
えられる。このデータレジスタ10と前記のデータレジス
タ８は、データバス11と接続されている。またアドレス
レジスタ７、データレジスタ８には、演算制御装置１か
らラツチ制御信号▲▼が供給される。

第５図は、本従来例の演算制御装置１の信号処理装置
２へのデータの書込み動作を説明するタイミングチヤー
トであり、第６図は信号処理装置２からのデータの読出
し動作を説明するタイミングチヤートである。これらの
図面を併せて参照して、本従来例の動作について説明す
る。第５図時刻t1で演算制御装置１は、信号処理装置２
を選択するチツプセレクト信号▲▼をローレベルに
設定し、信号処理装置２を選択する。次に第５図に示す
転送制御信号▲▼が信号処理装置２から発生され、
演算制御装置１との間のデータ転送が可能となる。

引続き演算制御装置１からクロツク信号CKが信号処理
装置２へ供給され、第５図（３）に示す時刻t2から、送
信データD1が信号処理装置２へ転送を開始する。ここに
第５図（３）の記号，，…，は、それぞれ予め定
められるビツト数ずつ転送されるデータの転送単位に付
された順番を示している。このような送信データD1が転
送を開始されるとともに、演算制御装置１はラツチ制御
信号▲▼をローレベルに切換え、前記送信データD1
がアドレスレジスタ７およびデータレジスタ８に格納さ
れる。このようにしてデータの書込み処理が完了する。

ここで、前記データ〜の転送が終了し、ラツチ制
御信号▲▼がハイレベルとなる時刻t3以降、再び転
送制御信号▲▼のレベルが切換わるタイミングまで
の期間T3は、レジスタ7,8に受信された送信データD1が
データバス11などを介して信号処理装置２内に設けられ
る各種記憶手段に書込まれる内部処理の期間である。

次に、信号処理装置２からデータを読出す処理を行う
場合には、演算制御装置１は第６図時刻t4でチツプセレ
クト信号▲▼をローレベルに切換え、続いて第６図
（２）に示すように転送制御信号▲▼が発生され
る。このうち第６図（３）に示すように、信号処理装置
２に対する読出しの動作のコマンドと読出されるべきデ
ータが信号処理装置２の中で格納されているアドレスな
どのデータを送出する。

ここで、第４図に説明したように送信器用のレジスタ
は、１ブロックを１バイトとして、２ブロツクのアドレ
スレジスタ７と３ブロツクのデータレジスタ８とで構成
されている。したがつて第５図に示した書込み動作の場
合には、データ，はコマンドデータとアドレスデー
タの結合されたデータであり、データ〜は転送すべ
きデータ転送において転送されるデータである。これら
のデータを５ブロツクから構成するデータ形式は本従来
例に固定されたものである。

したがつて第６図に示すように、読出し動作の場合、
読出しコマンドデータとアドレスデータのみが必要であ
る。したがつてデータ，はこれらのデータの結合で
あり、データ〜はフオーマツトを整えるためのダミ
ーデータを用いる。書込み命令を信号処理装置に転送し
た後、時刻t5で再び転送制御信号▲▼が発生され、
第６図（４）に示すように信号処理装置２から対応する
データa,a,ａ、ａが読出され、演算制御装置１
へ転送される。このようにして読出し動作が終了する。

第７図は本従来例の各種動作に要する時間を説明する
タイミングチヤートである。第７図は併せて参照して、
第７図（１）に示すデータの書込み動作時には、第７図
示の例では単一のデータの書込みに要する時間は745μ
ｓとなる。また第６図を参照して説明したダミーデータ
を用いる読出し動作時には、やはり同様の時間を要して
しまう。これら第７図（１）および同図（２）の動作
は、転送データのフオーマツトしたがつてデータ長が固
定されている場合であり、転送されるデータの量に従つ
てフオーマツトを変更する可変長方式の場合、第７図
（３）に示すように325μｓですむことになる。

発明が解決しようとする問題点 上述したような従来技術では、演算制御装置１と信号
処理装置２とのデータ転送を実現するために不要なダミ
ーデータ〜を用いており、転送速度が低下し、転送
効率が悪化するとともに、第４図に示すように、受信用
のレジスタ7,8と送信用のレジスタ10とを別個に備えて
いるため、構成が大形化してしまうという問題点があつ
た。

本発明の目的は、上述の問題点を解決し、転送される
データの転送時間を短縮するとともに、構成を簡略化で
きるデータ転送装置を提供することである。

問題点を解決するための手段 本発明は、処理装置と外部に設けられた制御装置との
間でコマンド、アドレス、またはデータをなすシリアル
データを転送するデータ転送装置であつて、 処理装置は、 制御装置から転送されるコマンドとアドレスとを格納
する第１レジスタと、 制御装置との間で転送されるべきデータを格納する第
２レジスタと、 制御装置から入力されるクロツク信号を前記第１レジ
スタまたは前記第２レジスタのいずれかに選択的に出力
する切換え手段と、 データを記憶するメモリと、 データ転送開始時に前記切換え手段により前記クロツ
ク信号を前記第１レジスタに与えて転送されるコマンド
とアドレスとを前記第１レジスタに入力し、該コマンド
とアドレスとの転送終了後、該コマンドを解析し、該コ
マンドが書込み命令の場合には、前記切換え手段により
前記クロツク信号を前記第２レジスタに与えて前記制御
装置から転送されるデータを前記第２レジスタに入力す
るとともに、該アドレスで指定された前記メモリのアド
レス領域に該データを書込み、該コマンドが読出し命令
の場合には、該アドレスで指定された前記メモリのアド
レス領域に記憶されているデータを前記第２レジスタに
読出すとともに、前記切換え手段により前記クロツク信
号を第２レジスタに与えて該第２レジスタに入力された
データを前記制御装置に対して転送する入出力制御手段
とを含むことを特徴とするデータ転送装置である。

作 用 本発明に従えば、制御装置とデータ転送装置との間に
おいて、コマンド、アドレス、またはデータをなすシリ
アルデータが転送される。制御装置から転送されるコマ
ンドとアドレスとは第１レジスタに入力され、制御装置
との間で転送されるべきデータは第２レジスタに入力さ
れ、制御装置から入力されるクロツク信号は切換え手段
によつて前記第１レジスタまたは前記第２レジスタのい
ずれかに選択的に出力される。制御装置との間で転送さ
れるべきデータは、メモリに記憶される。制御装置から
データ転送開始時に転送されるコマンドとアドレスと
は、制御装置から入力されるクロツク信号に応答して、
第１レジスタに記憶される。

こうしてコマンドとアドレスとの第１レジスタへの転
送が終了すると、入出力制御手段は前記コマンドを解析
し、該コマンドが書込み命令の場合には、前記クロツク
信号に応答して、引続き前記データラインを介して転送
されてくるデータを第２レジスタに入力するとともに、
前記アドレスで指定されたメモリのアドレス領域にデー
タを書込む。このようにしてデータの書込み処理が実現
される。

前記転送されてきたコマンドが読出し命令の場合に
は、入出力制御手段は、前記アドレスで指定されたメモ
リのアドレス領域にストアされているデータを前記第２
レジスタに読出すとともに、該第２レジスタに入力され
たデータを制御装置へ転送する。こうしてデータの読出
し処理が実現される。

したがつて、データの書込みと読出しとに第２レジス
タが共用され、転送に必要となる記憶手段の容量を削減
することができる。

実施例 第１図は本発明の一実施例の構成を示すブロツク図で
ある。第１図を参照して、本実施例について説明する。
本実施例は、たとえばマイクロコンピユータなどによつ
て実現される演算制御装置21と、デジタル信号処理装置
（DSP、以下、信号処理装置と略する）22とを含んで構
成される。演算制御装置21には、送信用バツフアレジス
タ23と受信用バツフアレジスタ24とが含まれ、これらバ
ツフアレジスタ23,24は演算制御装置21に含まれるアド
レスバスやデータバスと接続され、データのアクセスが
行われる。これらバツフアレジスタ23,24には、送信用
レジスタ25および受信用レジスタ26が接続される。

信号処理装置22には、たとえば４ビツトのコマンドレ
ジスタ27と12ビツトのアドレスレジスタ28とが備えら
れ、このレジスタ27,28には演算制御装置21の送信用レ
ジスタ25から送信データD1が入力される。またこのコマ
ンドレジスタ27の内容はコマンドデコーダ29で解析さ
れ、信号処理装置22内で対応する動作が行われる。一
方、レジスタ27,28のストア内容はサイクルスチル制御
部30に読取られ、各種演算処理のタイミング間でアドレ
スバス31にアドレスデータの送受を行う。

また信号処理装置22には、前記送信データD1に含まれ
る転送されるべきデータ本体が格納されるたとえば24ビ
ツトのデータレジスタ32が備えられる。当該データレジ
スタ32が演算制御装置21に対する送信用および受信用に
兼用できることが、本件実施例の目的である。前記レジ
スタ27,28およびデータレジスタ32には、演算制御装置2
1から発生されるクロツク信号CKが、切換スイツチ33を
介して、後述するように切換えて入力される。前記切換
スイツチ33は前記コマンドデコーダ29およびサイクルス
チル制御部30とともに入出力制御手段を構成する。

また演算制御装置21から出力される後述するようなラ
ツチ制御信号▲▼は、信号処理装置22に備えられる
データラツチ制御部34に入力され、これに対応してデー
タラツチ制御部34は、切換えスイツチ33の切換え態様お
よび、レジスタ27,28,32におけるデータラツチ動作をそ
れぞれ制御する。データレジスタ32の内容は、データバ
ス35を介してアドレスバス31に供給されるアドレスデー
タによつて、たとえばランダムアクセスメモリなどによ
つて実現されるメモリ36に書込まれ、またその内容が読
出される。

第２図は第１図示の構成例において行われる書込み動
作を説明するタイミングチヤートである。第２図を併せ
て参照して、本実施例の書込み動作について説明する。
第２図の時刻t1で演算制御装置21は、チツプセレクト信
号▲▼を第２図（１）に示すようにローレベルに切
換え、信号処理装置22を選択する。信号処理装置22は、
転送制御信号▲▼をローレベルに切換え、演算制御
装置21と信号処理装置22との間のデータ転送を可能にす
る。このとき、データラツチ制御部34もリセツトされ、
これにより切換えスイツチ33はレジスタ27,28側に切換
えられる。

この後、第２図（４）に示すように送信データD1とし
て書込み命令を意味するコマンドデータとデータ本体の
書込み先を指示するアドレスデータとが演算制御処理21
から入力されるクロツク信号CKに基づいて、コマンドレ
ジスタ27およびアドレスレジスタ28に転送される。転送
が開始されると、ラツチ制御信号▲▼を第２図
（３）に示すように、ローレベルに設定する。さらに、
この転送が終了した時刻t2で、第２図（３）に示すよう
にラツチ制御信号▲▼をハイレベルにする。このタ
イミングで前記コマンドデータおよびアドレスデータは
コマンドレジスタ27およびアドレスレジスタ28にラツチ
される。これと同時にデータラツチ制御部により切換え
たスイツチ33はデータレジスタ32側に切換えられる。次
に、引続いて第２図（２）に示すように、転送制御信号
▲▼がハイレベルとなり、転送禁止状態となる。

次に、時刻t3で転送制御信号▲▼がローレベルと
なり、再び転送可能状態となり、第２図（４）に示すよ
うにアドレスレジスタ28に記憶されているアドレスに記
憶すべきデータ本体が、信号処理装置22へ転送される。
演算制御装置21はクロツク信号CKを出力し、データ本体
をデータレジスタ32に転送してゆく。同時にラツチ制御
信号▲▼をローレベルとする。このラツチ動作が終
了すると、ラツチ制御信号▲▼をハイレベルにし、
切換えスイツチ33は再びレジスタ27,28側に切換わる。

引続いて転送制御信号▲▼がハイレベルとなり、
転送禁止状態となる。この後、チツプセレクト信号▲
▼がハイレベルとなり、書込み動作は終了する。

第３図は第１図示の構成例において演算制御装置21に
よる信号処理装置22からのデータの読出し処理を説明す
るタイミングチヤートである。第３図を併せて参照し
て、読出し処理について説明する。本構成例において読
出し処理を行おうとする場合、まず第３図（１）に示す
ように時刻t5でチツプセレクト信号▲▼をローレベ
ルにし、信号処理装置22を選択する。次に、転送制御信
号▲▼がローレベルになり、演算制御装置21と信号
処理装置22との間でのデータ転送が可能な状態になる。
演算制御装置21からは第３図（４）に示すように読出し
命令を示すコマンドデータと、読出すべきデータが格納
されている信号処理装置22のたとえばメモリ36のアドレ
スを指示するアドレスデータとを、信号処理装置22に転
送する。これと同時にラツチ制御信号▲▼をローレ
ベルに設定する。

このとき第２図の場合と同様に、チツプセレクト信号
▲▼の立上りにより、ラツチ制御信号がリセツトさ
れるので、切換えスイツチ33はレジスタ27,28側に切換
えられている。こうして送信データD1であるコマンドデ
ータとアドレスデータとはコマンドレジスタ27およびア
ドレスレジスタ28に書込まれる。このレジスタ27,28の
内容は、第３図の時刻t6でラツチ制御信号▲▼がハ
イレベルとなるタイミングでコマンドレジスタ27および
アドレスレジスタ28にラツチされる。このとき、切換え
スイツチ33は、レジスタ32側に切換えられる。

次に、ラツチされたアドレス内容がサイクルスチル制
御部30でデコードされ、信号処理装置22に備えられるた
とえばメモリ36の当該アドレスのデータを読出し、デー
タレジスタ32に格納する。このような格納が行われた後
の時刻t7において、転送制御信号▲▼はローレベル
となる。これ以降、第３図（５）に示すように演算制御
装置21からのクロツク信号CKに基づいてデータレジスタ
32に格納されていたデータが読出され、演算制御装置21
の受信データD2として記憶される。

このようにデータの送信が終了すると、第２図の場合
と同様にラツチ制御信号▲▼がハイレベルとなり、
続いて転送制御信号▲▼およびチツプセレクト信号
▲▼がそれぞれハイレベルとなり、読出し処理は終
了する。

以上の書込み処理および読出し処理において、第２図
の時刻t3以降に書込まれるデータがたとえば24ビツトで
ある場合、この書込み動作に要する時間は従来例と同様
にほぼ753μｓであることが、本件発明者によつて計算
されている。

一方、信号処理装置22からデータを読出す場合には、
第３図を参照して説明したように、読出すべきデータの
アドレスを転送するが、この場合も必要な時間は従来例
と同様にほぼ753μｓであることが確認されている。

以上述べたように、第１図に示した構成例によつて本
件実施例は従来技術で述べた構成の動作と同様の動作を
達成することができる。このとき本実施例では、データ
レジスタ23を受信用と送信用とに兼用しており、これに
より転送関係の構成は第４図の従来技術として比較して
30％程度削減できることが確認されている。また転送さ
れるデータ長は、読出し、書込み処理ともにたとえば40
ビツト（５バイト）で良いので、転送時間はデータ読出
し動作時において、従来技術と比較し36％程度短縮する
ことができることが確認されている。

なお、ここでは第１および第２記憶手段に与えるクロ
ツクを切換えることによつて、制御装置から出力される
各データの入力先を切換える例を示したが、第１および
第２記憶手段へのデータ転送路自体を切換えるようにし
てもよい。

ただし、この場合には規定個数のデータが入力された
時点で、直ちにデータを取込むように構成する必要があ
り、ハード構成が複雑になるとともに、データを取込む
時期が規定されるという欠点が生じる。

また本例では、外部クロツクに同期する同期通信の例
を示したが、内部で生成したクロツク等による非同期通
信（調歩同期通信）等に対しても適用可能である。

効 果 以上のように本発明によれば、簡便な構成によつて高
効率のデータ転送が可能となる。

すなわち本発明によれば、処理装置と外部に設けられ
た制御装置との間で、コマンド、アドレス、またはデー
タをなすシリアルデータを転送するデータ転送装置にお
いて、データの書込みと読出しとに第２レジスタが共用
され、したがつて転送に必要となる記憶手段の容量を削
減することができ、簡便な構成によつて高効率のデータ
転送が可能になる。

【図面の簡単な説明】 第１図は本発明の一実施例の構成を示すブロツク図、第
２図は本構成例の書込み動作を説明するタイミングチヤ
ート、第３図は本実施例の読出し動作を説明するための
タイミングチヤート、第４図は典型的な従来技術の構成
例を示すブロツク図、第５図は従来技術における書込み
動作を説明するタイミングチヤート、第６図は従来技術
における読出し動作を説明するタイミングチヤート、第
７図は従来技術における書込み動作／読出し動作の所要
時間を説明するタイミングチヤートである。 21……演算制御装置、22……信号処理装置、27……コマ
ンドレジスタ、28……アドレスレジスタ、29……コマン
ドデコーダ、30……サイクルスチル制御部、33……切換
えスイツチ、34……データラツチ制御部、36……メモ
リ、▲▼……チツプセレクト信号、▲▼……ラ
ツチ制御信号、▲▼……転送制御信号

フロントページの続き (72)発明者 長野 武 兵庫県神戸市兵庫区御所通１丁目２番28号 富士通テン株式会社内 (72)発明者 藤本 昇治 兵庫県神戸市兵庫区御所通１丁目２番28号 富士通テン株式会社内 (72)発明者 安井 克磨 兵庫県神戸市兵庫区御所通１丁目２番28号 富士通テン株式会社内 (56)参考文献 特開 昭131844（ＪＰ，Ａ) 実開 昭57−5740（ＪＰ，Ｕ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】処理装置と外部に設けられた制御装置との
   間でコマンド、アドレス、またはデータをなすシリアル
   データを転送するデータ転送装置であつて、 処理装置は、 制御装置から転送されるコマンドとアドレスとを格納す
   る第１レジスタと、 制御装置との間で転送されるべきデータを格納する第２
   レジスタと、 制御装置から入力されるクロツク信号を前記第１レジス
   タまたは前記第２レジスタのいずれかに選択的に出力す
   る切換え手段と、 データを記憶するメモリと、 データ転送開始時に前記切換え手段により前記クロツク
   信号を前記第１レジスタに与えて転送されるコマンドと
   アドレスとを前記第１レジスタに入力し、該コマンドと
   アドレスとの転送終了後、該コマンドを解析し、該コマ
   ンドが書込み命令の場合には、前記切換え手段により前
   記クロツク信号を前記第２レジスタに与えて前記制御装
   置から転送されるデータを前記第２レジスタに入力する
   とともに、該アドレスで指定された前記メモリのアドレ
   ス領域に該データを書込み、該コマンドが読出し命令の
   場合には、該アドレスで指定された前記メモリのアドレ
   ス領域に記憶されているデータを前記第２レジスタに読
   出すとともに、前記切換え手段により前記クロツク信号
   を前記第２レジスタに与えて該第２レジスタに入力され
   たデータを前記制御装置に対して転送する入出力制御手
   段とを含むことを特徴とするデータ転送装置。