JPH0888169A - 半導体デバイスの製造方法 - Google Patents
半導体デバイスの製造方法Info
- Publication number
- JPH0888169A JPH0888169A JP7141337A JP14133795A JPH0888169A JP H0888169 A JPH0888169 A JP H0888169A JP 7141337 A JP7141337 A JP 7141337A JP 14133795 A JP14133795 A JP 14133795A JP H0888169 A JPH0888169 A JP H0888169A
- Authority
- JP
- Japan
- Prior art keywords
- planarizing material
- planarizing
- flat surface
- planarized
- planarization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 20
- 239000004065 semiconductor Substances 0.000 title description 2
- 239000000463 material Substances 0.000 claims abstract description 181
- 238000000034 method Methods 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000012876 topography Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims description 10
- 229920000642 polymer Polymers 0.000 claims description 7
- 239000003377 acid catalyst Substances 0.000 claims description 5
- 239000003822 epoxy resin Substances 0.000 claims description 5
- 229920000647 polyepoxide Polymers 0.000 claims description 5
- 238000001816 cooling Methods 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 4
- 125000003118 aryl group Chemical group 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- 238000007711 solidification Methods 0.000 abstract description 6
- 230000008023 solidification Effects 0.000 abstract description 6
- 239000003989 dielectric material Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 42
- 235000012431 wafers Nutrition 0.000 description 35
- 230000003287 optical effect Effects 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 238000012360 testing method Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 239000003795 chemical substances by application Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- 229920003986 novolac Polymers 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 5
- 239000002253 acid Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000001788 irregular Effects 0.000 description 5
- 239000000178 monomer Substances 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- TVMXDCGIABBOFY-UHFFFAOYSA-N octane Chemical compound CCCCCCCC TVMXDCGIABBOFY-UHFFFAOYSA-N 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- PYJJCSYBSYXGQQ-UHFFFAOYSA-N trichloro(octadecyl)silane Chemical compound CCCCCCCCCCCCCCCCCC[Si](Cl)(Cl)Cl PYJJCSYBSYXGQQ-UHFFFAOYSA-N 0.000 description 3
- -1 triphenylsulfonium hexafluoroantimonate Chemical compound 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000006116 polymerization reaction Methods 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- VSQYNPJPULBZKU-UHFFFAOYSA-N mercury xenon Chemical compound [Xe].[Hg] VSQYNPJPULBZKU-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002685 polymerization catalyst Substances 0.000 description 1
- 230000000379 polymerizing effect Effects 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 238000000935 solvent evaporation Methods 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Formation Of Insulating Films (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
Abstract
(57)【要約】
【目的】 高度なプロセス制御を必要とせずに、レジス
トエッチバック法を使用してデバイス表面をプレーナ化
する。 【構成】 １００ｃｐ程度の粘度のプレーナ化材料を基
板表面上に形成した後に、平坦面を有する物体（例えば
溶融シリカからなる光学平板）を用いてその材料をプレ
ーナ化する。プレーナ化材料は平坦面と接触したまま硬
化される。硬化したプレーナ化材料の表面プレーナ性
は、初期トポグラフィに対して少なくとも約８５％であ
る。硬化後、平坦面をプレーナ化材料との接触から引き
離す。プレーナ化材料のプレーナ性を劣化させずにこの
分離を容易にするために、プレーナ化前に平坦面を分離
剤で被覆しておく。次に、プレーナ表面をプレーナ化材
料から下部材料（例えばＳｉＯ2）に、プラズマ反応性
イオンエッチングなどによって転写する。プレーナ化材
料と下部誘電体のエッチング速度はほぼ等しくする。
トエッチバック法を使用してデバイス表面をプレーナ化
する。 【構成】 １００ｃｐ程度の粘度のプレーナ化材料を基
板表面上に形成した後に、平坦面を有する物体（例えば
溶融シリカからなる光学平板）を用いてその材料をプレ
ーナ化する。プレーナ化材料は平坦面と接触したまま硬
化される。硬化したプレーナ化材料の表面プレーナ性
は、初期トポグラフィに対して少なくとも約８５％であ
る。硬化後、平坦面をプレーナ化材料との接触から引き
離す。プレーナ化材料のプレーナ性を劣化させずにこの
分離を容易にするために、プレーナ化前に平坦面を分離
剤で被覆しておく。次に、プレーナ表面をプレーナ化材
料から下部材料（例えばＳｉＯ2）に、プラズマ反応性
イオンエッチングなどによって転写する。プレーナ化材
料と下部誘電体のエッチング速度はほぼ等しくする。
Description
【０００１】
【産業上の利用分野】本発明は、デバイス加工に関し、
特に、非プレーナ表面のプレーナ化を利用したデバイス
加工に関する。
特に、非プレーナ表面のプレーナ化を利用したデバイス
加工に関する。
【０００２】
【従来の技術】半導体デバイスのようなデバイスの製造
では必然的に非プレーナ構造の表面を生成する。例え
ば、シリコンデバイスの製造では一般的に、複数の層を
順にシリコン基板上に形成する。これらの層の多くは、
選択的エッチングによって、または、層の所望の領域を
除去することによって、所望のパターンに加工される。
下の非プレーナ層の上に形成される層が多くなると、一
般に表面の不規則性が明らかになってくる。このような
表面不規則性は一般にトポグラフィと呼ばれる。
では必然的に非プレーナ構造の表面を生成する。例え
ば、シリコンデバイスの製造では一般的に、複数の層を
順にシリコン基板上に形成する。これらの層の多くは、
選択的エッチングによって、または、層の所望の領域を
除去することによって、所望のパターンに加工される。
下の非プレーナ層の上に形成される層が多くなると、一
般に表面の不規則性が明らかになってくる。このような
表面不規則性は一般にトポグラフィと呼ばれる。
【０００３】表面の不規則性は、その表面の上に堆積さ
れる層に自然に現れる。図１を参照すると、デバイス１
１０が基板１００上に形成される。誘電体１２０の層が
デバイス１１０の上に形成される。次に、誘電体１２０
内にウィンドウ１３０が形成され、金属１３５で充填さ
れる。次に、さらに金属１４０が基板上に形成され、相
互接続を形成するようにパターン形成される。次に、も
う１つの誘電体１５０の層が金属１４０の上に堆積され
る。図１に示したように、各層の表面不規則性はそれぞ
れの後続の層に現れている。
れる層に自然に現れる。図１を参照すると、デバイス１
１０が基板１００上に形成される。誘電体１２０の層が
デバイス１１０の上に形成される。次に、誘電体１２０
内にウィンドウ１３０が形成され、金属１３５で充填さ
れる。次に、さらに金属１４０が基板上に形成され、相
互接続を形成するようにパターン形成される。次に、も
う１つの誘電体１５０の層が金属１４０の上に堆積され
る。図１に示したように、各層の表面不規則性はそれぞ
れの後続の層に現れている。
【０００４】このような不規則性は、状況によっては重
大な問題を生じる。例えば、層のパターン形成は一般に
リソグラフィプロセスによって実行される。例えば、感
光性材料を堆積し、所望のパターンの放射で露光し、現
像することにより露光パターンが現れる。一般に、妥当
な厚さのレジスト材料を不規則な表面上に堆積した場
合、対応して不規則性を有することになる。しかし、解
像度の高い露光を行うには、特定の深さに露光の焦点を
合わせ、少なくとも特徴の幅の２倍の深さの範囲にわた
って焦点合わせを維持しなければならない。レジスト材
料がプレーナでない場合、露光像は、ウェハにわたって
の、および、膜厚全体での焦点合わせは完全ではなくな
る。従って、リソグラフィの結果が劣化する可能性が非
常に増大する。また、表面不規則性は、デバイス相互接
続の信頼性に悪影響を及ぼす。不規則表面上に堆積した
金属層はその表面不規則性に従って屈曲するためであ
る。こうした屈曲によって、その金属層に電流が流れに
くくなる可能性があり、これは好ましくない。
大な問題を生じる。例えば、層のパターン形成は一般に
リソグラフィプロセスによって実行される。例えば、感
光性材料を堆積し、所望のパターンの放射で露光し、現
像することにより露光パターンが現れる。一般に、妥当
な厚さのレジスト材料を不規則な表面上に堆積した場
合、対応して不規則性を有することになる。しかし、解
像度の高い露光を行うには、特定の深さに露光の焦点を
合わせ、少なくとも特徴の幅の２倍の深さの範囲にわた
って焦点合わせを維持しなければならない。レジスト材
料がプレーナでない場合、露光像は、ウェハにわたって
の、および、膜厚全体での焦点合わせは完全ではなくな
る。従って、リソグラフィの結果が劣化する可能性が非
常に増大する。また、表面不規則性は、デバイス相互接
続の信頼性に悪影響を及ぼす。不規則表面上に堆積した
金属層はその表面不規則性に従って屈曲するためであ
る。こうした屈曲によって、その金属層に電流が流れに
くくなる可能性があり、これは好ましくない。
【０００５】デバイス製造における表面不規則性に伴う
結果を回避するため、感光性材料を堆積するデバイス表
面をプレーナ化するプロセスが使用される。そのような
表面不規則性を一般にトポグラフィという。例えば、エ
ッチバック法によって不規則なデバイス表面をプレーナ
化するために、比較的トポグラフィのない表面、すなわ
ち、プレーナ表面を形成するのに適した材料を表面上に
堆積する。デバイス層とその上の上部材料層とがほぼ同
じエッチング速度を有する場合、エッチングはプレーナ
化材料を通ってデバイス層内に進行し、プレーナ化層の
表面構造がデバイス材料表面に転写される。この技術
は、要求されるプレーナ性の程度があまり大きくないよ
うな応用では十分であったが、サブミクロンデバイス製
造のような要求の厳しい応用のために必要なプレーナ表
面を形成するためには、現在のプレーナ化材料およびそ
のプレーナ化材料を堆積する現在の方法は不十分である
ことが多い。（図２を参照すれば、プレーナ化の程度
は、デバイス表面上のトポグラフィの深さｈt（１３で
示す）と、上部材料表面の最高点と最低点の間の垂直距
離ｈd（１２で示す）との差を、デバイス表面上のトポ
グラフィの深さｈtで割ったもの、すなわち（ｈt−
ｈd）／ｈt、として定義される。プレーナ化の程度は、
百分率では、（（ｈt−ｈd）／ｈt）×１００であ
る。）一般的に、代表的なデバイス構造では、エッチバ
ック法を使用したプレーナ化は、幅３００μｍより大き
い構造の場合には、上記の方法によって計算して約５５
％より良くはなっていない。この技術によって達成され
るプレーナ化の程度が低いのは、プレーナ化材料のプレ
ーナ性がないことに起因する。従って、幅３００μｍ、
深さ０．５μｍより大きい細長ギャップ型の特徴では、
エッチバック法の有用性は制限されている。
結果を回避するため、感光性材料を堆積するデバイス表
面をプレーナ化するプロセスが使用される。そのような
表面不規則性を一般にトポグラフィという。例えば、エ
ッチバック法によって不規則なデバイス表面をプレーナ
化するために、比較的トポグラフィのない表面、すなわ
ち、プレーナ表面を形成するのに適した材料を表面上に
堆積する。デバイス層とその上の上部材料層とがほぼ同
じエッチング速度を有する場合、エッチングはプレーナ
化材料を通ってデバイス層内に進行し、プレーナ化層の
表面構造がデバイス材料表面に転写される。この技術
は、要求されるプレーナ性の程度があまり大きくないよ
うな応用では十分であったが、サブミクロンデバイス製
造のような要求の厳しい応用のために必要なプレーナ表
面を形成するためには、現在のプレーナ化材料およびそ
のプレーナ化材料を堆積する現在の方法は不十分である
ことが多い。（図２を参照すれば、プレーナ化の程度
は、デバイス表面上のトポグラフィの深さｈt（１３で
示す）と、上部材料表面の最高点と最低点の間の垂直距
離ｈd（１２で示す）との差を、デバイス表面上のトポ
グラフィの深さｈtで割ったもの、すなわち（ｈt−
ｈd）／ｈt、として定義される。プレーナ化の程度は、
百分率では、（（ｈt−ｈd）／ｈt）×１００であ
る。）一般的に、代表的なデバイス構造では、エッチバ
ック法を使用したプレーナ化は、幅３００μｍより大き
い構造の場合には、上記の方法によって計算して約５５
％より良くはなっていない。この技術によって達成され
るプレーナ化の程度が低いのは、プレーナ化材料のプレ
ーナ性がないことに起因する。従って、幅３００μｍ、
深さ０．５μｍより大きい細長ギャップ型の特徴では、
エッチバック法の有用性は制限されている。
【０００６】化学機械研磨（ＣＭＰ）のような技術もま
た、不規則な基板表面上にプレーナ表面を得るために使
用される。ＣＭＰでは、所望の程度のプレーナ性が達成
されるまで表面を単に研磨する。この技術では、原理的
には高度なプレーナ性のある表面が得られるが、所望の
結果を得るためには高度なプロセス制御が必要である。
た、不規則な基板表面上にプレーナ表面を得るために使
用される。ＣＭＰでは、所望の程度のプレーナ性が達成
されるまで表面を単に研磨する。この技術では、原理的
には高度なプレーナ性のある表面が得られるが、所望の
結果を得るためには高度なプロセス制御が必要である。
【０００７】
【発明が解決しようとする課題】非プレーナ構造によっ
て導入される問題点は、超大規模集積の精緻化が進展す
るとともに悪化することが予想されるので、デバイス製
造における表面プレーナ化のプロセスの改良が所望され
る。
て導入される問題点は、超大規模集積の精緻化が進展す
るとともに悪化することが予想されるので、デバイス製
造における表面プレーナ化のプロセスの改良が所望され
る。
【０００８】
【課題を解決するための手段】本発明は、レジストエッ
チバック法を使用して表面をプレーナ化するプロセスに
関する。本発明のプロセスは、適当な粘度の材料を基板
表面上に形成した後に、平坦面を有する物体を使用して
その材料をプレーナ化する。すなわち、平坦面を有する
物体とプレーナ化材料を接触させることによってプレー
ナ化材料はプレーナ化される。
チバック法を使用して表面をプレーナ化するプロセスに
関する。本発明のプロセスは、適当な粘度の材料を基板
表面上に形成した後に、平坦面を有する物体を使用して
その材料をプレーナ化する。すなわち、平坦面を有する
物体とプレーナ化材料を接触させることによってプレー
ナ化材料はプレーナ化される。
【０００９】本発明のプロセスで使用するための十分に
平坦な表面を有する物体は当業者には周知である。その
ような物体の一例には、溶融シリカからなる光学平板が
ある。その平坦面は、所望の程度のプレーナ性をプレー
ナ化材料に転写するように構成される。
平坦な表面を有する物体は当業者には周知である。その
ような物体の一例には、溶融シリカからなる光学平板が
ある。その平坦面は、所望の程度のプレーナ性をプレー
ナ化材料に転写するように構成される。
【００１０】プレーナ化材料を基板表面に塗布するとき
の粘度は、約２０センチポアズ〜約１０００センチポア
ズとすべきであり、好ましくは約６０センチポアズ〜約
２００センチポアズ、最も好ましくは約１００センチポ
アズとすべきである。プレーナ化材料は、平坦面と接触
したまま、硬化することによって、または、そのプレー
ナ化材料を固化する何らかの他のメカニズムによって、
固化される。硬化条件は個々のプレーナ化材料に依存す
る。固化（例えば硬化）後、プレーナ化材料の体積は約
１０％以下の分だけ収縮する。硬化したプレーナ化材料
の表面プレーナ性は、初期トポグラフィに対して少なく
とも約８５パーセントである。初期トポグラフィは、チ
ップ設計と、そのチップを製造するのに使用したプロセ
スとの関数である。
の粘度は、約２０センチポアズ〜約１０００センチポア
ズとすべきであり、好ましくは約６０センチポアズ〜約
２００センチポアズ、最も好ましくは約１００センチポ
アズとすべきである。プレーナ化材料は、平坦面と接触
したまま、硬化することによって、または、そのプレー
ナ化材料を固化する何らかの他のメカニズムによって、
固化される。硬化条件は個々のプレーナ化材料に依存す
る。固化（例えば硬化）後、プレーナ化材料の体積は約
１０％以下の分だけ収縮する。硬化したプレーナ化材料
の表面プレーナ性は、初期トポグラフィに対して少なく
とも約８５パーセントである。初期トポグラフィは、チ
ップ設計と、そのチップを製造するのに使用したプロセ
スとの関数である。
【００１１】プレーナ化材料を硬化した後、すなわち、
その粘度を増大させた後、平坦面をプレーナ化材料との
接触から引き離す。プレーナ化材料のプレーナ性を劣化
させずにこの分離を容易にするために、プレーナ化前に
平坦面を分離剤で被覆すると有利である。分離剤の組成
はプレーナ化材料の組成に依存する。例えば、プレーナ
化材料がエポキシ材料である場合、平坦面上の分離剤
は、そのプレーナ化材料に対して不活性な材料とする。
すなわち、平坦面をプレーナ化材料との接触から引き離
すときに、分離剤とプレーナ化材料の間の粘着力がほと
んどないようなものである。
その粘度を増大させた後、平坦面をプレーナ化材料との
接触から引き離す。プレーナ化材料のプレーナ性を劣化
させずにこの分離を容易にするために、プレーナ化前に
平坦面を分離剤で被覆すると有利である。分離剤の組成
はプレーナ化材料の組成に依存する。例えば、プレーナ
化材料がエポキシ材料である場合、平坦面上の分離剤
は、そのプレーナ化材料に対して不活性な材料とする。
すなわち、平坦面をプレーナ化材料との接触から引き離
すときに、分離剤とプレーナ化材料の間の粘着力がほと
んどないようなものである。
【００１２】次に、プレーナ表面をプレーナ化材料から
下部材料に転写する。デバイス製造においては、下部材
料は一般に二酸化ケイ素や窒化ケイ素のような誘電体材
料であるが、非プレーナ表面を有する任意の材料が可能
である。プレーナ表面は、プラズマ反応性イオンエッチ
ングのような周知のプロセス技術を使用して下部誘電体
に転写される。プレーナ化材料のエッチング抵抗が、例
えばプラズマ堆積ＳｉＯ2のような下部誘電体のエッチ
ング抵抗とほぼ等しければ有利である。所望の転写を行
うのに適したエッチング条件は、エッチングされる個々
の材料に依存する。そのようなエッチング条件は当業者
には周知である。
下部材料に転写する。デバイス製造においては、下部材
料は一般に二酸化ケイ素や窒化ケイ素のような誘電体材
料であるが、非プレーナ表面を有する任意の材料が可能
である。プレーナ表面は、プラズマ反応性イオンエッチ
ングのような周知のプロセス技術を使用して下部誘電体
に転写される。プレーナ化材料のエッチング抵抗が、例
えばプラズマ堆積ＳｉＯ2のような下部誘電体のエッチ
ング抵抗とほぼ等しければ有利である。所望の転写を行
うのに適したエッチング条件は、エッチングされる個々
の材料に依存する。そのようなエッチング条件は当業者
には周知である。
【００１３】与えられた表面構造に対して改善されたプ
レーナ化が実現可能であるだけでなく、逆に、所望のプ
レーナ化の程度に対して、従来のレジストエッチバック
法よりもかなり厳しいトポグラフィを妥当に加工するこ
とが可能である。
レーナ化が実現可能であるだけでなく、逆に、所望のプ
レーナ化の程度に対して、従来のレジストエッチバック
法よりもかなり厳しいトポグラフィを妥当に加工するこ
とが可能である。
【００１４】
【実施例】特定のプレーナ化プロセスを含む本発明のデ
バイス製造手順によれば、デバイス製造に対する高度な
柔軟性が得られる。上記のように、特定の特徴を設計考
察によって指定すると、この特徴のプレーナ化の程度は
本発明の手順を使用することによって非常に改善され
る。同様に、所望のプレーナ化の程度がデバイス製造手
順において本質的であって個々の構造に柔軟性がある場
合、本発明の技術を利用すればかなり不規則な特徴も適
切にプレーナ化される。
バイス製造手順によれば、デバイス製造に対する高度な
柔軟性が得られる。上記のように、特定の特徴を設計考
察によって指定すると、この特徴のプレーナ化の程度は
本発明の手順を使用することによって非常に改善され
る。同様に、所望のプレーナ化の程度がデバイス製造手
順において本質的であって個々の構造に柔軟性がある場
合、本発明の技術を利用すればかなり不規則な特徴も適
切にプレーナ化される。
【００１５】本発明のプロセスでは、プレーナ化材料を
基板表面上に形成し、ある物体を使用して平坦面によっ
てプレーナ化される。この平坦面は、少なくとも約６０
パーセントの程度まで材料をプレーナ化するのに十分な
平坦性を有する。デバイス製造のプロセスでは、この平
坦面は、少なくとも約８５パーセントの程度まで材料を
プレーナ化するのに十分な平坦性を有すると有利であ
る。この平坦面を有する物体はプレーナ化材料と十分な
力で接触し、その平坦面からプレーナ化材料に平坦性が
転写される。
基板表面上に形成し、ある物体を使用して平坦面によっ
てプレーナ化される。この平坦面は、少なくとも約６０
パーセントの程度まで材料をプレーナ化するのに十分な
平坦性を有する。デバイス製造のプロセスでは、この平
坦面は、少なくとも約８５パーセントの程度まで材料を
プレーナ化するのに十分な平坦性を有すると有利であ
る。この平坦面を有する物体はプレーナ化材料と十分な
力で接触し、その平坦面からプレーナ化材料に平坦性が
転写される。
【００１６】プレーナ化ステップを有するプロセスで所
望の結果を得るためには、プレーナ化すべき表面を、自
由に流動するプレーナ化材料、すなわち、粘度が約２０
ｃｐ〜約１０００ｃｐ、好ましくは約６０ｃｐ〜約２０
０ｃｐ、最も好ましくは約１００ｃｐの材料で処理す
る。この材料は、プレーナ化した後、固化することが可
能であるべきである。例えば、固化が起きると、材料は
後続の加工に適する。例えば、プレーナ化材料をレジス
トエッチバックプロセスで使用する場合、レジスト材料
がプレーナ性を保持し、エッチング速度が下部材料とほ
ぼ等しくなるように、レジスト材料を十分に固化しなけ
ればならない。プレーナ化材料をリソグラフィプロセス
で使用する場合、材料は、堅く不浸透性になる点まで固
化しなければならない。当業者であれば、個々の応用に
おいて、プレーナ化材料をどの程度固化すべきかを判断
することができる。
望の結果を得るためには、プレーナ化すべき表面を、自
由に流動するプレーナ化材料、すなわち、粘度が約２０
ｃｐ〜約１０００ｃｐ、好ましくは約６０ｃｐ〜約２０
０ｃｐ、最も好ましくは約１００ｃｐの材料で処理す
る。この材料は、プレーナ化した後、固化することが可
能であるべきである。例えば、固化が起きると、材料は
後続の加工に適する。例えば、プレーナ化材料をレジス
トエッチバックプロセスで使用する場合、レジスト材料
がプレーナ性を保持し、エッチング速度が下部材料とほ
ぼ等しくなるように、レジスト材料を十分に固化しなけ
ればならない。プレーナ化材料をリソグラフィプロセス
で使用する場合、材料は、堅く不浸透性になる点まで固
化しなければならない。当業者であれば、個々の応用に
おいて、プレーナ化材料をどの程度固化すべきかを判断
することができる。
【００１７】適当な材料の例には、硬化によって固化す
るモノマー、モノマー混合物、オリゴマー、およびオリ
ゴマー混合物がある。適当な材料の他の例には、加熱に
よって軟化され、プレーナ化されてから冷却によって再
硬化するポリマー溶融物のような固体材料がある。この
ような材料をここではプレーナ化材料という。プレーナ
化材料の融点が少なくとも約９０℃であれば有利であ
る。プレーナ化材料の融点が少なくとも約１２０℃であ
れば特に有利であり、少なくとも約１５０℃であるのが
好ましい。硬化したポリマーまたは固体のポリマー溶融
物がプレーナ化材料の下の材料と同じ速度でエッチング
されると有利である。
るモノマー、モノマー混合物、オリゴマー、およびオリ
ゴマー混合物がある。適当な材料の他の例には、加熱に
よって軟化され、プレーナ化されてから冷却によって再
硬化するポリマー溶融物のような固体材料がある。この
ような材料をここではプレーナ化材料という。プレーナ
化材料の融点が少なくとも約９０℃であれば有利であ
る。プレーナ化材料の融点が少なくとも約１２０℃であ
れば特に有利であり、少なくとも約１５０℃であるのが
好ましい。硬化したポリマーまたは固体のポリマー溶融
物がプレーナ化材料の下の材料と同じ速度でエッチング
されると有利である。
【００１８】硬化によって固化されるプレーナ化材料は
一般に、加熱または照射すると酸を生成する酸生成剤と
プレーナ化材料を組み合わせることによって硬化され
る。この酸は重合を触媒する。このような酸生成剤は当
業者には周知である。使用される特定の酸生成剤は、プ
レーナ化材料および所望の硬化条件に依存する。
一般に、加熱または照射すると酸を生成する酸生成剤と
プレーナ化材料を組み合わせることによって硬化され
る。この酸は重合を触媒する。このような酸生成剤は当
業者には周知である。使用される特定の酸生成剤は、プ
レーナ化材料および所望の硬化条件に依存する。
【００１９】エポキシ樹脂は、本発明のプロセスで使用
するのに適したプレーナ化材料の例である。適当なエポ
キシ樹脂の一例は、ダウ・ケミカル社から市販されてい
るエポキシノボラック４３１（ＤＥＮ−４３１）であ
る。未硬化の樹脂の温度１００℃での粘度は約１００ｃ
ｐである。適当な酸触媒の一例は光酸生成剤のヘキサフ
ルオロアンチモン酸トリフェニルスルホニウムである。
するのに適したプレーナ化材料の例である。適当なエポ
キシ樹脂の一例は、ダウ・ケミカル社から市販されてい
るエポキシノボラック４３１（ＤＥＮ−４３１）であ
る。未硬化の樹脂の温度１００℃での粘度は約１００ｃ
ｐである。適当な酸触媒の一例は光酸生成剤のヘキサフ
ルオロアンチモン酸トリフェニルスルホニウムである。
【００２０】プレーナ化材料は固化するとき体積で１０
％以下しか収縮してはならない。所望の粘度を達成する
ために体積で１０％以上の溶剤を加えたプレーナ化材料
は、加熱、冷却などのような処置によって固化を引き起
こす前にプレーナ化材料の粘度が所望の範囲内になけれ
ば、本発明のプロセスと両立しない。従って、適当なプ
レーナ化材料の（溶剤を加える前または溶剤蒸発後の）
粘度は、平坦面と接触したときに流れるようなものであ
る。
％以下しか収縮してはならない。所望の粘度を達成する
ために体積で１０％以上の溶剤を加えたプレーナ化材料
は、加熱、冷却などのような処置によって固化を引き起
こす前にプレーナ化材料の粘度が所望の範囲内になけれ
ば、本発明のプロセスと両立しない。従って、適当なプ
レーナ化材料の（溶剤を加える前または溶剤蒸発後の）
粘度は、平坦面と接触したときに流れるようなものであ
る。
【００２１】固化後のプレーナ化層の厚さは、基板上の
トポグラフィ特徴の深さ（図２の１３）の約１．５倍以
上とすべきである。これよりも大幅に厚いと、処理時間
が過大になって好ましくない。またこれよりも大幅に薄
いと、材料が最高トポグラフィ領域上に堆積されていな
い場合にプレーナ化が不十分となって好ましくない。例
えば、約１０μｍ以上または０．５μｍ以下の厚さは一
般に好ましくない。
トポグラフィ特徴の深さ（図２の１３）の約１．５倍以
上とすべきである。これよりも大幅に厚いと、処理時間
が過大になって好ましくない。またこれよりも大幅に薄
いと、材料が最高トポグラフィ領域上に堆積されていな
い場合にプレーナ化が不十分となって好ましくない。例
えば、約１０μｍ以上または０．５μｍ以下の厚さは一
般に好ましくない。
【００２２】また、プレーナ化材料の厚さの非一様性、
すなわち、デバイスまたはウェハ全体にわたる厚さ変動
は、０．０５μｍ〜０．２μｍの範囲に維持することが
好ましい。０．２μｍ以上の厚さ非一様性が生じると、
好ましくない結果が得られる。
すなわち、デバイスまたはウェハ全体にわたる厚さ変動
は、０．０５μｍ〜０．２μｍの範囲に維持することが
好ましい。０．２μｍ以上の厚さ非一様性が生じると、
好ましくない結果が得られる。
【００２３】適切な粘度および固化の性質に加えて、プ
レーナ化に利用される材料は、デバイス製造シーケンス
において最終的に使用するのに必要な性質を有していな
ければならない。例えば、プレーナ化材料をエッチバッ
ク方式で利用する場合、その材料は、下部材料が除去さ
れる速度と同等の速度で特定のエッチング剤によって除
去されなければならない。例えば、与えられた条件のも
とで、プレーナ化材料が除去される速度は、下部材料が
除去される速度の約５パーセント以内の範囲にあるべき
である。当業者には、許容される加工結果を達成するた
めにこれらのエッチング速度をどのくらい良く一致させ
るかは周知である。
レーナ化に利用される材料は、デバイス製造シーケンス
において最終的に使用するのに必要な性質を有していな
ければならない。例えば、プレーナ化材料をエッチバッ
ク方式で利用する場合、その材料は、下部材料が除去さ
れる速度と同等の速度で特定のエッチング剤によって除
去されなければならない。例えば、与えられた条件のも
とで、プレーナ化材料が除去される速度は、下部材料が
除去される速度の約５パーセント以内の範囲にあるべき
である。当業者には、許容される加工結果を達成するた
めにこれらのエッチング速度をどのくらい良く一致させ
るかは周知である。
【００２４】材料を多層レジスト内の一層として利用す
る場合、その材料は上の感光性材料からのパターン転写
を受けやすいものでなければならない。下部材料の組成
が二酸化ケイ素のようなエッチバック手順に適した材料
の例は芳香族エポキシモノマーである。このような材料
は多層レジストでの利用にも適している。さらに、固化
したプレーナ化材料は、後続の加工ステップで使用され
る温度より高いＴgを有するのが好ましい。Ｔgがそれら
の温度より低い場合、一般に、固化したプレーナ化層を
それらの温度にすると表面構造の好ましくない変化が起
こる。
る場合、その材料は上の感光性材料からのパターン転写
を受けやすいものでなければならない。下部材料の組成
が二酸化ケイ素のようなエッチバック手順に適した材料
の例は芳香族エポキシモノマーである。このような材料
は多層レジストでの利用にも適している。さらに、固化
したプレーナ化材料は、後続の加工ステップで使用され
る温度より高いＴgを有するのが好ましい。Ｔgがそれら
の温度より低い場合、一般に、固化したプレーナ化層を
それらの温度にすると表面構造の好ましくない変化が起
こる。
【００２５】プレーナ化材料を基板上に塗布した後、プ
レーナ化材料を硬化する前に、平坦面を有する物体にプ
レーナ化材料を接触させ、その面の平坦性をプレーナ化
材料に転写する。このような物体の一例の概略を図３に
示す。図３において、その物体は光学平板２０である。
プレーナ化すべきシリコンウェハ３０を、加圧容器５０
の一番上の柔軟性マット４０上に置く。
レーナ化材料を硬化する前に、平坦面を有する物体にプ
レーナ化材料を接触させ、その面の平坦性をプレーナ化
材料に転写する。このような物体の一例の概略を図３に
示す。図３において、その物体は光学平板２０である。
プレーナ化すべきシリコンウェハ３０を、加圧容器５０
の一番上の柔軟性マット４０上に置く。
【００２６】未硬化のプレーナ化材料を、流動状態で、
シリコンウェハ３０の上面に塗布する。次に、シリコン
ウェハ３０を、柔軟性マット４０上に、プレーナ化する
側を光学平板２０に向けて載せる。次に、容器５０を約
１０〜約１００気圧まで加圧し、プレーナ化材料のある
シリコンウェハの表面を光学平板と接触させる。次に、
上記の技術のうちの１つを使用してプレーナ化材料を硬
化する。
シリコンウェハ３０の上面に塗布する。次に、シリコン
ウェハ３０を、柔軟性マット４０上に、プレーナ化する
側を光学平板２０に向けて載せる。次に、容器５０を約
１０〜約１００気圧まで加圧し、プレーナ化材料のある
シリコンウェハの表面を光学平板と接触させる。次に、
上記の技術のうちの１つを使用してプレーナ化材料を硬
化する。
【００２７】柔軟性マット４０によって、ウェハ３０お
よび光学平板２０は互いに平行になる。光学平板２０が
少しでも曲がると、柔軟性マット４０があるためにウェ
ハが同程度曲がる。従って、ウェハに転写されるプレー
ナ面は、光学平板の平坦性と同程度の平坦性を有するだ
けでなく、その平坦性は基板表面に対して適切な平面内
にある。
よび光学平板２０は互いに平行になる。光学平板２０が
少しでも曲がると、柔軟性マット４０があるためにウェ
ハが同程度曲がる。従って、ウェハに転写されるプレー
ナ面は、光学平板の平坦性と同程度の平坦性を有するだ
けでなく、その平坦性は基板表面に対して適切な平面内
にある。
【００２８】図３に示したアセンブリには、アセンブリ
を保持する保持リング６０も設けられている。しかし、
光学平板をウェハ表面と接触する位置および姿勢に保持
するのには多くの別のメカニズムも有用であると考えら
れる。また、ウェハを光学平板と接触する位置に置く多
くの別の処置が考えられる。例えば、ウェハをアセンブ
リ内に挿入しそこから取り出す自動化したメカニズムも
考えられる。
を保持する保持リング６０も設けられている。しかし、
光学平板をウェハ表面と接触する位置および姿勢に保持
するのには多くの別のメカニズムも有用であると考えら
れる。また、ウェハを光学平板と接触する位置に置く多
くの別の処置が考えられる。例えば、ウェハをアセンブ
リ内に挿入しそこから取り出す自動化したメカニズムも
考えられる。
【００２９】平坦面をプレーナ化材料と接触させた後、
プレーナ化材料を硬化する。プレーナ化材料は、平坦面
と接触されながら硬化される。プレーナ化材料を硬化す
る処置は、使用するプレーナ化材料に依存する。プレー
ナ化材料がモノマー、オリゴマー、またはそれらの混合
物である場合、材料を重合させることによって材料を硬
化することが有利である。一実施例では、そのような材
料は、モノマーを熱または光のような何らかの形のエネ
ルギーにさらしたときに重合酸触媒を生成する化合物と
材料とを組み合わせることによって重合される。当業者
に周知の多くの重合触媒がある。適当な重合酸触媒の例
は、米国特許第４，８８２，２０１号および第４，６８
９，２８９号（発明者：クリヴェロ(Crivello)他）に記
載されている。個々の触媒の効力は、重合を引き起こす
ことが所望される材料に依存する。
プレーナ化材料を硬化する。プレーナ化材料は、平坦面
と接触されながら硬化される。プレーナ化材料を硬化す
る処置は、使用するプレーナ化材料に依存する。プレー
ナ化材料がモノマー、オリゴマー、またはそれらの混合
物である場合、材料を重合させることによって材料を硬
化することが有利である。一実施例では、そのような材
料は、モノマーを熱または光のような何らかの形のエネ
ルギーにさらしたときに重合酸触媒を生成する化合物と
材料とを組み合わせることによって重合される。当業者
に周知の多くの重合触媒がある。適当な重合酸触媒の例
は、米国特許第４，８８２，２０１号および第４，６８
９，２８９号（発明者：クリヴェロ(Crivello)他）に記
載されている。個々の触媒の効力は、重合を引き起こす
ことが所望される材料に依存する。
【００３０】他の実施例では、プレーナ化材料は、ウェ
ハ表面に塗布され、高温にして軟化され、平坦面を有す
る物体と接触することによってプレーナ化され、軟らか
くなくなるまで材料を冷却することによって硬化される
ような材料である。
ハ表面に塗布され、高温にして軟化され、平坦面を有す
る物体と接触することによってプレーナ化され、軟らか
くなくなるまで材料を冷却することによって硬化される
ような材料である。
【００３１】プレーナ化材料を硬化した後、平坦面をプ
レーナ化材料との接触から引き離す。プレーナ化材料は
プレーナ化材料と接触しながら硬化されているため、表
面を分離剤で被覆すると有利である。分離剤は、プレー
ナ化材料のプレーナ性を乱さずに平坦面をプレーナ化材
料から引き離すことを助ける。
レーナ化材料との接触から引き離す。プレーナ化材料は
プレーナ化材料と接触しながら硬化されているため、表
面を分離剤で被覆すると有利である。分離剤は、プレー
ナ化材料のプレーナ性を乱さずに平坦面をプレーナ化材
料から引き離すことを助ける。
【００３２】この場合も、個々の分離剤の効力はプレー
ナ化材料に依存する。例えば、プレーナ化材料が上記の
エポキシノボラックＤＥＮ−４３１である場合、物体の
平坦面（例えばシリカ円板）はオクタデシルトリクロロ
シランで被覆される。平坦面は、ｎ−オクタンに３％の
オクタデシルトリクロロシランを含む溶液に平坦面を浸
漬することによって被覆される。当業者には、ここで述
べたプレーナ化材料に対する分離剤として作用する多く
の別の材料は周知である。
ナ化材料に依存する。例えば、プレーナ化材料が上記の
エポキシノボラックＤＥＮ−４３１である場合、物体の
平坦面（例えばシリカ円板）はオクタデシルトリクロロ
シランで被覆される。平坦面は、ｎ−オクタンに３％の
オクタデシルトリクロロシランを含む溶液に平坦面を浸
漬することによって被覆される。当業者には、ここで述
べたプレーナ化材料に対する分離剤として作用する多く
の別の材料は周知である。
【００３３】材料をプレーナ化した後、そのプレーナ性
がプレーナ化層の下の誘電体材料に転写される。上記の
ように、与えられたエッチング環境に対して、プレーナ
化材料のエッチング速度が下の誘電体材料のエッチング
速度と同等であると有利である。プレーナ性は、プラズ
マを使用したエッチングのような周知の方法によって転
写される。当業者であれば、下の誘電体と同じ速度でエ
ッチングされるプレーナ化材料を選択し、材料のエッチ
ング速度に基づいてエッチングの一様性を制御すること
は可能である。プレーナ化材料は、ウェハ全体のプラズ
マエッチングまたは走査局所プラズマエッチングのいず
れかを使用してエッチングすることが考えられる。
がプレーナ化層の下の誘電体材料に転写される。上記の
ように、与えられたエッチング環境に対して、プレーナ
化材料のエッチング速度が下の誘電体材料のエッチング
速度と同等であると有利である。プレーナ性は、プラズ
マを使用したエッチングのような周知の方法によって転
写される。当業者であれば、下の誘電体と同じ速度でエ
ッチングされるプレーナ化材料を選択し、材料のエッチ
ング速度に基づいてエッチングの一様性を制御すること
は可能である。プレーナ化材料は、ウェハ全体のプラズ
マエッチングまたは走査局所プラズマエッチングのいず
れかを使用してエッチングすることが考えられる。
【００３４】実施例では、まず周知の技術を使用して基
板ウェハ上にデバイスを製造する。次に、一般に、二酸
化ケイ素（ＳｉＯ2）のようなＳｉＯ2材料の誘電体層
が、パターン形成された基板ウェハ上に堆積される。Ｓ
ｉＯ2は、テトラエチルオルトケイ酸（ＰＥ−ＴＥＯ
Ｓ）のようなプリカーサを使用したプラズマ強化堆積の
ような従来の技術を使用してウェハ上に堆積される。誘
電体が堆積される表面はトポグラフィを含むため、堆積
される誘電体の表面もまたトポグラフィを含む。誘電体
の表面をこの時点でプレーナ化しない場合、トポグラフ
ィ特徴の高さは、製造シーケンスにおける次のステップ
に進むと増大することが多い。これが、堆積される層
が、堆積した層に従いやすい理由である。デバイス上に
堆積した最初のレベルの誘電体のトポグラフィの程度に
依存して、プレーナ化は、第１レベルの金属を堆積して
パターン形成し、第２レベルの誘電体を基板上に堆積し
た後まで延期することもある。
板ウェハ上にデバイスを製造する。次に、一般に、二酸
化ケイ素（ＳｉＯ2）のようなＳｉＯ2材料の誘電体層
が、パターン形成された基板ウェハ上に堆積される。Ｓ
ｉＯ2は、テトラエチルオルトケイ酸（ＰＥ−ＴＥＯ
Ｓ）のようなプリカーサを使用したプラズマ強化堆積の
ような従来の技術を使用してウェハ上に堆積される。誘
電体が堆積される表面はトポグラフィを含むため、堆積
される誘電体の表面もまたトポグラフィを含む。誘電体
の表面をこの時点でプレーナ化しない場合、トポグラフ
ィ特徴の高さは、製造シーケンスにおける次のステップ
に進むと増大することが多い。これが、堆積される層
が、堆積した層に従いやすい理由である。デバイス上に
堆積した最初のレベルの誘電体のトポグラフィの程度に
依存して、プレーナ化は、第１レベルの金属を堆積して
パターン形成し、第２レベルの誘電体を基板上に堆積し
た後まで延期することもある。
【００３５】図１に示したように、１つの代表的なプロ
セスでは、デバイス１１０がウェハ１００上に製造され
る。誘電体１２０の層をデバイス１１０上に堆積する。
下のデバイス１１０と接続するウィンドウを誘電体１２
０内にパターン形成する。このウィンドウに金属１３５
を充填する。次にさらに金属１４０をウェハ全体の上に
堆積し、所望の相互接続をパターン形成する。その後、
次の誘電体１５０の層を、パターン形成した金属１４０
上に堆積する。
セスでは、デバイス１１０がウェハ１００上に製造され
る。誘電体１２０の層をデバイス１１０上に堆積する。
下のデバイス１１０と接続するウィンドウを誘電体１２
０内にパターン形成する。このウィンドウに金属１３５
を充填する。次にさらに金属１４０をウェハ全体の上に
堆積し、所望の相互接続をパターン形成する。その後、
次の誘電体１５０の層を、パターン形成した金属１４０
上に堆積する。
【００３６】誘電体１５０は、本発明のプロセスに従っ
てプレーナ化される。そうでない場合、誘電体層１５０
のトポグラフィが激しくなって、後続のリソグラフィプ
ロセスが不可能になる。図４に示したように、プレーナ
化材料１６０の層をトポグラフィ誘電体材料１５０上に
堆積する。図１７に示したように、平坦面を有する物体
１７０をプレーナ化材料１６０と接触させることによ
り、プレーナ化材料１６０をプレーナ化する。次に、プ
レーナ化材料１６０を、物体の平坦面１７５と接触させ
たまま上記のように硬化または固化する。その後、物体
１７０とプレーナ化材料１６０を接触から引き離す。
てプレーナ化される。そうでない場合、誘電体層１５０
のトポグラフィが激しくなって、後続のリソグラフィプ
ロセスが不可能になる。図４に示したように、プレーナ
化材料１６０の層をトポグラフィ誘電体材料１５０上に
堆積する。図１７に示したように、平坦面を有する物体
１７０をプレーナ化材料１６０と接触させることによ
り、プレーナ化材料１６０をプレーナ化する。次に、プ
レーナ化材料１６０を、物体の平坦面１７５と接触させ
たまま上記のように硬化または固化する。その後、物体
１７０とプレーナ化材料１６０を接触から引き離す。
【００３７】次に、図５に示したように、プレーナ化材
料１６０のプレーナ性が下の誘電体層１５０に転写され
る。プレーナ性は、固化したプレーナ化材料１６０（図
１７）および下の誘電体層１５０のかなりの部分をエッ
チングして誘電体層１５０をプレーナ化することによっ
て転写される。プレーナ性は、プレーナ化材料のエッチ
ング速度が下の誘電体層のエッチング速度とほぼ等しい
ために達成される。
料１６０のプレーナ性が下の誘電体層１５０に転写され
る。プレーナ性は、固化したプレーナ化材料１６０（図
１７）および下の誘電体層１５０のかなりの部分をエッ
チングして誘電体層１５０をプレーナ化することによっ
て転写される。プレーナ性は、プレーナ化材料のエッチ
ング速度が下の誘電体層のエッチング速度とほぼ等しい
ために達成される。
【００３８】本発明の製造手順は、誘電体層によって分
離された導電性ヴィアによって接続された多層金属パタ
ーンの製造に限定されるものではない。さまざまなデバ
イスの製造が改善される。本発明のプロセスによって、
トポグラフィ上のプレーナ化ステップによる任意の製造
シーケンスが有利に行われる。本発明のプロセスは、Ｓ
ｉＯ2、窒化ケイ素（ＳｉＮ）、およびその他のシリカ
やシリカ様の層のような誘電体層を含むさまざまな材料
からなる層をプレーナ化するために使用すると有利であ
る。また、本発明のプロセスは、ポリイミドのような芳
香族ポリマーや、適当な粘度を有し誘電率が低くＴgが
高い（＞１５０℃）材料をプレーナ化するために使用す
ることも有利である。
離された導電性ヴィアによって接続された多層金属パタ
ーンの製造に限定されるものではない。さまざまなデバ
イスの製造が改善される。本発明のプロセスによって、
トポグラフィ上のプレーナ化ステップによる任意の製造
シーケンスが有利に行われる。本発明のプロセスは、Ｓ
ｉＯ2、窒化ケイ素（ＳｉＮ）、およびその他のシリカ
やシリカ様の層のような誘電体層を含むさまざまな材料
からなる層をプレーナ化するために使用すると有利であ
る。また、本発明のプロセスは、ポリイミドのような芳
香族ポリマーや、適当な粘度を有し誘電率が低くＴgが
高い（＞１５０℃）材料をプレーナ化するために使用す
ることも有利である。
【００３９】以下の例は、本発明の手順で使用される適
当な条件を例示するものである。
当な条件を例示するものである。
【００４０】［例１］非常に要求の厳しいテストパター
ンを有する直径５インチ（１２．７ｃｍ）のいくつかの
シリコンウェハを得た。第１のテストパターンは、図６
に概略を示したように、厚さ６０００オングストローム
の金属の広い平坦領域を有し、これは化学蒸着法（ＣＶ
Ｄ）によって堆積された２．５μｍのＰＥ−ＴＥＯＳで
被覆されている。このテストパターンはプレーナ化する
のが非常に困難である。このパターンのプロフィロメー
タトレースを図７に示す。このトレースは、スローン・
デクタク・モデル３０３０(Sloan Dektak Model 3030)
プロフィロメータを使用して得られた。特徴のエッジ
は、約６５０μｍから始まる大きいジャンプによって示
されている。
ンを有する直径５インチ（１２．７ｃｍ）のいくつかの
シリコンウェハを得た。第１のテストパターンは、図６
に概略を示したように、厚さ６０００オングストローム
の金属の広い平坦領域を有し、これは化学蒸着法（ＣＶ
Ｄ）によって堆積された２．５μｍのＰＥ−ＴＥＯＳで
被覆されている。このテストパターンはプレーナ化する
のが非常に困難である。このパターンのプロフィロメー
タトレースを図７に示す。このトレースは、スローン・
デクタク・モデル３０３０(Sloan Dektak Model 3030)
プロフィロメータを使用して得られた。特徴のエッジ
は、約６５０μｍから始まる大きいジャンプによって示
されている。
【００４１】パターン形成され被覆された基板をさらに
エポキシノボラックＤＥＮ−４３１の層によって被覆し
た。ノボラック４３１は、ヘキサフルオロアンチモン酸
トリフェニルスルホニウム光酸生成剤（重量で３％）と
組み合わせ、最初に約２ｍｌのノボラック樹脂をウェハ
の中心に注いだ。
エポキシノボラックＤＥＮ−４３１の層によって被覆し
た。ノボラック４３１は、ヘキサフルオロアンチモン酸
トリフェニルスルホニウム光酸生成剤（重量で３％）と
組み合わせ、最初に約２ｍｌのノボラック樹脂をウェハ
の中心に注いだ。
【００４２】ウェハ上の樹脂混合物を光学平板と接触さ
せた。光学平板は石英製で、直径６インチ（１５．２４
ｃｍ）であり、λ／１０まで平坦であり、米国カリフォ
ルニア州ムーアパークのジェネラル・オプティクスから
入手したものである。光学平板は、まず、加熱した硫酸
と過酸化水素を９０℃に維持したもので洗浄し、脱イオ
ン水ですすぎ、オクタデシルトリクロロシラン（重量で
３％）のｎ−オクタン溶液に浸漬した。トリクロロシラ
ンは光学平板上に単分子層被覆を形成し、分離剤の機能
を果たした。
せた。光学平板は石英製で、直径６インチ（１５．２４
ｃｍ）であり、λ／１０まで平坦であり、米国カリフォ
ルニア州ムーアパークのジェネラル・オプティクスから
入手したものである。光学平板は、まず、加熱した硫酸
と過酸化水素を９０℃に維持したもので洗浄し、脱イオ
ン水ですすぎ、オクタデシルトリクロロシラン（重量で
３％）のｎ−オクタン溶液に浸漬した。トリクロロシラ
ンは光学平板上に単分子層被覆を形成し、分離剤の機能
を果たした。
【００４３】次に、光学平板を通して紫外線で樹脂混合
物を露光することにより樹脂を硬化した。樹脂は、２６
０ｎｍの出力に設定されたＯＡＩモデル３０−７水銀キ
セノンアークランプからの光で３０秒間露光した。
物を露光することにより樹脂を硬化した。樹脂は、２６
０ｎｍの出力に設定されたＯＡＩモデル３０−７水銀キ
セノンアークランプからの光で３０秒間露光した。
【００４４】次に、光学平板を硬化した樹脂から引き離
した。被覆されたウェハを分析し、ウェハ表面上で達成
されたプレーナ性の程度を測定した。図７に示したトレ
ースを得るために走査したのと同じエッジのトレースを
図８に示す。図８に示したように、図７の６０００オン
グストロームの段差は図８では４００オングストローム
以下に縮小され、プレーナ性の程度は約９３．３％であ
る。残った段差はすべて、ノボラックプレーナ化材料の
収縮によるものであり、その収縮はほんの約６％であっ
た。
した。被覆されたウェハを分析し、ウェハ表面上で達成
されたプレーナ性の程度を測定した。図７に示したトレ
ースを得るために走査したのと同じエッジのトレースを
図８に示す。図８に示したように、図７の６０００オン
グストロームの段差は図８では４００オングストローム
以下に縮小され、プレーナ性の程度は約９３．３％であ
る。残った段差はすべて、ノボラックプレーナ化材料の
収縮によるものであり、その収縮はほんの約６％であっ
た。
【００４５】［例２］５０μｍ間隔で分離された一辺が
７５μｍの金属正方形のアレイからなる第２のテストパ
ターンを有する直径５インチ（１２．７ｃｍ）のシリコ
ンウェハのサンプルを調製した。アレイは、直径５イン
チのシリコンウェハ上に形成した。サンプルは、厚さ
２．５μｍのＰＥ−ＴＥＯＳの層で被覆した。図９のト
レースは、サンプル表面のトポグラフィを示す。
７５μｍの金属正方形のアレイからなる第２のテストパ
ターンを有する直径５インチ（１２．７ｃｍ）のシリコ
ンウェハのサンプルを調製した。アレイは、直径５イン
チのシリコンウェハ上に形成した。サンプルは、厚さ
２．５μｍのＰＥ−ＴＥＯＳの層で被覆した。図９のト
レースは、サンプル表面のトポグラフィを示す。
【００４６】サンプルは、例１で説明した材料および条
件を使用してプレーナ化材料で被覆した。材料は、例１
で説明した条件下でプレーナ化した。被覆パターンのト
ポグラフィを前述のように測定した。その走査のトレー
スを図１０に示す。注意すべき点であるが、プレーナ化
材料は、図９では高さ６０００オングストロームであっ
た特徴全体にわたって１００オングストローム以下のピ
ークしか有しない。図９および図１０に示したトレース
の全体的な湾曲のうちのある部分は、パターンを堆積し
たシリコンウェハの湾曲によるものである。この湾曲を
補償すると、図１０に示した表面のトポグラフィにおけ
る全体的な変動は約３００オングストローム以下であ
り、プレーナ化の程度は約９５％である。
件を使用してプレーナ化材料で被覆した。材料は、例１
で説明した条件下でプレーナ化した。被覆パターンのト
ポグラフィを前述のように測定した。その走査のトレー
スを図１０に示す。注意すべき点であるが、プレーナ化
材料は、図９では高さ６０００オングストロームであっ
た特徴全体にわたって１００オングストローム以下のピ
ークしか有しない。図９および図１０に示したトレース
の全体的な湾曲のうちのある部分は、パターンを堆積し
たシリコンウェハの湾曲によるものである。この湾曲を
補償すると、図１０に示した表面のトポグラフィにおけ
る全体的な変動は約３００オングストローム以下であ
り、プレーナ化の程度は約９５％である。
【００４７】［例３］４００μｍ×１５００μｍのメモ
リアレイを有する直径５インチ（１２．７ｃｍ）のシリ
コンウェハを調製した。アレイは２．５μｍのＰＥ−Ｔ
ＥＯＳで被覆され、６０μｍ間隔で分離された。各アレ
イのトポグラフィ厚さは８０００オングストロームであ
った。これらのアレイのプロフィロメータトレースを例
１で説明したように測定した。それを図１１に示す。
リアレイを有する直径５インチ（１２．７ｃｍ）のシリ
コンウェハを調製した。アレイは２．５μｍのＰＥ−Ｔ
ＥＯＳで被覆され、６０μｍ間隔で分離された。各アレ
イのトポグラフィ厚さは８０００オングストロームであ
った。これらのアレイのプロフィロメータトレースを例
１で説明したように測定した。それを図１１に示す。
【００４８】例１で説明したプレーナ化材料をアレイ上
に堆積し、例１で説明した条件を使用して材料をプレー
ナ化した。プレーナ化した表面のトレースを図１２に示
す。シリコンウェハの湾曲を考慮すると、図１２に示し
たプレーナ化層における表面変動は４００オングストロ
ーム以下であり、プレーナ化の程度は約９５％となる。
に堆積し、例１で説明した条件を使用して材料をプレー
ナ化した。プレーナ化した表面のトレースを図１２に示
す。シリコンウェハの湾曲を考慮すると、図１２に示し
たプレーナ化層における表面変動は４００オングストロ
ーム以下であり、プレーナ化の程度は約９５％となる。
【００４９】［例４］７００μｍ×４００μｍのメモリ
アレイを有する直径５インチ（１２．７ｃｍ）のシリコ
ンウェハを調製した。アレイは２．５μｍのＰＥ−ＴＥ
ＯＳで被覆され、１４０μｍ間隔で分離され、その間隙
に金属ランナーを設けた。このパターンのデクタク走査
のトレースを、例１で説明したようにして測定した。そ
れを図１３に示す。トレースからわかるように、特徴の
高さは約８５００オングストロームであった。
アレイを有する直径５インチ（１２．７ｃｍ）のシリコ
ンウェハを調製した。アレイは２．５μｍのＰＥ−ＴＥ
ＯＳで被覆され、１４０μｍ間隔で分離され、その間隙
に金属ランナーを設けた。このパターンのデクタク走査
のトレースを、例１で説明したようにして測定した。そ
れを図１３に示す。トレースからわかるように、特徴の
高さは約８５００オングストロームであった。
【００５０】例１で説明した材料および条件を使用して
ウェハをプレーナ化した。プレーナ化した表面のトレー
スを前述のように測定した。それを図１４に示す。トレ
ースに示されているように、これらの特徴上のプレーナ
化層の変動は、湾曲を考慮した後は、高さ３００オング
ストローム以下であり、プレーナ化の程度は約９６．５
％となる。
ウェハをプレーナ化した。プレーナ化した表面のトレー
スを前述のように測定した。それを図１４に示す。トレ
ースに示されているように、これらの特徴上のプレーナ
化層の変動は、湾曲を考慮した後は、高さ３００オング
ストローム以下であり、プレーナ化の程度は約９６．５
％となる。
【００５１】［例５］５０μｍ間隔で分離された１１０
０μｍ×３３００μｍのアレイを有するシリコンウェハ
を、厚さ２．５μｍのＰＥ−ＴＥＯＳで被覆した。この
パターンのデクタク走査のトレースを、例１で説明した
ようにして測定した。それを図１５に示す。トレースか
らわかるように、特徴の高さは約８０００オングストロ
ームであった。
０μｍ×３３００μｍのアレイを有するシリコンウェハ
を、厚さ２．５μｍのＰＥ−ＴＥＯＳで被覆した。この
パターンのデクタク走査のトレースを、例１で説明した
ようにして測定した。それを図１５に示す。トレースか
らわかるように、特徴の高さは約８０００オングストロ
ームであった。
【００５２】例１で説明した材料および条件を使用して
ウェハをプレーナ化した。プレーナ化した表面のトレー
スを前述のように測定した。それを図１６に示す。トレ
ースに示されているように、これらの特徴上のプレーナ
化層の変動は、湾曲を考慮した後は、高さ数百オングス
トローム以下であり、プレーナ化の程度は約９６％とな
る。
ウェハをプレーナ化した。プレーナ化した表面のトレー
スを前述のように測定した。それを図１６に示す。トレ
ースに示されているように、これらの特徴上のプレーナ
化層の変動は、湾曲を考慮した後は、高さ数百オングス
トローム以下であり、プレーナ化の程度は約９６％とな
る。
【００５３】
【発明の効果】以上述べたごとく、本発明によれば、高
度なプロセス制御を必要とせずに、デバイス製造におけ
る表面プレーナ化のプロセスが改良される。
度なプロセス制御を必要とせずに、デバイス製造におけ
る表面プレーナ化のプロセスが改良される。
【図１】本発明に関する構造の図である。
【図２】本発明に関する構造の図である。
【図３】プレーナ化材料上に平坦面を導入するアセンブ
リの概略図である。
リの概略図である。
【図４】本発明のプレーナ化プロセスの図である。
【図５】本発明のプレーナ化プロセスの図である。
【図６】ウェハテストパターンのコンピュータ生成モデ
ルの図である。
ルの図である。
【図７】図６のテストパターンのプロフィロメータトレ
ースの図である。
ースの図である。
【図８】上にプレーナ化材料のある図７のテストパター
ンのプロフィロメータトレースの図である。
ンのプロフィロメータトレースの図である。
【図９】第２のプレーナ化テストパターンのプロフィロ
メータトレースの図である。
メータトレースの図である。
【図１０】上にプレーナ化材料のある図９のテストパタ
ーンのプロフィロメータトレースの図である。
ーンのプロフィロメータトレースの図である。
【図１１】第３のプレーナ化テストパターンのプロフィ
ロメータトレースの図である。
ロメータトレースの図である。
【図１２】上にプレーナ化材料のある図１１のパターン
のプロフィロメータトレースの図である。
のプロフィロメータトレースの図である。
【図１３】第４のプレーナ化テストパターンのプロフィ
ロメータトレースの図である。
ロメータトレースの図である。
【図１４】上にプレーナ化材料のある図１３のテストパ
ターンのプロフィロメータトレースの図である。
ターンのプロフィロメータトレースの図である。
【図１５】第５のプレーナ化テストパターンのプロフィ
ロメータトレースの図である。
ロメータトレースの図である。
【図１６】上にプレーナ化材料のある図１５のテストパ
ターンのプロフィロメータトレースの図である。
ターンのプロフィロメータトレースの図である。
【図１７】本発明のプレーナ化プロセスの図である。
２０ 光学平板 ３０ シリコンウェハ ４０ 柔軟性マット ５０ 加圧容器 ６０ 保持リング １００ 基板 １１０ デバイス １２０ 誘電体 １３０ ウィンドウ １３５ 金属 １４０ 金属 １５０ 誘電体 １６０ プレーナ化材料 １７０ 物体 １７５ 平坦面
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ゲイリー ニュートン テイラー アメリカ合衆国，08807 ニュージャージ ー，ブリッジウォーター，ウィンドミル コート 236
Claims (12)
- 【請求項１】 プレーナ化前の粘度が２０ｃｐないし１
０００ｃｐであるようなプレーナ化材料からなるプレー
ナ化材料領域をトポグラフィ基板表面上に形成するステ
ップと、 プレーナ化材料領域を物体の平坦面と接触させ、平坦面
からプレーナ化材料領域に平坦面の平坦性を転写するの
に十分な力を加えるステップと、 プレーナ化材料が受ける収縮が体積で１０％以内である
ように、平坦面と接触させたままプレーナ化材料を硬化
するステップと、 平坦面をプレーナ化材料領域との接触から引き離すステ
ップとからなることを特徴とする半導体デバイスの製造
方法。 - 【請求項２】 プレーナ化材料の下の基板にプレーナ化
材料から平坦面を転写するステップをさらに有すること
を特徴とする請求項１の方法。 - 【請求項３】 前記力は、初期トポグラフィの少なくと
も８５パーセントまでプレーナ化材料をプレーナ化する
のに十分な力であることを特徴とする請求項１の方法。 - 【請求項４】 前記平坦面は、プレーナ化材料の下の基
板にプレーナ化材料からエッチングによって転写される
ことを特徴とする請求項２の方法。 - 【請求項５】 プレーナ化材料のエッチング速度は、プ
レーナ化材料の下の基板材料のエッチング速度とほぼ等
しいことを特徴とする請求項４の方法。 - 【請求項６】 プレーナ化材料はエポキシ樹脂からなる
ことを特徴とする請求項５の方法。 - 【請求項７】 エポキシ樹脂は芳香族エポキシ樹脂であ
ることを特徴とする請求項６の方法。 - 【請求項８】 プレーナ化材料は、エネルギーにより生
成される酸触媒をさらに含むことを特徴とする請求項６
の方法。 - 【請求項９】 前記酸触媒は光酸生成剤であることを特
徴とする請求項８の方法。 - 【請求項１０】 前記プレーナ化材料は紫外線にさらさ
れることにより硬化されることを特徴とする請求項９の
方法。 - 【請求項１１】 前記プレーナ化材料は溶融ポリマーか
らなることを特徴とする請求項５の方法。 - 【請求項１２】 前記溶融ポリマーは、その溶融ポリマ
ーの融点より低い温度まで冷却されることによって硬化
されることを特徴とする請求項１１の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US24527994A | 1994-05-18 | 1994-05-18 | |
| US245279 | 1994-05-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0888169A true JPH0888169A (ja) | 1996-04-02 |
Family
ID=22926037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7141337A Pending JPH0888169A (ja) | 1994-05-18 | 1995-05-17 | 半導体デバイスの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0683511B1 (ja) |
| JP (1) | JPH0888169A (ja) |
| KR (1) | KR100374915B1 (ja) |
| DE (1) | DE69515140T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005532576A (ja) * | 2002-02-27 | 2005-10-27 | ブルーワー サイエンス アイ エヌ シー． | 多層リソグラフィープロセスに関する新規な平坦化方法 |
| JP2007524505A (ja) * | 2003-07-10 | 2007-08-30 | ブルーワー サイエンス アイ エヌ シー． | トポグラフィカル平面を平坦化するための自動処理方法と装置 |
| US7790231B2 (en) | 2003-07-10 | 2010-09-07 | Brewer Science Inc. | Automated process and apparatus for planarization of topographical surfaces |
| JP2011529626A (ja) * | 2008-06-09 | 2011-12-08 | ボード・オブ・リージエンツ，ザ・ユニバーシテイ・オブ・テキサス・システム | 適応ナノトポグラフィ・スカルプティング |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5967030A (en) | 1995-11-17 | 1999-10-19 | Micron Technology, Inc. | Global planarization method and apparatus |
| US6316363B1 (en) | 1999-09-02 | 2001-11-13 | Micron Technology, Inc. | Deadhesion method and mechanism for wafer processing |
| US6331488B1 (en) * | 1997-05-23 | 2001-12-18 | Micron Technology, Inc. | Planarization process for semiconductor substrates |
| US5932045A (en) * | 1997-06-02 | 1999-08-03 | Lucent Technologies Inc. | Method for fabricating a multilayer optical article |
| US6036586A (en) | 1998-07-29 | 2000-03-14 | Micron Technology, Inc. | Apparatus and method for reducing removal forces for CMP pads |
| US6218316B1 (en) | 1998-10-22 | 2001-04-17 | Micron Technology, Inc. | Planarization of non-planar surfaces in device fabrication |
| US6518172B1 (en) | 2000-08-29 | 2003-02-11 | Micron Technology, Inc. | Method for applying uniform pressurized film across wafer |
| JP3927768B2 (ja) | 2000-11-17 | 2007-06-13 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US6721076B2 (en) | 2001-08-03 | 2004-04-13 | Inphase Technologies, Inc. | System and method for reflective holographic storage with associated multiplexing techniques |
| US7112359B2 (en) * | 2001-08-22 | 2006-09-26 | Inphase Technologies, Inc. | Method and apparatus for multilayer optical articles |
| US7001541B2 (en) | 2001-09-14 | 2006-02-21 | Inphase Technologies, Inc. | Method for forming multiply patterned optical articles |
| US6825960B2 (en) | 2002-01-15 | 2004-11-30 | Inphase Technologies, Inc. | System and method for bitwise readout holographic ROM |
| DE10332112A1 (de) * | 2003-07-09 | 2005-01-27 | Carl Zeiss Smt Ag | Projektionsbelichtungsverfahren und Projektionsbelichtungssystem |
| US7775785B2 (en) * | 2006-12-20 | 2010-08-17 | Brewer Science Inc. | Contact planarization apparatus |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2033287A (en) | 1934-06-30 | 1936-03-10 | Bell Telephone Labor Inc | Switching device |
| US4689289A (en) | 1986-04-30 | 1987-08-25 | General Electric Company | Block polymer compositions |
| JPH0770527B2 (ja) * | 1987-02-27 | 1995-07-31 | アメリカン テレフォン アンド テレグラフ カムパニー | デバイス作製方法 |
| US4882201A (en) | 1988-03-21 | 1989-11-21 | General Electric Company | Non-toxic aryl onium salts, UV curable coating compositions and food packaging use |
| GB9321900D0 (en) * | 1993-10-23 | 1993-12-15 | Dobson Christopher D | Method and apparatus for the treatment of semiconductor substrates |
-
1995
- 1995-05-10 EP EP95303160A patent/EP0683511B1/en not_active Expired - Lifetime
- 1995-05-10 DE DE69515140T patent/DE69515140T2/de not_active Expired - Fee Related
- 1995-05-17 JP JP7141337A patent/JPH0888169A/ja active Pending
- 1995-05-18 KR KR1019950012357A patent/KR100374915B1/ko not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005532576A (ja) * | 2002-02-27 | 2005-10-27 | ブルーワー サイエンス アイ エヌ シー． | 多層リソグラフィープロセスに関する新規な平坦化方法 |
| JP2007524505A (ja) * | 2003-07-10 | 2007-08-30 | ブルーワー サイエンス アイ エヌ シー． | トポグラフィカル平面を平坦化するための自動処理方法と装置 |
| US7790231B2 (en) | 2003-07-10 | 2010-09-07 | Brewer Science Inc. | Automated process and apparatus for planarization of topographical surfaces |
| JP4801584B2 (ja) * | 2003-07-10 | 2011-10-26 | ブルーワー サイエンス アイ エヌ シー． | トポグラフィカル表面を平坦化するための自動処理方法と装置 |
| JP2011529626A (ja) * | 2008-06-09 | 2011-12-08 | ボード・オブ・リージエンツ，ザ・ユニバーシテイ・オブ・テキサス・システム | 適応ナノトポグラフィ・スカルプティング |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0683511A2 (en) | 1995-11-22 |
| EP0683511B1 (en) | 2000-02-23 |
| KR100374915B1 (ko) | 2003-05-09 |
| EP0683511A3 (en) | 1996-05-01 |
| DE69515140D1 (de) | 2000-03-30 |
| KR950034598A (ko) | 1995-12-28 |
| DE69515140T2 (de) | 2000-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5736424A (en) | Device fabrication involving planarization | |
| JPH0888169A (ja) | 半導体デバイスの製造方法 | |
| US6048799A (en) | Device fabrication involving surface planarization | |
| US8921030B2 (en) | Tone inversion of self-assembled self-aligned structures | |
| USRE41697E1 (en) | Method of forming planarized coatings on contact hole patterns of various duty ratios | |
| EP1440465B1 (en) | Contact planarization materials that generate no volatile byproducts or residue during curing | |
| US6995439B1 (en) | Method of fabricating low dielectric constant dielectric films | |
| JP4990479B2 (ja) | 多層リソグラフィープロセスに関する新規な平坦化方法 | |
| US6391798B1 (en) | Process for planarization a semiconductor substrate | |
| US7041604B2 (en) | Method of patterning surfaces while providing greater control of recess anisotropy | |
| AU581110B2 (en) | Method for forming vertical interconnects in polyimide insulating layers | |
| US7598172B2 (en) | Method for manufacturing semiconductor device by using dual damascene process and method for manufacturing article having communicating hole | |
| US20120266810A1 (en) | Planarization system for high wafer topography | |
| JPS6197930A (ja) | 重合可能なオリゴマを用いたパタ−ン重合体誘電体層の形成方法及び上記重合可能なオリゴマ | |
| EP0875928B1 (en) | Metallization in semiconductor devices | |
| JP2000349152A (ja) | 半導体装置の製造方法 | |
| WO2006033872A2 (en) | Method of forming an in-situ recessed structure | |
| EP0285245A1 (en) | Device fabrication involving planarization | |
| CA1308609C (en) | Planarization through silylation | |
| US20050020046A1 (en) | Planarization for integrated circuits | |
| KR20220020834A (ko) | 반도체 디바이스의 평탄화 | |
| TW202119497A (zh) | 旋塗且藉cvd法沉積之有機膜的平坦化方法 |