JPH0886839A - 試験回路配置 - Google Patents

試験回路配置

Info

Publication number
JPH0886839A
JPH0886839A JP7154497A JP15449795A JPH0886839A JP H0886839 A JPH0886839 A JP H0886839A JP 7154497 A JP7154497 A JP 7154497A JP 15449795 A JP15449795 A JP 15449795A JP H0886839 A JPH0886839 A JP H0886839A
Authority
JP
Japan
Prior art keywords
current
voltage
test
circuit point
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7154497A
Other languages
English (en)
Other versions
JP3588388B2 (ja
Inventor
Ralf Beier
ベイエル ラフル
Axel Naethe
ネーテ アクセル
Marten Swart
スマート マルティン
Horst Belau
ベラウ ホルスト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Koninklijke Philips NV
Original Assignee
Siemens AG
Koninklijke Philips Electronics NV
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Koninklijke Philips Electronics NV, Philips Electronics NV filed Critical Siemens AG
Publication of JPH0886839A publication Critical patent/JPH0886839A/ja
Application granted granted Critical
Publication of JP3588388B2 publication Critical patent/JP3588388B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2853Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52Testing for short-circuits, leakage current or ground faults

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【目的】 高インピーダンス回路点における過大リーク
電流を低電圧で高速に検出する試験回路を提供すること
にある。 【構成】 安全性が重要な回路の場合には、差し迫った
故障状態の早期検出のために回路点、特に集積回路の出
力端子をリーク抵抗について試験する必要がある。この
目的のために、本発明では、少なくとも一つの試験電流
を回路点に供給し回路点の電圧を比較器によりモニタす
る。リーク抵抗が許容値以下に減少すると、回路点の電
圧が減少し、この減少を比較器により検出することがで
きる。動作電圧の両電圧端子に対するリーク抵抗をモニ
タするために、2つの反対方向の試験電流を供給すると
ともに、比較器をウインドウ比較器として構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、非妨害状態では所定の
動作モード状態において動作電圧の第1及び第2端子間
で自由に浮動する回路点を、動作電圧の少なくとも一方
の端子に対しリーク抵抗が存在する妨害状態について試
験する回路配置であって、前記回路点に結合され、この
回路点に少なくとも一つの所定の試験電流を供給する電
流源を含む少なくとも一つの試験回路と、一つの入力端
子が前記回路点に結合され、電流がリーク抵抗を経て流
れるとき第1出力信号を出力する少なくとも一つの比較
器を含む評価回路とを具える試験回路配置に関するもの
である。
【0002】
【従来の技術】このような回路配置はEP−0,48
6,114A2から既知である。試験回路内の電流源は
高電圧源の一つの端子に接続された電流ミラーとして構
成され、この電流ミラーは試験中の回路と2つの抵抗と
の直列回路を流れる電流(この電流の値はこれらの抵抗
の値と前記電圧源の電圧値とにより決まる)を他の2つ
の抵抗の直列回路を流れる出力電流に変換する。リーク
電流が試験中の回路を経て電圧源の一つの端子へ流れる
と、2つの抵抗ブランチに異なる電流が流れ、直列接続
抵抗の接続点間にこの電流の差に対応する差電圧が発生
し、この差電圧が一以上の比較器により測定される。従
って、この既知の回路では、モニタすべきリーク抵抗を
流れる最大リーク電流より著しく大きい電流(試験すべ
き回路点と動作電圧の一つの端子との間に配置された抵
抗により決まる)を試験中の回路に供給し、電流ミラー
の他の部分が試験中の回路に接続されてないブランチに
電流を供給する。
【0003】試験すべき回路点はしばしば種々の回路、
特に集積回路内に位置し、またしばしばこのような回路
の外部出力端子を構成する。更に、リーク抵抗試験は一
回だけ、例えば製造中に実行する必要があるだけでな
く、正規動作中も連続的に繰り返し試験することができ
る必要がある。この場合には、許容しうるリーク抵抗を
流れる電流より著しく大きい電流を試験すべき回路点に
供給することは許されず、回路点のインピーダンスをあ
らゆる状況の下でできるだけ高くする必要がある。
【0004】
【発明が解決しようとする課題】本発明の目的は、低電
圧で動作し、且つ高インピーダンス回路点における過大
リーク電流の生起についての情報を高速に発生しうる頭
書に記載のタイプの試験回路配置を提供することにあ
る。
【0005】
【課題を解決するための手段】本発明は、この目的を達
成するために、頭書に記載したタイプの試験回路配置に
おいて、前記電流源が、前記回路点と第1端子との間の
電圧が所定の第1限界値より小さくなるときにのみ、第
1端子に対し第1の方向を有するとともにリーク抵抗の
所定の許容公差値に対応する値を有する第1の試験電流
を前記回路点に供給する第1の電流源を含み、且つ前記
比較器が前記回路点に接続され、この比較器がこの回路
点の電圧を前記所定の第1限界値より小さい所定の第1
基準電圧と比較し、前記回路点と動作電圧の一つの端子
との間の電圧が第1基準電圧より小さくなるとき第1の
出力信号を発生するよう構成したことを特徴とする。
【0006】このような電流源は、例えば第1限界値で
飽和するトランジスタ、又は第1限界値で動作するクラ
ンプ回路に接続されたトランジスタとすることができ
る。リーク抵抗が適度の大きさであるかぎり、回路点の
電圧は実質上第1限界値を有する。この電圧はリーク抵
抗が許容公差値以下になるとき、従ってリーク抵抗を流
れる電流が第1の試験電流を越えるときはじめて変化
し、この変化が比較器により検出される。この結果、第
1基準電圧を第1限界値よりかなり小さくすることがで
きる。
【0007】多くの場合、リーク抵抗を動作電圧の一つ
の端子に対しモニタするのが重要であるのみならず、回
路点を動作電圧の2端子の各々に対するリーク電圧に関
しモニタする必要もある。本発明の一実施例では、上述
の回路配置において、更に前記電流源が、前記回路点と
第2端子との間の電圧が所定の第2限界値より小さくな
るときにのみ、第2端子に対し第1の方向と反対の第2
の方向を有するとともにリーク抵抗の所要の許容公差値
に対応する値を有する第2の試験電流を前記回路点に供
給する第2の電流源を含み、第1及び第2限界値が第1
及び第2の試験電流の両方を流す電圧範囲を限界し、且
つ前記比較器が、回路点の電圧を前記電圧範囲の外に位
置する第1及び第2基準電圧と比較し、回路点の電圧が
基準電圧で限界された電圧範囲の外に位置するとき少な
くとも一つの信号を出力するウインドウ比較器であるこ
とを特徴とする。
【0008】本例は反対方向の試験電流を供給する2つ
の電流源を使用する必要があるのみならず、各電流源が
試験電流を供給する電圧範囲を互いにオーバラップさせ
る手段を講じる必要がある。この場合、比較器はオーバ
ラップ範囲の各側に対する偏差をモニタする必要がある
ため、この比較器はウインドウ比較器にする必要があ
る。
【0009】2つの電流源は互いに独立にすることがで
きる。しかし、これらの2つの電流源からの試験電流は
互いにほぼ等しくする必要があるため、本発明のたの実
施例では、2つの電流源を少なくとも第1の電流ミラー
を経て互いに結合し、該第1の電流ミラーが第2の電流
ミラーから制御電流を受信して第2の試験電流を発生
し、該第2の電流ミラーが基準電流から前記制御電流及
び第1の試験電流を導出するよう構成する。本例では基
準電流を変化させることにより両試験電流を同一に変化
させることができるとともにほぼ等しい大きさに維持す
ることできる。
【0010】本発明の他の実施例では、基準電流を動作
電圧のほぼ所定の分数比の電位を有する試験回路の端子
と第1端子との間に接続された外部抵抗により可調整に
する。このようにすると、集積回路外で試験電流の値を
容易にプリセットすることができる。本発明の更に他の
実施例では、各基準電圧を動作電圧の第1及び第2端子
間に配置された分圧器により決定し、リーク抵抗と基準
抵抗との比がこの分圧器により決まる値を越えるとき、
比較器が動作電圧の大きさと無関係の第1出力信号を出
力するようにする。
【0011】本発明の更に他の実施例では、ウインドウ
比較器を回路点の電圧を2つの基準電圧の各々と比較す
る2つの比較器で構成する。この場合、2つの比較器は
回路点の電圧がそれぞれの基準電圧を通過するとき個別
に出力信号を発生し、両出力信号を個別に、又は必要に
応じ論理的に組み合わせて評価することができる。
【0012】2つの電圧を互いに比較する比較器は2つ
の入力端子と一つの出力端子を有し、しばしば差動増幅
器として構成される。このような比較器を明確且つ安定
な論理出力を発生するものとするためには、本発明の他
の実施例に従って、各比較器の一方の入力端子を、この
比較器の出力信号により切り離しうる電流発生器に結合
するとともに抵抗に結合し、この抵抗の他端を前記回路
点又は対応する基準電圧に接続し、該電流発生器により
基準電流から導出した電流を供給するように構成するの
が有効である。基準電流、従って外部抵抗に依存する電
流を供給するこのような電流発生器の使用により各比較
器にヒステリシスが発生し、その結果として各比較器が
第1出力信号を発生するリーク抵抗の値が外部抵抗の値
と、ヒステリシス発生用抵抗の値と、分圧比の値とによ
り決まり、動作電圧とは無関係になる。
【0013】両電流源が電流を供給する第1及び第2限
界値により限界される電圧範囲は、動作電圧の第1及び
第2端子の電位間に自由に選択することができる。しか
し、動作電圧の両端子に対しほぼ等しい大きさのリーク
抵抗をモニタするために、本発明の他の実施例に従っ
て、前記電圧範囲を動作電圧の第1及び第2端子の電位
のほぼ中心に位置させるのが有効である。これは、第1
及び第2電流源の試験電流がクランプされる電圧を適切
に選択することにより達成できる。
【0014】回路点をリーク電流について連続的に試験
する場合には、連続的な電力消費を生じ、このような電
力消費はたとえ小さくても不所望である。他方、試験す
べきこのような回路点はいつも高インピーダンス接続状
態であるとは限らず、多くの動作状態において特に動作
電圧の一方の端子に対し低インピーダンス接続状態にな
る。このような場合には、電流源をターンオフする手段
を設けるのが極めて有効である。このような手段によ
り、例えば電流源の駆動部をターンオフする、又は試験
電流発生用電流を零に減少させることができる。
【0015】
【実施例】図面を参照して本発明の実施例を詳細に説明
する。図1において、集積回路の外部接続点を表す回路
点P1はトランジスタT1を経て動作電圧の一方の端子
0Vに内部接続されている。集積回路のトランジスタT
1の駆動回路及び他の素子は簡単のため図示してない。
トランジスタT1がカットオフのとき、所定の許容公差
値より低いリーク抵抗RL がなければ回路点P1は端子
B と端子0Vとの間に自由に浮動する。図1にはリー
ク抵抗が集積回路の外部素子として示されているが、こ
の抵抗は集積回路内に存在するものとすることもでき
る。
【0016】このようなリーク抵抗を流れるリーク電流
L を検出可能にするために、試験電流I1を供給する
電流源S1を端子UB と回路点P1との間に配置する。
実際には、電流源は常にその電圧以下では何の電流も供
給しない飽和電圧を有するものとする。従って、図1に
示す回路において何のリーク電流も流れない場合、又は
試験電流I1より小さいリーク電流IL しか流れない場
合には、回路点P1の電圧はUB へ上昇し、電流源S1
の両端間の残留電圧では電流源S1は何の試験電流も供
給しえない、又はもはや全試験電流を供給しえない。電
流源S1からの試験電流I1は、リーク抵抗RL が所定
の許容公差値より小さく、回路点P1が低い電圧になる
場合にのみ完全に供給されうる。
【0017】回路点P1を比較器K1の一方の入力端子
に接続し、この比較器の他方の入力端子に基準電圧Ur1
を接続し、この基準電圧は例えばUB と0Vとの間の分
圧器により発生させ、動作電圧のほぼ半分に等しくす
る。リーク抵抗RL が十分高い限り、従ってリーク電流
L が十分小さい限り、回路点P1の電圧は基準電圧U
r1より上にあり、比較器K1は低出力信号を発生する。
リーク抵抗が許容公差値より低くなり、従ってリーク電
流IL が試験電流I1の値を越えると同時に、回路点P
1の電圧が基準電圧Ur1より低くなり、比較器K1が高
出力信号を発生し、リーク抵抗が低すぎることを指示す
る。
【0018】図2は電流源S1の一実施例を示す。本例
では、この電流源はpnpトランジスタT11からな
り、そのエミッタはUB に接続され、そのベースは回路
ノードAに接続される。このノードAはベースがコレク
タに接続されたpnpトランジスタT12により駆動さ
れ、トランジスタT11及びT12は電流ミラーを構成
する。その結果、トランジスタT12のコレクタから得
られる基準電流がトランジスタT11のコレクタに写し
取られ、トランジスタT11及びT12が同一の幾何寸
法である場合にはトランジスタT11が基準電流に等し
い電流I1を発生する。
【0019】基準電流は、ベースが基準電圧Ur3を受信
し、エミッタが外部抵抗REを経て0Vに接続された他
の回路点P2に接続されたnpnトランジスタT13に
より発生される。所定の基準電圧Ur3に対し、基準電
流、従ってリーク抵抗RL の許容公差値(この値以下で
比較器K1が応答する)が外部抵抗REの値により決ま
る。
【0020】トランジスタT11のコレクタ電流I1
は、トランジスタT11が飽和しない限り、即ちそのエ
ミッタとコレクタ間の電圧が最小値を越える場合にのみ
流れうる。これを図3aに示す。UB より僅かに低い電
圧UL1はトランジスタT11の飽和電圧を示す。従っ
て、コレクタ電流又は試験電流I1はコレクタ電圧の限
界値UL1と0Vとの間の電圧範囲US1内のみで流れう
る。比較器の基準電圧Ur1は電圧範囲US1内に位置す
る。これは、リーク電流が十分小さいときは回路点P1
の電圧がUr1より高くなり、即ちUL1に位置し、リーク
電流が試験電流を越えると、回路点P1の電圧が減少
し、基準電圧Ur1より低くなる。
【0021】以上の記載は動作電圧の一方の端子、即ち
0Vに対するリーク抵抗の検出に関する。リーク抵抗を
2つの端子の各々に対し検出するためには、試験電流を
両方向に発生させる必要があるのみならず、個々の電圧
値を適切に選択する必要がある。この場合には、限界値
L1を2つの電圧UB と0Vのほぼ中心にする。この場
合、試験電流I1は回路点P1が電圧範囲US1内の値を
有するかぎり流れうる。反対方向の第2の試験電流に対
しては鏡面対称であり、この試験電流は回路点が第2の
限界値UL2とUB との間、即ち電圧範囲US2内の値を有
するときにのみ流れうる。2つの限界値UL1及びU
L2は、両試験電流が同時に流れる電圧範囲ΔUが得られ
るように選択する。
【0022】原理的には、これらの2つの試験電流は同
一の強度で発生させることができるが、実際には正確な
同一は達成しえない。ここで、試験電流I1が試験電流
I2より大きいものとするとともに、リーク抵抗が無限
大であるものとすると、上述したようにUL1に等しい電
圧が回路点P1に現れる。同様に、試験電流I1が反対
方向の試験電流I2より小さい場合には、電圧UL2が回
路点P1に現れる。従って、各場合においてリーク電流
がほぼ零である限り、回路点P1の電圧が電圧範囲ΔU
内になる。
【0023】この場合には比較器も対称にし、回路点P
1の電圧を電圧範囲ΔUの外に位置する2つの基準電圧
r1及びUr2と比較する必要がある。ここで再び試験電
流I1が反対方向の試験電流I2より大きいものとする
とともに、0Vに対するリーク抵抗の結果としてリーク
電流が流れるものとすると、図1との比較から明らかな
ように、この電流が回路点P1において第2の試験電流
に加わり、この電流の和が試験電流I1を越えると、回
路点P1の電圧が限界値UL2に減少するがそれ以上減少
しない。その理由は、このとき第2の試験電流が流れな
くなるためである。回路点P1の電圧は、リーク抵抗が
リーク電流を第1試験電流より大きくするような低い値
になるまで、図3bの基準電圧Ur1を以下に減少しな
い。同様のことが他方の電流方向についてもいえ、即ち
B に対するリーク抵抗の結果生ずるリーク電流が第2
試験電流より大きい場合にのみ回路点P1の電圧が第2
基準電圧Ur2を越えて増大する。これらの試験電流は、
例えば関連する電流源を限界値UL1及びUL2にクランプ
することによりこれらの値に制限することができる。
【0024】図4は互いに反対方向の2つの試験電流を
供給するこのような電流源を具えた完全な回路を示し、
図2の素子と対応する素子には同一の符号を付してあ
る。ここでも第1試験電流I1は回路ノードAを介して
pnpトランジスタT12に結合され電流ミラーを構成
するpnpトランジスタT11により発生される。もう
一つのpnpトランジスタT14は、トランジスタT1
1及びT14の幾何寸法が同一である場合には第1試験
電流I1に等しいコレクタ電流を発生する。
【0025】トランジスタT14のコレクタ電流を制御
電流としてnpnトランジスタT15及びT16からな
る他の電流ミラーに供給する。これらの2つのトランジ
スタが同一の幾何寸法を有する場合には、トランジスタ
T16により発生される第2試験電流I2は第1試験電
流I1と大きさがほぼ等しくなるが回路点P1に対し反
対方向になる。
【0026】第1試験電流I1を出力するトランジスタ
T11のコレクタをpnpトランジスタT19のエミッ
タに接続し、このトランジスタT19のコレクタを0V
に接続し、そのベースをダイオードD3を経て回路ノー
ドNに結合する。この回路ノードNを抵抗R1〜R4を
具える分圧器を経てUB に接続するとともにトランジス
タT21を経て0Vに接続する。抵抗R1及びR4は等
しい値にするとともに抵抗R2及びR3も等しい値にし
て、トランジスタT21の導通時に回路ノードNが0.
5UB の電圧になるようにする。その結果、トランジス
タT11のコレクタは0.5UB +2UD より正になる
ことはできなくなる。ここで、UD はダイオードD3の
順方向電圧又はトランジスタT19のエミッタ−ベース
電圧である。この場合、トランジスタT11のコレクタ
と回路点P1との間に配置されたダイオードD1の結果
として、上限値はUL1=0.5UB +UD になる。ダ
イオードD1は、この回路点P1の電圧が特にリーク電
流のために正になる場合に特に回路点P1からトランジ
スタT19のエミッタへ電流が流れないようにするもの
である。
【0027】同じことがトランジスタT16により発生
される試験電流I2についていえ、このトランジスタの
コレクタをnpnトランジスタT18のエミッタに接続
し、このトランジスタT18のコレクタをUB に接続
し、そのベースをダイオードD4を経て回路ノードNに
結合する。同様に、ダイオードD2をトランジスタT1
6のコレクタと回路点P1との間に配置して、試験電流
I2が最大で限界値UL2=0.5UB −UD を回路点P
1に発生しうるようにする。2つの試験電流I1及びI
2のどちらが大きいか、及び小リーク電流が回路点P1
に対しどちらの方向に流れるかに応じて、この回路点は
上限値UL1又は下限値UL2のいづれかになる(図3b参
照)。
【0028】図4に示す回路では、回路点P1がカット
オフであるものと仮定されるトランジスタT1を経て0
Vに接続されるとともに負荷抵抗RA に接続され、この
負荷抵抗の他端が回路点P11に接続され、この回路点
がpnpトランジスタT2を経てUB に接続されてい
る。このトランジスタT2も正常動作状態ではカットオ
フである。負荷抵抗RA は極めて低い値を有するため、
例えばUB からリーク抵抗RL2を経て回路点P11へ流
れるリーク電流IL2も回路点P1からモニタすることが
できる。
【0029】このモニタリングはウインドウ比較器によ
り行う。本例ではこの比較器は2つの比較器K1及びK
2を具える。2つの比較器K1及びK2の各々は回路点
P1に接続された第1入力端子を有する。分圧器抵抗R
3及びR4間のノードに発生する基準電圧Ur1を比較器
K1の第2入力端子に供給し、分圧器抵抗R1及びR2
間のノードに発生する基準電圧Ur2を比較器K2の第2
入力端子に供給する。抵抗R1〜R4の値を適切に選択
することにより2つの基準電圧Ur1及びUr2を図3Bに
示すように電圧範囲ΔUの外に十分離して位置させる。
リーク抵抗RL1が十分小さく、試験電流I1を越えるリ
ーク電流IL1を流す場合には、回路点P1の電圧が基準
電圧Ur1より負になり、その結果比較器K1が出力信号
を出力する。リーク抵抗RL1の対応する値は、以下に証
明するように動作電圧と無関係である。
【0030】回路点Nの電圧UN は UN =UB (R3+R4)/(R1+R2+R3+R
4) で表される。抵抗REを流れる電流IE は IE =UN /RE=UB (R3+R4)/RE(R1+
R2+R3+R4) で表される。基準電圧Ur1は Ur1=UB ・R4/R1+R2+R3+R4 で表される。
【0031】電流ミラーを流れる試験電流I1は基準電
流IE に等しいものと仮定する。比較器K1は、回路点
P1の電圧が基準電圧Ur1より小さいとき出力信号を発
生するため、 IE L1<Ur1L1・UB (R3+R4)/RE(R1+R2+R3+
R4)<UB ・R4/R1+R2+R3+R4 従って、 RL1<RE・R4/R3+R4 が成立する。これは、比較器K1が出力信号を発生する
リーク抵抗RL1の下限値は外部抵抗REと分圧比にのみ
依存し、動作電圧に依存しないことを証明している。
【0032】同様のことがUB に対するリーク抵抗RL2
にもいえる。比較器K2は、リーク抵抗RL2の値が次の
値、 RL2<RE・R1/R3+R4 より小さくなり、回路点P1の電圧が基準電圧Ur2を越
えるとき出力信号を発生する。比較器K1及びK2の2
つの出力信号は別々に処理することができ、また必要に
応じ組み合わせて一つの共通の出力信号にすることもで
きる。
【0033】試験電流は図2で説明したようにトランジ
スタT13の基準電流により決まり、この基準電流は回
路点P2に接続された外部抵抗REと、回路ノードKに
接続されたトランジスタT13のベース電圧とにより決
まる。この回路ノードKは更にエミッタが回路ノードN
に接続されたnpnトランジスタT17のベースに接続
される。更に、回路ノードKは電流源S2からの電流を
受信する。このトランジスタT17及びT13の接続に
より、トランジスタT13のエミッタ、従って回路点P
2が回路ノードNとほぼ同一の電圧、即ち0.5UB
なる。
【0034】図4では、比較器K1及びK2の入力端子
を回路点P1及び基準電圧Ur1及びUr2に直接接続して
いる。しかし、これらの比較器が明確な安定バイナリ出
力信号を発生するように、実際にはこれらの比較器はヒ
ステリシスを示すように構成する。これを図5に詳細に
示す。図に示すように、比較器K1及びK2の各々の一
方の入力端子を抵抗RHを経て関連する回路点、即ち比
較器K1の場合には回路点P1に、比較器K2の場合に
は回路点Ur2に接続する。比較器K1の他方の入力端子
を基準電圧Ur1に接続し、比較器K2の他方の入力端子
を回路点P1に接続する。以下の説明は比較器K1に関
するものであるが、比較器K2にも等しく適用しうる。
【0035】抵抗RHに接続された比較器K1の入力端
子をダイオードD5を経て電流発生器を構成するpnp
トランジスタT30のコレクタに接続し、そのエミッタ
をU B に、そのベースを図4の回路点Aに接続する。こ
の結果、トランジスタT30は基準電流IE に依存する
電流を発生する電流発生器として動作し、基準電流の所
定の分数比の電流を発生し、これはトランジスタT30
のエミッタ面積をトランジスタT12のエミッタ面積に
対し所定の分数比に選択することにより達成される。
【0036】比較器K1が出力信号を発生する場合、次
の関係が成立する。 IE L <Ur1+UH ここで、電圧UH は抵抗RHの電圧降下であり、 UH =xIE H である。ここで、xはトランジスタT12のエミッタ面
積に対するトランジスタT30のエミッタ面積の縮小比
であり、この結果としてトランジスタT30の電流もこ
れに対応して小さくなる。これから、 RL <(Ur1/R3+R4)+xRHL <RE(R4/R3+R4)+xRH が成立する。これは、この場合にも比較器K1が出力信
号を発生するリーク抵抗の下限値は動作電圧と無関係で
あることを示している。
【0037】比較器のスイッチング条件が満足され、出
力信号が発生されると同時に、トランジスタT31が抵
抗RBを介してターンオンされ、このトランジスタが電
流発生器T30からの電流を流すため、もはや抵抗RH
の両端間には電圧降下を生じない。この結果、回路点P
1の電圧が少し変動しても比較器K1は切り換わった状
態で安定する。
【0038】比較器K2の回路配置も同様であり、同様
に動作するので、これ以上説明しない。一般に、リーク
電流試験は連続的に行う必要はないが、規則正しい時間
間隔で、又は所定の瞬時に試験を行うのが好ましい。こ
のため、図4に示す回路は試験電流のための電流源をタ
ーンオフしうるように構成されている。これは、トラン
ジスタT20及びT21により行われる。トランジスタ
T21が導通し、トランジスタT20がカットオフして
いるとき、試験電流が上述のように発生される。しか
し、トランジスタT21がカットオフし、トランジスタ
T20が導通すると、トランジスタT13もカットオフ
し、その結果何の電流も流れず、従ってトランジスタT
11〜T19も何の電流も流さない。
【図面の簡単な説明】
【図1】本発明の原理を説明するための回路図である。
【図2】電流源の一例を示す図である。
【図3】回路内に生ずる種々の電圧を説明するための図
である。
【図4】回路点を両方向のリーク電流について試験する
本発明回路の回路図である。
【図5】比較器にヒステリシスを与える回路を示す図で
ある。
【符号の説明】
P1 回路点 0V,UB 動作電圧の第 1、第2端子 T1,T2 集積回路素子 RL ;RL1, L2 リーク抵抗 S1 電流源 I1,I2 試験電流 K1,K2 比較器 Ur1 基準電圧 T11,T12,T13,RE,Ur3 電流源 T14,T15,T16 電流源 R1〜R4 基準電圧源
フロントページの続き (71)出願人 591209109 シーメンス・アクチェンゲゼルシャフト SIEMENS AKTIENGESEL LSCHAFT ドイツ連邦共和国、8000 ミュンヘン 2、ヴィッテルズバッハ・プラッツ 2 (72)発明者 ラフル ベイエル ドイツ連邦共和国 22455 ハンブルク クルト−レディン−ヴェーク 11 (72)発明者 アクセル ネーテ ドイツ連邦共和国 22417 ハンブルク ソルフェリノシュトラーセ 27 (72)発明者 マルティン スマート ドイツ連邦共和国 93083 オベルトラウ プリング アルブレヒト−アルトドルフェ ル−リンク 70 (72)発明者 ホルスト ベラウ ドイツ連邦共和国 93309 ケルハイム− コフェルベルク ベッケルベルクシュトラ ーセ 21

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 非妨害状態では所定の動作モード状態に
    おいて動作電圧の第1及び第2端子(0V,UB )間で
    自由に浮動する回路点を、動作電圧の少なくとも一方の
    端子に対しリーク抵抗が存在する妨害状態について試験
    する回路配置であって、前記回路点に結合され、この回
    路点に少なくとも一つの所定の試験電流を供給する電流
    源を含む少なくとも一つの試験回路と、一つの入力端子
    が前記回路点に結合され、電流がリーク抵抗を経て流れ
    るとき第1出力信号を出力する少なくとも一つの比較器
    を含む評価回路とを具える試験回路配置において、 前記電流源が、前記回路点(P1)と前記第1端子(0
    V)との間の電圧が所定の第1限界値(UL1)より小さ
    くなるときにのみ、第1端子(0V)に対し第1の方向
    を有するとともにリーク抵抗の所定の許容公差値に対応
    する値を有する第1の試験電流(I1)を前記回路点
    (P1)に供給する第1の電流源(S1,T11)を含
    み、且つ前記比較器(K1)が前記回路点(P1)に接
    続され、この比較器がこの回路点の電圧を前記所定の第
    1限界値(UL1)より小さい所定の第1基準電圧
    (Ur1)と比較し、前記回路点(P1)と前記第1端子
    (0V)との間の電圧が第1基準電圧(Ur1)より小さ
    くなるとき第1出力信号を発生するよう構成したことを
    特徴とする試験回路配置。
  2. 【請求項2】 前記回路点を前記動作電圧の第1及び第
    2端子の各々に対するリーク抵抗について試験する請求
    項1記載の試験回路配置において、前記電流源が、前記
    回路点(P1)と前記第2端子(UB )との間の電圧が
    所定の第2限界値(UL2)より小さくなるときにのみ、
    第2端子(UB )に対し第1の方向と反対の第2の方向
    を有するとともにリーク抵抗の所要の許容公差値に対応
    する値を有する第2の試験電流(I2)を前記回路点に
    供給する第2の電流源(T16)を含み、前記両限界値
    が第1及び第2の試験電流(I1,I2)の両方を流す
    電圧範囲(ΔU)を限界し、且つ前記比較器が、回路点
    (P1)の電圧を前記電圧範囲(ΔU)の外に位置する
    第1及び第2基準電圧(Ur1,Ur2)と比較し、回路点
    (P1)の電圧が基準電圧(Ur1,Ur2)で規定された
    電圧範囲の外に位置するとき少なくとも一つの信号を出
    力するウインドウ比較器(K1,K2)であることを特
    徴とする試験回路配置。
  3. 【請求項3】 前記2つの電流源(T11,T16)が
    少なくとも第1電流ミラー(T15,T16)を経て互
    いに結合され、該電流ミラーが、基準電流から制御電流
    及び第1試験電流(I1)を導出する第2電流ミラー
    (T12,T14,T11)から前記制御電流を受信し
    て第2試験電流(I2)を発生するよう構成されている
    ことを特徴とする請求項2記載の試験回路配置。
  4. 【請求項4】 前記基準電流が動作電圧の所定の分数比
    の電位を有する試験回路内の端子(P2)と第1端子
    (0V)との間に接続された外部抵抗(RE)により可
    調整であることを特徴とする請求項3記載の試験回路配
    置。
  5. 【請求項5】 各基準電圧(Ur1,Ur2)が動作電圧の
    第1及び第2端子間に配置された分圧器(R1〜R4)
    により決定されていることを特徴とする請求項1〜4の
    いずれかに記載の試験回路配置。
  6. 【請求項6】 前記ウインドウ比較器は回路点(P1)
    の電圧を2つの基準電圧(Ur1,Ur2)の各々と比較す
    る2つの比較器(K1,K2)を具えることを特徴とす
    る請求項2〜5のいずれかに記載の試験回路配置。
  7. 【請求項7】 各比較器(K1,K2)の一方の入力端
    子が電流発生器(T30)に結合されるとともに抵抗
    (RH)に結合され、該抵抗の他端が回路点(P1)又
    は対応する基準電圧(Ur2)に接続され、該電流発生器
    (T30)により供給される電流が基準電流から導出さ
    れ、且つ該電流発生器がこの比較器の出力端子の信号に
    よりこの比較器の入力端子から切り離されるように構成
    されていることを特徴とする請求項6記載の試験回路配
    置。
  8. 【請求項8】 前記電圧範囲(ΔU)が動作電圧の第1
    及び第2端子(0V,UB )の電位間のほぼ中心に位置
    することを特徴とする請求項2〜7のいずれかに記載の
    試験回路配置。
  9. 【請求項9】 電流源(T11,T16)をターンオフ
    する手段(T20,T21)が設けられていることを特
    徴とする請求項1〜8のいずれかに記載の試験回路配
    置。
JP15449795A 1994-06-24 1995-06-21 試験回路配置 Expired - Lifetime JP3588388B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4422264A DE4422264A1 (de) 1994-06-24 1994-06-24 Schaltungsanordnung zum Überwachen eines Schaltungspunktes auf einen Leckwiderstand
DE4422264:5 1994-06-24

Publications (2)

Publication Number Publication Date
JPH0886839A true JPH0886839A (ja) 1996-04-02
JP3588388B2 JP3588388B2 (ja) 2004-11-10

Family

ID=6521497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15449795A Expired - Lifetime JP3588388B2 (ja) 1994-06-24 1995-06-21 試験回路配置

Country Status (5)

Country Link
US (1) US5640095A (ja)
EP (1) EP0689058B1 (ja)
JP (1) JP3588388B2 (ja)
KR (1) KR100366867B1 (ja)
DE (2) DE4422264A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0752593A3 (de) * 1995-07-07 1998-01-07 Siemens Aktiengesellschaft Verfahren zur Früherkennung von Ausfällen bei Leistungshalbleitermodulen
DE19606526B4 (de) * 1996-02-22 2004-11-11 Conti Temic Microelectronic Gmbh Verfahren zur Bestimmung des Widerstandswertes einer Widerstandsanordnung
DE19638393C1 (de) * 1996-09-19 1997-12-11 Siemens Ag Schaltungsanordnung zur Widerstands- und Leckmessung sowie deren Verwendung
EP0863611B1 (en) * 1997-03-04 2003-08-06 STMicroelectronics S.r.l. A short-circuit detecting device
DE19752279C2 (de) * 1997-11-26 2000-09-28 Daimler Chrysler Ag Sensoranordnung und Betriebsverfahren hierfür
DE19822780A1 (de) 1998-05-20 1999-12-09 Siemens Ag Verfahren und Vorrichtung zur Überprüfung eines elektrischen Schaltkreises, insbesondere eines Zündschaltkreises eines Kraftfahrzeug-Insassenschutzsystems
WO2000014555A1 (de) * 1998-09-09 2000-03-16 Siemens Aktiengesellschaft Diagnoseschaltung zur widerstands- und leckstrommessung mindestens eines elektrischen verbrauchers, insbesondere einer zündpille eines kraftfahrzeug-insassenschutzsystems, und entsprechend ausgelegtes insassenschutzsystem
DE19910194C2 (de) * 1999-03-09 2001-06-28 Bosch Gmbh Robert Schaltungsanordnung zum Messen der Widerstände einer drucksensitiven Widerstandsmatte
US6586921B1 (en) 2000-05-12 2003-07-01 Logicvision, Inc. Method and circuit for testing DC parameters of circuit input and output nodes
DE10033540C2 (de) * 2000-07-11 2002-05-29 Siemens Ag Einrichtung zum Erzeugen eines Referenzstromes
DE10152256A1 (de) 2001-10-20 2003-05-08 Bosch Gmbh Robert Elektrische Schaltungsanordnung
DE102005013450A1 (de) * 2005-03-23 2006-09-28 Robert Bosch Gmbh Sicherheitssystem
CN102012475A (zh) * 2010-11-03 2011-04-13 苏州合欣美电子科技有限公司 一种电路漏电电流检测电路
KR101332072B1 (ko) 2011-11-17 2014-01-22 서울시립대학교 산학협력단 전원장치에 사용되는 ic 회로
DE102017001838A1 (de) * 2017-02-25 2018-08-30 WAGO Verwaltungsgesellschaft mit beschränkter Haftung Erdschlussüberwachung
CN107144748B (zh) * 2017-06-02 2019-09-10 重庆大学 基于注入信号的tt系统的接地可靠性监测方法及其系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56107175A (en) * 1980-01-30 1981-08-25 Sharp Corp Confirmation method for connection of check pins on integrated circuit
US5121482A (en) * 1989-09-11 1992-06-09 Hewlett-Packard Company Circuit and method for automatic input-output configuration through local area network detection
GB9024912D0 (en) * 1990-11-16 1991-01-02 British Aerospace Electrical testing apparatus
US5402072A (en) * 1992-02-28 1995-03-28 International Business Machines Corporation System and method for testing and fault isolation of high density passive boards and substrates
US5332973A (en) * 1992-05-01 1994-07-26 The University Of Manitoba Built-in fault testing of integrated circuits
US5392293A (en) * 1993-02-26 1995-02-21 At&T Corp. Built-in current sensor for IDDQ testing
US5481194A (en) * 1994-06-10 1996-01-02 Westinghouse Electric Corp. Fault detection circuit for sensing leakage currents between power source and chassis

Also Published As

Publication number Publication date
JP3588388B2 (ja) 2004-11-10
EP0689058A2 (de) 1995-12-27
DE59510770D1 (de) 2003-09-25
US5640095A (en) 1997-06-17
KR100366867B1 (ko) 2003-08-02
EP0689058B1 (de) 2003-08-20
EP0689058A3 (de) 1997-05-21
KR960001763A (ko) 1996-01-25
DE4422264A1 (de) 1996-01-04

Similar Documents

Publication Publication Date Title
JPH0886839A (ja) 試験回路配置
JP3279645B2 (ja) 試験物体から取り出された電位降下を所定の入力電圧範囲から所望の出力電圧範囲へ変換するための回路構成
JP3119335B2 (ja) Ic試験装置
KR100190353B1 (ko) Mos 형 전력 트랜지스터에서의 전류 검출회로
US4956616A (en) Muting circuit for audio amplifiers
US4742309A (en) Line receiver
JP3384834B2 (ja) ターンオン制御回路
JPH02222014A (ja) 切り換えできる電流発生器を具えた集積回路
JP4221123B2 (ja) レギュレータ回路
JPS61251214A (ja) 電源回路
US5966007A (en) Current source circuit
US11762407B1 (en) Signal processing apparatus and control method
JP2000010643A (ja) 定電流源
JP3399742B2 (ja) 入力バッファ回路
JP4042510B2 (ja) 半導体集積回路装置および半導体集積回路装置のスクリーニング方法
JPS62245810A (ja) 直流レベル安定化回路
JP2530542Y2 (ja) 直流検出回路
JPH11355060A (ja) 短絡保護回路
JPH0278963A (ja) 電圧レベル検出回路配置
GB2307753A (en) Determining electrical impedance
JPH03127556A (ja) 同期信号伸長回路
JP2000082942A (ja) 電圧比較器
JPH10112527A (ja) 半導体装置
JPH05235709A (ja) シュミット回路
JPS602805B2 (ja) 増巾器の保護回路

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040813

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080820

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100820

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110820

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110820

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120820

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120820

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120820

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120820

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term