JPH088232B2 - 半導体基板の電解エッチング方法 - Google Patents
半導体基板の電解エッチング方法Info
- Publication number
- JPH088232B2 JPH088232B2 JP63122736A JP12273688A JPH088232B2 JP H088232 B2 JPH088232 B2 JP H088232B2 JP 63122736 A JP63122736 A JP 63122736A JP 12273688 A JP12273688 A JP 12273688A JP H088232 B2 JPH088232 B2 JP H088232B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- type
- potential
- silicon substrate
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Weting (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は、シリコン基板等の半導体基板の選択的なエ
ッチングを行なう電解エッチング方法関する。
ッチングを行なう電解エッチング方法関する。
B.従来の技術 従来の半導体基板の電解エッチングは、エッチング槽
内に満たされたエッチング液としての電解液中に、半導
体基板として例えばシリコン基板と対向電解とを互いに
相対向して浸漬させて行なわれる。これらのシリコン基
板と対向電極とは、それぞれ外部の電源に接続され、電
圧が印加されている。また、シリコン基板の電位を検出
するために、エッチング槽内の電解液中に基準電極が設
けられている。
内に満たされたエッチング液としての電解液中に、半導
体基板として例えばシリコン基板と対向電解とを互いに
相対向して浸漬させて行なわれる。これらのシリコン基
板と対向電極とは、それぞれ外部の電源に接続され、電
圧が印加されている。また、シリコン基板の電位を検出
するために、エッチング槽内の電解液中に基準電極が設
けられている。
このような従来の電解エッチング方法において、電解
液として例えばKOH水溶液を用い、半導体基板としてシ
リコン基板の電解エッチングを行なった結果が、Orest
J.Glenbocki and Robert E.Stahlbush,“Bias−Depende
nt Etching of Silicon in Aqueous KOH,“J.Electroch
em.Soc.P.145 Jan.1985に報告されている。
液として例えばKOH水溶液を用い、半導体基板としてシ
リコン基板の電解エッチングを行なった結果が、Orest
J.Glenbocki and Robert E.Stahlbush,“Bias−Depende
nt Etching of Silicon in Aqueous KOH,“J.Electroch
em.Soc.P.145 Jan.1985に報告されている。
この文献においては、＜100＞方向および＜111＞方向
のＮ型およびＰ型シリコンにおける印加電圧と電流との
関係が、グラフによって示されている。例えば＜100＞
方向のＮ型シリコンにおいて、基準電極に対する印加電
圧がおおよそ−1.0V以下の範囲では印加電圧の増加と共
に電流も増加し、すなわちＮ型シリコンの電解エッチン
グが進行し、印加電圧がおおよそ−1.0Vにおいて電流は
極大値を示し、印加電圧がおおよそ−1.0V以上になると
電流は急激に低下し、すなわちＮ型シリコン表面に酸化
被膜が成長してＮ型シリコンのエッチングが停止してい
る。そして電流が極大値を示すときの印加電圧の値を、
不働態化電位と呼ぶ。同様にして、例えば＜100＞方向
のＰ型シリコンにおいて、基準電極に対する印加電圧が
おおよそ−0.8V以下の範囲ではＰ型シリコンのエッチン
グが進行し、印加電圧がおおよそ−0.8Vにおいて電流は
極大値を示し、印加電圧がおおよそ−0.8V以上になると
Ｐ型シリコン表面に酸化被膜が成長してＰ型シリコンの
エッチングが停止している。
のＮ型およびＰ型シリコンにおける印加電圧と電流との
関係が、グラフによって示されている。例えば＜100＞
方向のＮ型シリコンにおいて、基準電極に対する印加電
圧がおおよそ−1.0V以下の範囲では印加電圧の増加と共
に電流も増加し、すなわちＮ型シリコンの電解エッチン
グが進行し、印加電圧がおおよそ−1.0Vにおいて電流は
極大値を示し、印加電圧がおおよそ−1.0V以上になると
電流は急激に低下し、すなわちＮ型シリコン表面に酸化
被膜が成長してＮ型シリコンのエッチングが停止してい
る。そして電流が極大値を示すときの印加電圧の値を、
不働態化電位と呼ぶ。同様にして、例えば＜100＞方向
のＰ型シリコンにおいて、基準電極に対する印加電圧が
おおよそ−0.8V以下の範囲ではＰ型シリコンのエッチン
グが進行し、印加電圧がおおよそ−0.8Vにおいて電流は
極大値を示し、印加電圧がおおよそ−0.8V以上になると
Ｐ型シリコン表面に酸化被膜が成長してＰ型シリコンの
エッチングが停止している。
次に、上記文献に示されているKOH水溶液を電解液と
して用い、Ｐ型領域とＮ型領域とを有している半導体基
板を選択的にエッチングする従来の電解エッチング方法
について述べる。このとき電解エッチングされる半導体
基板は、例えばＰ型基板上にＮ型エピタキシャル層が形
成され、このＮ型エピタキシャル層上に金属膜が形成さ
れ、この金属膜が電源に接続されているようなシリコン
基板とする。またこのとき、基準電極に対するシリコン
基板の電位は、上記文献に報告されたデータに基づい
て、−0.8V〜−0.9Vに設定する。すなわちＮ型シリコン
のエッチングは停止し、Ｐ型シリコンのエッチングは進
行するという条件の電位である。
して用い、Ｐ型領域とＮ型領域とを有している半導体基
板を選択的にエッチングする従来の電解エッチング方法
について述べる。このとき電解エッチングされる半導体
基板は、例えばＰ型基板上にＮ型エピタキシャル層が形
成され、このＮ型エピタキシャル層上に金属膜が形成さ
れ、この金属膜が電源に接続されているようなシリコン
基板とする。またこのとき、基準電極に対するシリコン
基板の電位は、上記文献に報告されたデータに基づい
て、−0.8V〜−0.9Vに設定する。すなわちＮ型シリコン
のエッチングは停止し、Ｐ型シリコンのエッチングは進
行するという条件の電位である。
このような条件下においてシリコン基板の電解エッチ
ングを行なうと、まずＰ型基板の電解エッチングが進行
する。そしてこのＰ型基板がエッチング除去されるとＮ
型エピタキシャル層が露出し、このＮ型エピタキシャル
層表面の陽極酸化に伴なう酸化電流が流れるが、その後
電流値は急激に減少してほぼ０になる。これは、Ｎ型エ
ピタキシャル層上に酸化被膜が形成され、この酸化被膜
がマスクとなってエッチングが停止するためである。こ
うして電解エッチングが所定のＰ型基板の電解エッチン
グを終了してＮ型エピタキシャル層に達すると、そこで
エッチングは停止する。
ングを行なうと、まずＰ型基板の電解エッチングが進行
する。そしてこのＰ型基板がエッチング除去されるとＮ
型エピタキシャル層が露出し、このＮ型エピタキシャル
層表面の陽極酸化に伴なう酸化電流が流れるが、その後
電流値は急激に減少してほぼ０になる。これは、Ｎ型エ
ピタキシャル層上に酸化被膜が形成され、この酸化被膜
がマスクとなってエッチングが停止するためである。こ
うして電解エッチングが所定のＰ型基板の電解エッチン
グを終了してＮ型エピタキシャル層に達すると、そこで
エッチングは停止する。
このようにして従来の電解エッチング方法により、半
導体基板のＰ型領域の選択的なエッチングが行なわれ
る。
導体基板のＰ型領域の選択的なエッチングが行なわれ
る。
C.発明が解決しようとする問題点 しかしながら上記従来の電解エッチング方法において
は、所定のＰ型領域の電解エッチングが終了した後、通
電を停止すると、露出したＮ型領域表面に形成された酸
化被膜が非常に薄くて30Å以下の膜厚しかなく、しかも
ポーラスであるため電解液によってすばやく除去され、
通電を停止してから半導体基板を電解液中より取り出す
までの時間に、再びＮ型領域のエッチングが進行すると
いう問題があった。
は、所定のＰ型領域の電解エッチングが終了した後、通
電を停止すると、露出したＮ型領域表面に形成された酸
化被膜が非常に薄くて30Å以下の膜厚しかなく、しかも
ポーラスであるため電解液によってすばやく除去され、
通電を停止してから半導体基板を電解液中より取り出す
までの時間に、再びＮ型領域のエッチングが進行すると
いう問題があった。
本発明は、このような従来の問題点に着目してなされ
たもので、第１導電型の領域の電解エッチングを終了し
た後、第２導電型の領域のエッチングが進行しないよう
にする半導体基板の電解エッチング方法を提供すること
を目的とする。
たもので、第１導電型の領域の電解エッチングを終了し
た後、第２導電型の領域のエッチングが進行しないよう
にする半導体基板の電解エッチング方法を提供すること
を目的とする。
D.問題点を解決するための手段 本発明は、それぞれ反対導電型の２つの領域を有する
半導体基板を電解液中に対向電極と共に浸漬し、対向電
極と半導体基板との間に所定の電圧を印加していずれか
一方の導電領域をエッチングする方法に適用される。
半導体基板を電解液中に対向電極と共に浸漬し、対向電
極と半導体基板との間に所定の電圧を印加していずれか
一方の導電領域をエッチングする方法に適用される。
そして上述の問題点は、第１の電圧を印加していずれ
か一方の領域をエッチングし、その一方の領域のエッチ
ングにより他方の領域が露出した後、第２の電圧を印加
して露出した領域の表面を陽極酸化することにより解決
される。
か一方の領域をエッチングし、その一方の領域のエッチ
ングにより他方の領域が露出した後、第２の電圧を印加
して露出した領域の表面を陽極酸化することにより解決
される。
E.作用 一方の導電型領域の表面が露出するまで第１の電圧を
印加して他方の導電型領域をエッチングする。一方の導
電型領域が露出したら、第２の電圧を印加して露出した
一方の導電型領域の表面を陽極酸化する。酸化膜の生成
により、エッチング終了後に半導体基板を電解液中から
取り出して水洗いするまでの間に、露出した一方の領域
のエッチングの進行が阻止される。
印加して他方の導電型領域をエッチングする。一方の導
電型領域が露出したら、第２の電圧を印加して露出した
一方の導電型領域の表面を陽極酸化する。酸化膜の生成
により、エッチング終了後に半導体基板を電解液中から
取り出して水洗いするまでの間に、露出した一方の領域
のエッチングの進行が阻止される。
F.実施例 以下、本発明にかかる半導体基板の電解エッチング方
法を図示する実施例に基づいて詳述する。
法を図示する実施例に基づいて詳述する。
第１図に、本発明の一実施例による電解エッチング方
法に用いる第１の電解エッチング装置を示す。
法に用いる第１の電解エッチング装置を示す。
第１図において、エッチング槽１内にエッチング液と
して飽水ヒドラジン２が満たされている。この飽水ヒド
ラジン２中に半導体基板として例えばシリコン基板３と
対向電極４とが、互いに相対向して浸漬されている。こ
れらのシリコン基板３と対向電極４とは、それぞれ外部
の電源５に接続され、電圧が印加される。また、シリコ
ン基板３の電位を検出するために、エッチング槽１内の
飽水ヒドラジン２中に基準電極として銀塩化銀（Ag/AgC
l）電極６が設けられ、電源５に接続されている。な
お、この電源５には、必要に応じて印加電圧を変化する
可変機構が設けられている。
して飽水ヒドラジン２が満たされている。この飽水ヒド
ラジン２中に半導体基板として例えばシリコン基板３と
対向電極４とが、互いに相対向して浸漬されている。こ
れらのシリコン基板３と対向電極４とは、それぞれ外部
の電源５に接続され、電圧が印加される。また、シリコ
ン基板３の電位を検出するために、エッチング槽１内の
飽水ヒドラジン２中に基準電極として銀塩化銀（Ag/AgC
l）電極６が設けられ、電源５に接続されている。な
お、この電源５には、必要に応じて印加電圧を変化する
可変機構が設けられている。
次に第２図に、本発明の一実施例による電解エッチン
グ方法に用いる第２の電解エッチング装置を示す。この
第２の電解エッチング装置は、第１図に示された第１の
電解エッチング装置の各構成に加えて、シリコン基板３
と対向電極４との間に流れる電流をモニターするため
に、シリコン基板３と電源５との間に電流検出器７が設
けられている。また、電源５の出力電圧値を制御するた
めのコントローラ８が電源５に接続されている。なお、
この電源５には、シリコン基板３と銀塩化銀電極６との
間の電位差を所定の値に維持するためのポテンショスタ
ットが用いられている。このように電流検出器７および
コントローラ８を設けることによって、第２の電解エッ
チング装置は半導体基板を電解エッチングする一連の動
作が連続して行なわれるようになっている。
グ方法に用いる第２の電解エッチング装置を示す。この
第２の電解エッチング装置は、第１図に示された第１の
電解エッチング装置の各構成に加えて、シリコン基板３
と対向電極４との間に流れる電流をモニターするため
に、シリコン基板３と電源５との間に電流検出器７が設
けられている。また、電源５の出力電圧値を制御するた
めのコントローラ８が電源５に接続されている。なお、
この電源５には、シリコン基板３と銀塩化銀電極６との
間の電位差を所定の値に維持するためのポテンショスタ
ットが用いられている。このように電流検出器７および
コントローラ８を設けることによって、第２の電解エッ
チング装置は半導体基板を電解エッチングする一連の動
作が連続して行なわれるようになっている。
次に第３図に、第１ないし第２のいずれかの電解エッ
チング装置において電解エッチングされるシリコン基板
３の電位と電流との関係および電位とエッチング速度と
の関係をグラフで示す。第３図において、シリコン基板
３がＮ型シリコン基板の場合、銀塩化銀電極６に対する
Ｎ型シリコン基板の電位がおおよそ−1.0V以下の範囲で
は、電位の増加と共に電流も増加する。Ｎ型シリコン基
板の電位がおおよそ−1.0Vになると、電流は極大値を示
す。そしてＮ型シリコン基板の電位がおおよそ−1.0Vを
越えると電流は急激に低下し、−0.8V近傍においてほぼ
０となる。すなわちＮ型シリコンの不働態化電位は、お
およそ−1.0Vである。
チング装置において電解エッチングされるシリコン基板
３の電位と電流との関係および電位とエッチング速度と
の関係をグラフで示す。第３図において、シリコン基板
３がＮ型シリコン基板の場合、銀塩化銀電極６に対する
Ｎ型シリコン基板の電位がおおよそ−1.0V以下の範囲で
は、電位の増加と共に電流も増加する。Ｎ型シリコン基
板の電位がおおよそ−1.0Vになると、電流は極大値を示
す。そしてＮ型シリコン基板の電位がおおよそ−1.0Vを
越えると電流は急激に低下し、−0.8V近傍においてほぼ
０となる。すなわちＮ型シリコンの不働態化電位は、お
およそ−1.0Vである。
このようなＮ型シリコン基板の電位と電流との関係に
対応して、エッチング速度も変化する。すなわちＮ型シ
リコン基板の電位がおおよそ−0.9V以下の範囲では、電
位の増加と共にエッチング速度も増加し、Ｎ型シリコン
基板のエッチングが進行する。そしてＮ型シリコン基板
の電位がおおよそ−0.9V以上になるとエッチング速度は
急激に低下し、電流値が０になる−0.8V近傍においてＮ
型シリコン基板のエッチングは停止する。これは、Ｎ型
シリコンの不働態化電位であるおおよそ−1.0V以上なる
と、Ｎ型シリコン基板表面に酸化被膜が成長し始めて電
解エッチングの進行を妨げ、この酸化被膜の成長は電位
が高くなるほど速くなり、遂にエッチングを停止させる
に至るからである。
対応して、エッチング速度も変化する。すなわちＮ型シ
リコン基板の電位がおおよそ−0.9V以下の範囲では、電
位の増加と共にエッチング速度も増加し、Ｎ型シリコン
基板のエッチングが進行する。そしてＮ型シリコン基板
の電位がおおよそ−0.9V以上になるとエッチング速度は
急激に低下し、電流値が０になる−0.8V近傍においてＮ
型シリコン基板のエッチングは停止する。これは、Ｎ型
シリコンの不働態化電位であるおおよそ−1.0V以上なる
と、Ｎ型シリコン基板表面に酸化被膜が成長し始めて電
解エッチングの進行を妨げ、この酸化被膜の成長は電位
が高くなるほど速くなり、遂にエッチングを停止させる
に至るからである。
同様にして、シリコン基板３がＰ型シリコン基板の場
合、銀塩化銀電極６に対するＰ型シリコンの電位がおお
よそ−0.75V以下の範囲では、電位の増加と共に電流も
増加する。Ｐ型シリコン基板の電位がおおよそ−0.75V
になると、電流は極大値を示す。そしてＰ型シリコン基
板の電位がおおよそ−0.75Vを越えると電流は急激にに
低下し、−0.5V近傍においてほぼ０となる。すなわちＰ
型シリコンの不働態化電位は、おおよそ−0.75Vであ
る。
合、銀塩化銀電極６に対するＰ型シリコンの電位がおお
よそ−0.75V以下の範囲では、電位の増加と共に電流も
増加する。Ｐ型シリコン基板の電位がおおよそ−0.75V
になると、電流は極大値を示す。そしてＰ型シリコン基
板の電位がおおよそ−0.75Vを越えると電流は急激にに
低下し、−0.5V近傍においてほぼ０となる。すなわちＰ
型シリコンの不働態化電位は、おおよそ−0.75Vであ
る。
また同様に、Ｐ型シリコン基板の電位と電流との関係
に対応して、エッチング速度も変化する。すなわちＰ型
シリコン基板の電位がおおよそ−1.0V以下の範囲では、
電位の増加と共にエッチング速度も増加し、Ｐ型シリコ
ン基板のエッチングが進行する。そしてＰ型シリコン基
板の電位がおおよそ−1.0V以上になるとエッチング速度
は急激に低下し、電流値が０になる−0.5V近傍において
Ｐ型シリコン基板のエッチングは停止する。これは、Ｐ
型シリコンの不働態化電位であるおおよそ−0.75V以上
になると、Ｐ型シリコン基板表面に酸化被膜が成長し始
めて電解エッチングの進行を妨げ、この酸化被膜の成長
は電位が高くなるほど速くなり、遂にエッチングを停止
させるに至るからである。
に対応して、エッチング速度も変化する。すなわちＰ型
シリコン基板の電位がおおよそ−1.0V以下の範囲では、
電位の増加と共にエッチング速度も増加し、Ｐ型シリコ
ン基板のエッチングが進行する。そしてＰ型シリコン基
板の電位がおおよそ−1.0V以上になるとエッチング速度
は急激に低下し、電流値が０になる−0.5V近傍において
Ｐ型シリコン基板のエッチングは停止する。これは、Ｐ
型シリコンの不働態化電位であるおおよそ−0.75V以上
になると、Ｐ型シリコン基板表面に酸化被膜が成長し始
めて電解エッチングの進行を妨げ、この酸化被膜の成長
は電位が高くなるほど速くなり、遂にエッチングを停止
させるに至るからである。
次に第４図を用いて、シリコン基板３が電解エッチン
グされる様子を説明する。この電解エッチングされるシ
リコン基板３は、第４図（ａ）に示されるように、Ｐ型
基板９上にＮ型エピタキシャル層10が形成され、このＮ
型エピタキシャル層10上に金属膜11が形成されている。
またＰ型基板９の裏面上には、所定の形状にパターニン
グされたシリコン酸化膜12が形成されている。
グされる様子を説明する。この電解エッチングされるシ
リコン基板３は、第４図（ａ）に示されるように、Ｐ型
基板９上にＮ型エピタキシャル層10が形成され、このＮ
型エピタキシャル層10上に金属膜11が形成されている。
またＰ型基板９の裏面上には、所定の形状にパターニン
グされたシリコン酸化膜12が形成されている。
第１ないし第２のいずれかの電解エッチング装置を用
い、第４図（ａ）に示されるシリコン基板３の金属膜11
を電源５に接続して、電解エッチングを行なう。このと
きの銀塩化源電極６に対するシリコン基板３の電位は、
第３図に示されたデータに基づいて、−0.75V〜−1.0V
の範囲の所定の値、例えば−0.9Vに設定する。すなわち
Ｎ型シリコンのエッチングは停止し、Ｐ型シリコンのエ
ッチングは進行するという条件の電位である。この条件
下において、電流値をモニターしながら設定した電位を
維持してシリコン基板３の電解エッチングを行なうと、
第４図（ｂ）に示されるように、パターニングされたシ
リコン酸化膜12をマスクとしてＰ型基板９が選択的にエ
ッチングされ、このエッチングはＮ型エピタキシャル層
10に達すると停止する。
い、第４図（ａ）に示されるシリコン基板３の金属膜11
を電源５に接続して、電解エッチングを行なう。このと
きの銀塩化源電極６に対するシリコン基板３の電位は、
第３図に示されたデータに基づいて、−0.75V〜−1.0V
の範囲の所定の値、例えば−0.9Vに設定する。すなわち
Ｎ型シリコンのエッチングは停止し、Ｐ型シリコンのエ
ッチングは進行するという条件の電位である。この条件
下において、電流値をモニターしながら設定した電位を
維持してシリコン基板３の電解エッチングを行なうと、
第４図（ｂ）に示されるように、パターニングされたシ
リコン酸化膜12をマスクとしてＰ型基板９が選択的にエ
ッチングされ、このエッチングはＮ型エピタキシャル層
10に達すると停止する。
次に第５図に、このようなＰ型基板９の選択的なエッ
チングにおける電流値の時間的な変化をグラフで示す。
第５図において、Ｐ型基板９のエッチングが開始されて
からほぼ一定の値を保っていた電流が、ある所で急に増
加した後、また急激に減少してほぼ０になる。このある
所での急な電流の増加は、Ｐ型基板９がエッチング除去
されてＮ型エピタキシャル層10が露出し、この露出した
Ｎ型エピタキシャル層10表面の陽極酸化に伴なう酸化電
流が流れたためである。そしてその後の急激な電流の減
少は、酸化電流によってＮ型エピタキシャル層10表面に
酸化被膜が形成されたためである。この酸化被膜がマス
クとなって、Ｎ型エピタキシャル層10表面にまで達した
エッチングはそこで停止する。
チングにおける電流値の時間的な変化をグラフで示す。
第５図において、Ｐ型基板９のエッチングが開始されて
からほぼ一定の値を保っていた電流が、ある所で急に増
加した後、また急激に減少してほぼ０になる。このある
所での急な電流の増加は、Ｐ型基板９がエッチング除去
されてＮ型エピタキシャル層10が露出し、この露出した
Ｎ型エピタキシャル層10表面の陽極酸化に伴なう酸化電
流が流れたためである。そしてその後の急激な電流の減
少は、酸化電流によってＮ型エピタキシャル層10表面に
酸化被膜が形成されたためである。この酸化被膜がマス
クとなって、Ｎ型エピタキシャル層10表面にまで達した
エッチングはそこで停止する。
しかしながらこの状態で通電を停止すると、前述した
ように、露出したＮ型エピタキシャル層10表面に形成さ
れた酸化被膜が非常に薄くて30Å以下の厚さしかなくし
かもポーラスであるため、電解液によってすばやく除去
され、再びＮ型エピタキシャル層10のエッチングが始ま
る。そのため、ここで通電を停止しないで、シリコン基
板３の電位を不働態化電位以上の電位に維持し、陽極酸
化による酸化被膜の形成を積極的に行なう。
ように、露出したＮ型エピタキシャル層10表面に形成さ
れた酸化被膜が非常に薄くて30Å以下の厚さしかなくし
かもポーラスであるため、電解液によってすばやく除去
され、再びＮ型エピタキシャル層10のエッチングが始ま
る。そのため、ここで通電を停止しないで、シリコン基
板３の電位を不働態化電位以上の電位に維持し、陽極酸
化による酸化被膜の形成を積極的に行なう。
次に第６図に、このような陽極酸化により形成される
酸化被膜の膜厚とシリコン基板の電位との関係をグラフ
で示す。第６図において、シリコン基板の電位が増加す
ると共に、一定時間に形成される酸化被膜の膜厚は厚く
なっていく。いま、例えば＋4.0Vの電位を与えて10分間
の陽極酸化を行なうと、約50Åの酸化被膜がＮ型エピタ
キシャル層10上に形成される。他方、この陽極酸化され
た酸化被膜の飽水ヒドラジン２によるエッチング速度
は、液温90℃において２〜10Å/minであるため、通電を
停止した後、飽水ヒドラジン２中に浸漬放置しても、Ｎ
型エピタキシャル層10上の酸化被膜が全て除去されるま
でには約５分間の余裕がある。このためエッチングを停
止した後、水洗いなどの後処理に移るまでに装置的な制
約による時間遅れ等があっても、Ｎ型エピタキシャル層
10がエッチングされることはない。
酸化被膜の膜厚とシリコン基板の電位との関係をグラフ
で示す。第６図において、シリコン基板の電位が増加す
ると共に、一定時間に形成される酸化被膜の膜厚は厚く
なっていく。いま、例えば＋4.0Vの電位を与えて10分間
の陽極酸化を行なうと、約50Åの酸化被膜がＮ型エピタ
キシャル層10上に形成される。他方、この陽極酸化され
た酸化被膜の飽水ヒドラジン２によるエッチング速度
は、液温90℃において２〜10Å/minであるため、通電を
停止した後、飽水ヒドラジン２中に浸漬放置しても、Ｎ
型エピタキシャル層10上の酸化被膜が全て除去されるま
でには約５分間の余裕がある。このためエッチングを停
止した後、水洗いなどの後処理に移るまでに装置的な制
約による時間遅れ等があっても、Ｎ型エピタキシャル層
10がエッチングされることはない。
なお、第２図に示された第２の電解エッチング装置を
用いて電解エッチングを行なう場合、第５図に示される
電流値の時間的変化を電流検出器７によって検出し、Ｐ
型基板９のエッチングが終了して電流値がほぼ０になる
と、今度はコントローラ８が電源５を制御し、銀塩化銀
電極６に対するシリコン基板３の電位を例えば＋4.0Vに
設定するようにする。このようにして、電解エッチング
の一連の動作を連続して行なうことができる。
用いて電解エッチングを行なう場合、第５図に示される
電流値の時間的変化を電流検出器７によって検出し、Ｐ
型基板９のエッチングが終了して電流値がほぼ０になる
と、今度はコントローラ８が電源５を制御し、銀塩化銀
電極６に対するシリコン基板３の電位を例えば＋4.0Vに
設定するようにする。このようにして、電解エッチング
の一連の動作を連続して行なうことができる。
このようにして、シリコン基板３の電解エッチングに
おいて、Ｐ型領域のエッチングが終了した後、連続して
シリコン基板３を不働態化電位以上の電位に維持し、陽
極酸化による酸化被膜をＮ型領域上に形成することによ
って、エッチング処理後の後処理の際に無通電状態に放
置してもＮ型領域のエッチングが進行しないようにする
ことができる。従って、加工精度を損なうことなく、シ
リコン基板３の選択的な電解エッチング処理を行うこと
ができる。
おいて、Ｐ型領域のエッチングが終了した後、連続して
シリコン基板３を不働態化電位以上の電位に維持し、陽
極酸化による酸化被膜をＮ型領域上に形成することによ
って、エッチング処理後の後処理の際に無通電状態に放
置してもＮ型領域のエッチングが進行しないようにする
ことができる。従って、加工精度を損なうことなく、シ
リコン基板３の選択的な電解エッチング処理を行うこと
ができる。
なお、Ｎ型領域のエッチングを行なう際にＰ型領域の
表面に陽極酸化膜を形成する場合にも本発明を適用でき
る。
表面に陽極酸化膜を形成する場合にも本発明を適用でき
る。
G.発明の効果 以上の通り本発明によれば、半導体基板の電解エッチ
ングにおいて、所定の選択的なエッチングが終了した
後、連続して半導体基板を不働態化電位以上の電位に維
持し、陽極酸化による絶縁被膜を半導体基板上に形成
し、半導体基板のエッチングが所定以上に進行しないよ
うにすることによって、良好な加工精度を得ることがで
きる。
ングにおいて、所定の選択的なエッチングが終了した
後、連続して半導体基板を不働態化電位以上の電位に維
持し、陽極酸化による絶縁被膜を半導体基板上に形成
し、半導体基板のエッチングが所定以上に進行しないよ
うにすることによって、良好な加工精度を得ることがで
きる。
第１図および第２図は、それぞれ本発明の一実施例によ
る電解エッチング方法に用いる電解エッチング装置を示
す概略構成図、第３図〜第６図は、それぞれ本発明の一
実施例による電解エッチング方法を説明するための図で
ある。 1:エッチング槽、2:飽水ヒドラジン 3:シリコン基板、4:対向電極 5:電極、6:銀塩化銀電極 7:電流検出器、8:コントローラ 9:P型基板 10:N型エピタキシャル層 11:金属膜、12:シリコン酸化膜
る電解エッチング方法に用いる電解エッチング装置を示
す概略構成図、第３図〜第６図は、それぞれ本発明の一
実施例による電解エッチング方法を説明するための図で
ある。 1:エッチング槽、2:飽水ヒドラジン 3:シリコン基板、4:対向電極 5:電極、6:銀塩化銀電極 7:電流検出器、8:コントローラ 9:P型基板 10:N型エピタキシャル層 11:金属膜、12:シリコン酸化膜
Claims (1)
- 【請求項１】それぞれ反対導電解の２つの領域を有する
半導体基板を電解液中に対向電極と共に浸漬し、対向電
極と半導体基板との間に所定の電圧を印加していずれか
一方の導電領域をエッチングするにあたり、 第１の電圧を印加していずれか一方の領域をエッチング
し、 その一方の領域のエッチングにより他方の領域が露出し
た後、第２の電圧を印加して露出した領域の表面を陽極
酸化することを特徴とする半導体基板の電解エッチング
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63122736A JPH088232B2 (ja) | 1988-05-18 | 1988-05-18 | 半導体基板の電解エッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63122736A JPH088232B2 (ja) | 1988-05-18 | 1988-05-18 | 半導体基板の電解エッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01291429A JPH01291429A (ja) | 1989-11-24 |
| JPH088232B2 true JPH088232B2 (ja) | 1996-01-29 |
Family
ID=14843319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63122736A Expired - Fee Related JPH088232B2 (ja) | 1988-05-18 | 1988-05-18 | 半導体基板の電解エッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088232B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0175012B1 (ko) * | 1995-09-13 | 1999-02-18 | 김광호 | 초경강판재의 패턴 형성 방법 |
| US6284670B1 (en) | 1997-07-23 | 2001-09-04 | Denso Corporation | Method of etching silicon wafer and silicon wafer |
| DE10214620B4 (de) * | 2002-04-03 | 2010-02-04 | Robert Bosch Gmbh | Verfahren zur plasmalosen Gasphasenätzung eines Siliziumwafers und Vorrichtung zu deren Durchführung |
-
1988
- 1988-05-18 JP JP63122736A patent/JPH088232B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01291429A (ja) | 1989-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0496227A (ja) | エッチング方法 | |
| US5173149A (en) | Method of etching semiconductor substrate | |
| GB814364A (en) | Improvements in and relating to electrolytic etching | |
| JPH088232B2 (ja) | 半導体基板の電解エッチング方法 | |
| US4026741A (en) | Technique for preparation of stoichiometric III-V compound semiconductor surfaces | |
| JP3508547B2 (ja) | Ｓｉウエハのエッチング方法 | |
| JPH0273634A (ja) | 半導体基板のエッチング方法 | |
| US3042593A (en) | Electrochemical method for cleansing semiconductive devices | |
| US4247373A (en) | Method of making semiconductor device | |
| US2871174A (en) | Method for electropolishing semiconducting material | |
| US3844904A (en) | Anodic oxidation of gallium phosphide | |
| JP3127457B2 (ja) | Ｓｉのエッチング方法 | |
| US7150820B2 (en) | Thiourea- and cyanide-free bath and process for electrolytic etching of gold | |
| US3700569A (en) | Method of metallizing devices | |
| JP3947317B2 (ja) | 陽極酸化の制御方法および陽極酸化装置 | |
| JPS5994438A (ja) | パタ−ン化されたアルミニウム層を形成する方法 | |
| JPS60154575A (ja) | 半導体圧力検出素子の製造方法 | |
| US3531377A (en) | Process for the oxidation of gallium-arsenide | |
| JPH0144014B2 (ja) | ||
| JPH04299830A (ja) | 導電性膜の陽極酸化方法 | |
| JP3020678B2 (ja) | 化合物半導体用保護膜の形成方法 | |
| US3531378A (en) | Process for oxidizing tellurium | |
| US4166782A (en) | Method of anodically leveling semiconductor layers | |
| JPH04302430A (ja) | 導電性膜の陽極酸化方法 | |
| JPS5837981B2 (ja) | 半導体表面に附されているＣｒでなる又はＣｒを含む金属層の選択的加工法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |