JPH0878962A - オペアンプ回路の給電方式 - Google Patents
オペアンプ回路の給電方式Info
- Publication number
- JPH0878962A JPH0878962A JP6210972A JP21097294A JPH0878962A JP H0878962 A JPH0878962 A JP H0878962A JP 6210972 A JP6210972 A JP 6210972A JP 21097294 A JP21097294 A JP 21097294A JP H0878962 A JPH0878962 A JP H0878962A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- operational amplifier
- amplifier circuit
- reference potential
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】 （修正有）
【目的】電源電圧又はＧＮＤレベルに異常があっても、
オペアンプ回路を可能な範囲で正常に動作させることの
可能なオペアンプ回路の給電方式を提供する。 【構成】電源部より正負電源±ＶCCを供給されるオペア
ンプ回路１と、オペアンプ回路１に供給される正負電源
電圧±ＶCCから基準電位ＶR を生成する基準電位生成部
２とを備え、基準電位生成部２の基準電位ＶR をオペア
ンプ回路１の入力に供給する。また、電源部６の複数種
の正／負電源電圧±Ａ，±Ｂの内、大きさが最大のもの
を夫々出力する電源切替部３の出力よりオペアンプ回路
１に給電する。また、オペアンプ回路１に供給される正
／負電源電圧±ＶCC又は基準電位ＧＮＤを監視する電源
監視部４が異常を検出したことにより基準電位生成部２
に正負電源±ＶCCを供給し、かつオペアンプ回路１の入
力を基準電位生成部２の出力の基準電位ＶR に切り替え
るスイッチ回路部５1 ，５2 とを備える。
オペアンプ回路を可能な範囲で正常に動作させることの
可能なオペアンプ回路の給電方式を提供する。 【構成】電源部より正負電源±ＶCCを供給されるオペア
ンプ回路１と、オペアンプ回路１に供給される正負電源
電圧±ＶCCから基準電位ＶR を生成する基準電位生成部
２とを備え、基準電位生成部２の基準電位ＶR をオペア
ンプ回路１の入力に供給する。また、電源部６の複数種
の正／負電源電圧±Ａ，±Ｂの内、大きさが最大のもの
を夫々出力する電源切替部３の出力よりオペアンプ回路
１に給電する。また、オペアンプ回路１に供給される正
／負電源電圧±ＶCC又は基準電位ＧＮＤを監視する電源
監視部４が異常を検出したことにより基準電位生成部２
に正負電源±ＶCCを供給し、かつオペアンプ回路１の入
力を基準電位生成部２の出力の基準電位ＶR に切り替え
るスイッチ回路部５1 ，５2 とを備える。
Description
【０００１】
【産業上の利用分野】本発明はオペアンプ回路の給電方
式に関し、更に詳しくはオペアンプ回路に電源及び基準
電圧を供給するオペアンプ回路の給電方式に関する。今
日、音声信号等を扱うアナログ回路では信号増幅やフィ
ルタリングにオペレーショナルアンプ（以下、オペアン
プと呼ぶ）を使用するケースが多い。
式に関し、更に詳しくはオペアンプ回路に電源及び基準
電圧を供給するオペアンプ回路の給電方式に関する。今
日、音声信号等を扱うアナログ回路では信号増幅やフィ
ルタリングにオペレーショナルアンプ（以下、オペアン
プと呼ぶ）を使用するケースが多い。
【０００２】しかし、オペアンプは正負電源や基準電源
（ＧＮＤ）を必要とし、かつアナログ動作をするので、
単一電源で動作するディジタル回路に比べて電源異常等
により実質的に動作不能となるケースが多い。例えば片
方の電源電圧が低下すると正常に動作できない。このた
め、電源異常時等においても回路動作をできるだけ保障
できるようなオペアンプ回路の給電方式の提供が望まれ
る。
（ＧＮＤ）を必要とし、かつアナログ動作をするので、
単一電源で動作するディジタル回路に比べて電源異常等
により実質的に動作不能となるケースが多い。例えば片
方の電源電圧が低下すると正常に動作できない。このた
め、電源異常時等においても回路動作をできるだけ保障
できるようなオペアンプ回路の給電方式の提供が望まれ
る。
【０００３】
【従来の技術】図４は従来の基本的なオペアンプ回路の
例を示す図で、図においてＡＭＰはオペアンプである。
図４の（Ａ）は交流反転増幅回路を示しており、入力信
号ＩＮはカップリングコンデンサＣ、抵抗Ｒ1 を介して
オペアンプの−端子に入力する。オペアンプの＋端子に
は抵抗Ｒ3 を介して基準電位０Ｖ（＝ＧＮＤ）が入力さ
れており、その出力電圧ｖo はｖo ＝−（Ｒ2 ／Ｒ1 ）
ｖi で与えられる。更に、電源電圧は｜＋ＶCC｜＝｜−
ＶCC｜であり、出力信号ＯＵＴは０Ｖを中心として最大
±ＶCCまでフルスイング可能である。なお、抵抗Ｒ3 は
ドリフト補償用であり、補償の必要が無ければ短絡して
も良い。
例を示す図で、図においてＡＭＰはオペアンプである。
図４の（Ａ）は交流反転増幅回路を示しており、入力信
号ＩＮはカップリングコンデンサＣ、抵抗Ｒ1 を介して
オペアンプの−端子に入力する。オペアンプの＋端子に
は抵抗Ｒ3 を介して基準電位０Ｖ（＝ＧＮＤ）が入力さ
れており、その出力電圧ｖo はｖo ＝−（Ｒ2 ／Ｒ1 ）
ｖi で与えられる。更に、電源電圧は｜＋ＶCC｜＝｜−
ＶCC｜であり、出力信号ＯＵＴは０Ｖを中心として最大
±ＶCCまでフルスイング可能である。なお、抵抗Ｒ3 は
ドリフト補償用であり、補償の必要が無ければ短絡して
も良い。
【０００４】図４の（Ｂ）は交流非反転増幅回路を示し
ており、入力信号ＩＮはカップリングコンデンサＣを介
してオペアンプの＋端子に入力する。この＋端子は抵抗
Ｒ1を介して基準電位０Ｖ（＝ＧＮＤ）によりバイアス
されており、この場合も、出力信号ＯＵＴは０Ｖを中心
として最大±ＶCCまでフルスイング可能である。図４の
（Ｃ）は高入力電圧差動増幅回路を示している。この回
路は電源電圧±ＶCCよりも高い同相入力電圧を除去でき
る。例えば抵抗Ｒ1 ，Ｒ4 ，Ｒ5 ＝１００ｋΩ、抵抗Ｒ
2 ，Ｒ3 ＝１０ｋΩとする。入力＋ＩＮに＋１００Ｖが
入力すると、前段のオペアンプの出力は−１０Ｖとな
り、抵抗Ｒ3 に電流ｉ1 ＝−１ｍＡが流れる。また入力
−ＩＮに同相の＋１００Ｖが入力すると、抵抗Ｒ4 に電
流ｉ 2 ＝１ｍＡが流れる。これにより、ｉ1 とｉ2 とは
相殺し、出力信号ＯＵＴは０Ｖである。この場合も、２
つのオペアンプの入力に基準電位０Ｖ（＝ＧＮＤ）が接
続されている。
ており、入力信号ＩＮはカップリングコンデンサＣを介
してオペアンプの＋端子に入力する。この＋端子は抵抗
Ｒ1を介して基準電位０Ｖ（＝ＧＮＤ）によりバイアス
されており、この場合も、出力信号ＯＵＴは０Ｖを中心
として最大±ＶCCまでフルスイング可能である。図４の
（Ｃ）は高入力電圧差動増幅回路を示している。この回
路は電源電圧±ＶCCよりも高い同相入力電圧を除去でき
る。例えば抵抗Ｒ1 ，Ｒ4 ，Ｒ5 ＝１００ｋΩ、抵抗Ｒ
2 ，Ｒ3 ＝１０ｋΩとする。入力＋ＩＮに＋１００Ｖが
入力すると、前段のオペアンプの出力は−１０Ｖとな
り、抵抗Ｒ3 に電流ｉ1 ＝−１ｍＡが流れる。また入力
−ＩＮに同相の＋１００Ｖが入力すると、抵抗Ｒ4 に電
流ｉ 2 ＝１ｍＡが流れる。これにより、ｉ1 とｉ2 とは
相殺し、出力信号ＯＵＴは０Ｖである。この場合も、２
つのオペアンプの入力に基準電位０Ｖ（＝ＧＮＤ）が接
続されている。
【０００５】このように、従来のオペアンプ回路は正確
な正負電源±ＶCC及び基準電源ＧＮＤを必要としてい
る。その他、様々なアナログ回路が有るが、基本的には
上記のようなオペアンプ回路を組み合わせて構成され
る。従来は、各オペアンプの電源及び基準電位（電圧）
を最寄りの電源ライン及びＧＮＤラインから取ってい
た。
な正負電源±ＶCC及び基準電源ＧＮＤを必要としてい
る。その他、様々なアナログ回路が有るが、基本的には
上記のようなオペアンプ回路を組み合わせて構成され
る。従来は、各オペアンプの電源及び基準電位（電圧）
を最寄りの電源ライン及びＧＮＤラインから取ってい
た。
【０００６】しかし、電源回路の異常により、又は電源
／ＧＮＤラインの異常により、オペアンプに供給する電
源電圧やＧＮＤレベルが変動することがある。今日、電
源電圧の安定化技術は進んでいるが、電源部とアナログ
回路部とが長いケーブル等により接続されている場合
や、共通の電源部より沢山の回路ユニットに対して同種
又は異種の電源を供給するような場合には、電源電圧の
低下や断線の可能性は少なくない。
／ＧＮＤラインの異常により、オペアンプに供給する電
源電圧やＧＮＤレベルが変動することがある。今日、電
源電圧の安定化技術は進んでいるが、電源部とアナログ
回路部とが長いケーブル等により接続されている場合
や、共通の電源部より沢山の回路ユニットに対して同種
又は異種の電源を供給するような場合には、電源電圧の
低下や断線の可能性は少なくない。
【０００７】
【発明が解決しようとする課題】図５は従来技術の欠点
を説明する図である。例えば図５の（Ａ）に示すような
入力信号ＩＮがオペアンプ回路に入力されたとする。こ
の場合に、もし電源電圧±ＶCCが正常であれば、オペア
ンプ回路の出力には入力信号ＩＮに応じて０Ｖを中心と
する最大±ＶCCまでの出力信号ＯＵＴが得られる。
を説明する図である。例えば図５の（Ａ）に示すような
入力信号ＩＮがオペアンプ回路に入力されたとする。こ
の場合に、もし電源電圧±ＶCCが正常であれば、オペア
ンプ回路の出力には入力信号ＩＮに応じて０Ｖを中心と
する最大±ＶCCまでの出力信号ＯＵＴが得られる。
【０００８】しかし、図５の（Ｂ）に示すように、例え
ば正の電源電圧＋ＶCCが何らかの異常により＋ＶCC’に
まで低下していると、出力信号ＯＵＴは＋ＶCC’のとこ
ろでカットされ、歪んでしまう。これでは、アナログ回
路として正常に動作しているとは言えない。本発明の目
的は、電源電圧又はＧＮＤレベルに異常があっても、オ
ペアンプ回路を可能な範囲で正常に動作させることの可
能なオペアンプ回路の給電方式を提供することにある。
ば正の電源電圧＋ＶCCが何らかの異常により＋ＶCC’に
まで低下していると、出力信号ＯＵＴは＋ＶCC’のとこ
ろでカットされ、歪んでしまう。これでは、アナログ回
路として正常に動作しているとは言えない。本発明の目
的は、電源電圧又はＧＮＤレベルに異常があっても、オ
ペアンプ回路を可能な範囲で正常に動作させることの可
能なオペアンプ回路の給電方式を提供することにある。
【０００９】
【課題を解決するための手段】上記の課題は図１の構成
により解決される。即ち、本発明（１）のオペアンプ回
路の給電方式は、電源部より正負電源を供給されるオペ
アンプ回路と、オペアンプ回路に供給される正負電源電
圧から基準電位を生成する基準電位生成部とを備え、基
準電位生成部の基準電位をオペアンプ回路の入力に供給
するように構成したものである。
により解決される。即ち、本発明（１）のオペアンプ回
路の給電方式は、電源部より正負電源を供給されるオペ
アンプ回路と、オペアンプ回路に供給される正負電源電
圧から基準電位を生成する基準電位生成部とを備え、基
準電位生成部の基準電位をオペアンプ回路の入力に供給
するように構成したものである。
【００１０】
【作用】図１において、本発明（１）においては、正負
電源±ＶCCは常時基準電位生成部２に供給され、かつそ
の出力の基準電位ＶR は常時オペアンプ回路１の入力に
供給されている。ここで、基準電位ＶR は例えばＶR ＝
｛（＋ＶCC）＋（−ＶCC）｝／２により決定される。
電源±ＶCCは常時基準電位生成部２に供給され、かつそ
の出力の基準電位ＶR は常時オペアンプ回路１の入力に
供給されている。ここで、基準電位ＶR は例えばＶR ＝
｛（＋ＶCC）＋（−ＶCC）｝／２により決定される。
【００１１】かかる構成により、もし正負電源電圧±Ｖ
CCが正常（例えば±１５Ｖ）の場合は、基準電位ＶR ＝
（１５−１５）／２＝０Ｖ（＝ＧＮＤレベル）となり、
オペアンプ回路１の出力信号ＯＵＴは従来と同様に０±
１５Ｖのダイナミックレンジで動作可能である。一方、
例えば正の電源電圧＋ＶCCが何らかの異常により＋１０
Ｖに低下すると、基準電位ＶR ＝（１０−１５）／２＝
−２．５Ｖとなる。その結果、この場合のオペアンプ回
路１の出力信号ＯＵＴは−２．５±１２．５Ｖのダイナ
ミックレンジで動作可能となる。出力信号ＯＵＴのスイ
ング幅は±１２．５Ｖと幾分小さくなるが、従来のよう
に出力信号ＯＵＴが＋１０Ｖのレベルでクリップされた
り、歪んだりする弊害は十分に除去できる。負の電源電
圧−ＶCCが異常の場合も同様である。また、この例では
ＧＮＤレベルを使用していないので、ＧＮＤレベルの変
動を考慮する必要は無い。
CCが正常（例えば±１５Ｖ）の場合は、基準電位ＶR ＝
（１５−１５）／２＝０Ｖ（＝ＧＮＤレベル）となり、
オペアンプ回路１の出力信号ＯＵＴは従来と同様に０±
１５Ｖのダイナミックレンジで動作可能である。一方、
例えば正の電源電圧＋ＶCCが何らかの異常により＋１０
Ｖに低下すると、基準電位ＶR ＝（１０−１５）／２＝
−２．５Ｖとなる。その結果、この場合のオペアンプ回
路１の出力信号ＯＵＴは−２．５±１２．５Ｖのダイナ
ミックレンジで動作可能となる。出力信号ＯＵＴのスイ
ング幅は±１２．５Ｖと幾分小さくなるが、従来のよう
に出力信号ＯＵＴが＋１０Ｖのレベルでクリップされた
り、歪んだりする弊害は十分に除去できる。負の電源電
圧−ＶCCが異常の場合も同様である。また、この例では
ＧＮＤレベルを使用していないので、ＧＮＤレベルの変
動を考慮する必要は無い。
【００１２】好ましくは、基準電位生成部２は抵抗分圧
により基準電位ＶR を生成する。従って、簡単な構成に
より所望の基準電位ＶR を生成できる。また好ましく
は、電源部６の複数種の正／負電源電圧±Ａ，±Ｂの
内、大きさ（絶対値）が最大のものを夫々出力する電源
切替部３を更に備え、電源切替部３の出力よりオペアン
プ回路１に給電するように構成する。
により基準電位ＶR を生成する。従って、簡単な構成に
より所望の基準電位ＶR を生成できる。また好ましく
は、電源部６の複数種の正／負電源電圧±Ａ，±Ｂの
内、大きさ（絶対値）が最大のものを夫々出力する電源
切替部３を更に備え、電源切替部３の出力よりオペアン
プ回路１に給電するように構成する。
【００１３】例えば電源電圧±Ａ＝±１５Ｖ、電源電圧
±Ｂ＝±１０Ｖとし、オペアンプ回路１は通常は±１５
Ｖで動作する。今、正の電源＋Ａが何らかの理由でダウ
ンすると、このままでは電源電圧＋Ａ（＝＋ＶCC）＝０
Ｖになってしまう。しかし、本発明（３）によれば、電
源切替部３は＋Ａ＜＋Ｂにより＋ＶCC＝＋１０Ｖを出力
する。その結果、オペアンプ回路１には＋１０Ｖと−１
５Ｖとが供給され、更に上記により、出力信号ＯＵＴが
クリップされたり、歪んだりすることは無い。負の電源
−Ａが異常の場合も同様である。
±Ｂ＝±１０Ｖとし、オペアンプ回路１は通常は±１５
Ｖで動作する。今、正の電源＋Ａが何らかの理由でダウ
ンすると、このままでは電源電圧＋Ａ（＝＋ＶCC）＝０
Ｖになってしまう。しかし、本発明（３）によれば、電
源切替部３は＋Ａ＜＋Ｂにより＋ＶCC＝＋１０Ｖを出力
する。その結果、オペアンプ回路１には＋１０Ｖと−１
５Ｖとが供給され、更に上記により、出力信号ＯＵＴが
クリップされたり、歪んだりすることは無い。負の電源
−Ａが異常の場合も同様である。
【００１４】また好ましくは、オペアンプ回路１に供給
される正／負電源電圧±ＶCC又は基準電位ＧＮＤを監視
する電源監視部４と、電源監視部４が異常ＥＲを検出し
たことにより基準電位生成部２に正負電源±ＶCCを供給
し、かつオペアンプ回路１の入力を基準電位生成部２の
出力の基準電位ＶR に切り替えるスイッチ回路部５1，
５2 とを更に備える。
される正／負電源電圧±ＶCC又は基準電位ＧＮＤを監視
する電源監視部４と、電源監視部４が異常ＥＲを検出し
たことにより基準電位生成部２に正負電源±ＶCCを供給
し、かつオペアンプ回路１の入力を基準電位生成部２の
出力の基準電位ＶR に切り替えるスイッチ回路部５1，
５2 とを更に備える。
【００１５】ところで、基準電位生成部２を常時働かし
ていると、それなりの電力を消費する。また装置が正常
の場合は、オペアンプ回路１に供給する基準電位はアナ
ログ回路専用のＧＮＤレベルである方が、他の回路との
間の整合性の観点からも好ましい。そこで、電源監視部
４が異常ＥＲを検出していない場合は、スイッチ回路部
５ 1 ，５2 を夫々端子ａ側に接続しておき、基準電位生
成部２に給電しないようにする。同時に、オペアンプ回
路１の入力にはＧＮＤレベルを供給する。そして、電源
監視部４が何らかの異常ＥＲを検出した場合は、スイッ
チ回路部５1 ，５2を夫々端子ｂ側に接続し、基準電位
生成部２に給電開始すると共に、オペアンプ回路１の入
力に基準電位ＶR を供給する。これにより、上記本発明
（１）の構成は有効な非常手段となる。
ていると、それなりの電力を消費する。また装置が正常
の場合は、オペアンプ回路１に供給する基準電位はアナ
ログ回路専用のＧＮＤレベルである方が、他の回路との
間の整合性の観点からも好ましい。そこで、電源監視部
４が異常ＥＲを検出していない場合は、スイッチ回路部
５ 1 ，５2 を夫々端子ａ側に接続しておき、基準電位生
成部２に給電しないようにする。同時に、オペアンプ回
路１の入力にはＧＮＤレベルを供給する。そして、電源
監視部４が何らかの異常ＥＲを検出した場合は、スイッ
チ回路部５1 ，５2を夫々端子ｂ側に接続し、基準電位
生成部２に給電開始すると共に、オペアンプ回路１の入
力に基準電位ＶR を供給する。これにより、上記本発明
（１）の構成は有効な非常手段となる。
【００１６】
【実施例】以下、添付図面に従って本発明による実施例
を詳細に説明する。なお、全図を通して同一符号は同一
又は相当部分を示すものとする。図２は実施例の給電方
式の構成を示す図で、図において１はオペアンプ回路、
１１はオペアンプ（ＡＭＰ）、Ｃ1 ，Ｃ2 はカップリン
グコンデンサ、２は基準電位生成部、２１はオペアンプ
（Ａ）を使用したボルテージフォロア、Ｒ1 ，Ｒ 2 は抵
抗分圧回路、３は電源切替部、Ｄ1 〜Ｄ6 はダイオー
ド、４は電源監視部、４１〜４３はコンパレータ（ＣＭ
Ｐ）、４４はドライバ（Ｄ）、５1 ，５2 はスイッチ回
路部、６は電源部である。
を詳細に説明する。なお、全図を通して同一符号は同一
又は相当部分を示すものとする。図２は実施例の給電方
式の構成を示す図で、図において１はオペアンプ回路、
１１はオペアンプ（ＡＭＰ）、Ｃ1 ，Ｃ2 はカップリン
グコンデンサ、２は基準電位生成部、２１はオペアンプ
（Ａ）を使用したボルテージフォロア、Ｒ1 ，Ｒ 2 は抵
抗分圧回路、３は電源切替部、Ｄ1 〜Ｄ6 はダイオー
ド、４は電源監視部、４１〜４３はコンパレータ（ＣＭ
Ｐ）、４４はドライバ（Ｄ）、５1 ，５2 はスイッチ回
路部、６は電源部である。
【００１７】オペアンプ回路１は入力信号ＩＮを増幅又
はフィルタリング等して出力信号ＯＵＴを形成する。オ
ペアンプ回路１にはその他の様々な機能を実現するアナ
ログ回路が含まれる。基準電位生成部２はオペアンプ回
路１に供給される正負電源電圧±ＶCCから抵抗分圧によ
り基準電位ＶR を生成する。この例ではＲ1 ＝Ｒ2 に選
んでおり、基準電位ＶR はＶR ＝｛（＋ＶCC）＋（−Ｖ
CC）｝／２により決定される。
はフィルタリング等して出力信号ＯＵＴを形成する。オ
ペアンプ回路１にはその他の様々な機能を実現するアナ
ログ回路が含まれる。基準電位生成部２はオペアンプ回
路１に供給される正負電源電圧±ＶCCから抵抗分圧によ
り基準電位ＶR を生成する。この例ではＲ1 ＝Ｒ2 に選
んでおり、基準電位ＶR はＶR ＝｛（＋ＶCC）＋（−Ｖ
CC）｝／２により決定される。
【００１８】好ましくはボルテージフォロア２１を備
え、ボルテージフォロア２１にバッファの役目を果たさ
せる。これにより、オペアンプ回路１の１又は２以上の
オペアンプに低インピーダンスの基準電位（電圧）ＶR
を提供する。電源切替部３は電源部６の複数種の正／負
電源電圧±Ａ，±Ｂ及びＧＮＤレベルの内、夫々に大き
さ（絶対値）が最大のものを出力する。例えば±Ａ＝±
１５Ｖ，±Ｂ＝±１０Ｖとする。
え、ボルテージフォロア２１にバッファの役目を果たさ
せる。これにより、オペアンプ回路１の１又は２以上の
オペアンプに低インピーダンスの基準電位（電圧）ＶR
を提供する。電源切替部３は電源部６の複数種の正／負
電源電圧±Ａ，±Ｂ及びＧＮＤレベルの内、夫々に大き
さ（絶対値）が最大のものを出力する。例えば±Ａ＝±
１５Ｖ，±Ｂ＝±１０Ｖとする。
【００１９】電源±Ａはオペアンプ回路１に供給するた
めのものである。電源±Ｂはバックアップ用に設けたも
のでも良く、又は他の回路で使用する電源であっても良
い。後者の場合は、例えば電源＋Ｂは有るが、電源−Ｂ
は無い場合もある。又は電源−Ｂの代わりに電源−Ｃを
利用できる場合もある。電源部６が正常であれば、＋側
では｜＋Ａ｜＞｜＋Ｂ｜＞ＧＮＤの関係にあり、よって
ダイオードＤ1 を介して＋ＶCCに＋１５Ｖが供給され
る。この状態でダイオードＤ2 ，Ｄ3 は夫々ＯＦＦであ
る。また−側では｜−Ａ｜＞｜−Ｂ｜＞ＧＮＤの関係に
あり、よってダイオードＤ6 を介して−ＶCCに−１５Ｖ
が供給される。この状態でダイオードＤ4 ，Ｄ5 は夫々
ＯＦＦである。
めのものである。電源±Ｂはバックアップ用に設けたも
のでも良く、又は他の回路で使用する電源であっても良
い。後者の場合は、例えば電源＋Ｂは有るが、電源−Ｂ
は無い場合もある。又は電源−Ｂの代わりに電源−Ｃを
利用できる場合もある。電源部６が正常であれば、＋側
では｜＋Ａ｜＞｜＋Ｂ｜＞ＧＮＤの関係にあり、よって
ダイオードＤ1 を介して＋ＶCCに＋１５Ｖが供給され
る。この状態でダイオードＤ2 ，Ｄ3 は夫々ＯＦＦであ
る。また−側では｜−Ａ｜＞｜−Ｂ｜＞ＧＮＤの関係に
あり、よってダイオードＤ6 を介して−ＶCCに−１５Ｖ
が供給される。この状態でダイオードＤ4 ，Ｄ5 は夫々
ＯＦＦである。
【００２０】例えば電源＋Ａが異常となり、｜＋Ｂ｜＞
｜＋Ａ｜＞ＧＮＤの関係になると、ダイオードＤ2 がＯ
Ｎとなり、＋ＶCCに＋１０Ｖが供給される。この状態で
ダイオードＤ1 ，Ｄ3 は夫々ＯＦＦである。電源−Ａが
異常となった場合も同様である。このように、本実施例
では電源切替部３をダイオード回路で構成したので、電
源切替部３の単独で電源監視及び電源切替を自動的に行
え、構成簡単かつ便利である。
｜＋Ａ｜＞ＧＮＤの関係になると、ダイオードＤ2 がＯ
Ｎとなり、＋ＶCCに＋１０Ｖが供給される。この状態で
ダイオードＤ1 ，Ｄ3 は夫々ＯＦＦである。電源−Ａが
異常となった場合も同様である。このように、本実施例
では電源切替部３をダイオード回路で構成したので、電
源切替部３の単独で電源監視及び電源切替を自動的に行
え、構成簡単かつ便利である。
【００２１】なお、電源切替部３にＧＮＤレベルを利用
したのは、ＧＮＤレベルも一つの電源として利用できる
からである。これにより、＋ＶCCはＧＮＤレベルを下回
ることは無い。また−ＶCCはＧＮＤレベルを上回ること
は無い。電源監視部４において、コンパレータ４１はオ
ペアンプ回路１に供給される電源電圧＋ＶCCと閾値電圧
＋Ａとを比較し、＋ＶCC＜＋Ａの場合は出力（例えば開
放コレクタ）にＬＯＷレベルを出力する。コンパレータ
４２は同じく電源電圧−ＶCCと閾値電圧−Ａとを比較
し、−ＶCC＞−Ａの場合は出力にＬＯＷレベルを出力す
る。そして、コンパレータ４３はオペアンプ回路１に入
力されるＧＮＤレベルと規定のＧＮＤレベルとを比較
し、オペアンプ回路１に入力されるＧＮＤレベルが規定
のＧＮＤレベルから所定以上外れている場合は出力にＬ
ＯＷレベルを出力する。
したのは、ＧＮＤレベルも一つの電源として利用できる
からである。これにより、＋ＶCCはＧＮＤレベルを下回
ることは無い。また−ＶCCはＧＮＤレベルを上回ること
は無い。電源監視部４において、コンパレータ４１はオ
ペアンプ回路１に供給される電源電圧＋ＶCCと閾値電圧
＋Ａとを比較し、＋ＶCC＜＋Ａの場合は出力（例えば開
放コレクタ）にＬＯＷレベルを出力する。コンパレータ
４２は同じく電源電圧−ＶCCと閾値電圧−Ａとを比較
し、−ＶCC＞−Ａの場合は出力にＬＯＷレベルを出力す
る。そして、コンパレータ４３はオペアンプ回路１に入
力されるＧＮＤレベルと規定のＧＮＤレベルとを比較
し、オペアンプ回路１に入力されるＧＮＤレベルが規定
のＧＮＤレベルから所定以上外れている場合は出力にＬ
ＯＷレベルを出力する。
【００２２】なお、閾値電圧±Ａ（＝±１５Ｖ）は電源
部６以外の電源部（不図示）により生成され、また規定
のＧＮＤレベルは装置の基準となるＧＮＤラインより生
成される。スイッチ回路部５1 ，５2 の各接点ｃは通常
は端子ａの側に接続している。この状態では、基準電位
生成部２には給電されず、かつオペアンプ回路１の入力
にはＧＮＤレベルが供給される。従って、基準電位生成
部２における余分な電力の消費は無い。
部６以外の電源部（不図示）により生成され、また規定
のＧＮＤレベルは装置の基準となるＧＮＤラインより生
成される。スイッチ回路部５1 ，５2 の各接点ｃは通常
は端子ａの側に接続している。この状態では、基準電位
生成部２には給電されず、かつオペアンプ回路１の入力
にはＧＮＤレベルが供給される。従って、基準電位生成
部２における余分な電力の消費は無い。
【００２３】そして、電源監視部４において上記何れか
の異常が検出されると、ドライバ４４の出力信号ＥＲが
付勢され、これによりスイッチ回路５1 ，５2 の各接点
ｃは夫々端子ｂの側に接続する。そしてこれにより、基
準電位生成部２にその時の±ＶCCを給電開始すると共
に、オペアンプ回路１の入力に基準電位生成部２が生成
した基準電位ＶR を供給する。
の異常が検出されると、ドライバ４４の出力信号ＥＲが
付勢され、これによりスイッチ回路５1 ，５2 の各接点
ｃは夫々端子ｂの側に接続する。そしてこれにより、基
準電位生成部２にその時の±ＶCCを給電開始すると共
に、オペアンプ回路１の入力に基準電位生成部２が生成
した基準電位ＶR を供給する。
【００２４】図３は実施例の給電方式の動作を説明する
図である。電源電圧±Ａが正常（例えば±１５Ｖ）の場
合は、オペアンプ回路１の入力はＧＮＤレベルとなり、
オペアンプ回路１の出力信号ＯＵＴは０±１５Ｖのダイ
ナミックレンジで動作可能である。例えば電源電圧＋Ａ
が異常により＋Ａ’（＝＋１１Ｖ）に低下すると、基準
電位ＶR ’＝（１１−１５）／２＝−２Ｖとなる。この
場合のオペアンプ回路１の出力信号ＯＵＴは−２±１３
Ｖ＝のダイナミックレンジで動作可能である。
図である。電源電圧±Ａが正常（例えば±１５Ｖ）の場
合は、オペアンプ回路１の入力はＧＮＤレベルとなり、
オペアンプ回路１の出力信号ＯＵＴは０±１５Ｖのダイ
ナミックレンジで動作可能である。例えば電源電圧＋Ａ
が異常により＋Ａ’（＝＋１１Ｖ）に低下すると、基準
電位ＶR ’＝（１１−１５）／２＝−２Ｖとなる。この
場合のオペアンプ回路１の出力信号ＯＵＴは−２±１３
Ｖ＝のダイナミックレンジで動作可能である。
【００２５】更に、電源電圧＋Ａが＋Ａ”（＝＋８Ｖ）
にまで低下すると、電源切替部３は＋ＶCCに＋Ｂ（＝＋
１０Ｖ）を出力し、基準電位ＶR ”＝（１０−１５）／
２＝−２．５Ｖとなる。この場合のオペアンプ回路１の
出力信号ＯＵＴは−２．５±１２．５Ｖのダイナミック
レンジで動作可能である。なお、上記実施例では電源切
替部３をダイオード回路により構成したがこれに限らな
い。他に、リレー、トランジスタ、ＦＥＴ、サイリス
タ、その他の半導体スイッチ回路を使用しても良い。但
し、この場合は電源監視及び電源の切替制御を行う回路
を外部に設ける必要がある。
にまで低下すると、電源切替部３は＋ＶCCに＋Ｂ（＝＋
１０Ｖ）を出力し、基準電位ＶR ”＝（１０−１５）／
２＝−２．５Ｖとなる。この場合のオペアンプ回路１の
出力信号ＯＵＴは−２．５±１２．５Ｖのダイナミック
レンジで動作可能である。なお、上記実施例では電源切
替部３をダイオード回路により構成したがこれに限らな
い。他に、リレー、トランジスタ、ＦＥＴ、サイリス
タ、その他の半導体スイッチ回路を使用しても良い。但
し、この場合は電源監視及び電源の切替制御を行う回路
を外部に設ける必要がある。
【００２６】また、上記実施例では本発明に係るフルオ
プション仕様の構成を示したがこれに限らない。装置の
目的等に応じて不必要な部分の構成（例えばスイッチ回
路部５1 ，５2 、電源監視部４、電源切替部３等）を削
除しても良いことは明らかである。また、上記本発明に
好適なる実施例を述べたが、本発明思想を逸脱しない範
囲内で、構成及び組み合わせの様々な変更が行えること
は言うまでも無い。
プション仕様の構成を示したがこれに限らない。装置の
目的等に応じて不必要な部分の構成（例えばスイッチ回
路部５1 ，５2 、電源監視部４、電源切替部３等）を削
除しても良いことは明らかである。また、上記本発明に
好適なる実施例を述べたが、本発明思想を逸脱しない範
囲内で、構成及び組み合わせの様々な変更が行えること
は言うまでも無い。
【００２７】
【発明の効果】以上述べた如く本発明によれば、電源部
より正負電源を供給されるオペアンプ回路と、オペアン
プ回路に供給される正負電源電圧から基準電位を生成す
る基準電位生成部とを備え、基準電位生成部の基準電位
をオペアンプ回路の入力に供給するように構成したの
で、電源電圧又はＧＮＤレベルに異常があっても、オペ
アンプ回路を可能な範囲で正常に動作させることがで
き、アナログ回路の動作信頼性の向上に寄与するところ
が大きい。
より正負電源を供給されるオペアンプ回路と、オペアン
プ回路に供給される正負電源電圧から基準電位を生成す
る基準電位生成部とを備え、基準電位生成部の基準電位
をオペアンプ回路の入力に供給するように構成したの
で、電源電圧又はＧＮＤレベルに異常があっても、オペ
アンプ回路を可能な範囲で正常に動作させることがで
き、アナログ回路の動作信頼性の向上に寄与するところ
が大きい。
【図１】図１は本発明の原理を説明する図である。
【図２】図２は実施例の給電方式の構成を示す図であ
る。
る。
【図３】図３は実施例の給電方式の動作を説明する図で
ある。
ある。
【図４】図４は従来の基本的なオペアンプ回路の例を示
す図である。
す図である。
【図５】図５は従来技術の欠点を説明する図である。
１ オペアンプ回路 ２ 基準電位生成部 ３ 電源切替部 ４ 電源監視部 ５1 ，５2 スイッチ回路部 ６ 電源部
Claims (4)
- 【請求項１】 電源部より正負電源を供給されるオペア
ンプ回路と、 オペアンプ回路に供給される正負電源電圧から基準電位
を生成する基準電位生成部とを備え、 基準電位生成部の基準電位をオペアンプ回路の入力に供
給するように構成したことを特徴とするオペアンプ回路
の給電方式。 - 【請求項２】 基準電位生成部は抵抗分圧により基準電
位を生成することを特徴とする請求項１のオペアンプ回
路の給電方式。 - 【請求項３】 電源部の複数種の正／負電源電圧の内、
大きさが最大のものを出力する電源切替部を更に備え、 電源切替部の出力よりオペアンプ回路に給電するように
構成したことを特徴とする請求項１のオペアンプ回路の
給電方式。 - 【請求項４】 オペアンプ回路に供給される正／負電源
電圧又は基準電位を監視する電源監視部と、 電源監視部が異常を検出したことにより基準電位生成部
に正負電源を供給し、かつオペアンプ回路の入力を基準
電位生成部の出力の基準電位に切り替えるスイッチ回路
部とを更に備えることを特徴とする請求項１のオペアン
プ回路の給電方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6210972A JPH0878962A (ja) | 1994-09-05 | 1994-09-05 | オペアンプ回路の給電方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6210972A JPH0878962A (ja) | 1994-09-05 | 1994-09-05 | オペアンプ回路の給電方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0878962A true JPH0878962A (ja) | 1996-03-22 |
Family
ID=16598184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6210972A Withdrawn JPH0878962A (ja) | 1994-09-05 | 1994-09-05 | オペアンプ回路の給電方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0878962A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009265679A (ja) * | 2008-04-29 | 2009-11-12 | Samsung Electronics Co Ltd | 共通電圧発生器、それを含むディスプレイ装置、及び共通電圧発生方法 |
-
1994
- 1994-09-05 JP JP6210972A patent/JPH0878962A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009265679A (ja) * | 2008-04-29 | 2009-11-12 | Samsung Electronics Co Ltd | 共通電圧発生器、それを含むディスプレイ装置、及び共通電圧発生方法 |
| US8482502B2 (en) | 2008-04-29 | 2013-07-09 | Samsung Electronics Co., Ltd. | Common voltage generator, display device including the same, and method thereof |
| KR101465606B1 (ko) * | 2008-04-29 | 2014-11-28 | 삼성전자주식회사 | 적은 면적과 높은 효율을 갖는 공통 전압발생기, 이를포함하는 디스플레이 장치, 및 공통 전압 발생방법 |
| TWI467553B (zh) * | 2008-04-29 | 2015-01-01 | Samsung Electronics Co Ltd | 通用電壓產生器、包含其之顯示裝置及其方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4296811B2 (ja) | 物理量センサ装置 | |
| US4338646A (en) | Current limiting circuit | |
| US7057396B2 (en) | Disconnection detecting circuit for sensor apparatus | |
| JP2673919B2 (ja) | 保護回路 | |
| US5825321A (en) | Apparatus for detecting output load | |
| US11222526B2 (en) | Two-wire transmitter | |
| JP2019180043A (ja) | オーディオアンプ、それを用いたオーディオ出力装置および電子機器 | |
| EP0446945B1 (en) | Electronic equipment incorporating an integrated BTL circuit | |
| JPS62174814A (ja) | 安定化電源回路 | |
| JPH0878962A (ja) | オペアンプ回路の給電方式 | |
| US20190235006A1 (en) | Wiring line abnormality detecting device | |
| US6242966B1 (en) | Leakage current correcting circuit | |
| JP3203521B2 (ja) | 負荷の断線検知回路 | |
| JP2004282959A (ja) | 電圧制御型駆動素子の駆動装置 | |
| JP4300773B2 (ja) | 異常検出装置 | |
| JP5169768B2 (ja) | 電流負荷駆動装置 | |
| JP3648702B2 (ja) | パワーアンプｉｃおよびオーディオシステム | |
| JP2000121461A (ja) | トルクセンサ | |
| JPS6319097A (ja) | 線路異常監視装置 | |
| US20070146016A1 (en) | Signal output circuit and power source voltage monitoring device using the same | |
| US6636082B1 (en) | System and method for detecting a negative supply fault | |
| JP2687462B2 (ja) | 電源電圧検出回路 | |
| JPH0715343Y2 (ja) | 電源装置の出力短絡・開放検知回路 | |
| JPS6145542Y2 (ja) | ||
| JP2536311B2 (ja) | インタ−フェ−ス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |