JPH0878560A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0878560A JPH0878560A JP21153094A JP21153094A JPH0878560A JP H0878560 A JPH0878560 A JP H0878560A JP 21153094 A JP21153094 A JP 21153094A JP 21153094 A JP21153094 A JP 21153094A JP H0878560 A JPH0878560 A JP H0878560A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- substrate
- semiconductor device
- scattering
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Non-Volatile Memory (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は半導体装置に係り、特に
キャップをガラス材を用いてパッケージに固定する構成
の半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a structure in which a cap is fixed to a package by using a glass material.
【0002】一般に、消去可能なROM(Read Only Mem
ory)としてEPROM(Erasable Programmable ROM) が
知られている。Generally, erasable ROM (Read Only Mem)
An EPROM (Erasable Programmable ROM) is known as an ory.
【0003】このEPROMは、一端書き込まれた情報
を消去するには、紫外線を半導体チップに照射する必要
がある。このため、EPROMのパッケージに配設され
たキャップには、紫外線を透過させるための窓が形成さ
れており、この窓を介して半導体チップ上面に形成され
た紫外線照射位置に紫外線を照射する構成とされてい
る。In this EPROM, it is necessary to irradiate the semiconductor chip with ultraviolet rays in order to erase the written information. Therefore, the cap provided in the EPROM package is provided with a window for transmitting ultraviolet rays, and the ultraviolet ray irradiation position formed on the upper surface of the semiconductor chip is irradiated with ultraviolet rays through the window. Has been done.
【0004】また、半導体チップの紫外線照射位置に塵
埃が付着している場合には、EPROMの消去処理を確
実に行うことができないおそれがある。このため、EP
ROMの消去特性を向上させるには、半導体チップの紫
外線照射位置に塵埃が付着しないよう構成する必要があ
る。Further, if dust adheres to the ultraviolet irradiation position of the semiconductor chip, there is a possibility that the erasing process of the EPROM cannot be reliably performed. Therefore, EP
In order to improve the erasing characteristics of the ROM, it is necessary to prevent dust from adhering to the ultraviolet irradiation position of the semiconductor chip.
【0005】[0005]
【従来の技術】図9及び図10は従来における半導体装
置装置1,2の概略構成図である。半導体装置1はリー
ドレス型のパッケージ構造を有し、半導体装置2はDI
P(Dual In-line Package)型のパッケージ構造を有して
いる。尚、各図において共通する構成については同一符
号を付して説明する。2. Description of the Related Art FIGS. 9 and 10 are schematic configuration diagrams of conventional semiconductor devices 1 and 2. The semiconductor device 1 has a leadless package structure, and the semiconductor device 2 has a DI structure.
It has a P (Dual In-line Package) type package structure. It should be noted that components common to the respective drawings will be described with the same reference numerals.
【0006】この半導体装置装置1はEPROMであ
り、大略すると半導体チップ3,基板4,キャップ5,
サイドノッチ6とにより構成されている。半導体チップ
3は、EPROMチップであり、セラミック製の基板4
に形成されたキャビティ7内に搭載されている。この半
導体チップ3の上面部には、紫外線が照射される消去部
3aが形成されている。The semiconductor device 1 is an EPROM, and is roughly a semiconductor chip 3, a substrate 4, a cap 5,
It is composed of the side notch 6. The semiconductor chip 3 is an EPROM chip and a ceramic substrate 4
It is mounted in the cavity 7 formed in. On the upper surface of the semiconductor chip 3, an erasing section 3a is formed which is irradiated with ultraviolet rays.
【0007】基板4は多層セラミックにより形成されて
おり、各層には内部配線(図示せず)が配設されてい
る。また、基板4の外周側面には外部接続端子となるサ
イドノッチ6が設けられており、よってリードレス型パ
ッケージを構成している。半導体チップ3は、ワイヤ8
により基板4に内設された内部配線と接続され、またこ
の内部配線はサイドノッチ6と接続された構成とされい
る。The substrate 4 is formed of a multilayer ceramic, and internal wiring (not shown) is arranged in each layer. Further, side notches 6 serving as external connection terminals are provided on the outer peripheral side surface of the substrate 4, thus forming a leadless type package. The semiconductor chip 3 is the wire 8
Is connected to the internal wiring provided inside the substrate 4, and the internal wiring is connected to the side notch 6.
【0008】また、キャップ5はセラミック製であり、
その中央部で半導体チップ3の消去部3aと対向する位
置には、紫外線を透過する紫外線透過窓9が形成されて
いる。このキャップ5は基板4の上部開口部を覆うもの
であり、キャップ5を基板4に接合させることにより、
半導体チップ3を封止するパッケージが形成される。こ
の基板4とキャップ5とを接合する接合材(封止材)と
しては、低融点ガラス10(梨地で示す)が用いられて
いた。The cap 5 is made of ceramic,
An ultraviolet light transmitting window 9 for transmitting ultraviolet light is formed at a position facing the erasing portion 3a of the semiconductor chip 3 at the center thereof. The cap 5 covers the upper opening of the substrate 4, and by joining the cap 5 to the substrate 4,
A package that seals the semiconductor chip 3 is formed. As the bonding material (sealing material) for bonding the substrate 4 and the cap 5, the low melting point glass 10 (shown in satin) was used.
【0009】尚、上記した図9に示すリードレス型パッ
ケージ構造を有す半導体装置1と、図10に示すDIP
型のパッケージ構造を有する半導体装置2とは、半導体
装置1ではサイドノッチ6が基板に設けられているのに
対し、半導体装置2ではサイドノッチ6aが基板4の両
側部より下方に向け延出している点で異なっているThe semiconductor device 1 having the leadless package structure shown in FIG. 9 and the DIP shown in FIG.
In the semiconductor device 1 having side molds, the side notches 6 are provided in the substrate in the semiconductor device 1, whereas in the semiconductor device 2, the side notches 6 a extend downward from both side portions of the substrate 4. Differ in that
【0010】[0010]
【発明が解決しようとする課題】上記した半導体装置
1,2(EPROM)は、半導体チップ3の紫外線が照
射される消去部3aに塵埃が付着している場合には、半
導体装置1,2の消去処理を確実に行うことができない
おそれがある。このため、半導体装置1,2の消去特性
を向上させるには、半導体チップ3の消去部3aに塵埃
が付着しないよう構成する必要がある。The above-mentioned semiconductor devices 1 and 2 (EPROM) have the same characteristics as those of the semiconductor devices 1 and 2 when dust is attached to the erasing portion 3a of the semiconductor chip 3 which is irradiated with ultraviolet rays. There is a possibility that the erasing process cannot be performed reliably. Therefore, in order to improve the erasing characteristics of the semiconductor devices 1 and 2, it is necessary to configure so that dust does not adhere to the erasing portion 3a of the semiconductor chip 3.
【0011】しかるに、従来構成の半導体装置1,2で
は、半導体チップ3の消去部3aに基板4とキャップ5
とを接合する低融点ガラス10が飛散してしまい、この
飛散した低融点ガラス10により半導体装置1,2の消
去特性が低下してしまうという問題点があった。However, in the conventional semiconductor devices 1 and 2, the substrate 4 and the cap 5 are provided in the erasing portion 3a of the semiconductor chip 3.
There is a problem that the low-melting-point glass 10 that joins and is scattered, and the scattered low-melting-point glass 10 deteriorates the erasing characteristics of the semiconductor devices 1 and 2.
【0012】この低融点ガラス10の飛散の原因の一つ
として、低融点ガラス10を基板4或いはキャップ5の
接合位置に配設する方法として、厚膜印刷法を用いてる
ことが考えられる。As one of the causes of the scattering of the low melting point glass 10, it is conceivable that a thick film printing method is used as a method of disposing the low melting point glass 10 at the bonding position of the substrate 4 or the cap 5.
【0013】即ち、基板4或いはキャップ5の所定の接
合位置に低融点ガラス10を配設する方法として、低融
点ガラスの粉末を混入したペーストを上記接合部分だけ
開口を有したマスクを用いて厚膜印刷し、その後に焼成
処理を行うことによりペースト内のバインダを除去し、
これにより低融点ガラス10を基板4或いはキャップ5
の所定接合位置に配設することが行われている。That is, as a method of disposing the low melting point glass 10 at a predetermined bonding position of the substrate 4 or the cap 5, a paste mixed with a powder of the low melting point glass is used to form a thick film using a mask having openings only at the bonding portions. The film is printed, and then the firing process is performed to remove the binder in the paste.
As a result, the low melting point glass 10 is attached to the substrate 4 or the cap 5.
Is arranged at a predetermined joining position.
【0014】しかるに、上記のマスクはメッシュ状部材
を用いているため、印刷・焼成後に形成された低融点ガ
ラス10にメッシュ跡が残ってしまう。即ち、形成され
た低融点ガラス10は、その先端に尖った部分が形成さ
れてしまう。However, since the above-mentioned mask uses the mesh member, the trace of the mesh remains on the low melting point glass 10 formed after printing and firing. That is, the formed low-melting-point glass 10 has a sharp portion at its tip.
【0015】この低融点ガラス10に形成された尖った
部分は、キャップ5を基板4に取り付ける際に擦れて欠
けてしまい、この欠けた低融点ガラス10が半導体チッ
プ3の消去部3aに飛散し、その後の封着工程時の熱に
より固着してしまい、消去特性を劣化させている。The pointed portion formed on the low melting point glass 10 is rubbed and chipped when the cap 5 is attached to the substrate 4, and the chipped low melting point glass 10 is scattered to the erased portion 3a of the semiconductor chip 3. However, the erasing characteristics are deteriorated by the fact that they are fixed by heat during the subsequent sealing process.
【0016】これを解決する手段として、厚膜印刷後に
実施される焼成処理の焼成温度を高く設定し、低融点ガ
ラス10を完全に溶融させることが考えられる。低融点
ガラス10を完全に溶融させると、溶融時に発生する表
面張力により低融点ガラス10は球面状となり、よって
低融点ガラス10の表面に尖った部分が発生することを
防止できる。As a means for solving this, it is conceivable to set the firing temperature of the firing treatment carried out after thick film printing to a high value to completely melt the low melting point glass 10. When the low-melting glass 10 is completely melted, the low-melting glass 10 has a spherical shape due to the surface tension generated at the time of melting, so that it is possible to prevent a sharp portion from being generated on the surface of the low-melting glass 10.
【0017】従って、基板4上にキャップ5を配設する
際に低融点ガラス10上をキャップ5が擦っても、低融
点ガラス10は球面状であるため欠けが発生することは
なく、低融点ガラス10が半導体チップ3の消去部3a
に飛散することを防止することができる。Therefore, even if the cap 5 rubs the low-melting glass 10 when the cap 5 is placed on the substrate 4, the low-melting glass 10 has a spherical shape, so that no chipping occurs and the low melting point is low. The glass 10 is the erasing portion 3a of the semiconductor chip 3.
It can be prevented from scattering.
【0018】しかるに、本発明者の実験結果では、上記
のように焼成温度を上昇させることにより、低融点ガラ
ス10の飛散をある程度防止することができるものの、
封着加熱時の温度により依然として半導体チップ3の消
去部3aに低融点ガラス10の飛散が生じ、消去特性が
劣化することが判った。However, according to the experimental results of the present inventor, although the scattering of the low melting point glass 10 can be prevented to some extent by increasing the firing temperature as described above,
It was found that the low melting point glass 10 still scatters in the erasing portion 3a of the semiconductor chip 3 due to the temperature at the time of heating for sealing, and the erasing characteristics deteriorate.
【0019】本発明は上記の点に鑑みてなされたもので
あり、低融点ガラスの飛散を防止しうる半導体装置を提
供することを目的とする。The present invention has been made in view of the above points, and an object of the present invention is to provide a semiconductor device capable of preventing the low melting glass from scattering.
【0020】[0020]
【課題を解決するための手段】上記課題を解決するため
に本発明では、下記の手段を講じたことを特徴とするも
のである。In order to solve the above problems, the present invention is characterized by taking the following means.
【0021】請求項1の発明では、半導体チップを内部
に封止する基板とキャップとにより構成され、この基板
とキャップとを接合部材により接合してなるパッケージ
を具備する半導体装置において、上記基板とキャップと
の接合位置で、上記接合部材の配設位置より半導体チッ
プの配設位置に近い位置に、上記接合部材の飛散を防止
する飛散防止機構を設けたことを特徴とするものであ
る。According to a first aspect of the present invention, there is provided a semiconductor device comprising a substrate which encapsulates a semiconductor chip therein and a cap, and a package in which the substrate and the cap are joined by a joining member. In the joining position with the cap, a scattering prevention mechanism for preventing the joining member from scattering is provided at a position closer to the placement position of the semiconductor chip than the placement position of the joining member.
【0022】また、請求項2の発明では、上記接合部材
を低融点ガラスとしたことを特徴とするものである。The invention according to claim 2 is characterized in that the joining member is made of a low melting point glass.
【0023】また、請求項3の発明では、上記飛散防止
機構を、上記基板に形成した突起により構成したことを
特徴とするものである。Further, the invention of claim 3 is characterized in that the scattering prevention mechanism is constituted by a projection formed on the substrate.
【0024】また、請求項4の発明では、上記飛散防止
機構を、上記キャップに形成した突起により構成したこ
とを特徴とするものである。Further, the invention of claim 4 is characterized in that the scattering prevention mechanism is constituted by a projection formed on the cap.
【0025】また、請求項5の発明では、上記飛散防止
機構を、上記基板とキャップとの間に介装される結晶化
ガラスで構成したことを特徴とするものである。Further, the invention of claim 5 is characterized in that the scattering prevention mechanism is formed of crystallized glass interposed between the substrate and the cap.
【0026】[0026]
【作用】上記の各手段は下記のように作用する。The above-mentioned means operate as follows.
【0027】請求項1の発明によれば、基板とキャップ
との接合位置で、かつ接合部材の配設位置より半導体チ
ップの配設位置に近い位置に、接合部材の飛散を防止す
る飛散防止機構を設けることにより、接合部材の半導体
チップに向けての飛散は飛散防止機構により阻止され、
よって半導体チップに接合部材が飛散するのを防止する
ことができる。According to the first aspect of the present invention, a scattering prevention mechanism for preventing the scattering of the bonding member at the bonding position between the substrate and the cap and at a position closer to the semiconductor chip mounting position than the bonding member mounting position. By providing, the scattering prevention mechanism prevents the joining member from scattering toward the semiconductor chip,
Therefore, it is possible to prevent the joining member from scattering on the semiconductor chip.
【0028】また、請求項2の発明によれば、接合部材
として低融点ガラスを用いることにより、基板とキャッ
プとの接合を容易かつ確実に行うことができる。また、
低融点ガラスは飛散が発生しやすい特性を有するため、
飛散防止機構を有効に機能させることができ、基板とキ
ャップとの接合性を維持しつつ、かつ半導体チップに低
融点ガラスが飛散するのを防止することができる。According to the second aspect of the present invention, by using the low melting point glass as the joining member, the substrate and the cap can be joined easily and reliably. Also,
Since low-melting-point glass has the property that scattering easily occurs,
It is possible to effectively function the scattering prevention mechanism, and it is possible to prevent the low melting point glass from scattering on the semiconductor chip while maintaining the bondability between the substrate and the cap.
【0029】また、請求項3または請求項4の発明によ
れば、飛散防止機構を、基板或いはキャップに形成した
突起により構成したことにより、飛散防止機構を簡単な
構成で実現することができる。Further, according to the invention of claim 3 or 4, since the scattering prevention mechanism is constituted by the projection formed on the substrate or the cap, the scattering prevention mechanism can be realized with a simple structure.
【0030】また、請求項5の発明によれば、飛散防止
機構を基板とキャップとの間に介装される結晶化ガラス
により構成したことにより、結晶化ガラスは接合部材の
飛散を防止機能と、基板とキャップとを接合する接合機
能との双方の機能を奏するため、基板とキャップとを接
合性の向上を図りつつ接合部材の飛散を防止することが
できる。Further, according to the invention of claim 5, since the scattering prevention mechanism is composed of crystallized glass interposed between the substrate and the cap, the crystallized glass has a function of preventing scattering of the bonding member. Since it has both the bonding function of bonding the substrate and the cap, it is possible to prevent the bonding member from scattering while improving the bonding property of the substrate and the cap.
【0031】[0031]
【実施例】次に本発明の実施例について図面と共に説明
する。Embodiments of the present invention will now be described with reference to the drawings.
【0032】図1は本発明の第1実施例である半導体装
置20を示す断面図である。この半導体装置20はEP
ROMであり、同図に示す例ではリードレス型パッケー
ジ構造を採用した例を示している。FIG. 1 is a sectional view showing a semiconductor device 20 which is a first embodiment of the present invention. This semiconductor device 20 is an EP
This is a ROM, and in the example shown in the figure, an example adopting a leadless type package structure is shown.
【0033】この半導体装置装置20は、大略すると半
導体チップ21,基板22,キャップ23,サイドノッ
チ24とにより構成されている。半導体チップ21はE
PROMチップであり、この半導体チップ21の上面中
央部には、一端書き込まれた情報を消去する際に紫外線
が照射される消去部21aが形成されている。また、こ
の消去部21aを囲む半導体チップ21の上面部には電
極パッド25が形成されている。上記構成の半導体チッ
プ21は、基板22に形成されたキャビティ26内に搭
載される。The semiconductor device 20 is roughly composed of a semiconductor chip 21, a substrate 22, a cap 23, and side notches 24. The semiconductor chip 21 is E
This is a PROM chip, and at the center of the upper surface of this semiconductor chip 21, an erasing portion 21a is formed which is irradiated with ultraviolet rays when erasing the information once written. An electrode pad 25 is formed on the upper surface of the semiconductor chip 21 surrounding the erased portion 21a. The semiconductor chip 21 having the above structure is mounted in the cavity 26 formed in the substrate 22.
【0034】基板22は多層セラミック基板であり、各
層には内部配線(図示せず)が設けられている。この基
板22の半導体チップ21が搭載されるキャビティ26
の上部位置には段差部27が形成され、更にその上部に
は後述するキャップ7が接合させる接合部28が形成さ
れている。また、基板22の外周側面には外部接続端子
となるサイドノッチ24が設けられており、よってリー
ドレス型パッケージを構成している。The substrate 22 is a multilayer ceramic substrate, and each layer is provided with internal wiring (not shown). Cavity 26 in which semiconductor chip 21 of this substrate 22 is mounted
A stepped portion 27 is formed at the upper position, and a joining portion 28 to which the cap 7 described later is joined is formed above the stepped portion 27. In addition, side notches 24 that serve as external connection terminals are provided on the outer peripheral side surface of the substrate 22, thus forming a leadless type package.
【0035】基板22に形成された段差部27には電極
部29が形成されており、半導体チップ21に形成され
た電極パッド25と電極部29とはワイヤ30により電
気的に接続されている。また、電極部29は内設された
内部配線と接続されると共に、上記したサイドノッチ2
4とも接続されている。従って、半導体チップ21は、
ワイヤ30,電極部29,内部配線を介してサイドノッ
チ24と電気的に接続された構成となっている。An electrode portion 29 is formed on the step portion 27 formed on the substrate 22, and the electrode pad 25 formed on the semiconductor chip 21 and the electrode portion 29 are electrically connected by a wire 30. Further, the electrode portion 29 is connected to the internal wiring provided therein, and the side notch 2
4 is also connected. Therefore, the semiconductor chip 21
It is configured to be electrically connected to the side notch 24 via the wire 30, the electrode portion 29, and the internal wiring.
【0036】また、キャップ23は、上記した基板22
の上部開口を覆うものであり、基板22に形成された接
合部28に接合される。このキャップ23もセラミック
製であり、基板22との熱膨張率の整合が図られてい
る。また、キャップ23の中央部で半導体チップ21に
形成された消去部21aと対向する位置には、紫外線を
透過する紫外線透過窓31が形成されている。Further, the cap 23 is the substrate 22 described above.
Of the upper surface of the substrate 22 and is bonded to the bonding portion 28 formed on the substrate 22. This cap 23 is also made of ceramic, and its coefficient of thermal expansion is matched with that of the substrate 22. Further, an ultraviolet ray transmitting window 31 that transmits ultraviolet rays is formed at a position facing the erasing portion 21 a formed on the semiconductor chip 21 in the central portion of the cap 23.
【0037】上記した基板22とキャップ23とを接合
する接合材(封止材)として、本実施例では低融点ガラ
ス32(梨地で示す)を用いている。低融点ガラス32
は、比較的低温(400℃〜500℃)で溶融するため
使用し易く、またセラミックとの接合性が良好であるた
めセラミックパッケージの接合材として一般に用いられ
ている。As the bonding material (sealing material) for bonding the substrate 22 and the cap 23 described above, the low melting point glass 32 (shown in satin) is used in this embodiment. Low melting point glass 32
Is easily used because it melts at a relatively low temperature (400 ° C. to 500 ° C.), and because it has good bondability with ceramics, is commonly used as a bonding material for ceramic packages.
【0038】この低融点ガラス32は、基板22に形成
されている接合部28上に配設される。低融点ガラス3
2を接合部28に配設する方法としては、先ず本実施例
では厚膜印刷法を用いている。具体的には、低融点ガラ
スの粉末を混入したペーストを上記接合部28の位置だ
け開口させたマスクを用いて基板22の接合部28上に
厚膜印刷し、その後に焼成処理を行うことによりペース
ト内のバインダを除去し、これにより低融点ガラス32
をキャップ23上に配設する。その後、半導体チップ2
1を搭載し、ワイヤ30を接続した基板22とキャップ
23を封止する。The low melting point glass 32 is provided on the joint portion 28 formed on the substrate 22. Low melting point glass 3
As a method for arranging 2 in the joint portion 28, first, in the present embodiment, the thick film printing method is used. Specifically, a paste containing low-melting-point glass powder is printed on the bonding portion 28 of the substrate 22 with a thick film using a mask having openings only at the positions of the bonding portion 28, and then firing processing is performed. The binder in the paste is removed, so that the low melting glass 32
Are disposed on the cap 23. After that, the semiconductor chip 2
1 is mounted and the substrate 22 to which the wire 30 is connected and the cap 23 are sealed.
【0039】キャップ23上に配設される低融点ガラス
32にマスクのメッシュ跡が残らないように、焼成温度
は低融点ガラス32の溶融温度よりも高い温度に設定さ
れている。このように、焼成温度は低融点ガラス32の
溶融温度よりも高い温度に設定することにより、キャッ
プ23を基板22に取り付ける際にメッシュ跡に起因し
た低融点ガラス32の欠けを防止でき、半導体チップ2
1の消去部21a上に低融点ガラス32が飛散し封止時
の加熱による付着を防止でき、半導体装置20の消去特
性を向上させることができる。しかるに、焼成温度を高
めるだけでは完全に低融点ガラス32の飛散を防止でき
ないのは前述した通りである。The firing temperature is set higher than the melting temperature of the low melting point glass 32 so that no trace of the mesh of the mask is left on the low melting point glass 32 disposed on the cap 23. Thus, by setting the firing temperature to a temperature higher than the melting temperature of the low melting point glass 32, when the cap 23 is attached to the substrate 22, the low melting point glass 32 can be prevented from being chipped due to traces of the mesh, and the semiconductor chip can be prevented. Two
It is possible to prevent the low melting point glass 32 from scattering on the erasing portion 21a of No. 1 and adhere to the erasing portion 21a due to heating during sealing, and to improve the erasing characteristics of the semiconductor device 20. However, as described above, the scattering of the low melting point glass 32 cannot be completely prevented only by raising the firing temperature.
【0040】そこで、本実施例に係る半導体装置20で
は、図2に拡大して示すように、上記の基板22とキャ
ップ23とが接合する接合部28で、低融点ガラス32
の配設位置より半導体チップ21の配設位置に近い位置
に、低融点ガラス32の飛散を防止する飛散防止機構と
して飛散防止突起33を設けた構成とした。Therefore, in the semiconductor device 20 according to the present embodiment, as shown in the enlarged view of FIG. 2, the low melting point glass 32 is formed at the joining portion 28 where the substrate 22 and the cap 23 are joined.
A scattering prevention protrusion 33 is provided as a scattering prevention mechanism for preventing the low melting point glass 32 from scattering at a position closer to the position where the semiconductor chip 21 is arranged than the position at which the semiconductor chip 21 is disposed.
【0041】この飛散防止突起33は基板22と一体的
に形成されると共に、平面的に見て矩形枠形状を有した
接合部28の上面に環状に形成される。よって、キャッ
プ23を基板22に装着した状態で飛散防止突起33は
キャップ23の底面と当接する。また、飛散防止突起3
3は環状に形成されているため、キャップ23を基板2
2に装着し飛散防止突起33がキャップ23と当接した
状態で、キャビィティ26は外部に対して画成された構
成となる。The anti-scattering projection 33 is formed integrally with the substrate 22 and is formed annularly on the upper surface of the joint portion 28 having a rectangular frame shape in plan view. Therefore, the anti-scattering projection 33 contacts the bottom surface of the cap 23 with the cap 23 mounted on the substrate 22. In addition, the scattering prevention protrusions 3
Since 3 is formed in a ring shape, the cap 23 is attached to the substrate 2
In a state in which the anti-scattering projection 33 is attached to the cap 23 and is attached to the cap 2, the cavities 26 are defined with respect to the outside.
【0042】従って、接合部28に低融点ガラスのペー
ストを配設するには、キャップ23上に低融点ガラス3
2を厚膜印刷し、その後に焼成処理を行う。その後、基
板22に装着し続いて焼成処理を行い低融点ガラス32
を溶融させても、飛散防止突起33が存在するとにより
溶融した低融点ガラス32がキャビィティ26内部に飛
散することを確実に防止できる。よって、半導体チップ
21に形成された消去部21aに低融点ガラス32が付
着するようなことはなく、紫外線照射時における半導体
装置20の消去特性を向上させることができる。Therefore, in order to dispose the low melting point glass paste on the joint portion 28, the low melting point glass 3 is placed on the cap 23.
2 is thick-film printed and then fired. After that, the low melting point glass 32 is mounted on the substrate 22 and then fired.
Even if it is melted, it is possible to reliably prevent the melted low melting point glass 32 from being scattered inside the cavity 26 due to the presence of the scattering prevention projections 33. Therefore, the low melting point glass 32 does not adhere to the erasing portion 21a formed on the semiconductor chip 21, and the erasing characteristics of the semiconductor device 20 during ultraviolet irradiation can be improved.
【0043】尚、上記した飛散防止突起33の形成は、
基板22が生地状態においてプレス成形により形成しそ
の後に焼成することにより形成してもよく、またグリー
ンシート法を用いて基板22を形成するには、最上層の
グリーンシートの上部に飛散防止突起33に対応した形
状のグリーンシートを積層し、その上で焼成処理を行う
ことにより形成してもよい。このように、飛散防止突起
33の形成は基板22の形成工程内で一括的に形成する
ことが可能であり、よって飛散防止突起33の形成は困
難を要するものではない。The formation of the above-mentioned scattering prevention protrusions 33 is
The substrate 22 may be formed by press molding in a material state and then firing. To form the substrate 22 using the green sheet method, the scattering prevention protrusions 33 are formed on the uppermost green sheet. It may be formed by stacking green sheets having a shape corresponding to the above, and performing firing treatment on the green sheets. Thus, the formation of the scattering prevention protrusions 33 can be performed collectively in the step of forming the substrate 22, and therefore the formation of the scattering prevention protrusions 33 is not difficult.
【0044】図3は、図1及び図2に示した半導体装置
20の変形例である半導体装置20aを示している。FIG. 3 shows a semiconductor device 20a which is a modification of the semiconductor device 20 shown in FIGS.
【0045】本変形例におていは、キャップ23の飛散
防止突起33と対向する位置に凹部34を形成したこと
を特徴とするものである。このように、飛散防止突起3
3と対向する位置に凹部34を形成することにより、基
板22に形成された飛散防止突起33はキャップ23に
形成された凹部34内に挿入された状態となるため、低
融点ガラス32の飛散をより確実に防止することができ
る。また、飛散防止突起33と凹部34との係合を、キ
ャップ23を基板22に配設する際の位置決めとして用
いることができ、半導体装置20を組立性を向上させる
こともできる。The present modification is characterized in that a recess 34 is formed at a position facing the shatterproof projection 33 of the cap 23. In this way, the scattering prevention protrusions 3
By forming the concave portion 34 at a position facing the No. 3, the anti-scattering projection 33 formed on the substrate 22 is inserted into the concave portion 34 formed on the cap 23, so that the low melting point glass 32 is scattered. It can be prevented more reliably. Further, the engagement between the scattering prevention protrusion 33 and the recess 34 can be used as positioning when the cap 23 is arranged on the substrate 22, and the assembling property of the semiconductor device 20 can be improved.
【0046】図4及び図5は、本発明の第2実施例であ
る半導体装置40を示している。FIGS. 4 and 5 show a semiconductor device 40 which is a second embodiment of the present invention.
【0047】尚、各図において、前記した第1実施例に
係る半導体装置20と同一構成については同一符号を付
して、その説明を省略する。In each drawing, the same components as those of the semiconductor device 20 according to the first embodiment described above are designated by the same reference numerals, and the description thereof will be omitted.
【0048】第2実施例に係る半導体装置40は、キャ
ップ41に飛散防止機構となる飛散防止突起42を設け
たことを特徴とするものである。この飛散防止突起42
は、キャップ41を基板43の接合部44に配設した際
に、基板43の接合部44と当接するよう構成されてい
る。The semiconductor device 40 according to the second embodiment is characterized in that the cap 41 is provided with a scattering preventing projection 42 which serves as a scattering preventing mechanism. This shatterproof projection 42
Is configured to come into contact with the joint portion 44 of the substrate 43 when the cap 41 is disposed on the joint portion 44 of the substrate 43.
【0049】このように、飛散防止機構は基板22に限
定的に配設されるものではなく、キャップ41に飛散防
止突起42を設ける構成としてもよい。キャップ41に
飛散防止突起42を設けた構成としても、第1実施例に
係る半導体装置20と同様に、溶融した低融点ガラス3
2がキャビィティ26内部に飛散することを確実に防止
でき、よって半導体チップ21に形成された消去部21
aに低融点ガラス32が付着することを防止でき、紫外
線照射時における半導体装置20の消去特性を向上させ
ることができる。As described above, the anti-scattering mechanism is not limited to the substrate 22, but the cap 41 may be provided with the anti-scattering projection 42. Even if the cap 41 is provided with the shatterproof protrusions 42, like the semiconductor device 20 according to the first embodiment, the melted low melting point glass 3 is used.
2 can be surely prevented from scattering inside the cavity 26, so that the erasing portion 21 formed on the semiconductor chip 21 can be prevented.
It is possible to prevent the low melting point glass 32 from adhering to a, and improve the erasing characteristics of the semiconductor device 20 during ultraviolet irradiation.
【0050】尚、前記したようにキャップ41もセラミ
ック製であるため、キャップ41に飛散防止突起42を
容易に形成することができる。Since the cap 41 is also made of ceramic as described above, the shatterproof protrusion 42 can be easily formed on the cap 41.
【0051】図6は第2実施例に図1及び図2に示した
半導体装置40の変形例である半導体装置40aを示し
ている。FIG. 6 shows a semiconductor device 40a which is a modification of the semiconductor device 40 shown in FIGS. 1 and 2 in the second embodiment.
【0052】本変形例におていは、基板43の飛散防止
突起42と対向する位置に凹部45を形成したことを特
徴とするものである。このように、飛散防止突起42と
対向する位置に凹部45を形成することにより、キャッ
プ41に形成された飛散防止突起42は基板43に形成
された凹部45内に挿入された状態となるため、低融点
ガラス32の飛散をより確実に防止することができる。
また、飛散防止突起42と凹部45との係合を、キャッ
プ41と基板43との位置決めとして用いることもでき
る。The present modification is characterized in that a recess 45 is formed at a position facing the shatterproof protrusion 42 of the substrate 43. By thus forming the recess 45 at a position facing the shatterproof protrusion 42, the shatterproof protrusion 42 formed on the cap 41 is inserted into the recess 45 formed on the substrate 43. It is possible to more reliably prevent the low melting point glass 32 from scattering.
Further, the engagement between the anti-scattering projection 42 and the recess 45 can also be used for positioning the cap 41 and the substrate 43.
【0053】図7及び図8は、本発明の第3実施例であ
る半導体装置50を示している。7 and 8 show a semiconductor device 50 which is a third embodiment of the present invention.
【0054】尚、本実施例におても、前記した第1実施
例に係る半導体装置20と同一構成については同一符号
を付して、その説明を省略する。Also in this embodiment, the same components as those of the semiconductor device 20 according to the first embodiment described above are designated by the same reference numerals and the description thereof will be omitted.
【0055】第3実施例に係る半導体装置50は、基板
51とキャップ52との間に飛散防止機構として結晶化
ガラス53を配設したことを特徴とするものである。こ
の結晶化ガラス53の配設位置も、接合部28上で低融
点ガラス32の配設位置より半導体チップ21の配設位
置に近い位置に選定されている。The semiconductor device 50 according to the third embodiment is characterized in that a crystallized glass 53 is provided between the substrate 51 and the cap 52 as a scattering prevention mechanism. The position where the crystallized glass 53 is arranged is also selected on the joint 28 so as to be closer to the position where the semiconductor chip 21 is arranged than the position where the low melting point glass 32 is arranged.
【0056】結晶化ガラス53は、通常のガラスと異な
り加熱されることにより結晶化するガラスである。そし
て、一旦結晶化した後は、通常のガラスの融点程度まで
加熱しても溶融することはなく固化した状態を維持す
る。従って、低融点ガラス32の溶融を行うために加熱
処理を行っても、低融点ガラス32が溶融状態にあって
も結晶化ガラス53は固化した状態であるため、この結
晶化ガラス53を低融点ガラス32の飛散を防止する飛
散防止機構として用いることができる。The crystallized glass 53 is glass which is crystallized by being heated unlike the ordinary glass. Then, once crystallized, it does not melt even if it is heated up to the melting point of ordinary glass, and maintains a solidified state. Therefore, even if a heat treatment is performed to melt the low-melting glass 32, the crystallized glass 53 is in a solidified state even when the low-melting glass 32 is in a molten state, so that the crystallized glass 53 has a low melting point. It can be used as a scattering prevention mechanism that prevents the glass 32 from scattering.
【0057】また、結晶化ガラス53は接合性を有して
いるため、この結晶化ガラス53を基板51とキャップ
52とを接合する接合部材としても用いることができ
る。従って、結晶化ガラス52は低融点ガラス32の飛
散を防止する飛散防止機能と、基板51とキャップ52
とを接合する接合機能との双方の機能を奏するため、基
板51とキャップ52とを接合性の向上を図りつつ、か
つ低融点ガラス32の飛散を防止することができる。Since the crystallized glass 53 has a bonding property, the crystallized glass 53 can be used as a bonding member for bonding the substrate 51 and the cap 52 together. Therefore, the crystallized glass 52 has a scattering prevention function of preventing the low melting point glass 32 from scattering, and the substrate 51 and the cap 52.
Since it has both the bonding function of bonding and the bonding function, it is possible to prevent the scattering of the low melting point glass 32 while improving the bonding property between the substrate 51 and the cap 52.
【0058】尚、本実施例におては、半導体装置20,
40,50としてEPROMを例に挙げて説明したが、
本発明の適用ははEPROMに限定されるものではな
く、光,紫外線,赤外線等を用いる半導体装置(例え
ば、光レーザ素子、光ダイオード,CCD等)に広く適
用できるものである。In this embodiment, the semiconductor device 20,
Although the EPROM has been described as an example of 40 and 50,
The application of the present invention is not limited to EPROMs, but can be widely applied to semiconductor devices using light, ultraviolet rays, infrared rays, etc. (for example, optical laser elements, photodiodes, CCDs, etc.).
【0059】[0059]
【発明の効果】上述の如く本発明によれば、下記の種々
の効果を奏するものである。As described above, according to the present invention, the following various effects are exhibited.
【0060】請求項1の発明によれば、基板とキャップ
との接合位置で、かつ接合部材の配設位置より半導体チ
ップの配設位置に近い位置に、接合部材の飛散を防止す
る飛散防止機構を設けることにより、接合部材の半導体
チップに向けての飛散は飛散防止機構により阻止され、
よって半導体チップに接合部材が飛散するのを防止する
ことができる。According to the invention of claim 1, a scattering prevention mechanism for preventing the scattering of the bonding member at the bonding position between the substrate and the cap and at a position closer to the semiconductor chip mounting position than the bonding member mounting position. By providing, the scattering prevention mechanism prevents the joining member from scattering toward the semiconductor chip,
Therefore, it is possible to prevent the joining member from scattering on the semiconductor chip.
【0061】また、請求項2の発明によれば、接合部材
として低融点ガラスを用いることにより、基板とキャッ
プとの接合を容易かつ確実に行うことができる。また、
低融点ガラスは飛散が発生しやすい特性を有するため、
飛散防止機構を有効に機能させることができ、基板とキ
ャップとの接合性を維持しつつ、かつ半導体チップに低
融点ガラスが飛散するのを防止することができる。According to the second aspect of the present invention, by using the low melting point glass as the joining member, the substrate and the cap can be joined easily and reliably. Also,
Since low-melting-point glass has the property that scattering easily occurs,
It is possible to effectively function the scattering prevention mechanism, and it is possible to prevent the low melting point glass from scattering on the semiconductor chip while maintaining the bondability between the substrate and the cap.
【0062】また、請求項3または請求項4の発明によ
れば、飛散防止機構を、基板或いはキャップに形成した
突起により構成したことにより、飛散防止機構を簡単な
構成で実現することができる。Further, according to the invention of claim 3 or 4, since the scattering prevention mechanism is constituted by the projection formed on the substrate or the cap, the scattering prevention mechanism can be realized with a simple structure.
【0063】また、請求項5の発明によれば、飛散防止
機構を基板とキャップとの間に介装される結晶化ガラス
により構成したことにより、結晶化ガラスは接合部材の
飛散を防止機能と、基板とキャップとを接合する接合機
能との双方の機能を奏するため、基板とキャップとを接
合性の向上を図りつつ接合部材の飛散を防止することが
できる。Further, according to the invention of claim 5, since the scattering preventing mechanism is constituted by the crystallized glass interposed between the substrate and the cap, the crystallized glass has a function of preventing the scattering of the bonding member. Since it has both the bonding function of bonding the substrate and the cap, it is possible to prevent the bonding member from scattering while improving the bonding property of the substrate and the cap.
【図1】本発明の第1実施例である半導体装置の断面図
である。FIG. 1 is a cross-sectional view of a semiconductor device that is a first embodiment of the present invention.
【図2】本発明の第1実施例である半導体装置におい
て、接合部近傍を拡大して示す断面図である。FIG. 2 is an enlarged cross-sectional view showing the vicinity of the junction in the semiconductor device according to the first embodiment of the present invention.
【図3】本発明の第1実施例である半導体装置の変形例
である半導体装置を示す断面図である。FIG. 3 is a sectional view showing a semiconductor device which is a modification of the semiconductor device according to the first embodiment of the present invention.
【図4】本発明の第2実施例である半導体装置の断面図
である。FIG. 4 is a sectional view of a semiconductor device according to a second embodiment of the present invention.
【図5】本発明の第2実施例である半導体装置におい
て、接合部近傍を拡大して示す断面図である。FIG. 5 is an enlarged cross-sectional view showing the vicinity of the junction in the semiconductor device according to the second embodiment of the present invention.
【図6】本発明の第2実施例である半導体装置の変形例
である半導体装置を示す断面図である。FIG. 6 is a sectional view showing a semiconductor device which is a modification of the semiconductor device according to the second embodiment of the present invention.
【図7】本発明の第3実施例である半導体装置の断面図
である。FIG. 7 is a sectional view of a semiconductor device according to a third embodiment of the present invention.
【図8】本発明の第8実施例である半導体装置におい
て、接合部近傍を拡大して示す断面図である。FIG. 8 is an enlarged cross-sectional view showing the vicinity of a bonding portion in a semiconductor device which is an eighth embodiment of the present invention.
【図9】従来の半導体装置の一例を示す断面図である。FIG. 9 is a cross-sectional view showing an example of a conventional semiconductor device.
【図10】従来の半導体装置の一例を示す断面図であ
る。FIG. 10 is a cross-sectional view showing an example of a conventional semiconductor device.
20,20a,40,40a,50 半導体装置 21 半導体チップ 21a 消去部 22,43,51 基板 23,41,52 キャップ 24 サイドノッチ 26 ギャビィティ 27 段差部 28,44 接合部 30 ワイヤ 31 紫外線透過窓 32 低融点ガラス 33,42 飛散防止突起 34,45 凹部 53 結晶化ガラス 20, 20a, 40, 40a, 50 Semiconductor device 21 Semiconductor chip 21a Erasing part 22, 43, 51 Substrate 23, 41, 52 Cap 24 Side notch 26 Gaviness 27 Stepped part 28,44 Joint part 30 Wire 31 Ultraviolet transmission window 32 Low Melting point glass 33,42 Shatterproof projections 34,45 Recesses 53 Crystallized glass
Claims (5)
ャップとにより構成され、該基板とキャップとを接合部
材により接合してなるパッケージを具備する半導体装置
において、 該基板とキャップとの接合位置で、該接合部材の配設位
置より該半導体チップの配設位置に近い位置に、該接合
部材の飛散を防止する飛散防止機構を設けたことを特徴
とする半導体装置。1. A semiconductor device comprising a package which is composed of a substrate for encapsulating a semiconductor chip inside and a cap, and which is formed by joining the substrate and the cap with a joining member. The joining position of the substrate and the cap. The semiconductor device is characterized in that a scattering prevention mechanism for preventing scattering of the bonding member is provided at a position closer to the position where the semiconductor chip is disposed than the position where the bonding member is disposed.
特徴とする請求項1記載の半導体装置。2. The semiconductor device according to claim 1, wherein the joining member is a low melting point glass.
突起であることを特徴とする請求項1または2記載の半
導体装置。3. The semiconductor device according to claim 1, wherein the scattering prevention mechanism is a protrusion formed on the substrate.
れた突起であることを特徴とする請求項1または2記載
の半導体装置。4. The semiconductor device according to claim 1, wherein the scattering prevention mechanism is a protrusion formed on the cap.
の間に介装される結晶化ガラスであることを特徴とする
請求項1または2記載の半導体装置。5. The semiconductor device according to claim 1, wherein the scattering prevention mechanism is crystallized glass interposed between the substrate and the cap.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21153094A JPH0878560A (en) | 1994-09-05 | 1994-09-05 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21153094A JPH0878560A (en) | 1994-09-05 | 1994-09-05 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0878560A true JPH0878560A (en) | 1996-03-22 |
Family
ID=16607410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21153094A Withdrawn JPH0878560A (en) | 1994-09-05 | 1994-09-05 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0878560A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002054548A1 (en) * | 2000-12-28 | 2002-07-11 | Matsushita Electric Industrial Co., Ltd. | Shorter wavelength laser module and method of manufacturing the laser module |
JP2003297557A (en) * | 2002-04-03 | 2003-10-17 | Seiko Epson Corp | Electroluminescent device and its manufacturing method, electronic equipment |
WO2008023826A1 (en) * | 2006-08-25 | 2008-02-28 | Sanyo Electric Co., Ltd. | Semiconductor device and its manufacturing method |
US8653612B2 (en) | 2006-08-25 | 2014-02-18 | Sanyo Semiconductor Co., Ltd. | Semiconductor device |
JP2014179405A (en) * | 2013-03-14 | 2014-09-25 | Seiko Epson Corp | Joined body, method for manufacturing joined body, sensor device, electronic equipment and traveling object |
US9034729B2 (en) | 2006-08-25 | 2015-05-19 | Semiconductor Components Industries, Llc | Semiconductor device and method of manufacturing the same |
-
1994
- 1994-09-05 JP JP21153094A patent/JPH0878560A/en not_active Withdrawn
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002054548A1 (en) * | 2000-12-28 | 2002-07-11 | Matsushita Electric Industrial Co., Ltd. | Shorter wavelength laser module and method of manufacturing the laser module |
US6847660B2 (en) | 2000-12-28 | 2005-01-25 | Matsushita Electric Industrial Co., Ltd. | Short-wavelength laser module and method of producing the same |
CN1316698C (en) * | 2000-12-28 | 2007-05-16 | 松下电器产业株式会社 | Shorter wavelength laser module and method of manufacturing the laser module |
US7427522B2 (en) | 2000-12-28 | 2008-09-23 | Matsushita Electric Industrial Co., Ltd. | Short-wavelength laser module and method of producing the same |
JP2003297557A (en) * | 2002-04-03 | 2003-10-17 | Seiko Epson Corp | Electroluminescent device and its manufacturing method, electronic equipment |
WO2008023826A1 (en) * | 2006-08-25 | 2008-02-28 | Sanyo Electric Co., Ltd. | Semiconductor device and its manufacturing method |
US8148811B2 (en) | 2006-08-25 | 2012-04-03 | Semiconductor Components Industries, Llc | Semiconductor device and manufacturing method thereof |
US8653612B2 (en) | 2006-08-25 | 2014-02-18 | Sanyo Semiconductor Co., Ltd. | Semiconductor device |
US9034729B2 (en) | 2006-08-25 | 2015-05-19 | Semiconductor Components Industries, Llc | Semiconductor device and method of manufacturing the same |
JP2014179405A (en) * | 2013-03-14 | 2014-09-25 | Seiko Epson Corp | Joined body, method for manufacturing joined body, sensor device, electronic equipment and traveling object |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6759266B1 (en) | Quick sealing glass-lidded package fabrication method | |
US6603183B1 (en) | Quick sealing glass-lidded package | |
US4710797A (en) | Erasable and programable read only memory devices | |
US4025716A (en) | Dual in-line package with window frame | |
US20060102923A1 (en) | Optical element housing package | |
JPS62149155A (en) | Sealed electronic device | |
JPH0878560A (en) | Semiconductor device | |
JPH0621414A (en) | Solid-state image sensing device and its manufacture thereof | |
JP2560136B2 (en) | Semiconductor laser device | |
KR100237912B1 (en) | Packaged semiconductor, semiconductor device made therewith and method for making same | |
JP7454439B2 (en) | semiconductor light emitting device | |
JPS6333852A (en) | Sealing structure of semiconductor element | |
JP4583086B2 (en) | Optical semiconductor device | |
JP3693450B2 (en) | Solid-state image sensor device | |
KR200265306Y1 (en) | Multichip Package | |
JP2723788B2 (en) | Hermetically sealed semiconductor device package | |
CN112317900A (en) | Selective welding using photon welding technology | |
JP2522165B2 (en) | Semiconductor device | |
JPH08213499A (en) | Package base substance made of ceramic, package made of ceramic, and sealing method using above-mentioned package base substance | |
JPS60195951A (en) | Light erasable type semiconductor memory device | |
JPS61120431A (en) | Manufacture of package of semiconductor or the like | |
JPS62285449A (en) | Packaging method for circuit chip | |
JPH039334Y2 (en) | ||
JPS63136652A (en) | Package for semiconductor device | |
JP3805733B2 (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |