JPH0878484A - Tab tape carrier and semiconductor device - Google Patents

Tab tape carrier and semiconductor device

Info

Publication number
JPH0878484A
JPH0878484A JP6211322A JP21132294A JPH0878484A JP H0878484 A JPH0878484 A JP H0878484A JP 6211322 A JP6211322 A JP 6211322A JP 21132294 A JP21132294 A JP 21132294A JP H0878484 A JPH0878484 A JP H0878484A
Authority
JP
Japan
Prior art keywords
chip
slit
lead
terminal
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6211322A
Other languages
Japanese (ja)
Inventor
Satoshi Chinda
聡 珍田
Osamu Yoshioka
修 吉岡
Mamoru Onda
護 御田
Toyohiko Kumakura
豊彦 熊倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP6211322A priority Critical patent/JPH0878484A/en
Publication of JPH0878484A publication Critical patent/JPH0878484A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Abstract

PURPOSE: To obtain a TAB tape carrier on which a multi-terminal chip can be mounted by making it possible to form a ball terminal projecting from an LSI chip and in which a lead can be connected accurately with a chip electrode without causing any positional shift or deformation of the lead. CONSTITUTION: An insulating film 11 is provided, at the peripheral part thereof, with a slit 18 for exposing the chip electrode 13 of an LSI. A lead 7 provided on the insulating film 11 has a terminal formation land 17 at one end thereof and the lands 17 are provided on the opposite sides of the slit 18. An inner lead 14 extending from the land 17 traverses the slit 18 from the left and right directions and then secured onto the film on the opposite sides of the slit 18. A V-groove 19 is made in the inner lead at a predetermined position thereof and the inner lead 14 is bent on the slit 18 and cut at the part of the V-groove 19 before being connected with the chip electrode 13. A ball terminal is formed on the terminal formation land 17 of the lead 7.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は複数の端子形成用ランド
を有したTABテープキャリア、及び複数の導電性物質
端子を底面に有した半導体装置に係り、特に端子数を増
加して多端子チップを搭載することを可能にしたBGA
パッケージに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a TAB tape carrier having a plurality of terminal forming lands and a semiconductor device having a plurality of conductive material terminals on its bottom surface, and more particularly to a multi-terminal chip having an increased number of terminals. BGA that makes it possible to install
Regarding the package.

【0002】[0002]

【従来の技術】図7は従来構造のBGAパッケージ型の
半導体装置である。BGAパッケージとはBall G
rid Arrayの意であり、多数のボール端子5が
BGAパッケージ1の底面に並んだ構造となっている。
すなわちLSIチップ6がボンディングワイヤ3により
多層配線基板4のリードパターン7に接続され、多層配
線パターン8を経て、ボール端子5に至る構造である。
ボール端子5はモールド樹脂2による封止の後に、印刷
リフロー法やボール振込法等により取り付けられてい
る。ここで、印刷リフロー法とは、はんだペーストを印
刷後リフローしてボールを形成する方法であり、ボール
振込法とは、予め作った球形はんだボールを位置決めし
てはんだ付けする方法である。
2. Description of the Related Art FIG. 7 shows a BGA package type semiconductor device having a conventional structure. What is BGA Package? Ball G
This is a rigid array, and has a structure in which a large number of ball terminals 5 are arranged on the bottom surface of the BGA package 1.
That is, the LSI chip 6 is connected to the lead pattern 7 of the multilayer wiring substrate 4 by the bonding wire 3, and reaches the ball terminal 5 via the multilayer wiring pattern 8.
The ball terminal 5 is attached by a printing reflow method, a ball transfer method, or the like after sealing with the mold resin 2. Here, the print reflow method is a method of forming a ball by printing a solder paste and then reflowing the solder paste, and the ball transfer method is a method of positioning and soldering a spherical solder ball made in advance.

【0003】BGAパッケージ型半導体装置は基本的に
は多層配線基板(ガラスエポキシ樹脂板)を用いる考え
から出発した。というのは、ワイヤボンディング法のた
め、基板上の配線パッドはLSIチップの周辺にしか設
けられず、このために周辺から中央のボール端子に配線
するために、多層の配線基板が必要となる。配線基板技
術では0.3mmピッチの配線が限界であるため、微細な
配線の引き回しには、必然的に多層としなければならな
いためである。
The BGA package type semiconductor device basically started from the idea of using a multilayer wiring board (glass epoxy resin plate). Because of the wire bonding method, the wiring pads on the substrate are provided only on the periphery of the LSI chip, and therefore, a multilayer wiring substrate is required for wiring from the periphery to the central ball terminal. This is because the wiring board technology has a limit to wiring of 0.3 mm pitch, and therefore, in order to lay out fine wiring, it is inevitably necessary to form a multilayer.

【0004】しかし、この装置は、表面に浮いたワイヤ
を保護するために樹脂モールド封止が必要となったり、
多層配線基板を用いたりする必要があるため、次のよう
な多くの欠点があった。
However, this device requires resin molding to protect the wires floating on the surface,
Since it is necessary to use a multilayer wiring board, there are many drawbacks as follows.

【0005】(1)モールド樹脂、基板を含むために、
パッケージが厚くなってしまう。
(1) To include a mold resin and a substrate,
The package becomes thick.

【0006】(2)樹脂モールドのために、放熱性が極
めて悪い。
(2) Because of resin molding, heat dissipation is extremely poor.

【0007】(3)基板にガラスエポキシ基板を用いる
ために、コストアップとなる。
(3) Since the glass epoxy substrate is used as the substrate, the cost is increased.

【0008】(4)チップとインナリードの接合はワイ
ヤボンディングのために、接合ピッチが広く、小型化の
障害となる。
(4) Since the chip and the inner lead are bonded by wire bonding, the bonding pitch is wide, which is an obstacle to miniaturization.

【0009】(5)パッケージが大きいために、MCM
(Multi Chip Module)への組込が不
可能である。
(5) MCM due to the large package
Incorporation into the (Multi Chip Module) is impossible.

【0010】そこで、上記のような欠点のないTABテ
ープキャリアを利用したBGAパッケージが提案され
た。図8にその断面図を、図9に底面図を示す。TAB
テープキャリア20は絶縁性フィルム11の上に銅箔か
らなるリードパターンを形成したものであり、そのリー
ドパターンの一端であるインナリード14をキャリア2
0の外側に向けて突出させ、絶縁性フィルム11に貼着
したLSIチップ6のチップ電極13と接続させる。リ
ードパターンの他端には端子形成用ランド17を形成
し、そこにプリント基板等との外部接続用のボール端子
5を設けた構造となっている。
Therefore, a BGA package using a TAB tape carrier without the above-mentioned drawbacks has been proposed. FIG. 8 shows a sectional view thereof, and FIG. 9 shows a bottom view thereof. TAB
The tape carrier 20 is formed by forming a lead pattern made of a copper foil on the insulating film 11, and the inner lead 14 which is one end of the lead pattern is attached to the carrier 2.
0 is projected toward the outside and is connected to the chip electrode 13 of the LSI chip 6 attached to the insulating film 11. A terminal forming land 17 is formed at the other end of the lead pattern, and a ball terminal 5 for external connection with a printed circuit board or the like is provided there.

【0011】LSIチップ6に貼着するTABテープキ
ャリア20は、インナリードとチップ電極接続の制約の
ため、LSIチップ6の面積を越えることはなく、した
がってボール端子5はLSIチップ6の裏面にのみ設け
られる格好となる。
The TAB tape carrier 20 attached to the LSI chip 6 does not exceed the area of the LSI chip 6 due to the restriction of the inner leads and the chip electrode connection, and therefore the ball terminal 5 is only on the back surface of the LSI chip 6. It will be installed.

【0012】[0012]

【発明が解決しようとする課題】上述した従来のTAB
テープキャリアを利用したBGAパッケージ型半導体装
置には、多層配線基板を用いるものにはない利点がある
ものの、外部接続用のボール端子5がチップ裏面のみに
しか設けられないため、ボール端子数が少なく、多端子
LSIの搭載が不可能であるという欠点があった。
DISCLOSURE OF THE INVENTION The conventional TAB described above
The BGA package type semiconductor device using the tape carrier has an advantage over the one using the multilayer wiring board, but since the ball terminals 5 for external connection are provided only on the back surface of the chip, the number of ball terminals is small. However, there is a drawback that it is impossible to mount a multi-terminal LSI.

【0013】本発明の目的は、LSIチップをはみ出し
て導電性物質突起の形成ができるようにすることによっ
て、上述した従来技術の欠点を解消して、多端子チップ
を搭載することが可能なTABテープキャリア及び半導
体装置を提供することにある。
It is an object of the present invention to solve the above-mentioned drawbacks of the prior art and to mount a multi-terminal chip by allowing the protrusion of the conductive material to be formed by protruding the LSI chip. It is to provide a tape carrier and a semiconductor device.

【0014】また、本発明の目的は、リード位置ずれや
リード変形を生じさせることなく、リードをチップ電極
に正確に接続することが可能なTABテープキャリア及
び半導体装置を提供することにある。
It is another object of the present invention to provide a TAB tape carrier and a semiconductor device capable of accurately connecting leads to chip electrodes without causing lead displacement or lead deformation.

【0015】[0015]

【課題を解決するための手段】第1発明のTABテープ
キャリアは、LSIチップの一面を貼着したとき該一面
上のチップ電極を露出させるスリットを周辺部に形成し
た絶縁性フィルム上に、一端に端子形成用ランドを有し
該ランドから延びたインナリードが上記スリットを横断
するリードが固定され、上記スリット上のインナリード
の所定部分に、インナリードがスリット上で押し曲げら
れたときに所定部分から切断される溝を設けたものであ
る。
A TAB tape carrier according to a first aspect of the present invention has an end on an insulating film having a slit formed in the peripheral portion to expose a chip electrode on one surface of an LSI chip when the one surface is attached. An inner lead extending from the land has a land for forming a terminal, a lead crossing the slit is fixed, and a predetermined portion of the inner lead on the slit is fixed when the inner lead is pressed and bent on the slit. It is provided with a groove that is cut from the part.

【0016】第2発明のTABテープキャリアは、上記
絶縁性フィルムがLSIチップより面積が大きく、周辺
部に形成したスリットによりチップ裏面に対応する内側
部とチップよりはみ出す外側部とに区画形成されて、上
記リードの一端の端子形成用ランドが、上記内側部と外
側部との両方に設けられ、該ランドから延びたインナリ
ードがスリットの左右両方向からスリットを横断してい
るものである。
In the TAB tape carrier of the second invention, the insulating film has a larger area than that of the LSI chip, and is divided into an inner portion corresponding to the back surface of the chip and an outer portion protruding from the chip by a slit formed in the peripheral portion. The terminal forming lands at one end of the lead are provided on both the inner side portion and the outer side portion, and inner leads extending from the land cross the slit from both left and right directions.

【0017】第3発明の半導体装置は、第1発明または
第2発明のTABテープキャリアと、チップの一面の周
辺部に沿って多数のチップ電極を形成したLSIチップ
とを備え、上記LSIチップの一面を、該一面上のチッ
プ電極をスリットから露出させるようにTABテープキ
ャリアの絶縁性フィルムに貼着し、上記インナリードを
スリット上で押し曲げて、その押し曲げにより所定部分
から切断されたインナリード端部をスリット内で上記チ
ップ電極と接続し、上記端子形成用ランド上に外部接続
用の導電性物質の突起を形成したものである。
A semiconductor device of a third invention comprises the TAB tape carrier of the first invention or the second invention, and an LSI chip having a large number of chip electrodes formed along a peripheral portion of one surface of the chip. One surface is attached to an insulating film of a TAB tape carrier so that the chip electrode on the one surface is exposed from the slit, the inner lead is pressed and bent on the slit, and the inner lead cut from a predetermined portion by the pressing and bending. The lead end is connected to the chip electrode in the slit, and a protrusion of a conductive material for external connection is formed on the terminal forming land.

【0018】第4発明の半導体装置は、上記リードの端
部が、超音波接続法や、熱圧着接続法によって上記チッ
プ電極と接続されているものである。
In the semiconductor device of the fourth invention, the ends of the leads are connected to the chip electrodes by an ultrasonic connection method or a thermocompression bonding method.

【0019】第5発明の半導体装置は、上記絶縁性フィ
ルムのチップよりはみ出す外側部に、これを補強する補
強体を設けたものである。
In the semiconductor device of the fifth invention, a reinforcing body for reinforcing the insulating film is provided on an outer portion of the insulating film protruding from the chip.

【0020】第6発明の半導体装置は、上記導電性物質
端子がボール端子であり、はんだペーストを印刷後リフ
ローしてボールを形成する印刷リフロー法、あるいは予
め作った球形はんだボールを位置決めしてはんだ付けす
るボール振込法により設けたものである。
In a semiconductor device according to a sixth aspect of the present invention, the conductive material terminal is a ball terminal, and a printing reflow method of forming a ball by printing a solder paste and then reflowing the solder paste or positioning and soldering a previously prepared spherical solder ball. It is provided by the ball transfer method.

【0021】[0021]

【作用】絶縁フィルム上に設けたインナリードを絶縁フ
ィルムの外側へ一方向からのみ突出させると、リードの
一端に形成される導電性物質突起はチップ裏面のみしか
設けることができない。しかし、インナリードを両方向
から互いに向き合うように突出させると、導電性物質突
起をチップ裏面のみならず、チップをはみ出して設ける
ことができる。
When the inner lead provided on the insulating film is projected to the outside of the insulating film from only one direction, the conductive material protrusion formed at one end of the lead can be provided only on the back surface of the chip. However, when the inner leads are protruded from both directions so as to face each other, the conductive material protrusion can be provided not only on the back surface of the chip but also on the chip.

【0022】このような知見に基づいてなされたのが本
発明であり、本発明のTABテープキャリア及び半導体
装置は、絶縁性フィルムに設けたスリットにより区画形
成される絶縁性フィルムの内側部と外側部とにリードを
設け、そのインナリードがスリットの両方向からスリッ
ト内に露出したチップ電極に接続できるようにした。こ
のようにすると、チップ裏面に対応する絶縁性フィルム
の内側部のみならず、チップからはみ出す外側部にも導
電性物質突起を設けることができる。したがってインナ
リードを絶縁性フィルムの外側に一方向から突出させる
場合よりも、導電性物質突起数が多くなり、多端子LS
Iの搭載が可能となる。
The present invention has been made on the basis of such knowledge, and the TAB tape carrier and the semiconductor device of the present invention include an inner portion and an outer portion of an insulating film defined by slits formed in the insulating film. A lead is provided in the part and the inner lead can be connected to the chip electrode exposed in the slit from both directions of the slit. By doing so, the conductive material protrusion can be provided not only on the inner side of the insulating film corresponding to the back surface of the chip but also on the outer side protruding from the chip. Therefore, the number of conductive material protrusions is larger than in the case where the inner leads are protruded to the outside of the insulating film from one direction, and the multi-terminal LS is
I can be installed.

【0023】本発明のTABテープキャリアでは、スリ
ットを横断しているインナリードは、スリットの両側が
絶縁フィルム上に固定されている。したがって、リード
は切断直前まで絶縁フィルム上に固定された状態にある
ため、リードの位置ずれや外力によるリード変形は極め
て起きにくい。
In the TAB tape carrier of the present invention, the inner leads that cross the slit are fixed on the insulating film on both sides of the slit. Therefore, since the lead remains in the state of being fixed on the insulating film until just before cutting, it is extremely unlikely that the lead is displaced or the lead is deformed by an external force.

【0024】本発明の半導体装置では、インナリードの
チップ電極への接続は、インナリードの押し曲げにより
インナリードの溝部分が切断されてなされるが、上述し
たようにリードは切断直前まで絶縁フィルム上に固定さ
れた状態にあるため、リードの位置ずれや外力によるリ
ード変形は極めて起きにくく、チップ電極への正確な接
続ができる。
In the semiconductor device of the present invention, the connection of the inner lead to the chip electrode is made by cutting the groove portion of the inner lead by pushing and bending the inner lead. Since it is fixed on the upper side, it is extremely difficult for the lead to be displaced and the lead to be deformed due to external force, and accurate connection to the chip electrode can be achieved.

【0025】[0025]

【実施例】以下、本発明の半導体装置の実施例を図面を
用いて説明する。図2は本実施例のLSIチップの底面
図、図3はTABテープキャリアの平面図である。
Embodiments of the semiconductor device of the present invention will be described below with reference to the drawings. 2 is a bottom view of the LSI chip of this embodiment, and FIG. 3 is a plan view of the TAB tape carrier.

【0026】図2に示すように、LSIチップ6の一面
(底面)には、その周辺部に沿って多数のチップ電極1
3が形成される。
As shown in FIG. 2, on one surface (bottom surface) of the LSI chip 6, a large number of chip electrodes 1 are arranged along the periphery thereof.
3 is formed.

【0027】図3は、このLSIチップ6を貼着させる
TABテープキャリア20であり、そのベースとなる絶
縁性フィルム11は、ポリイミドフィルム、ガラスエポ
キシフィルム等で構成する。絶縁性フィルム11のチッ
プ貼付部11aには、その周辺部にLSIチップ6の一
面上のチップ電極13を露出させるためのスリット18
が形成される。スリット18は、図示するようにチップ
電極13の配列に合せて矩形状に形成される。絶縁性フ
ィルム11のチップ貼付部11aは、LSIチップ6よ
りも面積が大きく、貼着したとき周辺部がLSIチップ
6よりもはみ出すようになっている。そして、チップ貼
付部11aは、スリット18によりチップ裏面に対応す
る内側部21と、LSIチップ6よりはみ出す外側部2
2とに区画形成される。
FIG. 3 shows a TAB tape carrier 20 to which the LSI chip 6 is attached. The insulating film 11 serving as the base of the TAB tape carrier 20 is composed of a polyimide film, a glass epoxy film or the like. A slit 18 for exposing the chip electrode 13 on one surface of the LSI chip 6 is provided in the peripheral portion of the chip attaching portion 11a of the insulating film 11.
Is formed. The slit 18 is formed in a rectangular shape according to the arrangement of the chip electrodes 13 as shown in the drawing. The chip sticking portion 11a of the insulating film 11 has a larger area than the LSI chip 6, and the peripheral portion thereof sticks out beyond the LSI chip 6 when stuck. The chip attaching portion 11a includes an inner portion 21 corresponding to the back surface of the chip due to the slit 18 and an outer portion 2 protruding from the LSI chip 6.
It is divided into two parts.

【0028】絶縁性フィルム11の表面には銅箔12が
設けられ、この銅箔から形成された多数本のリード7が
固定されている。絶縁フィルム上に銅箔を設ける方法と
しては、エポキシ系、ポリイミド系等の接着剤により銅
箔を貼り合わさすか、あるいは接着剤を持たない銅箔上
に直接にポリイミド樹脂をワニスコートするか又は貼り
合わすか、あるいは蒸着、スパッタ、めっき等でポリイ
ミド上に直接に銅を形成させるかのいずれかの方法を採
用することができる。
A copper foil 12 is provided on the surface of the insulating film 11, and a large number of leads 7 formed from this copper foil are fixed. As a method of providing a copper foil on the insulating film, the copper foil is pasted with an epoxy-based or polyimide-based adhesive, or the polyimide resin is directly varnish-coated or pasted on the copper foil having no adhesive. It is possible to employ either a method of combining them, or a method of forming copper directly on the polyimide by vapor deposition, sputtering, plating or the like.

【0029】銅箔をエッチングして形成した各リード7
のインナリード14はスリット18を横断し、その横断
したインナリード14の両側は絶縁性フィルム11に固
定されている。リード7の一端には、端子形成用ランド
17が形成され、その端子形成用ランド17は、チップ
貼付部11aの内側部21のみならず、外側部22にも
形成される。すなわち、端子形成用ランド17から延び
たインナリード14は、スリット18の右側からも左側
からも延びてスリット18を越えている。インナリード
14にスリット18を越えさせたのは、インナリード端
を絶縁性フィルム11上に固定しておくためである。し
たがって、スリット18を越えたインナリード端は短く
てよい。
Each lead 7 formed by etching a copper foil
The inner leads 14 cross the slits 18, and both sides of the crossed inner leads 14 are fixed to the insulating film 11. A terminal forming land 17 is formed at one end of the lead 7, and the terminal forming land 17 is formed not only on the inner portion 21 of the chip attaching portion 11a but also on the outer portion 22. That is, the inner leads 14 extending from the terminal forming lands 17 extend from both the right side and the left side of the slit 18 and cross the slit 18. The reason why the inner lead 14 is made to cross the slit 18 is to fix the inner lead end on the insulating film 11. Therefore, the inner lead end beyond the slit 18 may be short.

【0030】図4に示すように、左右両方向からスリッ
ト18横断しているインナリード14のスリット18上
の所定部分に、インナリード14がスリット18上で押
し曲げられたときに、所定部分から切断される溝19が
設けられる。インナリード14への溝19の形成位置
は、図に示すように、スリット18内の端子形成用ラン
ド17と反対側に設ける。この溝19はV型をしている
ことが好ましく、例えばハーフエッチング法やパンチン
グ法で形成することができる。
As shown in FIG. 4, when the inner lead 14 is pushed and bent on the slit 18 to a predetermined portion on the slit 18 of the inner lead 14 which crosses the slit 18 from both left and right directions, the inner lead 14 is cut from the predetermined portion. A groove 19 is provided. The formation position of the groove 19 in the inner lead 14 is provided on the opposite side of the terminal forming land 17 in the slit 18, as shown in the drawing. The groove 19 is preferably V-shaped, and can be formed by, for example, a half etching method or a punching method.

【0031】さて、上記LSIチップ6とTABテープ
キャリア20とから図5に示す本実施例のBGAパッケ
ージ型半導体装置を作製する。上記LSIチップ6を、
その一面上のチップ電極13がスリット18から露出す
るように正確に位置合せをして、TABテープキャリア
20の絶縁性フィルム11上に接着剤9で貼着する。貼
着後、図1に示すように、各インナリード14をボンダ
を使ってスリット18上で押し曲げると、インナリード
14はV溝19部分から切断され、切断された一方のリ
ード端部であるインナリード端はそのままスリット18
内に露出したチップ電極13と接続される。この接続は
超音波接続法または熱圧着接続法によることができる。
なお、他方のリード残片は絶縁フィルム11上に固定さ
れた状態で残る。
Now, the BGA package type semiconductor device of this embodiment shown in FIG. 5 is produced from the LSI chip 6 and the TAB tape carrier 20. The LSI chip 6 is
The chip electrode 13 on one surface of the TAB tape carrier 20 is accurately aligned so that it is exposed from the slit 18, and the adhesive film 9 is applied to the insulating film 11 of the TAB tape carrier 20. After the attachment, as shown in FIG. 1, when each inner lead 14 is pressed and bent on the slit 18 using a bonder, the inner lead 14 is cut from the V groove 19 and is one of the cut lead ends. The inner lead end is slit 18 as it is.
It is connected to the chip electrode 13 exposed inside. This connection can be by an ultrasonic connection method or a thermocompression bonding method.
The other lead residual piece remains on the insulating film 11 in a fixed state.

【0032】かくしてリード7のインナリード14は、
図5に示すように、スリット18の左右両方向からスリ
ット18上に延びて、スリット18内に押し曲げられて
チップ電極13と接続される。接続後のスリット18
は、ポッティングレジン16で封止する。この封止はT
ABパッケージの封止に用いられている通常のポッティ
ング法を適用することができる。スリット18を封止す
ると、スリット18の内部、つまり、チップ電極13と
インナリード14との接続部の耐湿性を高め、半導体装
置の信頼性を向上させることができる。電極接続後、端
子形成用ランド17に外部接続のためのボール端子5を
形成する。この端子の形成は、はんだペーストを印刷後
リフローしてボールを形成する印刷リフロー法、あるい
は予め作った球形はんだボールを位置決めしてはんだ付
けするボール振込法によることができる。
Thus, the inner lead 14 of the lead 7 is
As shown in FIG. 5, the slits 18 extend from the left and right sides of the slit 18 onto the slit 18, and are pressed and bent into the slit 18 to be connected to the chip electrode 13. Slit 18 after connection
Is sealed with potting resin 16. This seal is T
A normal potting method used for sealing the AB package can be applied. When the slit 18 is sealed, the moisture resistance of the inside of the slit 18, that is, the connecting portion between the chip electrode 13 and the inner lead 14 can be improved, and the reliability of the semiconductor device can be improved. After the electrodes are connected, the ball terminals 5 for external connection are formed on the terminal forming lands 17. The terminals can be formed by a printing reflow method in which a solder paste is printed and then reflowed to form balls, or a ball transfer method in which a preformed spherical solder ball is positioned and soldered.

【0033】また同図に示すように、絶縁性フィルム1
1の外側部22は、内側部21のようにLSIチップ6
に裏打ちされていないので、強度的に弱い場合がある。
そこで、必要に応じて補強体10で補強してやる。補強
体10は、LSIチップ6と同じ側の絶縁性フィルム1
1の外側部22上に重ねて、接着剤9で接着する。この
とき補強体10は、その内周端がLSIチップ6上にか
かるように形成して、LSIチップ6とも接着させて一
体化させるとよい。
Further, as shown in the figure, the insulating film 1
The outer part 22 of 1 is the same as the inner part 21 of the LSI chip 6
Since it is not lined with, it may be weak in strength.
Therefore, if necessary, the reinforcing body 10 is used to reinforce. The reinforcing body 10 is the insulating film 1 on the same side as the LSI chip 6.
It is superposed on the outer side portion 22 of No. 1 and adhered by the adhesive agent 9. At this time, the reinforcing body 10 may be formed so that the inner peripheral end of the reinforcing body 10 is placed on the LSI chip 6, and the reinforcing body 10 may be bonded and integrated with the LSI chip 6.

【0034】上述したように本実施例によれば、インナ
リードをチップ裏面から外側に向けてスリット内に導く
ばかりでなく、外側からも導くようにしたので、ボール
端子をLSIチップ裏面直下ばかりでなく、チップの周
辺部にも配置でき、多端子配置が可能となる。
As described above, according to this embodiment, the inner leads are guided not only from the back surface of the chip outward to the inside of the slit, but also from the outside, so that the ball terminal is provided just below the back surface of the LSI chip. Instead, it can be arranged in the peripheral portion of the chip, and a multi-terminal arrangement becomes possible.

【0035】また、本実施例では、スリット内でのイン
ナリードのチップ電極への接続は、スリット上に左右か
ら突出して浮いているインナリードを接続するのではな
く、スリットを横断してその両側が絶縁フィルム上に固
定されているインナリードの押し曲げ切断により行うよ
うにしている。もし、スリット上に突出して浮いている
インナリードを接続する場合には、エッチング後、銅と
絶縁性樹脂貼合わせ時の内部応力が解放され、スリット
の右側と左側から突出するインナリードの相対位置が所
定の位置からずれてしまったり、突出するリードに外力
が加わって変形、位置ずれなどが生じたりするので、正
確な電極接続ができなくなってしまう。しかし、本実施
例のように切断直前まで、絶縁フィルム上にインナリー
ドが固定された状態であると、その様なことはなく、電
極接続を正確に行うことができる。
Further, in the present embodiment, the inner leads are connected to the chip electrodes in the slits by not connecting the inner leads which are protruding from the left and right on the slit but floating on both sides thereof across the slit. Is performed by pushing and bending the inner lead fixed on the insulating film. If you want to connect the inner leads that are protruding and floating above the slits, after etching, the internal stress when bonding the copper and the insulating resin is released, and the relative position of the inner leads protruding from the right and left sides of the slit. Will be displaced from a predetermined position, or external force will be applied to the protruding leads to cause deformation, positional displacement, etc., which makes accurate electrode connection impossible. However, if the inner lead is fixed on the insulating film until just before the cutting as in the present embodiment, such a situation does not occur, and the electrode connection can be performed accurately.

【0036】次に上述したBGAパッケージ型半導体装
置の実施例をさらに具体的に説明する。
Next, an embodiment of the BGA package type semiconductor device described above will be described more specifically.

【0037】(具体例)LSIチップ6は、13×13
mm角で0.6mm厚のものを準備した。このLSIチップ
6の表面の周辺部には、0.1mmの間隔で0.08mm角
のアルミニウムチップ電極13を形成した。チップ電極
13の数は400パッドである。このチップ電極13の
上に金バンプを形成した(図2)。
(Specific example) The LSI chip 6 has a size of 13 × 13.
A mm square having a thickness of 0.6 mm was prepared. Aluminum chip electrodes 13 of 0.08 mm square were formed at intervals of 0.1 mm on the peripheral portion of the surface of the LSI chip 6. The number of chip electrodes 13 is 400 pads. Gold bumps were formed on the chip electrodes 13 (FIG. 2).

【0038】一方、TABテープキャリアは次のように
製造した。両面にエポキシ系の接着剤9(10μm厚)
を付けたポリイミドフィルム11(75μm厚×35mm
幅)の片面に、35μm厚の銅箔12を貼り合わせた。
ついで銅箔12に、LSIチップ6のチップ電極13と
の接続のためのインナリード14、端子形成用ランド1
7を両端に有するリード7をフォトエッチング法で形成
した。
On the other hand, the TAB tape carrier was manufactured as follows. Epoxy adhesive 9 on both sides (10 μm thick)
Attached polyimide film 11 (75μm thickness x 35mm
The copper foil 12 having a thickness of 35 μm was attached to one side of the (width).
Then, an inner lead 14 for connecting to the chip electrode 13 of the LSI chip 6 and a land 1 for forming a terminal are formed on the copper foil 12.
Leads 7 having 7 at both ends were formed by photoetching.

【0039】インナリード14は絶縁性フィルム11の
スリット18の左右から交互にスリット18上を横断さ
せた。そして、押し曲げ接続の際に、切断したいリード
7の所定位置にV溝19をハーフエッチングで形成し
た。このTABテープキャリア20のインナリード14
に金を約0.5μm無電解めっき法で設けた(図4)。
その後、金めっきしたインナリード14をシングルポイ
ントボンダで一本ずつスリット18内に押し曲げて、そ
の曲げ応力を用いてリード上のV溝19の部分からイン
ナリード14を切断し、そのままチップ電極13に接続
させた(図1)。
The inner leads 14 were made to cross the slit 18 of the insulating film 11 alternately from the left and right sides. Then, during the press-bending connection, the V groove 19 was formed by half etching at a predetermined position of the lead 7 to be cut. The inner lead 14 of this TAB tape carrier 20
Was coated with gold by electroless plating of about 0.5 μm (FIG. 4).
After that, the gold-plated inner leads 14 are pressed into the slits 18 by a single point bonder one by one, and the bending stress is used to cut the inner leads 14 from the V-grooves 19 on the leads. (Fig. 1).

【0040】次にリード7の他端に形成された端子形成
用ランド17を残して、リードパターン7を保護するた
めに、ポリイミド樹脂24でパターンを被覆した(図
1)。その後、露出させた端子形成用ランド17に印刷
法で共晶はんだペーストを塗布した。塗布後、リフロー
させ、はんだボール端子5を作った。はんだボール端子
の径は0.6mmφ、高さは0.6mmである(図5)。
Next, the pattern was covered with a polyimide resin 24 to protect the lead pattern 7 while leaving the terminal forming land 17 formed on the other end of the lead 7 (FIG. 1). After that, the eutectic solder paste was applied to the exposed terminal forming lands 17 by a printing method. After coating, reflow was performed to make solder ball terminals 5. The solder ball terminal has a diameter of 0.6 mm and a height of 0.6 mm (Fig. 5).

【0041】このTABテープキャリアを搭載したBG
Aパッケージの外周部に、機械強度と平坦性を維持する
ために、金属製の方形状の補強体10をポリイミド系接
着剤9で貼り付けた。ついでインナリード14のボンデ
ィング部をエポキシ系のポッティングレジン16で封止
した(図5)。
BG equipped with this TAB tape carrier
On the outer peripheral portion of the A package, a metal rectangular reinforcing member 10 was attached with a polyimide adhesive 9 in order to maintain mechanical strength and flatness. Then, the bonding portion of the inner lead 14 was sealed with an epoxy potting resin 16 (FIG. 5).

【0042】これによれば、LSIチップの裏面とその
外側の双方とにボール端子を形成できるため、多端子L
SIチップの搭載が可能である。また、本発明のBGA
パッケージ型半導体装置を用いることにより、多端子L
SIの薄型搭載が可能となり、機器自体の薄型化に貢献
できる。
According to this, since the ball terminals can be formed on both the back surface of the LSI chip and the outside thereof, the multi-terminal L is formed.
SI chip can be installed. Further, the BGA of the present invention
By using a package type semiconductor device, multi-terminal L
The SI can be installed thinly, which contributes to the thinning of the device itself.

【0043】(変形例)なお、上記具体例では、インナ
リードは左右から交互に接続するようにしたが、交互に
接続しなくてもよい。配線引き回しの都合上、図6に示
すように、複数本のインナリード14を連続して同方向
から接続するようにしてもよい。また、PCB等の接続
用端子はボール端子に限定されず、ピン端子としてもよ
い。
(Modification) In the above specific example, the inner leads are connected alternately from the left and right, but they may not be connected alternately. For the convenience of routing the wiring, as shown in FIG. 6, a plurality of inner leads 14 may be continuously connected from the same direction. Further, the connecting terminals of the PCB and the like are not limited to ball terminals and may be pin terminals.

【0044】[0044]

【発明の効果】本発明のTABテープキャリアによれ
ば、スリット上のインナリードの所定部分に溝を設けて
押し曲げによりその溝からインナリードが切断できるよ
うにしたので、インナリードは切断直前まで絶縁フィル
ム上に固定された状態にあり、リード位置ずれや外力に
よるリード変形は極めて起きにくくすることができ、チ
ップ電極への正確な接続を保証することができる。
According to the TAB tape carrier of the present invention, a groove is provided at a predetermined portion of the inner lead on the slit, and the inner lead can be cut from the groove by pressing and bending. It is in a state of being fixed on the insulating film, and it is possible to make it extremely difficult for lead displacement and lead deformation due to external force to occur, and to ensure accurate connection to the chip electrode.

【0045】また、本発明のTABテープキャリアによ
れば、LSIチップより面積を大きくした絶縁性フィル
ムを、チップ裏面に対応する内側部とチップよりはみ出
す外側部とに区画形成して、上記内側部と外側部との両
方に端子形成用ランドを設けるようにしたので、端子形
成用ランドに形成する導電性物質突起数を多くすること
ができ、多端子LSIの搭載が可能となる。
Further, according to the TAB tape carrier of the present invention, an insulating film having an area larger than that of the LSI chip is divided into an inner part corresponding to the back surface of the chip and an outer part protruding from the chip, and the inner part is formed. Since the terminal forming lands are provided on both the outer side and the outer side, the number of conductive material protrusions formed on the terminal forming lands can be increased and a multi-terminal LSI can be mounted.

【0046】また、本発明の半導体装置によれば、LS
Iチップにこれよりも面積を大きくして端子形成用ラン
ド数を増加したTABテープキャリアを貼着したので、
多端子化が実現できる。
According to the semiconductor device of the present invention, the LS
Since the TAB tape carrier with a larger area and a larger number of terminal forming lands was attached to the I chip,
Realization of multiple terminals.

【0047】また、本発明の半導体装置によれば、位置
ずれや外力によるリード変形の極めて少ない切断前のイ
ンナリードをスリット上で押し曲げて切断してチップ電
極と接続するようにしたので、当初からスリット上に端
部を浮かすように形成したインナリードをチップ電極に
接続する場合に比して、チップ電極に正確に接続でき
る。
Further, according to the semiconductor device of the present invention, the inner lead before cutting, which is extremely less in lead deformation due to displacement and external force, is pressed and bent on the slit to be cut and connected to the chip electrode. As compared with the case where the inner lead formed so that the end portion is floated above the slit is connected to the chip electrode, the inner lead can be accurately connected to the chip electrode.

【0048】また、本発明の半導体装置によれば、、絶
縁性フィルムのチップよりはみ出す外側部に、これを補
強する補強体を設けたので、機械強度及び平坦性を維持
できる。
Further, according to the semiconductor device of the present invention, since the reinforcing body for reinforcing the insulating film is provided on the outer side of the chip protruding from the chip, mechanical strength and flatness can be maintained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体装置の実施例を説明するための
LSIチップのチップ電極とインナリードの接続部拡大
図。
FIG. 1 is an enlarged view of a connecting portion between a chip electrode and an inner lead of an LSI chip for explaining an embodiment of a semiconductor device of the present invention.

【図2】本発明の半導体装置の実施例を説明するための
LSIチップの底面図。
FIG. 2 is a bottom view of the LSI chip for explaining the embodiment of the semiconductor device of the present invention.

【図3】本発明のTABテープキャリアの実施例を説明
するためのテープキャリアの平面図。
FIG. 3 is a plan view of a tape carrier for explaining an embodiment of the TAB tape carrier of the present invention.

【図4】本実施例の複数本のリードを左右から交互にス
リット上に配設したTABテープキャリアのリード部の
拡大図。
FIG. 4 is an enlarged view of a lead portion of a TAB tape carrier in which a plurality of leads of this embodiment are alternately arranged from left and right on a slit.

【図5】本実施例のBGAパッケージ型半導体装置の概
略断面図。
FIG. 5 is a schematic cross-sectional view of the BGA package type semiconductor device of this embodiment.

【図6】本実施例の複数本のリードを連続して同方向か
らスリットに配設したTABテープキャリアのリード部
の拡大図。
FIG. 6 is an enlarged view of a lead portion of a TAB tape carrier in which a plurality of leads of this embodiment are continuously arranged in a slit from the same direction.

【図7】従来例のガラスエポキシ基板を使用したBGA
パッケージ型半導体装置の断面図。
FIG. 7: BGA using a conventional glass epoxy substrate
Sectional drawing of a package type semiconductor device.

【図8】従来例のTABテープキャリアを使用したBG
Aパッケージ型半導体装置の断面図。
FIG. 8: BG using a conventional TAB tape carrier
Sectional drawing of an A package type semiconductor device.

【図9】図8の半導体装置の底面図。9 is a bottom view of the semiconductor device of FIG.

【符号の説明】[Explanation of symbols]

7 リード 11 絶縁性フィルム 13 チップ電極 14 インナリード 17 端子形成用ランド 18 スリット 19 V溝 7 Lead 11 Insulating Film 13 Chip Electrode 14 Inner Lead 17 Terminal Forming Land 18 Slit 19 V Groove

───────────────────────────────────────────────────── フロントページの続き (72)発明者 熊倉 豊彦 茨城県日立市助川町3丁目1番1号 日立 電線株式会社電線工場内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Toyohiko Kumakura 3-1, 1-1 Sukegawa-cho, Hitachi City, Ibaraki Hitachi Cable, Ltd.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】LSIチップの一面を貼着したとき該一面
上のチップ電極を露出させるスリットを周辺部に形成し
た絶縁性フィルム上に、一端に端子形成用ランドを有し
該ランドから延びたインナリードが上記スリットを横断
するリードが固定され、上記スリット上のインナリード
の所定部分に、インナリードがスリット上で押し曲げら
れたときに所定部分から切断される溝を設けたことを特
徴とするTABテープキャリア。
1. An LSI chip having a terminal-forming land at one end and extending from the land on an insulating film formed with a slit at its periphery to expose a chip electrode on the one surface when the LSI chip is pasted An inner lead is fixed to a lead that crosses the slit, and a predetermined portion of the inner lead on the slit is provided with a groove that is cut from the predetermined portion when the inner lead is pressed and bent on the slit. TAB tape carrier.
【請求項2】上記絶縁性フィルムのチップ貼着部がLS
Iチップより面積が大きく、周辺部に形成したスリット
によりチップ裏面に対応する内側部とチップよりはみ出
す外側部とに区画形成されて、上記リードの一端の端子
形成用ランドが、上記内側部と外側部との両方に設けら
れ、該ランドから延びたインナリードがスリットの左右
両方向からスリットを横断していることを特徴とする請
求項1に記載のTABテープキャリア。
2. The chip attaching portion of the insulating film is LS
The area is larger than that of the I-chip, and is divided into an inner portion corresponding to the back surface of the chip and an outer portion protruding from the chip by a slit formed in the peripheral portion. The TAB tape carrier according to claim 1, wherein inner leads extending from the land cross the slit from both the left and right directions of the slit.
【請求項3】請求項1または2に記載のTABテープキ
ャリアと、チップの一面の周辺部に沿って多数のチップ
電極を形成したLSIチップとを備え、上記LSIチッ
プの一面を、該一面上のチップ電極がスリットから露出
するようにTABテープキャリアの絶縁性フィルムに貼
着し、上記インナリードをスリット上で押し曲げて、そ
の押し曲げにより所定部分から切断されたインナリード
端部をスリット内で上記チップ電極と接続し、上記端子
形成用ランド上に外部接続用の導電性物質の突起を形成
したことを特徴とする半導体装置。
3. The TAB tape carrier according to claim 1 or 2, and an LSI chip having a large number of chip electrodes formed along a peripheral portion of the one surface of the chip, the one surface of the LSI chip being provided on the one surface. The chip electrode is attached to the insulating film of the TAB tape carrier so that it is exposed from the slit, the inner lead is pushed and bent on the slit, and the inner lead end cut from a predetermined portion by the pushing and bending is put in the slit. And a projection of a conductive material for external connection is formed on the land for forming a terminal on the terminal forming land.
【請求項4】上記インナリードの他端は、超音波接続法
や、熱圧着接続法によって上記チップ電極と接続されて
いる請求項3に記載の半導体装置。
4. The semiconductor device according to claim 3, wherein the other end of the inner lead is connected to the chip electrode by an ultrasonic connection method or a thermocompression bonding method.
【請求項5】上記絶縁性フィルムのチップよりはみ出す
外側部に、これを補強する補強体を設けたことを特徴と
する請求項3または4に記載の半導体装置。
5. The semiconductor device according to claim 3, wherein a reinforcing body for reinforcing the insulating film is provided on an outer portion of the insulating film protruding from the chip.
【請求項6】上記導電性物質端子がボール端子であり、
該ボール端子をはんだペーストを印刷後リフローしてボ
ールを形成する印刷リフロー法、あるいは予め作った球
形はんだボールを位置決めしてはんだ付けするボール振
込法により設けることを特徴とする請求項3ないし5の
いずれかに記載の半導体装置。
6. The conductive material terminal is a ball terminal,
6. The ball terminal is provided by a printing reflow method of forming a ball by reflowing a solder paste after printing, or a ball transfer method of positioning and soldering a preformed spherical solder ball. The semiconductor device according to any one of claims.
JP6211322A 1994-09-05 1994-09-05 Tab tape carrier and semiconductor device Pending JPH0878484A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6211322A JPH0878484A (en) 1994-09-05 1994-09-05 Tab tape carrier and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6211322A JPH0878484A (en) 1994-09-05 1994-09-05 Tab tape carrier and semiconductor device

Publications (1)

Publication Number Publication Date
JPH0878484A true JPH0878484A (en) 1996-03-22

Family

ID=16604039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6211322A Pending JPH0878484A (en) 1994-09-05 1994-09-05 Tab tape carrier and semiconductor device

Country Status (1)

Country Link
JP (1) JPH0878484A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175151B1 (en) 1997-01-23 2001-01-16 Seiko Epson Corporation Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
KR100483642B1 (en) * 1996-08-16 2005-06-16 소니 가부시끼 가이샤 Semiconductor package and manufacturing method of lead frame
KR100540303B1 (en) * 1997-01-17 2006-06-16 세이코 엡슨 가부시키가이샤 Electronic components, semiconductor devices, methods of manufacturing these, circuit boards and electronic devices
KR100697623B1 (en) * 1999-08-18 2007-03-22 삼성전자주식회사 Attachment tape strip and chip scale type semiconductor package using the same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100483642B1 (en) * 1996-08-16 2005-06-16 소니 가부시끼 가이샤 Semiconductor package and manufacturing method of lead frame
KR100540303B1 (en) * 1997-01-17 2006-06-16 세이코 엡슨 가부시키가이샤 Electronic components, semiconductor devices, methods of manufacturing these, circuit boards and electronic devices
US7235881B2 (en) 1997-01-17 2007-06-26 Seiko Epson Corporation Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument
US7307351B2 (en) 1997-01-17 2007-12-11 Seiko Epson Corporation Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument
US7485973B2 (en) 1997-01-17 2009-02-03 Seiko Epson Corporation Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument
US7755205B2 (en) 1997-01-17 2010-07-13 Seiko Epson Corporation Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument
US7888177B2 (en) 1997-01-17 2011-02-15 Seiko Epson Corporation Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument
US8399999B2 (en) 1997-01-17 2013-03-19 Seiko Epson Corporation Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument
US6175151B1 (en) 1997-01-23 2001-01-16 Seiko Epson Corporation Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
US6414382B1 (en) 1997-01-23 2002-07-02 Seiko Epson Corporation Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
US6646338B2 (en) 1997-01-23 2003-11-11 Seiko Epson Corporation Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
KR100697623B1 (en) * 1999-08-18 2007-03-22 삼성전자주식회사 Attachment tape strip and chip scale type semiconductor package using the same

Similar Documents

Publication Publication Date Title
US7230328B2 (en) Semiconductor package and laminated semiconductor package
JP3481444B2 (en) Semiconductor device and manufacturing method thereof
US5612259A (en) Method for manufacturing a semiconductor device wherein a semiconductor chip is mounted on a lead frame
US7049687B2 (en) Tape carrier package having stacked semiconductor elements, and short and long leads
JP3679199B2 (en) Semiconductor package equipment
KR20010078136A (en) Electronic apparatus and manufacturing method therefor
JP3429718B2 (en) Surface mounting substrate and surface mounting structure
JPH113969A (en) Substrate component laminated with chip component
JPH0831868A (en) Bga semiconductor device
US7315086B2 (en) Chip-on-board package having flip chip assembly structure and manufacturing method thereof
KR20000057982A (en) Wiring substrate and semiconductor device
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
KR100345075B1 (en) Chip size package
KR19990069438A (en) Chip stack package
JP3320932B2 (en) Chip package mount, circuit board on which chip package is mounted, and method of forming circuit board
KR100251868B1 (en) Chip scale semiconductor package using flexible circuit board and manufacturing method thereof
KR100658120B1 (en) Process for manufacturing semiconductor device using film substrate
JPH0878484A (en) Tab tape carrier and semiconductor device
JPH0425038A (en) Semiconductor device and manufacture of the same and electronic circuit utilizing the semiconductor device
JP3230384B2 (en) Semiconductor device
KR19980070133A (en) Semiconductor device, mounting apparatus of semiconductor device, and manufacturing method of semiconductor device
JPH08107127A (en) Semiconductor device
KR100565766B1 (en) Semiconductor chip package and manufacturing method the same
KR200304743Y1 (en) Chip size package
JPH10150065A (en) Chip-size package