JPH0877235A - 集積回路設計支援装置 - Google Patents
集積回路設計支援装置Info
- Publication number
- JPH0877235A JPH0877235A JP6213624A JP21362494A JPH0877235A JP H0877235 A JPH0877235 A JP H0877235A JP 6213624 A JP6213624 A JP 6213624A JP 21362494 A JP21362494 A JP 21362494A JP H0877235 A JPH0877235 A JP H0877235A
- Authority
- JP
- Japan
- Prior art keywords
- input
- pad
- output
- output pad
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 テストパターンの変更、ライブラリからの遅
延時間情報の読み込みを不要にして、設計量、検証時間
の削減を実現する。 【構成】 この発明に係る集積回路設計支援装置は、ハ
ードウェア記述言語によりＬＳＩ機能が記述されるＬＳ
Ｉ機能記述部と、前記ＬＳＩ機能記述部に対する入出力
信号に応じて入出力パッド１３〜１５を付加し、外部端
子１７〜１９の信号とのインターフェースを行う入出力
パッド回路部１２と、この入出力パッド回路部１２の各
パッドの機能動作が入出力パッド名毎に記述される入出
力パッド機能記述部１６とを具備し、前記入出力パッド
回路部１２の各パッドが前記入出力パッド機能記述部１
６から自動的に機能動作を読み込むようにしたことを特
徴とする。
延時間情報の読み込みを不要にして、設計量、検証時間
の削減を実現する。 【構成】 この発明に係る集積回路設計支援装置は、ハ
ードウェア記述言語によりＬＳＩ機能が記述されるＬＳ
Ｉ機能記述部と、前記ＬＳＩ機能記述部に対する入出力
信号に応じて入出力パッド１３〜１５を付加し、外部端
子１７〜１９の信号とのインターフェースを行う入出力
パッド回路部１２と、この入出力パッド回路部１２の各
パッドの機能動作が入出力パッド名毎に記述される入出
力パッド機能記述部１６とを具備し、前記入出力パッド
回路部１２の各パッドが前記入出力パッド機能記述部１
６から自動的に機能動作を読み込むようにしたことを特
徴とする。
Description
【０００１】
【産業上の利用分野】この発明は、ハードウェア記述言
語によるＬＳＩ（大規模集積回路）等の集積回路の設計
における機能検証を行う集積回路設計支援装置に関す
る。
語によるＬＳＩ（大規模集積回路）等の集積回路の設計
における機能検証を行う集積回路設計支援装置に関す
る。
【０００２】
【従来の技術】従来より、ＬＳＩ回路設計にあっては、
ＣＡＤ（コンピュータ・エイデット・デザイン）等の支
援装置を利用しており、ハードウェア記述のＬＳＩ機能
記述部を機能検証用または論理検証用のテストパターン
（ＬＳＩ回路の入力に対する出力の期待値を時間系列で
記述したデータ形式）を用いたシミュレータによって、
機能検証を行う方法をとっている。さらに、論理合成に
よって形成された回路に入出力パッド回路を付加する方
法や、機能記述部に入出力パッド回路部を付加し、入出
力パッドの機能をライブラリから読み込んで機能検証を
行う方法もある。
ＣＡＤ（コンピュータ・エイデット・デザイン）等の支
援装置を利用しており、ハードウェア記述のＬＳＩ機能
記述部を機能検証用または論理検証用のテストパターン
（ＬＳＩ回路の入力に対する出力の期待値を時間系列で
記述したデータ形式）を用いたシミュレータによって、
機能検証を行う方法をとっている。さらに、論理合成に
よって形成された回路に入出力パッド回路を付加する方
法や、機能記述部に入出力パッド回路部を付加し、入出
力パッドの機能をライブラリから読み込んで機能検証を
行う方法もある。
【０００３】ところで、ＣＡＤツールの一般的な制限と
して、異なるネット上に同一信号名が存在することを禁
止している。このため、論理合成によって生成された回
路に入出力パッドを付加する方法の場合、ＬＳＩ機能記
述部の機能検証に用いるテストパターンの入出力信号名
が、論理合成後の論理検証に用いるテストパターンの入
出力信号名と異なるため、テストパターンを変更する必
要があり、設計量が多くなるという欠点がある。
して、異なるネット上に同一信号名が存在することを禁
止している。このため、論理合成によって生成された回
路に入出力パッドを付加する方法の場合、ＬＳＩ機能記
述部の機能検証に用いるテストパターンの入出力信号名
が、論理合成後の論理検証に用いるテストパターンの入
出力信号名と異なるため、テストパターンを変更する必
要があり、設計量が多くなるという欠点がある。
【０００４】一方、機能記述部に入出力パッド回路部を
付加して機能検証を行う場合は、ライブラリから遅延時
間情報をも読み込まなければならない。そのため、シミ
ュレータは遅延時間を含んだ回路検証も行わなければな
らず、検証に時間が多くかかるという欠点がある。
付加して機能検証を行う場合は、ライブラリから遅延時
間情報をも読み込まなければならない。そのため、シミ
ュレータは遅延時間を含んだ回路検証も行わなければな
らず、検証に時間が多くかかるという欠点がある。
【０００５】
【発明が解決しようとする課題】以上述べたように、従
来の集積回路設計支援装置において、論理合成によって
生成された回路に入出力パッドを付加する方法の場合、
入出力信号名毎にテストパターンを変更する必要があ
り、その分設計量が多くなってしまうという問題があっ
た。また、機能記述部に入出力パッド回路部を付加して
機能検証を行う場合は、ライブラリから遅延時間情報を
も読み込まなければならないため、遅延時間を含んだ回
路検証も行わなければならず、検証に時間がかかってし
まうという問題があった。
来の集積回路設計支援装置において、論理合成によって
生成された回路に入出力パッドを付加する方法の場合、
入出力信号名毎にテストパターンを変更する必要があ
り、その分設計量が多くなってしまうという問題があっ
た。また、機能記述部に入出力パッド回路部を付加して
機能検証を行う場合は、ライブラリから遅延時間情報を
も読み込まなければならないため、遅延時間を含んだ回
路検証も行わなければならず、検証に時間がかかってし
まうという問題があった。
【０００６】この発明は上記の課題を解決するためにな
されたもので、入出力信号名が変わってもテストパター
ンを変更する必要がなく、ライブラリから遅延時間情報
を読み込む必要もなく、設計量、検証時間の削減を実現
できる集積回路設計支援装置を提供することを目的とす
る。
されたもので、入出力信号名が変わってもテストパター
ンを変更する必要がなく、ライブラリから遅延時間情報
を読み込む必要もなく、設計量、検証時間の削減を実現
できる集積回路設計支援装置を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】上記目的を達成するため
にこの発明に係る集積回路設計支援装置は、ハードウェ
ア記述言語により集積回路機能が記述される集積回路機
能記述部と、前記集積回路機能記述部に対する入出力信
号に応じて入出力パッドを付加し、外部端子の信号との
インターフェースを行う入出力パッド回路部と、この入
出力パッド回路部の各パッドの機能動作が入出力パッド
名毎に記述される入出力パッド機能記述部とを具備し、
前記入出力パッド回路部の各パッドが前記入出力パッド
機能記述部から自動的に機能動作を読み込むようにした
ことを特徴とする。
にこの発明に係る集積回路設計支援装置は、ハードウェ
ア記述言語により集積回路機能が記述される集積回路機
能記述部と、前記集積回路機能記述部に対する入出力信
号に応じて入出力パッドを付加し、外部端子の信号との
インターフェースを行う入出力パッド回路部と、この入
出力パッド回路部の各パッドの機能動作が入出力パッド
名毎に記述される入出力パッド機能記述部とを具備し、
前記入出力パッド回路部の各パッドが前記入出力パッド
機能記述部から自動的に機能動作を読み込むようにした
ことを特徴とする。
【０００８】
【作用】上記構成による集積回路設計支援装置では、集
積回路機能検証を行う場合、入出力パッド機能記述部が
入出力パッド名に応じて入出力パッド回路部の各入出力
パッドの機能動作を規定するようにして、入出力パッド
名が変わってもテストパターンの変更を行わずに検証で
きるようにし、しかもライブラリから遅延時間情報を読
み込む必要をなくしている。
積回路機能検証を行う場合、入出力パッド機能記述部が
入出力パッド名に応じて入出力パッド回路部の各入出力
パッドの機能動作を規定するようにして、入出力パッド
名が変わってもテストパターンの変更を行わずに検証で
きるようにし、しかもライブラリから遅延時間情報を読
み込む必要をなくしている。
【０００９】
【実施例】以下、図面を参照してこの発明の実施例を詳
細に説明する。
細に説明する。
【００１０】図１はこの発明に係る集積回路設計支援装
置の構成を示すブロック図である。図１において、１１
はハードウェア記述言語によりＬＳＩ機能が記述される
ＬＳＩ機能記述部、１２はＬＳＩ機能記述部の信号の入
出力を管理する入出力パッド回路部である。すなわち、
入出力パッド回路部１２では、ＬＳＩ機能記述部１１に
対する入出力信号に応じて入出力パッドを付加し、外部
端子の信号とのインターフェースを行っている。
置の構成を示すブロック図である。図１において、１１
はハードウェア記述言語によりＬＳＩ機能が記述される
ＬＳＩ機能記述部、１２はＬＳＩ機能記述部の信号の入
出力を管理する入出力パッド回路部である。すなわち、
入出力パッド回路部１２では、ＬＳＩ機能記述部１１に
対する入出力信号に応じて入出力パッドを付加し、外部
端子の信号とのインターフェースを行っている。
【００１１】ＬＳＩ機能記述部１１への入力信号Ｙ１
は、入力端子１７からの入力信号Ａ１が入力パッド１３
を通過して与えられる。機能記述部１１からの出力信号
Ａ２は、出力パッド１４を通過して出力信号Ｙ２として
出力端子に導かれる。入出力端子１９は入出力パッド１
５の出力パッド１５１の出力端と入力パッド１５２の入
力端との接続点に接続される。入出力パッド１５はＬＳ
Ｉ機能記述部１１からの制御信号Ｄによって機能記述部
１１への入力信号Ｙ３、出力信号Ａ３を制御すると共
に、信号Ｃの入出力を行う。
は、入力端子１７からの入力信号Ａ１が入力パッド１３
を通過して与えられる。機能記述部１１からの出力信号
Ａ２は、出力パッド１４を通過して出力信号Ｙ２として
出力端子に導かれる。入出力端子１９は入出力パッド１
５の出力パッド１５１の出力端と入力パッド１５２の入
力端との接続点に接続される。入出力パッド１５はＬＳ
Ｉ機能記述部１１からの制御信号Ｄによって機能記述部
１１への入力信号Ｙ３、出力信号Ａ３を制御すると共
に、信号Ｃの入出力を行う。
【００１２】１６は入出力パッドの機能を記述した入出
力パッド機能記述部である。図２に入出力パッド機能記
述部１６の動作を示すフローチャートを示す。
力パッド機能記述部である。図２に入出力パッド機能記
述部１６の動作を示すフローチャートを示す。
【００１３】機能検証を行う場合、ＬＳＩ機能記述部１
１、入出力パッド回路部１２、入出力パッド機能記述部
１６を一つの構成とする。
１、入出力パッド回路部１２、入出力パッド機能記述部
１６を一つの構成とする。
【００１４】上記構成において、Ａ１、Ａ２、Ａ３、
Ｃ、Ｄの信号が変化した場合、入出力パッド回路部１２
中の入出力パッド１３，１４，１５は、入出力パッド機
能記述部１６から各パッドの機能動作を読み込む（ステ
ップＳ１）。入出力パッド機能記述部１６では、まず１
２の入出力パッド名から入出力パッドの種類を判別する
（ステップＳ２）。
Ｃ、Ｄの信号が変化した場合、入出力パッド回路部１２
中の入出力パッド１３，１４，１５は、入出力パッド機
能記述部１６から各パッドの機能動作を読み込む（ステ
ップＳ１）。入出力パッド機能記述部１６では、まず１
２の入出力パッド名から入出力パッドの種類を判別する
（ステップＳ２）。
【００１５】判別された入出力パッド名が入力パッドの
場合には、Ａ１の信号をＹ１に代入するように規定する
（ステップＳ３）。出力パッドの場合には、Ａ２の信号
をＹ２に代入するように規定する（ステップＳ４）。入
出力パッドの場合には、まず制御信号Ｄを判別する（ス
テップＳ５）。Ｄ＝“１”の場合は、入出力パッドは出
力動作とし、Ａ３の信号をＣに代入するように規定する
（ステップＳ６）。Ｄ＝“０”の場合は、入出力パッド
は入力動作とし、Ｃの信号をＹ３に代入するように規定
する（ステップＳ７）。以上の処理が終了したらパッド
の機能情報を読み込んだ入出力パッド回路部１２へ処理
を戻す（ステップＳ８）。
場合には、Ａ１の信号をＹ１に代入するように規定する
（ステップＳ３）。出力パッドの場合には、Ａ２の信号
をＹ２に代入するように規定する（ステップＳ４）。入
出力パッドの場合には、まず制御信号Ｄを判別する（ス
テップＳ５）。Ｄ＝“１”の場合は、入出力パッドは出
力動作とし、Ａ３の信号をＣに代入するように規定する
（ステップＳ６）。Ｄ＝“０”の場合は、入出力パッド
は入力動作とし、Ｃの信号をＹ３に代入するように規定
する（ステップＳ７）。以上の処理が終了したらパッド
の機能情報を読み込んだ入出力パッド回路部１２へ処理
を戻す（ステップＳ８）。
【００１６】論理合成後の論理検証においては、ＬＳＩ
機能記述部１１、入出力パッド回路部１２を一つの構成
してライブラリ情報を基に論理検証を行う。
機能記述部１１、入出力パッド回路部１２を一つの構成
してライブラリ情報を基に論理検証を行う。
【００１７】上記構成によれば、ＬＳＩ機能検証を行う
場合、入出力パッド機能記述部１６を設けてあるので、
入出力パッド名が変わってもテストパターンの変更を行
わずに検証ができる。また、ライブラリから遅延時間情
報を読み込む必要もない。これによって設計量の削減、
設計期間の短縮化が可能となる。
場合、入出力パッド機能記述部１６を設けてあるので、
入出力パッド名が変わってもテストパターンの変更を行
わずに検証ができる。また、ライブラリから遅延時間情
報を読み込む必要もない。これによって設計量の削減、
設計期間の短縮化が可能となる。
【００１８】尚、この発明は上述した実施例に限定され
ず、この発明の要旨を逸脱しない範囲で種々変形しても
同様に実施可能であることはいうまでもない。
ず、この発明の要旨を逸脱しない範囲で種々変形しても
同様に実施可能であることはいうまでもない。
【００１９】
【発明の効果】以上述べたようにこの発明によれば、入
出力信号名が変わってもテストパターンを変更する必要
がなく、ライブラリから遅延時間情報を読み込む必要も
なく、設計量、検証時間の削減を実現できる集積回路設
計支援装置を提供することができる。
出力信号名が変わってもテストパターンを変更する必要
がなく、ライブラリから遅延時間情報を読み込む必要も
なく、設計量、検証時間の削減を実現できる集積回路設
計支援装置を提供することができる。
【図１】この発明に係る集積回路設計支援装置の一実施
例の構成を示すブロック図である。
例の構成を示すブロック図である。
【図２】同実施例の入出力パッド機能記述部の動作を表
すフローチャートである。
すフローチャートである。
１１ ＬＳＩ機能記述部 １２ 入出力パッド回路部 １３ 入力パッド １４ 出力パッド １５ 入出力パッド １６ 入出力パッドの機能記述部 １７ 入力端子 １８ 出力端子 １９ 入出力端子
Claims (3)
- 【請求項１】 ハードウェア記述言語により集積回路機
能が記述される集積回路機能記述部と、 前記集積回路機能記述部に対する入出力信号に応じて入
出力パッドを付加し、外部端子の信号とのインターフェ
ースを行う入出力パッド回路部と、 この入出力パッド回路部の各パッドの機能動作が入出力
パッド名毎に記述される入出力パッド機能記述部とを具
備し、 前記入出力パッド回路部の各パッドが前記入出力パッド
機能記述部から自動的に機能動作を読み込むようにした
ことを特徴とする集積回路設計支援装置。 - 【請求項２】 前記入出力パッド機能記述部は、 前記入出力パッド回路部中の各パッドを呼び出す第１の
過程と、 呼び出した入出力パッド名から入出力パッドの種類を判
別する第２の過程と、 この過程で判別された入出力パッド名が入力パッドの場
合、出力パッドの場合、入出力パッドの場合に別けて信
号の入出力処理を規定する第３の過程と、 この過程の処理終了後に前記入出力パッド回路部に処理
を戻す第４の過程とを備えることを特徴とする請求項１
記載の集積回路設計支援装置。 - 【請求項３】 前記第３の過程で入出力パッド名が入出
力パッドであった場合、集積回路機能記述部からの制御
信号を判別し、その判別結果に応じて信号の入出力処理
を規定するようにしたことを特徴とする請求項２記載の
集積回路設計支援装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6213624A JPH0877235A (ja) | 1994-09-07 | 1994-09-07 | 集積回路設計支援装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6213624A JPH0877235A (ja) | 1994-09-07 | 1994-09-07 | 集積回路設計支援装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0877235A true JPH0877235A (ja) | 1996-03-22 |
Family
ID=16642248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6213624A Pending JPH0877235A (ja) | 1994-09-07 | 1994-09-07 | 集積回路設計支援装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0877235A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000049653A1 (fr) * | 1999-02-17 | 2000-08-24 | Hitachi, Ltd. | Support de stockage et procede de fabrication d'un circuit integre a semi-conducteur |
-
1994
- 1994-09-07 JP JP6213624A patent/JPH0877235A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000049653A1 (fr) * | 1999-02-17 | 2000-08-24 | Hitachi, Ltd. | Support de stockage et procede de fabrication d'un circuit integre a semi-conducteur |
| US6654945B1 (en) | 1999-02-17 | 2003-11-25 | Hitachi, Ltd. | Storage medium in which data for designing an integrated circuit is stored and method of fabricating an integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6318911B1 (en) | Gated clock design supporting method, gated clock design supporting apparatus, and computer readable memory storing gated clock design supporting program | |
| US20020046391A1 (en) | Method for generating behavior model description of circuit and apparatus for logic verification | |
| US6701510B2 (en) | Computer readable medium with definition of interface recorded thereon, verification method for feasibility to connect given circuit and method of generating signal pattern | |
| JP2000277617A (ja) | Ａｓｉｃ設計方法およびａｓｉｃ設計装置 | |
| US6457167B1 (en) | Gated clock design supporting method, gated clock design supporting apparatus, and computer readable memory storing gated clock design supporting program | |
| JPH0877235A (ja) | 集積回路設計支援装置 | |
| US7389488B2 (en) | Method of finding driving strength and computer accessible record medium to store program thereof | |
| US6711728B1 (en) | Function synthesizing method and apparatus, and recording medium on which program of said method is recorded | |
| US5796622A (en) | Apparatus for logical simulation and method for producing logical circuit data | |
| JP3395895B2 (ja) | パターンオブジェクト作成方式 | |
| JP2937139B2 (ja) | 論理回路の遅延検証方法 | |
| JP2996153B2 (ja) | Ａｓｉｃ検証方法 | |
| JP2817455B2 (ja) | タイミング検証システム | |
| JPS62219300A (ja) | 半導体集積回路 | |
| JP2774396B2 (ja) | データ生成装置 | |
| JPH0611486Y2 (ja) | リセツト状態検出回路 | |
| JP2788763B2 (ja) | 半導体設計装置及び方法 | |
| JP2785708B2 (ja) | 論理シミュレーション方法 | |
| JP2001256273A (ja) | 論理シミュレーション波形データ削減方法 | |
| JPH11120212A (ja) | 回路設計方法及び装置並びにそのプログラムを記録した記録媒体 | |
| JP3087319B2 (ja) | タイミング検証システム | |
| JP2848031B2 (ja) | 回路図エディタ | |
| JPH06243190A (ja) | 論理シミュレータ | |
| JP2001034651A (ja) | 論理シミュレータおよび論理シミュレーション方法 | |
| JPH03152672A (ja) | 機能モデルの論理シミュレーションシステム |