JPH087568B2 - Display controller - Google Patents

Display controller

Info

Publication number
JPH087568B2
JPH087568B2 JP60116712A JP11671285A JPH087568B2 JP H087568 B2 JPH087568 B2 JP H087568B2 JP 60116712 A JP60116712 A JP 60116712A JP 11671285 A JP11671285 A JP 11671285A JP H087568 B2 JPH087568 B2 JP H087568B2
Authority
JP
Japan
Prior art keywords
display
memory
order
information
image information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60116712A
Other languages
Japanese (ja)
Other versions
JPS61275792A (en
Inventor
孝行 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP60116712A priority Critical patent/JPH087568B2/en
Publication of JPS61275792A publication Critical patent/JPS61275792A/en
Publication of JPH087568B2 publication Critical patent/JPH087568B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は一画面上に複数の独立した画像情報を表示可
能な表示装置に関する。
TECHNICAL FIELD The present invention relates to a display device capable of displaying a plurality of independent image information on one screen.

[開示の概要] 本明細書及び図面は、一画面上に複数の独立した画像
情報を表示可能な表示装置において、少なくとも2つの
独立した画像情報を表示可能な表示装置であつて、前記
画像情報を格納する少なくとも2つの表示メモリと、前
記表示の有効表示領域を指示するマスクメモリと、前記
画像情報の表示順序を決定する表示順序決定手段とを備
え、前記表示メモリに対応する各マスクメモリによつて
指示された前記表示メモリの領域を、前記表示順序決定
手段によつて決定され順序で表示するようにし、一画面
上に表示された複数の画面の表示順序を高速に変更可能
にした表示装置の技術を開示するものである。
[Summary of Disclosure] The present specification and drawings show a display device capable of displaying a plurality of independent image information on one screen, and a display device capable of displaying at least two independent image information. Each of the mask memories corresponding to the display memory, the display memory storing at least two display memories, a mask memory for designating an effective display area of the display, and a display order determining means for determining a display order of the image information. A display in which the areas of the display memory designated by the display order determination means are displayed in the order determined by the display order determination means, and the display order of a plurality of screens displayed on one screen can be changed at high speed. The technology of the device is disclosed.

[従来の技術] 従来、複数の画像情報を重ね合わせてCRT等に表示す
る場合、第1の方法としては、ソフトウエアの処理によ
りこれら画像の表示情報を目的とする表示順序に重ね合
わせた結果を一画面分の表示用メモリ上に作成し、CRT
等に表示していた。又、第2の方法としては、複数の独
立した画像情報毎に表示メモリを持ち、その表示メモリ
の重ね合わせの順序が回路により回路されており、その
順序に従つて各画像情報を重ね合わせることによりCRT
等に表示していた。しかし、前述の第1の手法では、ソ
フトウエアの処理に多くの時間を必要とし、重ね合わせ
の順序を入れ換えたり、例えばある画像の表示情報を上
下左右にずらしたりする場合、新しい重ね合わせの結果
の画面情報を作成するのに長い時間を要する。
[Prior Art] Conventionally, when a plurality of pieces of image information are superimposed and displayed on a CRT or the like, a first method is a result of superimposing display information of these images in a target display order by software processing. On the display memory for one screen, and
Etc. were displayed. As a second method, a display memory is provided for each of a plurality of independent image information, and the order of superimposition of the display memories is configured by a circuit, and the respective image information is superposed according to the order. By CRT
Etc. were displayed. However, in the first method described above, it takes a lot of time to process the software, and when the order of superimposing is changed, or when the display information of a certain image is vertically or horizontally shifted, the result of the new superimposing is generated. It takes a long time to create the screen information.

又、第2の手法では画像の重ね合わせの順序が固定さ
れていまつているため、重ね合わせの順序を入れ換える
ためには、その各画像の表示メモリを書き換えて、目的
の重ね合わせ面になる様にする必要があり、これは大量
の情報を書き換えるため多くの処理時間を要する。
Further, in the second method, the order of superimposing images is fixed, so in order to change the order of superimposing, the display memory of each image is rewritten so that the target superimposing surface is obtained. This requires a lot of processing time because a large amount of information is rewritten.

この様に従来の技術では、一画面上に複数の独立した
画像表示を行う多重画面表示で、各画像の重ね合わせ順
序を入れ換えたり、重ね合わせられた各画像にさらに画
像を生成、消滅させるには多くの時間を要するという欠
点があつた。
As described above, according to the conventional technique, in the multi-screen display in which a plurality of independent images are displayed on one screen, it is possible to change the superposition order of each image, and to further generate and disappear an image in each superposed image. Has the drawback of taking a lot of time.

[発明が解決しようとする問題点] 本発明は上記従来例に鑑みてなされたもので、任意の
複数の独立した画像情報のそれぞれを、重ね合わせ順序
と、その画像情報の表示を有効にするか無効にするかを
画素毎に指示するマスク情報とに基づいて、表示装置の
画面上に重ね合わせて表示できる表示制御装置を提供す
ることを目的とする。
[Problems to be Solved by the Invention] The present invention has been made in view of the above-described conventional example, and makes it possible to effectively superimpose an arbitrary plurality of independent image information and display the image information. It is an object of the present invention to provide a display control device capable of superimposing and displaying it on the screen of a display device based on mask information that indicates for each pixel whether to invalidate.

[問題点を解決するための手段] 上記目的を達成するために本発明の表示制御装置は以
下のような構成を備える。即ち、 少なくとも2つの独立した画像情報を表示装置に表示
可能な表示制御装置であって、 独立した画像情報をそれぞれ格納する少なくとも2つ
の表示メモリと、 前記表示メモリのそれぞれの記憶された画像情報の重
ね合わせ順序を決定するための順序データを記憶するメ
モリと、 前記表示メモリのそれぞれに対応して設けられ、対応
する表示メモリの画像情報の表示を有効にする無効にす
るかを画素毎に指示するマスク情報を記憶するマスクメ
モリと、 前記メモリに記憶された順序データに従って前記表示
メモリのそれぞれに記憶された画像情報の重ね合わせ順
序及び前記マスクメモリよりのマスク情報の出力順序を
決定する表示順序決定手段と、 前記表示順序決定手段で決定された重ね合わせ順序と
前記マスク情報とに基づいて、各表示メモリに格納され
ている画像情報を前記表示装置に供給する供給手段とを
備える。
[Means for Solving the Problems] To achieve the above object, the display control device of the present invention has the following configuration. That is, a display control device capable of displaying at least two independent image information on a display device, and at least two display memories each storing the independent image information, and the stored image information of each of the display memories. A memory that stores order data for determining the stacking order, and a display memory that is provided corresponding to each of the display memories, and indicates for each pixel whether to enable or disable the display of the image information of the corresponding display memory. A mask memory for storing mask information, and a display order for determining an overlay order of the image information stored in each of the display memories and an output order of the mask information from the mask memory according to the order data stored in the memory. Determining means, based on the overlay order and the mask information determined by the display order determining means, The image information stored in the shown memory and a supply means for supplying to said display device.

[作用] 以上の構成において、独立した画像情報をそれぞれ格
納する少なくとも2つの表示メモリのそれぞれに記憶さ
れた画像情報の重ね合わせ順序を決定するための順序デ
ータメモリに記憶しておき、その表示メモリのそれぞれ
に対応して設けられ、対応する表示メモリの画像情報の
表示を有効にするか無効にするかを画素毎に指示するマ
スク情報をマスクメモリに記憶する。そのメモリに記憶
された順序データに従って表示メモリのそれぞれに記憶
された画像情報の重ね合わせ順序及びマスクメモリより
のマスク情報の出力順序を決定し、その決定された重ね
合わせ順序とマスク情報とに基づいて、各表示メモリに
格納されている画像情報を表示装置に供給することによ
り、表示メモリのそれぞれの画像情報をその重ね合わせ
順序とマスク情報とに従って表示するように動作する。
[Operation] In the above configuration, at least two display memories each storing independent image information are stored in the sequence data memory for determining the superposition order of the image information, and the display memory is stored. The mask information is provided corresponding to each of the above, and mask information for instructing whether to enable or disable the display of the image information in the corresponding display memory is stored in the mask memory. According to the order data stored in the memory, the superposition order of the image information stored in each of the display memories and the output order of the mask information from the mask memory are determined, and based on the determined superposition order and the mask information. By supplying the image information stored in each display memory to the display device, each image information in the display memory operates so as to be displayed according to the superposition order and the mask information.

[実施例] この問題を解決する一手段として、例えば第1図に示
す実施例の表示装置は、画像情報を格納する表示メモリ
12,22,32と、前記表示メモリの有効表示領域を指示する
マスクメモリ11,21,31と、前記画像情報の表示順序を決
定する表示順序決定手段としてマトリクス回路30を備え
る。
[Embodiment] As one means for solving this problem, for example, the display device of the embodiment shown in FIG. 1 is a display memory for storing image information.
12, 22, 32, mask memories 11, 21, 31 for designating an effective display area of the display memory, and a matrix circuit 30 as display order determining means for determining the display order of the image information.

かかる第1図の構成において、表示メモリ12,22,32に
対応する各マスクメモリ11,21,31によつて表示された表
示メモリ12,22,32の有効領域をマトリクス回路30によっ
て決定された表示順序で表示部43に送出し表示する。
In the configuration shown in FIG. 1, the matrix circuit 30 determines the effective area of the display memories 12, 22, 32 displayed by the mask memories 11, 21, 31 corresponding to the display memories 12, 22, 32. The data is sent to the display unit 43 and displayed in the display order.

以下、添付図面に従つて本発明の実施例を詳細に説明す
る。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

[表示装置の構成図(第1図)] 第1図は本発明に係る一実施例の表示装置の構成図を
示したもので、この例では3画面を表示する場合の構成
を示している。
[Configuration Diagram of Display Device (FIG. 1)] FIG. 1 is a configuration diagram of a display device according to an embodiment of the present invention. In this example, a configuration for displaying three screens is shown. .

図中10は装置全体を制御する制御部で、マイクロプロ
セツサ100はROM101、RAM102等を備えている。11,21,31
は各画面に対応したマスクメモリ、12,22,32は各画面に
対応した表示メモリで、これらはいずれも各メモリの1
ビツトが画面の1ビツトに対応し、各表示メモリ12,22,
32のビツトが1のときはそのドツトが点灯し、ビツトが
0のときは消灯するようになつていて、各々のメモリは
画面のドツトサイズ分の容量を有している。また各マス
クメモリ11,21,31のビツトが1のときはその画面より下
の画面の情報を有効にし、0のときは下の画面の情報を
無効にして、その画面の表示情報を有効にすることを意
味している。
In the figure, 10 is a control unit for controlling the entire apparatus, and the microprocessor 100 includes a ROM 101, a RAM 102 and the like. 11,21,31
Is the mask memory corresponding to each screen, and 12,22,32 are the display memories corresponding to each screen.
One bit corresponds to one bit on the screen, and each display memory 12,22,
When the 32 bit is 1, the dot is turned on, and when the bit is 0, the dot is turned off. Each memory has a capacity corresponding to the dot size of the screen. When the bit of each mask memory 11, 21, 31 is 1, the information on the screen below that screen is valid, when it is 0, the information on the screen below is invalid and the display information on that screen is valid. It means to do.

30は上記3画面分の表示メモリとマスクメモリの表示
順序、即ち重ね合わせ順序を決定するマトリクス回路
で、n画面が表示可能な場合にはn×nビツト、本例の
3画面の場合には3×3ビツトのメモリ33を有し、上記
3画面分のマスク情報ビツト(M1,M2,M3)、表示情報ビ
ツト(P1,P2,P3)を入れ変えて3画面分の出力(AM1〜A
M3,AP1〜AP3)を出力する。41,42は重ね合わせ回路、43
はCRT等の表示部、60はメモリ33を書き換えるバスライ
ンである。
Reference numeral 30 is a matrix circuit for determining the display order of the display memory and the mask memory for the above three screens, that is, the order of superimposition, n × n bits when n screens can be displayed, and three screens of this example. It has a memory 33 of 3 × 3 bits, and the mask information bits (M 1 , M 2 , M 3 ) and the display information bits (P 1 , P 2 , P 3 ) for the above three screens are exchanged for three screens. Output (AM 1- A
M 3, and outputs the AP 1 ~AP 3). 41 and 42 are superposition circuits, 43
Is a display unit such as a CRT, and 60 is a bus line for rewriting the memory 33.

いま3×3の変換マトリクスを(Aij)で表わすと、 今、例えば、(Iij)を とすると、AP1=P2,AP2=P1,AP3=P3となり重ね合わせ
順序をP2,P1,P3の順序で行なう様に、重ね合わせ回路4
1,42に出力した事になる。同様の変換は(M1,M2,M3)→
(AM1,AM2,AM3)に対しても行なわれる。
Now, when the 3 × 3 conversion matrix is represented by (Aij), Now, for example, (Iij) Then, AP 1 = P 2 , AP 2 = P 1 , AP 3 = P 3 and the superposition circuit 4 is arranged so that the superposition order is P 2 , P 1 , P 3.
It is output to 1,42. Similar conversion is (M 1 ,, M 2 ,, M 3 ) →
It is also performed for (AM 1 , AM 2 , AM 3 ).

第2図は上記重ね合わせ順序で表示した画面の一例を
示したもので、上記の順序に従いP3の情報を表示する画
面13、P1の情報を表示する画面14、P2の情報を表示する
画面15の順に表示されている。
FIG. 2 shows an example of the screens displayed in the above-mentioned stacking order. The screen 13 for displaying the information of P 3 , the screen 14 for displaying the information of P 1 , and the information of P 2 are displayed in the above order. Screen 15 is displayed in that order.

[マトリクス回路の説明(第1図)(第3図)] 第3図は上記のマトリクス演算を実現するマトリクス
回路30の例である。図中、A11〜A33は3×3のマトリク
スを記憶するメモリ33の各1ビツトを示し、入力P1,P2,
P3は3画面分の表示メモリ12,22,32からの入力、AP1,AP
2,AP3が入れ換え後の3画面の出力データである。300〜
308はANDゲート回路、309〜311はORゲート回路である。
また各マスクメモリ11,21,31よりの入力情報M1,M2,M3
第3図の回路と全く同様の回路構成の回路により変換さ
れ、前述と同様の変換マトリクス(Aij)の場合はAM1
M2,AM2=M1,AM3=M3となる。
[Description of Matrix Circuit (FIG. 1) (FIG. 3)] FIG. 3 shows an example of the matrix circuit 30 for realizing the above matrix operation. In the figure, A 11 to A 33 indicate each one bit of the memory 33 that stores a 3 × 3 matrix, and the inputs P 1 , P 2 ,
P 3 is the input from the display memories 12, 22, 32 for 3 screens, AP 1 , AP
2 and AP 3 are output data of 3 screens after switching. 300 ~
308 is an AND gate circuit, and 309 to 311 are OR gate circuits.
Further, in the case where the input information M 1 , M 2 , M 3 from each mask memory 11, 21, 31 is also converted by the circuit having the same circuit configuration as the circuit of FIG. 3 and the same conversion matrix (Aij) as described above is used. AM 1 =
M 2 , AM 2 = M 1 , AM 3 = M 3 .

このマトリクス回路30によりA11=A33の値に応じて、
3画面分の入力情報P1,M1、P2,M2、P3,M3は順序が入れ
換えられ、AP1,AM1,AP2,AM2,AP3,AM3となつて出力され
る。AP1,AM1は最も下になる画面であるため、それより
下の面の情報の有効、無効を決めるAM1の信号は不要で
ある。
With this matrix circuit 30, according to the value of A 11 = A 33 ,
3 screens input information P 1, M 1, P 2 , M 2, P 3, M 3 the order is interchanged, AP 1, AM 1, AP 2, AM 2, AP 3, AM 3 and Do connexion output To be done. Since AP 1 and AM 1 are the lowest screens, the AM 1 signal that determines whether the information on the surface below it is valid or invalid is unnecessary.

41は第1面にAP1の上に第2面を重ねた情報((AP1
AM2)∪AP2)を作り、又42はさらにその上に第3面を重
ねた情報((AP1∩AM2)∪AP2)∩AM3)∪AP3)を作
り、表示部43に送る重ね合わせ回路である。この様にし
て、表示部43には目的の順序で重ね合わせられた表示情
報が送られる。
41 information superimposed second surface on the AP 1 on the first surface ((AP 1
AM 2 ) ∪AP 2 ) is created, and 42 also creates information ((AP 1 ∩AM 2 ) ∪AP 2 ) ∩AM 3 ) ∪AP 3 ) on which the third surface is overlaid, and the display section 43 It is a superposition circuit for sending to. In this way, the display information superimposed on the display unit 43 in the desired order is sent.

一方、制御部10は51,52,52のデータバスを通じて3つ
の表示メモリ12,22,32及びマスクメモリ11,21,31を読み
書きでき表示部の表示内容を変更する事ができる。又、
60のデータバスを通じて第3図のマトリクス回路30のメ
モリ33のマトリクス情報A11〜A33を書き換える事がで
き、その事により前述した作用に基づき画面の重ね合わ
せ順序即ち表示順序を変更する事ができる。
On the other hand, the control unit 10 can read and write the three display memories 12, 22, 32 and the mask memories 11, 21, 31 through the data buses 51, 52, 52 and can change the display contents of the display unit. or,
It is possible to rewrite the matrix information A 11 to A 33 of the memory 33 of the matrix circuit 30 of FIG. it can.

[制御部の動作フローチヤートの説明(第1図)(第4
図)] 第4図は制御部10の動作フローチヤートを示したもの
で、例えば図示しない入力部等よりの入力情報により動
作が開始される。まずステツプS1で入力した情報が画面
の表示データの変更情報かどうかをみる。変更情報のと
きはステツプS2に進み対応する画面の表示メモリ(12,2
2,32のいずれか)を変更する。一方、ステツプS1で表示
データの変更できないときはステツプS3に進み、画面の
生成又は消去の指示かどうかをみる。その場合はステツ
プS4に進み、対応する画面のマスクメモリ(11,21,31の
いずれか)を書き換える。ステツプS3でそれ以外の指示
のときはステツプS5に進み、画面の表示位置の変更かを
みる。そうでなければステツプS6に進み対応するその他
の処理を行う、表示市の変更指示のときはステツプS7に
進みマトリクス回路30のメモリ33の変更マトリクスの内
容をバス60を通して書き換えて画面の重ね合わせ順序を
決定する。
[Explanation of the operation flow chart of the control unit (Fig. 1) (4th
(FIG.)] FIG. 4 shows an operation flow chart of the control unit 10. For example, an operation is started by input information from an input unit (not shown) or the like. First, check whether the information input in step S1 is the change information of the display data on the screen. If it is the change information, go to step S2 to display the corresponding screen display memory (12,2
Change either 2, 32). On the other hand, if the display data cannot be changed in step S1, the process proceeds to step S3, and it is determined whether the instruction is screen generation or deletion. In that case, the process proceeds to step S4, and the mask memory (any one of 11, 21, 31) of the corresponding screen is rewritten. If any other instruction is given at step S3, the process proceeds to step S5 to see if the display position of the screen is changed. If not, the process proceeds to step S6 to perform other corresponding processing. If a display city change instruction is given, the process proceeds to step S7 to rewrite the contents of the change matrix of the memory 33 of the matrix circuit 30 through the bus 60 to superimpose the screen. To decide.

なお本実施例では3画面の場合について説明したがこ
れに限定されるものではない。また各マスクメモリは表
示用メモリと同じ構成であるとして説明したが、表示画
面上のライン数またはカラム数によつて指定するように
しても良い。
In the present embodiment, the case of three screens has been described, but the present invention is not limited to this. Although each mask memory has been described as having the same configuration as the display memory, it may be designated by the number of lines or columns on the display screen.

[発明の効果] 以上説明したように本発明によれば、任意の複数の独
立した画像情報のそれぞれを、それらの画像情報の重ね
合わせ順序と、画像情報の表示を有効にするか無効にす
るか画素毎に指示するマスク情報とに基づいて、表示装
置の画面上に重ね合わせて表示でき、その重ね合わせ順
序がどのように変更されても所望の画像を表示できると
いう効果がある。
[Effects of the Invention] As described above, according to the present invention, each of a plurality of arbitrary independent image information is enabled or disabled to superimpose the image information and display of the image information. According to the mask information designated for each pixel, it is possible to superimpose and display on the screen of the display device, and a desired image can be displayed no matter how the superposition order is changed.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例の表示装置の構成図、 第2図は表示の一例を示す図、 第3図はマトリクス回路図、 第4図は制御部の動作を示すフローチヤート図である。 図中、10……制御部、11,21,31……マスクメモリ、12,2
2,32……表示メモリ、30……マトリクス回路、33……メ
モリ、41,42……重ね合わせ回路、43……表示部、300〜
308……ANDゲート回路、309〜311……ORゲート回路であ
る。
FIG. 1 is a configuration diagram of a display device according to an embodiment of the present invention, FIG. 2 is a diagram showing an example of display, FIG. 3 is a matrix circuit diagram, and FIG. 4 is a flow chart showing the operation of a control unit. is there. In the figure, 10 ... control unit, 11, 21, 31 ... mask memory, 12, 2
2,32 ... Display memory, 30 ... Matrix circuit, 33 ... Memory, 41,42 ... Overlap circuit, 43 ... Display section, 300-
308 ... AND gate circuit, 309-311 ... OR gate circuit.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】少なくとも2つの独立した画像情報を表示
装置に表示可能な表示制御装置であって、 独立した画像情報をそれぞれ格納する少なくとも2つの
表示メモリと、 前記表示メモリのそれぞれに記憶された画像情報の重ね
合わせ順序を決定するための順序データを記憶するメモ
リと、 前記表示メモリのそれぞれに対応して設けられ、対応す
る表示メモリの画像情報の表示を有効にするか無効にす
るかを画素毎に指示するマスク情報を記憶するマスクメ
モリと、 前記メモリに記憶された順序データに従って前記表示メ
モリのそれぞれに記憶された画像情報の重ね合わせ順序
及び前記マスクメモリよりのマスク情報の出力順序を決
定する表示順序決定手段と、 前記表示順序決定手段で決定された重ね合わせ順序と前
記マスク情報とに基づいて、各表示メモリに格納されて
いる画像情報を前記表示装置に供給する供給手段とを備
え、 前記表示メモリのそれぞれの画像情報を前記表示順序決
定手段によって決定された重ね合わせ順序と前記マスク
情報とに従って表示するようにしたことを特徴とする表
示制御装置。
1. A display control device capable of displaying at least two independent image information on a display device, wherein at least two display memories each storing the independent image information, and each of the display memories are stored. A memory that stores order data for determining the order of superimposing image information, and a memory that is provided corresponding to each of the display memories and that enables or disables the display of the image information in the corresponding display memory. A mask memory for storing mask information for instructing each pixel; an overlay order of image information stored in each of the display memories according to order data stored in the memory; and an output order of mask information from the mask memory. A display order determining unit that determines the display order, and an overlaying order and the mask information that are determined by the display order determining unit. And supply means for supplying the display device with the image information stored in each display memory, and the mask information and the overlay order determined by the display order determining means for the respective image information in the display memory. A display control device characterized in that the display is performed according to.
JP60116712A 1985-05-31 1985-05-31 Display controller Expired - Lifetime JPH087568B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60116712A JPH087568B2 (en) 1985-05-31 1985-05-31 Display controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60116712A JPH087568B2 (en) 1985-05-31 1985-05-31 Display controller

Publications (2)

Publication Number Publication Date
JPS61275792A JPS61275792A (en) 1986-12-05
JPH087568B2 true JPH087568B2 (en) 1996-01-29

Family

ID=14693944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60116712A Expired - Lifetime JPH087568B2 (en) 1985-05-31 1985-05-31 Display controller

Country Status (1)

Country Link
JP (1) JPH087568B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2555325B2 (en) * 1986-08-30 1996-11-20 キヤノン株式会社 Display device
JP2556493B2 (en) * 1986-12-24 1996-11-20 キヤノン株式会社 Information processing device
JP2556494B2 (en) * 1986-12-24 1996-11-20 キヤノン株式会社 Information processing device
JPH01153598U (en) * 1988-04-18 1989-10-23
JPH0227483A (en) * 1988-07-18 1990-01-30 Canon Inc Picture editing device
JPH02126193U (en) * 1989-03-27 1990-10-17
JP2001255862A (en) 2000-03-10 2001-09-21 Seiko Epson Corp Overlay picture processor and overlay picture display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5895787A (en) * 1981-12-03 1983-06-07 富士通株式会社 Image display system
JPS59202536A (en) * 1983-04-30 1984-11-16 Nec Home Electronics Ltd Copy data control circuit
JPS60170894A (en) * 1984-02-15 1985-09-04 三菱電機株式会社 Image display unit

Also Published As

Publication number Publication date
JPS61275792A (en) 1986-12-05

Similar Documents

Publication Publication Date Title
JPH10143129A (en) Device and method for displaying figure image
JPH087568B2 (en) Display controller
JP3477666B2 (en) Image display control device
JPH06259217A (en) Multiwindow system
JP2568217B2 (en) Character processor
JP2757337B2 (en) Multi-window display device
JP2002258827A (en) Image display device
JPS6035075B2 (en) CRT display device
JPH09128198A (en) Method for displaying plural pictures
JP2635426B2 (en) Background color display processing device
JP2594269B2 (en) Superimposed area display device
JP2858831B2 (en) Bitmap display method
JP2000098996A (en) Image display device
JPH05130504A (en) Image display controller
JPH07146947A (en) Graph display device
JPS59202536A (en) Copy data control circuit
JPS62147482A (en) Cursor controller
JPH05216453A (en) Control method for window display and device
JP3012445B2 (en) Image data output processing method and apparatus
JPS62141588A (en) Multiwindow display system
JPH0810424B2 (en) Graphic display
JPH0216882A (en) Picture superimposition control system
JPH0695651A (en) Crt controller
JPS6339294U (en)
JP2000338961A (en) Image composition display device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term