JPS6035075B2 - CRT display device - Google Patents

CRT display device

Info

Publication number
JPS6035075B2
JPS6035075B2 JP10808078A JP10808078A JPS6035075B2 JP S6035075 B2 JPS6035075 B2 JP S6035075B2 JP 10808078 A JP10808078 A JP 10808078A JP 10808078 A JP10808078 A JP 10808078A JP S6035075 B2 JPS6035075 B2 JP S6035075B2
Authority
JP
Japan
Prior art keywords
displayed
crt display
storage device
memory
flag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10808078A
Other languages
Japanese (ja)
Other versions
JPS5535352A (en
Inventor
正彦 陽田
正彦 功刀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP10808078A priority Critical patent/JPS6035075B2/en
Publication of JPS5535352A publication Critical patent/JPS5535352A/en
Publication of JPS6035075B2 publication Critical patent/JPS6035075B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は電子計算機システムに於いてマンマシソィンタ
フェース装置として使用するCRT表示装置に関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a CRT display device used as a manual interface device in an electronic computer system.

従来のCRT表示装置はCRT(以下単にCRTと記し
た場合はCRT表示装置の一構成要素であるCRT表示
器そのものを意味する。
A conventional CRT display device is a CRT (hereinafter simply referred to as CRT means the CRT display device itself, which is one component of a CRT display device).

)に表示出来る範囲の表示情報を記憶する記憶装置(以
下メモリと記す。)を備えているのが一般的である。し
かしCRTに同時には表示し得ないような大なる画面の
一部分を表示中に、その表示中の画面を任意の方向へ連
続的に移動して(以下パニングと言う。)大画面中の所
望の部分を表示したという要求がある。この様な要求に
対して、従来の一般的なCRT表示装置の場合は、CR
T装置内メモリの内容を計算機のソフトウェアからの出
力によって逐次書き替えることにより、順々にパニング
する方法が用いられている。
) is generally equipped with a storage device (hereinafter referred to as memory) that stores display information within a range that can be displayed. However, while displaying a part of a large screen that cannot be displayed simultaneously on a CRT, the screen being displayed is continuously moved in any direction (hereinafter referred to as panning) to move the desired part of the large screen. There is a request to display a portion. In response to such demands, conventional general CRT display devices have
A method is used in which the contents of the T device's internal memory are sequentially rewritten by output from computer software to perform sequential panning.

しかしこの様な法は計算機のソフトウェアが大量のデー
タ処理を行なわねばならない為、画面移動に時間がかか
り、スムーズなパニングが出来ないこと、また大量のデ
ータのソフトウェア処理の為に、計算機の演算制御装置
の負荷が大きくなり、計算機としての本来の業務処理に
支障を来たす恐れがあること等の問題があった。この様
な不都合を取除く為に、CRTに表示出来る情報より多
い情報を記憶出来るメモリを持つCRT表示装置が考え
られる。この改良されたCRT装置の動作を第1図を用
いて説明する。第1図aに2×2=4画素を表示するこ
との出来るCRTIを示す。実際に表示したい大なる画
面2は第1図bに示すごとく4×4=1印画素より構成
されているとする。CRT表示装置には第1図cに示す
ようにこの4×4=1印画素の内容を記憶出来るメモリ
3を持つ。通常のCRTは横8血画素×縦4伽藍素程度
の大きさを持ち、CRT表示装置のメモリも、これに対
応する単位メモリ(=画素)を持つのが一般的であるが
、ここでは簡単の為、2×2画素のCRTIと4×4画
素のメモリ3を仮定して説明する。第1図aに示すCR
TIは画面2の内x=0,y=0に対応する4画素A,
B,E,Fを表示していることを示している。すなわち
CRT表示装置はメモリ3の座標(X,Y)で示された
画素から×方向へ2画素、Y方向へ2画素の合計2×2
=4画素をCRTIへ表示するように構成されている。
従って画面2のF,G,J,Kを表示させる場合にはC
RT表示装置内の座標レジスタ(×,Y)を×=1,Y
;1に変えてやればよい。この座標レジスタ(×,Y)
の変更を例えばジョイステツク等を用いて行なうことに
より、CRTの表示内容を計算機のソフトウェアの処理
を何んら行うことなく、高速、スムーズにパニングする
ことが出来る。しかし表示すべき画面の内容によっては
画面全体がパニングしてしまうことは不都合な場合があ
る。
However, this method requires the computer software to process a large amount of data, so it takes time to move the screen and smooth panning is not possible. There have been problems such as an increase in the load on the device, which may interfere with the computer's normal business processing. In order to eliminate this inconvenience, a CRT display device having a memory capable of storing more information than can be displayed on a CRT has been considered. The operation of this improved CRT device will be explained using FIG. FIG. 1a shows a CRTI capable of displaying 2×2=4 pixels. Assume that the large screen 2 to be actually displayed is composed of 4×4=1 printing pixels as shown in FIG. 1b. As shown in FIG. 1c, the CRT display device has a memory 3 capable of storing the contents of 4×4=1 printed pixels. A normal CRT has a size of about 8 pixels horizontally x 4 pixels vertically, and the memory of a CRT display device also generally has a corresponding unit memory (=pixel), but here we will explain briefly. Therefore, the description will be made assuming a 2×2 pixel CRTI and a 4×4 pixel memory 3. CR shown in Figure 1a
TI is 4 pixels A corresponding to x=0, y=0 in screen 2,
This indicates that B, E, and F are displayed. In other words, the CRT display device displays 2 pixels in the x direction and 2 pixels in the y direction from the pixel indicated by the coordinates (X, Y) of the memory 3, a total of 2×2 pixels.
=4 pixels are configured to be displayed on the CRTI.
Therefore, when displaying F, G, J, and K on screen 2, C
Set the coordinate register (×, Y) in the RT display device to ×=1, Y
; Just change it to 1. This coordinate register (×, Y)
By making changes using, for example, a joystick or the like, it is possible to pan the CRT display contents at high speed and smoothly without any computer software processing. However, depending on the content of the screen to be displayed, panning the entire screen may be inconvenient.

例えば、、一般的には画面上には、その画面の表題とか
、画面全体に対するコメントとか、指示項目とか、大図
形全体の内容を説明したり指示したりする為に必要な領
域がある。この様な領域は上述の様な画面全体のパニン
グによって、CRTの表示領域から消えてしまうことは
不都合である。第1図aに示すCRTIに表示された画
面の例に於いて、例えばBがこの画面の表題であり、パ
ニングによって消えては困る領域だとすると、座標フラ
グ(X,Y)=(1,1)になった後には第1図dに示
す様な画面4が表示されるのが望ましい。一方、従来か
らCRT画面の重ね合せという手法がある。この手法を
第2図によって説明する。第2図aに示す様に2×2=
4画素より成るメモリ5とメモリ6の2組のメモリ持ち
、この内容をCRT7にビデオ信号で重ね合せて表示出
来るCRT表示装置がある。
For example, there are generally areas on the screen that are necessary for explaining or giving instructions about the contents of the entire large figure, such as the title of the screen, comments for the entire screen, and instruction items. It is inconvenient that such an area disappears from the display area of the CRT when the entire screen is panned as described above. In the example of the screen displayed on the CRTI shown in Figure 1a, for example, if B is the title of this screen and is an area that should not be erased by panning, the coordinate flag (X, Y) = (1, 1) It is desirable that a screen 4 as shown in FIG. 1(d) be displayed after . On the other hand, there has been a conventional method of superimposing CRT screens. This method will be explained with reference to FIG. As shown in Figure 2 a, 2×2=
There is a CRT display device which has two sets of memories, a memory 5 and a memory 6 each consisting of four pixels, and can display the contents on a CRT 7 by superimposing them with video signals.

例ではメモリ5にA,Cを、メモリ6にB,Dを記憶し
ておきこれをビデオ信号レベルで重ね合せ表示するとC
RT7にA,B,C,Dが表示される様子を示している
。この様な重ね合せ機能を持つCRT表示装置の一方に
パニング可能な大画面用メモリを用いた場合を説明する
。第2図bにおいてメモリ8は、4×4画素より成る大
画面用メモリであり、メモリ9は2×2画素より成るメ
モリであり8の内容とメモリ9の内容とがビデオ信号レ
ベルで重ね合わせてCRT7に表示される。
In the example, if A and C are stored in memory 5 and B and D are stored in memory 6, and these are superimposed and displayed at the video signal level, C
This shows how A, B, C, and D are displayed on RT7. A case will be described in which a large screen memory capable of panning is used on one side of a CRT display device having such a superposition function. In Figure 2b, memory 8 is a large screen memory consisting of 4 x 4 pixels, and memory 9 is a memory consisting of 2 x 2 pixels, and the contents of memory 8 and memory 9 are superimposed at the video signal level. displayed on the CRT7.

これらのメモIJIこそれぞれ第2図bに示す様な内容
が記憶されている時、メモリ8の大画面座標軸(X,Y
);(0,0)の場合は第2図cに示すような内容の画
面がCRT7に表示される。
When the contents of each of these memos IJI are stored as shown in Figure 2b, the large screen coordinate axes (X, Y
); In the case of (0,0), a screen with contents as shown in FIG. 2c is displayed on the CRT 7.

しかし、大画面座標軸を(X,Y)=(1,1)に変え
るとCRT7の表示内容は第2図dに示す様になり、C
RT7の画面上でBとGが重なってしまい、場合によっ
ては判読不能となる。本発明は、計算機の演算制御装置
の負荷とならずに、高速かつスムーズなパニングが可能
で、しかも上記の様な不都合をなくす為に、計算機から
指定したCRTの画面上の領域については重ね合せの対
象としないようなCRT表示装置を提供するものである
However, if you change the large screen coordinate axes to (X, Y) = (1, 1), the display contents of the CRT 7 will become as shown in Figure 2 d, and C
B and G overlap on the RT7 screen, making them unreadable in some cases. The present invention enables high-speed and smooth panning without placing a load on the arithmetic control unit of the computer, and in order to eliminate the above-mentioned inconvenience, the area on the CRT screen specified by the computer is overlapped. The object of the present invention is to provide a CRT display device that is not subject to the

以下本発明の詳細を図示した一実施例にもとずし、て説
明する。
The details of the present invention will be explained below based on an illustrated embodiment.

第3図において10は計算機、15はCRT表示装置で
CRTコントローラ20と計算機10からの表示情報は
CRTコントローラ20へ出力され、必要な処理が行な
われてCRT35へ表示される。表示情報は入出力イン
タフェース21とディスプレイコントローラ22を経由
して第1メモリ23A又は第2メモリ23Bに記憶され
る。第1メモリ23Aへ記憶するか第2メモリ23Bへ
記憶するかは、計算機10からディスプレイコントロー
ラ22へ与えるコマンド信号により切換える。第1メモ
リ23A又は第2メモリ23Bの内容は周期的に第1又
は第2メモリスキャナ24A,24Bによって取り出さ
れ、そのコ−ドーこ応じて第1又は第2パターン発生回
路25A,25Bが画素信号を発生し第1又は第2ビデ
オ信号発生回路26A,26Bにて、ビデオ信号に変換
され、ビデオ信号ミキサ27にて重ね合わされてCRT
35に表示される。ここで第1メモリ23Aは先に述べ
た大画面相当のメモリサイズを持ち、第2メモリ238
は単一画面相当のメモIJサイズを持つものとする。
In FIG. 3, 10 is a computer, and 15 is a CRT display device. Display information from the CRT controller 20 and the computer 10 is output to the CRT controller 20, subjected to necessary processing, and displayed on the CRT 35. Display information is stored in the first memory 23A or the second memory 23B via the input/output interface 21 and the display controller 22. Whether to store in the first memory 23A or the second memory 23B is switched by a command signal given from the computer 10 to the display controller 22. The contents of the first memory 23A or the second memory 23B are periodically retrieved by the first or second memory scanner 24A, 24B, and the first or second pattern generating circuit 25A, 25B is used to generate the pixel signal according to the code. is generated, converted into a video signal by the first or second video signal generation circuit 26A, 26B, superimposed by the video signal mixer 27, and sent to the CRT.
35. Here, the first memory 23A has a memory size equivalent to the large screen mentioned above, and the second memory 238
has a memo IJ size equivalent to a single screen.

一方、現在CRT35に表示すべきメモリ上の座標(×
,Y)を与える第1座標レジスタ29Aは計算機10か
らディスプレイコントローラ22へ与えられるコマンン
ド信号によって設定するか、又は例えばジョィステック
40のような外部機器からシフト信号制御回路30を経
由した信号で設定変更するようになっている。さらに第
1メモリ23Aの内容を画素変換行うか杏かを指定する
第1消去フラグ部28Aがあり、第1メモリスキャナ2
4Aはこのフラグで指定された(すなわちフラグ=1の
とき)領域に関してはパターン発生を行なわない。
On the other hand, the coordinates (×
. It looks like this. Furthermore, there is a first erasure flag section 28A that specifies whether to perform pixel conversion on the contents of the first memory 23A.
4A does not generate a pattern in the area specified by this flag (that is, when flag=1).

第1消去フラグ部28Aのセット/リセットについては
計算機10からディスプレイコントローラ22へ与えら
れるコマンド信号により行なわれる。なお第1メモリ2
3A、第1メモリスキャナ24A、第1消去フラグ部2
8Aおよび第1座標レジスタ29Aは第1記憶部31を
構成し、第2メモリ23Bおよび第2メモリスキャナ2
4Bは第2記憶部32を構成している。
Setting/resetting of the first erasure flag section 28A is performed by a command signal given from the computer 10 to the display controller 22. Note that the first memory 2
3A, first memory scanner 24A, first erase flag unit 2
8A and the first coordinate register 29A constitute the first storage unit 31, and the second memory 23B and the second memory scanner 2
4B constitutes the second storage section 32.

次に第3図、第4図を用いて、本発明の作用を説明する
Next, the operation of the present invention will be explained using FIGS. 3 and 4.

ここでは簡単の為、第3図に於ける第1メモリ23Aは
4×4画素、第2メモリ23Bは2×2画素、CRT3
5は2×2画素の容量を持つCRT表示装置15を例と
して説明する。第1メモリ23Aに関して、パターン発
生を行うか否かを指示する第1消去フラグ部28AはC
RT35の画面と同じ数の画素数に対応して持っており
、この例では2×2=4フラグ必要である。この様に構
成されたCRT表示装置15に於いて、まず計算機10
‘ま例えば第4図a,bに示すような画面を表わす情報
をそれぞれ第1メモリ23A、第2メモリ23Bへ書き
込む。
For simplicity, the first memory 23A in FIG. 3 has 4×4 pixels, the second memory 23B has 2×2 pixels, and CRT3
5 will be explained using a CRT display device 15 having a capacity of 2×2 pixels as an example. Regarding the first memory 23A, the first erasure flag section 28A, which instructs whether or not to generate a pattern, is
There are flags corresponding to the same number of pixels as the screen of the RT35, and in this example, 2×2=4 flags are required. In the CRT display device 15 configured in this way, first, the computer 10
'For example, information representing screens as shown in FIGS. 4a and 4b is written into the first memory 23A and the second memory 23B, respectively.

さらに第1メモリ23Aと第2メモリ23Bの重ね合せ
を行なわない領域に対して、例えば第4図cの様に第1
消去フラグ部28Aをセットする。この様な状態で、第
1座標レジスタ29Aが初期状態×=0,Y=0であっ
たとすると、第1メモリスキャナ24Aは第1消去フラ
グ部28A(U,V)=(1,0)に対応する第1メモ
リ23Aの単位メモ川こ対しては変換を行なわないので
、第1パターン発生回路25Aの画素出力は、画面座標
(i,i)=(1,0)部分がブランクとなった第4図
dのようなものになる。一方第2メモリスキャナ24B
には座標、消去フラグ等は無関係であるから第4図eの
ような画素出力が得られる。これらがビデオ信に変換さ
れ、ビデオ信号ミキサ27によって重ね合されるとCR
T35には第4図fのような表面画面が得られる。次に
大画面メモリ座標軸をジョィステック40のような外部
機器によって、例えば(×,Y)=(1,1)と設定変
更したとする。
Furthermore, for the area where the first memory 23A and the second memory 23B are not overlapped, the first memory 23A and the second memory 23B are
The erase flag section 28A is set. In this state, if the first coordinate register 29A is in the initial state x=0, Y=0, the first memory scanner 24A sets the first erase flag section 28A (U, V) = (1, 0). Since no conversion is performed for the corresponding unit memo in the first memory 23A, the pixel output of the first pattern generation circuit 25A is blank at the screen coordinates (i, i) = (1, 0). The result will be something like Figure 4d. On the other hand, the second memory scanner 24B
Since the coordinates, erasure flag, etc. are irrelevant, the pixel output as shown in FIG. 4e can be obtained. When these are converted into video signals and superimposed by the video signal mixer 27, the CR
At T35, a surface screen as shown in FIG. 4f is obtained. Next, assume that the settings of the large screen memory coordinate axes are changed, for example, to (x, Y)=(1, 1) using an external device such as the joystick 40.

この時も第1消去フラグ部28A(U,V)=(1,0
)に対応する第1メモリ24Aの単位メモIJの変換は
行なわれないので、第1パターン発生回路25Aの出力
は第4図gのようになる。一方第2メモリ23Bに関し
ては前と同様であるから、第4図eの様な画素出力が得
られ、これをビデオ信号ミキサ27で重ね合わせるとC
RT35には第4図hのような画面となる。これは表示
画面上で、消去フラグがリセットの領域に対応した部分
はX,Y方向に各1行パニングされており、消去フラグ
がセットされている領域に対応した部分は×,Yの値に
よろず一定のものが表示されている。なお本発明のCR
Tコントローラ20の論理回路は近年発展の著しいマイ
クロコンピュータ等のは1とそのファームウェアによっ
て実現することも容易である。
At this time as well, the first erasure flag section 28A (U, V) = (1,0
) is not converted to the unit memory IJ of the first memory 24A, so the output of the first pattern generating circuit 25A becomes as shown in FIG. 4g. On the other hand, since the second memory 23B is the same as before, a pixel output as shown in FIG.
The RT35 will display a screen as shown in Figure 4h. This means that on the display screen, the area corresponding to the area where the erase flag is reset is panned one line each in the X and Y directions, and the area corresponding to the area where the erase flag is set is changed to the x and Y values. Certain things are displayed. Furthermore, the CR of the present invention
The logic circuit of the T-controller 20 can be easily realized using a microcomputer, which has been rapidly developed in recent years, and its firmware.

また以上の説明に於いては第1メモリは大画面メモリを
、第2メモリは通常サイズメモリを例として行なったが
、相方共に大画面メモリとすること、通常サイズメモリ
とすること、メモリをN組とすること等、組合は自由で
ある。
In addition, in the above explanation, the first memory is a large screen memory and the second memory is a normal size memory. Unions are free to form groups.

次に第1記憶部だけでなく、第2記憶部も大画面メモリ
の第2メモリと第2座標レジスタと第2消去フラグ部と
第2メモリスキャナとからなるCRT表示装置を実現す
ることも可能である。
Next, it is also possible to realize a CRT display device in which not only the first storage section but also the second storage section includes a second memory of a large screen memory, a second coordinate register, a second erase flag section, and a second memory scanner. It is.

更に前述した一実施例ではパターン発生回路、ビデオ信
号発生回路をそれぞれメモリスキャナに対応して2組ず
つ有しビデオ信号発生回路の出力をビデオ信号ミキサで
重ね合わせて結果をCRTへ出力する装置として説明し
たが本発明は2個のメモリスキャナの出力を重ね合わせ
て後、1個のパターン発生回路と1個のビデオ信号発生
回路によりビデオ信号ミキサを必要とすることなくCR
Tに表示するCRT表示装置として実施することも可能
である。以上説明した後に、本発明によれば、計算機に
よるCRT表示画面の重ね合せに於いて、重ね合せを必
要としない領域を任意に計算機から指定出来、又、大画
面メモリとの組合せによっては、計算機の演算制御装置
の負荷を高めずに、CRT画面の必要な領域については
高速かつスムーズなパニングが可能であり、不必要な領
域については常に一定の画面を表示する様なCRT装置
を提供することが出来る。
Furthermore, in the above-mentioned embodiment, the device has two sets of pattern generation circuits and two video signal generation circuits, each corresponding to a memory scanner, and superimposes the outputs of the video signal generation circuits with a video signal mixer, and outputs the results to a CRT. As explained above, the present invention superimposes the outputs of two memory scanners and then performs CR without the need for a video signal mixer using one pattern generation circuit and one video signal generation circuit.
It is also possible to implement it as a CRT display device. After the above explanation, according to the present invention, when superimposing CRT display screens by a computer, areas that do not require superimposition can be arbitrarily specified from the computer, and depending on the combination with a large screen memory, the computer can To provide a CRT device capable of high-speed and smooth panning of necessary areas on a CRT screen and always displaying a constant screen in unnecessary areas without increasing the load on a computer control unit. I can do it.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図および第2図は従来のCRT表示装置の動作を説
明する図、第3図は本発明の一実施例装置のブロック図
、第4図は第3図に示す一実施例装置の動作を説明する
図である。 10・・・計算機、15・・・CRT表示装置、23A
・・・第1記憶装置(第1メモリ)、23B・・・第2
言己億装置(第2メモリ)、24A・・・第1メモリス
キャナ、24B…第2メモリスキャナ、28A…第1消
去フラグ部、29A・・・第1座標レジスタ、31・・
・第1言己億部、32・・・第2記憶部、35・・・C
RT表示器(CRT)。 第1図 第2図 第3図 第4図
1 and 2 are diagrams explaining the operation of a conventional CRT display device, FIG. 3 is a block diagram of an embodiment of the device of the present invention, and FIG. 4 is an operation of the embodiment of the device shown in FIG. 3. FIG. 10... Calculator, 15... CRT display device, 23A
...first storage device (first memory), 23B...second
24A...first memory scanner, 24B...second memory scanner, 28A...first erasure flag section, 29A...first coordinate register, 31...
・1st word self section, 32...2nd memory section, 35...C
RT display (CRT). Figure 1 Figure 2 Figure 3 Figure 4

Claims (1)

【特許請求の範囲】 1 情報を表示するCRT表示器と、前記CRT表示器
に表示すべき情報であつて前記CRT表示器に表示し得
る一画面分の情報よりも多い情報を記憶する第1記憶装
置と前記第1記憶装置に記憶された内容のうち前記CR
T表示器に表示する部分を指定する座標を保持する第1
レジスタと、前記CRT表示器に表示すべき前記第1記
憶装置の内容の一部について出力の可否を指定するフラ
グを有する第1消去フラグ部と、前記第1レジスタの座
標と前記第1消去フラグ部のフラグにもとずき前記CR
T表示器に表示すべき情報を記憶する前記第1記憶装置
のアドレスを決定しこのアドレスにもとずき前記第1記
憶装置から表示すべき内容を読み出す第1の装置とから
なる第1記憶部と、前記CRT表示器に表示すべき情報
であつて前記CRTに表示し得る一画面分の情報量以上
の容量の情報を記憶する第2記憶装置と前記第2記憶装
置に記憶された内容のうち前記CRT表示器に表示すべ
き情報を記憶する前記第2記憶装置のアドレスを決定し
、このアドレスにもとずき前記第2記憶装置から表示す
べき内容を読み出す第2の装置からなる第2記憶部と、
からなり、前記第1記憶部の出力と前記第2記憶部の出
力にもとずき前記CRT表示器に情報を表示することを
特徴とするCRT表示装置。 2 第2記憶部がCRT表示器に表示すべき一画面分の
情報を記憶する第2記憶装置と前記第2記憶装置の内容
を読み出す第2装置とからなることを特徴とする特許請
求の範囲第1項記載のCRT表示装置。 3 第2記憶部がCRT表示器に表示すべき一画面分の
情報を記憶する第2記憶装置と前記CRT表示器に表示
すべき前記第2記憶装置の内容の一部についての出力の
可否を指定するフラグを有する第2消去フラグ部と、前
記第2消去フラグ部のフラグにもとずき前記第2記憶装
置の内容を読み出す第2の装置とからなることを特徴と
する特許請求の範囲第2項記載のCRT表示装置。 4 第2記憶部がCRT表示器い表示すべき情報であつ
て前記CRT表示器に表示し得る一画面分の情報よりも
多い情報を記憶する第2記憶装置と、前記第2記憶装置
に記憶された内容のうち前記CRT表示器に表示する部
分を指定する座標を保持する第2レジスタと、前記CR
T表示器に表示すべき前記第2記憶装置の内容の一部に
ついて出力の可否を指定するフラグを有する第2消去フ
ラグ部と、前記第2レジスタの座標と前記第2消去フラ
グ部のフラグにもとずき前記CRT表示器に表示すべき
情報を記憶する第2記憶装置のアドレスを決定し、この
アドレスにもとずき前記第2記憶装置から表示すべき内
容を読み出す第2の装置とからなことを特徴とする特許
請求の範囲第1項記載のCRT表示装置。
[Scope of Claims] 1. A CRT display that displays information, and a first CRT display that stores information that should be displayed on the CRT display and that is larger than one screen worth of information that can be displayed on the CRT display. The CR among the contents stored in the storage device and the first storage device
The first one that holds the coordinates that specify the part to be displayed on the T display.
a register; a first erasing flag portion having a flag specifying whether or not to output a part of the contents of the first storage device to be displayed on the CRT display; coordinates of the first register and the first erasing flag; Based on the flag of the CR
a first device that determines an address of the first storage device that stores information to be displayed on the T display and reads out content to be displayed from the first storage device based on this address; a second storage device that stores information to be displayed on the CRT display and whose capacity is greater than the amount of information for one screen that can be displayed on the CRT; and contents stored in the second storage device. a second device that determines an address of the second storage device that stores information to be displayed on the CRT display, and reads out content to be displayed from the second storage device based on this address; a second storage unit;
A CRT display device comprising: displaying information on the CRT display based on the output of the first storage unit and the output of the second storage unit. 2 Claims characterized in that the second storage unit comprises a second storage device that stores information for one screen to be displayed on a CRT display, and a second device that reads the contents of the second storage device. The CRT display device according to item 1. 3. A second storage unit stores information for one screen to be displayed on a CRT display, and determines whether or not a part of the contents of the second storage device to be displayed on the CRT display can be output. Claims characterized by comprising: a second erasure flag unit having a designated flag; and a second device that reads the contents of the second storage device based on the flag of the second erasure flag unit. CRT display device according to item 2. 4 a second storage device in which a second storage section stores information to be displayed on a CRT display, which is more information than one screen worth of information that can be displayed on the CRT display; a second register for holding coordinates for specifying a portion of the content to be displayed on the CRT display;
a second erasure flag section having a flag specifying whether or not to output a part of the contents of the second storage device to be displayed on the T display, and a coordinate of the second register and a flag of the second erasure flag section; a second device that determines an address of a second storage device that stores information to be displayed on the CRT display, and reads out content to be displayed from the second storage device based on this address; 2. The CRT display device according to claim 1, wherein the CRT display device has a blank shape.
JP10808078A 1978-09-05 1978-09-05 CRT display device Expired JPS6035075B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10808078A JPS6035075B2 (en) 1978-09-05 1978-09-05 CRT display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10808078A JPS6035075B2 (en) 1978-09-05 1978-09-05 CRT display device

Publications (2)

Publication Number Publication Date
JPS5535352A JPS5535352A (en) 1980-03-12
JPS6035075B2 true JPS6035075B2 (en) 1985-08-12

Family

ID=14475355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10808078A Expired JPS6035075B2 (en) 1978-09-05 1978-09-05 CRT display device

Country Status (1)

Country Link
JP (1) JPS6035075B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5652794A (en) * 1979-10-08 1981-05-12 Hitachi Ltd Crt display unit
JPH07111618B2 (en) * 1988-06-15 1995-11-29 株式会社日立製作所 Scroll screen display method and device
JPH0816956B2 (en) * 1990-01-18 1996-02-21 株式会社日立製作所 Fault tree display method, fault tree display device and process diagnosis support system
JP2515916B2 (en) * 1990-07-16 1996-07-10 奥多摩工業株式会社 Composition for gap filling material for civil engineering and construction work, gap filling material for civil engineering and construction work, and construction method using the gap filling material

Also Published As

Publication number Publication date
JPS5535352A (en) 1980-03-12

Similar Documents

Publication Publication Date Title
JPH09245179A (en) Computer graphic device
JPS6035075B2 (en) CRT display device
JPS6033591A (en) Partial expansion display system for graphics
JPH06149533A (en) Segment quick plotting system for reducing plotting processing for segment outside display area
JPS6035074B2 (en) CRT display device
JP3580685B2 (en) Electronic book display control device
JPH0230513B2 (en) CRTHYOJISOCHI
JPS60251431A (en) Memory display device
JPH023195B2 (en)
JP2954587B2 (en) Display image management device
JPS62165278A (en) Picture display device
JP2901033B2 (en) Display method of camera with monitor
JPH06301374A (en) Image forming device
JPS6243779A (en) Template picture drawing device for graphic processing
JPH0550013B2 (en)
JPH0352078B2 (en)
JPH07298192A (en) Image display controller
JPS63206878A (en) Image processor
JPS61143835A (en) Data display system
JPH01259398A (en) Address generating device
JPH0944693A (en) Graphic display device
JPH06110432A (en) Display control method for display system utilizing two-screen composition
JPS59211130A (en) Graphic display device
JPH0213995A (en) Image processor
JPS63301092A (en) Window controller