JPS62165278A - Picture display device - Google Patents

Picture display device

Info

Publication number
JPS62165278A
JPS62165278A JP723386A JP723386A JPS62165278A JP S62165278 A JPS62165278 A JP S62165278A JP 723386 A JP723386 A JP 723386A JP 723386 A JP723386 A JP 723386A JP S62165278 A JPS62165278 A JP S62165278A
Authority
JP
Japan
Prior art keywords
hatching
signal
display
hatching pattern
frame memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP723386A
Other languages
Japanese (ja)
Inventor
Mitsuharu Uchida
光治 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP723386A priority Critical patent/JPS62165278A/en
Publication of JPS62165278A publication Critical patent/JPS62165278A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Generation (AREA)

Abstract

PURPOSE:To attain the display of an optional hatching pattern by providing a control circuit which outputs the write signal of the hatching pattern to be stored from a logic circuit to a frame memory. CONSTITUTION:A control circuit 21 provided in a CPU2 gives a command signal 11 for the smear out of an optional area to a CRT controller 1 even when a hatching display is performed, and the CRT controller 1 outputs a frame memory write address signal 23 for a smear out display, and a smear out data signal 22. A logic circuit 6 forms a write data signal 26 to a frame memory 3 by taking a logical product between the smear out data signal 22 and display pattern data signals 24 and 25, and writes it on the frame memory 3. At such a time, an optional hatching pattern data is written on an X direction hatching pattern storage part 4 and a Y direction hatching pattern storage part 5. In this way, the optional hatching pattern can be displayed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は表示画面上にハツチングパターンを表示させ
る画像表示装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image display device that displays a hatching pattern on a display screen.

〔従来の技術〕[Conventional technology]

従来この種の装置としては第2図に示すものがあった。 A conventional device of this type is shown in FIG.

図において、1はある特定の槌城しかハツチングを行う
ことはできないが任意の領域を塗りつぶすことはできる
CRTコントローラ、2は画像表示装置全体の制御を行
う中央処理装置(以下CPUという)、3は表示画面上
に表示するハ2チングパターンを記憶するフレームメモ
リ、4は自由に読み書きできるX方向ノーツチングノ(
ターン記憶部、5は自由に読み誉きできるY方向)・ツ
チングパターン記憶部である。
In the figure, 1 is a CRT controller that can only hatch in a specific area but can fill in any area, 2 is a central processing unit (hereinafter referred to as CPU) that controls the entire image display device, and 3 is a CRT controller that can hatch any area. 4 is a frame memory that stores the hatching pattern displayed on the display screen, and 4 is an X-direction notching node (
5 is a turn storage section, and 5 is a Y-direction/touching pattern storage section that can be freely read and written.

次に動作について説明する。CRTコントローラ1のハ
ツチング機能で行える大きさの領域すなわち表示画面上
の特定領域のノ・ツチングについてハCP U 2はC
RTコントローラ1(=コマンド信号11を与えて実行
させる。CRTコントローラ1で行えない大きさの領域
すなわち表示画面上の任意の領域についてはCPU2が
X方向ハツチングパターン記憶部4、Y方向ハツチング
パターン記憶85よりハツチングパターンデータ信号1
2を読み込みハツチング表示パターンデータを形成して
CRTコントローラ1にコマンド信号11を与え、CR
Tコントローラ1はコマンド信号11を解読してハツチ
ング表示パターンデータ信号13を出力してフレームメ
モリ3に舊き込む。
Next, the operation will be explained. Regarding the hatching function of the CRT controller 1, the CPU 2 uses the C
It is executed by giving the RT controller 1 (=command signal 11).For areas that are too large for the CRT controller 1, that is, arbitrary areas on the display screen, the CPU 2 stores the X-direction hatching pattern storage unit 4 and the Y-direction hatching pattern. Hatching pattern data signal 1 from memory 85
2 is read, hatching display pattern data is formed, and a command signal 11 is given to the CRT controller 1.
The T controller 1 decodes the command signal 11, outputs a hatching display pattern data signal 13, and stores it in the frame memory 3.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来の装置は以上のように構成されていたのでCPUの
プログラムによりハツチングパターン表示データを形成
しなければならず、CPU自身に負担が重く、画面表示
に時間がかかるなどの問題があった◎ この発明は上記のような問題点を解消するためになされ
たものでCPUの負担を減らすとともにハツチング表示
の実行時間も減らし、任意のハツチングパターンを表示
させることを目的とする。
Since the conventional device was configured as described above, the hatching pattern display data had to be created by the CPU program, which placed a heavy burden on the CPU itself and caused problems such as it took a long time to display the screen. The present invention has been made to solve the above-mentioned problems, and aims to reduce the load on the CPU, reduce the execution time of hatching display, and display an arbitrary hatching pattern.

〔問題点を解決するための手段〕[Means for solving problems]

このためこの発明C二かかる画像表示装置は、コントロ
ーラからの信号とX方向及びY方向ハンチングパターン
記憶部からの信号との論理積を出力する論理回路と、任
意の領域のノ・ノチングを行う場合、コントローラから
の塗りつぶしの信号とX方向及びY方向ハツチングパタ
ーン記憶部からの信号を上記論理回路に入力して、論理
回路からフレームメモリに記憶するハツチングパターン
の書き込み信号を出力する制御回路とを備えたことを特
徴とするものである。
Therefore, the image display device according to this invention C2 includes a logic circuit that outputs the logical product of the signal from the controller and the signal from the X-direction and Y-direction hunting pattern storage section, and when notching an arbitrary area. , a control circuit that inputs a filling signal from the controller and signals from the X-direction and Y-direction hatching pattern storage units to the logic circuit, and outputs a write signal for the hatching pattern to be stored in the frame memory from the logic circuit; It is characterized by having the following.

〔作用〕[Effect]

この発明にかかる論理回路はX方向及びY方向ハツチン
グパターン記憶部からの信号とCRTコン)o−ラから
の塗りつぶしの信号との論理和を出力する。
The logic circuit according to the present invention outputs the logical sum of the signals from the X-direction and Y-direction hatching pattern storage sections and the filling signal from the CRT controller.

そして制御回路により、表示画面上の任意領域について
ハツチングを行う場合上記論理回路からフレームメモリ
へのハツチングパターンの書キ込み信号を出力させる。
When hatching is to be performed on an arbitrary area on the display screen, the control circuit causes the logic circuit to output a signal for writing a hatching pattern to the frame memory.

〔実施例〕〔Example〕

以下図面にもとづいて本発明の一実施例を説明する。 An embodiment of the present invention will be described below based on the drawings.

第1図は本発明の一実施例を示す構成図で、図において
、1は画面表示エリア中任意の領域に対して塗りつぶし
機能が使えるCRTコントローラ、2はCRTコントロ
ーラ1に対してコマンド信号11とハツチング表示か塗
りつぶし表示かの切換1g号21を出力するCPU、3
はフレームメモリ、4は自由に読み導きでき、表示領域
のX方向全画業数分の6鼠をもつX方向ノ・ツチングパ
ターン記憶部、5は自由にφ℃み舊きでき、表示領域の
Y方向全画素数分の容量をもつY方向ハツチングパター
ン記憶部、6はCRTコン)a−ラ1からの信号とX方
向及びY方向ハツチングパターン記憶部4.5からの信
号との論理和を出力する論理回路、21はCPUI内に
設けられたCRTコントローラ1からの塗りつぶしの信
号とX方向及びY方向ハツチングパターン記憶部からの
信号を論理回路6に入力して論理回路6からフレームメ
モリ3へ書き込みハツチングパターン表示パターンを出
力させる制御回路である。
FIG. 1 is a configuration diagram showing an embodiment of the present invention. In the figure, 1 is a CRT controller that can use a filling function for any area in the screen display area, and 2 is a command signal 11 for the CRT controller 1. Switching between hatching display and filled display 1G CPU that outputs No. 21, 3
4 is a frame memory, 4 is an X-direction cutting pattern storage section that can be read and guided freely and has 6 cells for the total number of strokes in the X direction of the display area, 5 is a frame memory that can be freely read and guided, and 5 is a A Y-direction hatching pattern storage unit having a capacity for the total number of pixels in the Y-direction, 6 is a logic between the signal from the CRT controller a-ra 1 and the signal from the X-direction and Y-direction hatching pattern storage unit 4.5. A logic circuit 21 outputs a sum, and a logic circuit 21 inputs a filling signal from a CRT controller 1 provided in the CPUI and signals from an X-direction and a Y-direction hatching pattern storage section to a logic circuit 6, and outputs a frame from the logic circuit 6. This is a control circuit that outputs a hatching pattern display pattern written to the memory 3.

次に動作について説明する。まず任意の狽域の塗りつぶ
しを行う場合について述べる。このとさCPUZ内に設
けられた制御回路21からのハツチング表示・塗りつぶ
し表示の切換え信号21によりX方向ハツチングパター
ン記憶部4からの表示パターン信号24とY方向ハツチ
ングパターン記憶部5からの表示パターン信号25はC
RTコントローラ1からのフレームメモリ3への書キ込
みアドレス信号23が何であるつと常時HIGHレベル
となり、CRTコントローラ1からの塗りつぶしデータ
信号22が直接フレームメモリ3への書き込みデータ信
号26となって書き込まれる。
Next, the operation will be explained. First, a case will be described in which an arbitrary blank area is filled in. The display pattern signal 24 from the X-direction hatching pattern storage section 4 and the display from the Y-direction hatching pattern storage section 5 are controlled by the hatching display/filling display switching signal 21 from the control circuit 21 provided in the CPUZ. Pattern signal 25 is C
The write address signal 23 from the RT controller 1 to the frame memory 3 is always at a HIGH level, and the fill data signal 22 from the CRT controller 1 is directly written to the frame memory 3 as the write data signal 26. .

次に任意の領域のハツチングを行う場合について述べる
。このときCPU2からのハツチング表示・塗りつぶし
表示切換え信号21によりX方向ハツチング記憶部4か
らの表示パターン信号24とY方向ハツチングパターン
記憶部5からの表示パターン信号25はそれぞれの記憶
部4,5で記憶されているデータがCRTコントローラ
1からのフレームメモリ書き込みアドレス信号23によ
り出力される状態となる。cptrz内に設けられた制
御回路21はハツチング表示を行う場合でもCRTコン
トa−ラ1に任意の領域の塗りつぶしのコマンド信号1
1を与え、CRTコントローラ1は塗りつぶし表示のた
めのフレームメモリ:jき込みアドレス信号23、塗り
つぶしデータ信号22を出力する。論理回路6はこの塗
りつぶしデータ信号22と表示パターンデータ・信号2
4.25の論理積をとること(二よってフレームメモリ
3への書き込みデータ信号26を形成し、フレームメモ
リ3へ書き込む。このとき、X方向−・ツチングパター
ン記憶部4とY方向ハツチングパターン紀しホ部5に任
意のハツチングパターンデータな書き込んでおくこと(
二より任意のハツチング表示ができる。
Next, we will discuss the case of hatching an arbitrary area. At this time, the display pattern signal 24 from the X-direction hatching pattern storage section 4 and the display pattern signal 25 from the Y-direction hatching pattern storage section 5 are stored in the respective storage sections 4 and 5 by the hatching display/filling display switching signal 21 from the CPU 2. The stored data is in a state where it is output by the frame memory write address signal 23 from the CRT controller 1. A control circuit 21 provided in the cptrz sends a command signal 1 to fill any area to the CRT controller 1 even when hatching is displayed.
1, and the CRT controller 1 outputs a frame memory:j write address signal 23 and a fill data signal 22 for fill-in display. The logic circuit 6 uses this fill data signal 22 and the display pattern data/signal 2.
4. Take the logical product of 25 (2) to form the write data signal 26 to the frame memory 3 and write it to the frame memory 3. At this time, the Write any hatching pattern data in the marking section 5 (
From 2, you can display arbitrary hatching.

なお、上記実施例ではフレームメモリ3への書き込むた
めのアドレス信号23とデータ信号22の出力はCRT
コントローラ1で行っているが、CP TJ 2からの
アドレス出力、データ出力を使用してもよい。
In the above embodiment, the address signal 23 and data signal 22 for writing to the frame memory 3 are output from the CRT.
Although this is done using the controller 1, the address output and data output from the CP TJ 2 may also be used.

〔発明の効果〕〔Effect of the invention〕

以上述べたようにこの発明は論理和回路と′制仇回路を
用いて任意領域のハツチングを行う場合、コントローラ
の塗りつぶし機能ヲ利用するように構成したのでCPH
の負担が軽くなり、ハツチング表示画面の表示時間も短
くなるとともに、自由にハツチングパターン記憶部に書
き込むことによって任意のハツチングパターンを表示″
′4−ることかできる効果かある。
As described above, this invention is configured to use the fill function of the controller when hatching an arbitrary area using the OR circuit and the 'control circuit.
The burden on the user is reduced, the display time on the hatching display screen is shortened, and any hatching pattern can be displayed by freely writing it into the hatching pattern storage section.''
'4- There are some effects that can be done.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例による画像表示装置の構成
図、第2図は従来の画像表示装置の構成図である。 1・・・CRTフン)O−ラ、2・・・中央処理装置(
CPU)、3・・・フレームメモリ、4・・・X方向ハ
ツチングパターン記憶部、5・・・Y方向ハツチングパ
ターン記憶部、6・・・論理回路。
FIG. 1 is a block diagram of an image display device according to an embodiment of the present invention, and FIG. 2 is a block diagram of a conventional image display device. 1...CRT unit) O-ra, 2...Central processing unit (
CPU), 3... Frame memory, 4... X direction hatching pattern storage section, 5... Y direction hatching pattern storage section, 6... Logic circuit.

Claims (2)

【特許請求の範囲】[Claims] (1)表示画面上の特定領域についてはコントローラに
もとづいてハッチングパターンを表示し、表示画面上の
任意の領域のハッチングパターンについてはX方向ハッ
チングパターン記憶部とY方向ハッチングパターン記憶
部に記憶されたX方向及びY方向のハッチングパターン
にもとづいてハッチングパターンを生成し、フレームメ
モリに書き込んだ後表示画面上に表示する画像表示装置
において、 上記コントローラからの信号と上記X方向及びY方向ハ
ッチングパターン記憶部からの信号との論理積を出力す
る論理回路と、任意の領域のハッチングを行う場合、コ
ントローラからの塗りつぶしの信号とX方向及びY方向
ハッチングパターン記憶部からの信号を上記論理回路に
入力して、論理回路から上記フレームメモリに記憶する
ハッチングパターンの書き込み信号を出力する制御回路
とを備えたことを特徴とする画像表示装置。
(1) A hatch pattern is displayed for a specific area on the display screen based on the controller, and a hatch pattern for an arbitrary area on the display screen is stored in the X-direction hatch pattern storage unit and the Y-direction hatch pattern storage unit. In an image display device that generates a hatching pattern based on the hatching pattern in the X direction and the Y direction, writes it into a frame memory, and then displays it on the display screen, the signal from the controller and the hatching pattern storage unit in the X direction and Y direction are provided. When hatching an arbitrary area, input the filling signal from the controller and the signals from the X-direction and Y-direction hatching pattern storage sections to the logic circuit. and a control circuit that outputs a write signal for a hatching pattern to be stored in the frame memory from a logic circuit.
(2)上記X方向及びY方向ハッチングパターン記憶部
は表示領域のX方向の全画素数またはY方向の全画素数
の容量を有していることを特徴とする特許請求の範囲第
1項記載の画像表示装置。
(2) The X-direction and Y-direction hatching pattern storage section has a capacity equal to the total number of pixels in the X direction or the total number of pixels in the Y direction of the display area. image display device.
JP723386A 1986-01-17 1986-01-17 Picture display device Pending JPS62165278A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP723386A JPS62165278A (en) 1986-01-17 1986-01-17 Picture display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP723386A JPS62165278A (en) 1986-01-17 1986-01-17 Picture display device

Publications (1)

Publication Number Publication Date
JPS62165278A true JPS62165278A (en) 1987-07-21

Family

ID=11660275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP723386A Pending JPS62165278A (en) 1986-01-17 1986-01-17 Picture display device

Country Status (1)

Country Link
JP (1) JPS62165278A (en)

Similar Documents

Publication Publication Date Title
JP3662607B2 (en) Frame buffer device equipped with high-speed copy means and method for executing double buffered video using this device
JPS62165278A (en) Picture display device
JPS6263333A (en) Picture information controlling system
JPS6035075B2 (en) CRT display device
JPH06149533A (en) Segment quick plotting system for reducing plotting processing for segment outside display area
KR100472478B1 (en) Method and apparatus for controlling memory access
JPS62242989A (en) Display controller
JPS6138987A (en) Crt controller
JPS6122391A (en) Copy control system for display
JPS5997184A (en) Image processor
JPS60251431A (en) Memory display device
JPH0399317A (en) Image processor
JPS63175885A (en) Display memory clearing system for crt display unit
JPS6035074B2 (en) CRT display device
JPH01302391A (en) Image display
JPH04151195A (en) Image display device
JPH0380292A (en) Hard copy controller
JPH01246630A (en) Data access device
JPS60129786A (en) Image memory
JPS6175388A (en) Display processor
JPH0352078B2 (en)
JPH0264777A (en) Image display device
JPS61193189A (en) Character/graphic display unit
JPS6114688A (en) Image display system
JPH03144692A (en) Transfer system for rectangular area image data