JPH0870222A - 可変利得増幅回路 - Google Patents
可変利得増幅回路Info
- Publication number
- JPH0870222A JPH0870222A JP6204806A JP20480694A JPH0870222A JP H0870222 A JPH0870222 A JP H0870222A JP 6204806 A JP6204806 A JP 6204806A JP 20480694 A JP20480694 A JP 20480694A JP H0870222 A JPH0870222 A JP H0870222A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- collector
- differential pair
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 利得の変化に伴う入出力インピーダンスの変
化を抑制するともに、広い利得可変幅が得られる可変利
得増幅回路を提供する。 【構成】 第１の差動対３５ａ、３５ｂと、第２の差動
対３６ａ、３６ｂと、トランジスタ３８ａ、３８ｂをそ
れぞれ含む帰還回路ａ、ｂとを有する可変利得増幅回路
に、第２の差動対と並列に第３の差動対１２ａ、１２ｂ
を設ける。また帰還回路にそれぞれトランジスタ３８
ａ、３８ｂと並列にトランジスタ１５ａ、１５ｂを設
け、第２の差動対または第３の差動対のコレクタ信号を
第１の差動対に帰還させる。第３の差動対に流れる電流
を可変電流源１４で制御することにより利得を制御す
る。
化を抑制するともに、広い利得可変幅が得られる可変利
得増幅回路を提供する。 【構成】 第１の差動対３５ａ、３５ｂと、第２の差動
対３６ａ、３６ｂと、トランジスタ３８ａ、３８ｂをそ
れぞれ含む帰還回路ａ、ｂとを有する可変利得増幅回路
に、第２の差動対と並列に第３の差動対１２ａ、１２ｂ
を設ける。また帰還回路にそれぞれトランジスタ３８
ａ、３８ｂと並列にトランジスタ１５ａ、１５ｂを設
け、第２の差動対または第３の差動対のコレクタ信号を
第１の差動対に帰還させる。第３の差動対に流れる電流
を可変電流源１４で制御することにより利得を制御す
る。
Description
【０００１】
【産業上の利用分野】本発明は、可変利得増幅回路に関
し、特に、高帯域高速動作が可能な帰還型負荷を用いた
可変利得増幅回路に関する。
し、特に、高帯域高速動作が可能な帰還型負荷を用いた
可変利得増幅回路に関する。
【０００２】
【従来の技術】従来、この種の可変利得増幅回路とし
て、例えば、特開平２−２２３２０９号公報に記載され
ているものがある。その可変利得増幅回路を図３に示
す。
て、例えば、特開平２−２２３２０９号公報に記載され
ているものがある。その可変利得増幅回路を図３に示
す。
【０００３】図３に示す可変利得増幅回路は、一対の入
力端子３１ａ、３１ｂ、一対の出力端子３２ａ、３２
ｂ、正電源端子３３、及び負電源端子３４を有すると共
に、第１の差動対を構成するトランジスタ３５ａ、３５
ｂ、第２の差動対を構成するトランジスタ３６ａ、３６
ｂ、帰還回路ａ、ｂを構成する抵抗器３７ａ、３７ｂ及
びトランジスタ３８ａ、３８ｂ、及び抵抗器３９ａ、３
９ｂを有している。
力端子３１ａ、３１ｂ、一対の出力端子３２ａ、３２
ｂ、正電源端子３３、及び負電源端子３４を有すると共
に、第１の差動対を構成するトランジスタ３５ａ、３５
ｂ、第２の差動対を構成するトランジスタ３６ａ、３６
ｂ、帰還回路ａ、ｂを構成する抵抗器３７ａ、３７ｂ及
びトランジスタ３８ａ、３８ｂ、及び抵抗器３９ａ、３
９ｂを有している。
【０００４】第１の差動対を構成するトランジスタ３５
ａ、３５ｂは、そのベースが、入力端子３１ａ、３１ｂ
にそれぞれ接続され、コレクタが、第２の差動対を構成
するトランジスタ３６ａ、３６ｂのベースと抵抗器３７
ａ、３７ｂの一端とにそれぞれ接続されている。この抵
抗器３７ａ、３７ｂの他端にはそれぞれ、トランジスタ
３８ａ、３８ｂのエミッタが接続されている。トランジ
スタ３６ａ、３６ｂは、そのコレクタが、それぞれトラ
ンジスタ３８ａ、３８ｂのベース、抵抗器３９ａ、３９
ｂの一端、及び出力端子３２ａ、３２ｂに接続されてい
る。また、トランジスタ３８ａ、３８ｂのコレクタと、
抵抗器３９ａ、３９ｂの他端は、正電源端子３３に接続
されている。そして、トランジスタ３５ａ、３５ｂのエ
ミッタが、可変電流源４０を介して負電源端子に、トラ
ンジスタ３６ａ、３６ｂのエミッタが、低電流源４１を
介して、負電源端子３４に接続され、増幅回路を構成し
ている。
ａ、３５ｂは、そのベースが、入力端子３１ａ、３１ｂ
にそれぞれ接続され、コレクタが、第２の差動対を構成
するトランジスタ３６ａ、３６ｂのベースと抵抗器３７
ａ、３７ｂの一端とにそれぞれ接続されている。この抵
抗器３７ａ、３７ｂの他端にはそれぞれ、トランジスタ
３８ａ、３８ｂのエミッタが接続されている。トランジ
スタ３６ａ、３６ｂは、そのコレクタが、それぞれトラ
ンジスタ３８ａ、３８ｂのベース、抵抗器３９ａ、３９
ｂの一端、及び出力端子３２ａ、３２ｂに接続されてい
る。また、トランジスタ３８ａ、３８ｂのコレクタと、
抵抗器３９ａ、３９ｂの他端は、正電源端子３３に接続
されている。そして、トランジスタ３５ａ、３５ｂのエ
ミッタが、可変電流源４０を介して負電源端子に、トラ
ンジスタ３６ａ、３６ｂのエミッタが、低電流源４１を
介して、負電源端子３４に接続され、増幅回路を構成し
ている。
【０００５】図３に示す、可変利得増幅回路では、可変
電流源４０を制御して第１の差動対に流れる電流を制御
して利得を変化させることができる。すなわち、可変電
流源を制御してトランジスタ３５ａ、３５ｂの相互コン
ダクタンス（ｇｍ35）を変化させることにより利得を変
化させることができる。
電流源４０を制御して第１の差動対に流れる電流を制御
して利得を変化させることができる。すなわち、可変電
流源を制御してトランジスタ３５ａ、３５ｂの相互コン
ダクタンス（ｇｍ35）を変化させることにより利得を変
化させることができる。
【０００６】ここで、入力端子３１ａから見たこの増幅
回路の入力インピーダンス（Ｚinａ）は、トランジスタ
３５ａのベース抵抗（ｒπ35a ）であるので、トランジ
スタ３５ａの電流増幅率をβ35a 、コレクタ電流をＩｃ
35a とすれば、数式１で表される。
回路の入力インピーダンス（Ｚinａ）は、トランジスタ
３５ａのベース抵抗（ｒπ35a ）であるので、トランジ
スタ３５ａの電流増幅率をβ35a 、コレクタ電流をＩｃ
35a とすれば、数式１で表される。
【０００７】
【数１】 ここで、ｋ：ボルツマン定数、Ｔ：絶対温度、及び、
ｑ：電子電荷、である。
ｑ：電子電荷、である。
【０００８】入力端子３１ｂから見たこの増幅回路の入
力インピーダンスは、数式１の添字ａを添字ｂに変更し
た式で表される。
力インピーダンスは、数式１の添字ａを添字ｂに変更し
た式で表される。
【０００９】数式１から分かる様に、この増幅回路の入
力インピーダンスは、トランジスタ３５ａ（３５ｂ）の
コレクタ電流に反比例し、電流増幅率に比例する。この
コレクタ電流の変化に伴う入力インピーダンスの変化を
図４に示す。図４では、横軸がトランジスタ３５ａ（３
５ｂ）のコレクタ電流、縦軸が入力インピーダンスを表
している。なお、このグラフは、数式１において、β35
a ＝１００、Ｔ＝２９８．１５°ｋ（２５℃）としたと
きのコレクタ電流Ｉｃ35a の変化による入力インピーダ
ンスの変化をグラフに表したものである。
力インピーダンスは、トランジスタ３５ａ（３５ｂ）の
コレクタ電流に反比例し、電流増幅率に比例する。この
コレクタ電流の変化に伴う入力インピーダンスの変化を
図４に示す。図４では、横軸がトランジスタ３５ａ（３
５ｂ）のコレクタ電流、縦軸が入力インピーダンスを表
している。なお、このグラフは、数式１において、β35
a ＝１００、Ｔ＝２９８．１５°ｋ（２５℃）としたと
きのコレクタ電流Ｉｃ35a の変化による入力インピーダ
ンスの変化をグラフに表したものである。
【００１０】図４より明らかな様に、入力インピーダン
スは、コレクタ電流の増加により、急激に減少し、その
後ほぼ一定となる。
スは、コレクタ電流の増加により、急激に減少し、その
後ほぼ一定となる。
【００１１】また、出力端子３２ａから見た、この増幅
回路の出力インピーダンス（Ｚoutａ）は、抵抗器３９
ａと、トランジスタ３８ａのベース抵抗と、トランジス
タ３６ａのコレクタ抵抗との、３つの抵抗の合成インピ
ーダンスであるので、抵抗器３９ａの抵抗値をｒ39a 、
トランジスタ３８ａのベース抵抗をｒπ38a 、トランジ
スタ３８ａの電流増幅率をβ38a 、トランジスタ３８ａ
のコレクタ電流をＩｃ38a トランジスタ３６ａのコレク
タ抵抗をｒ36a とすれば、数式２で表される。
回路の出力インピーダンス（Ｚoutａ）は、抵抗器３９
ａと、トランジスタ３８ａのベース抵抗と、トランジス
タ３６ａのコレクタ抵抗との、３つの抵抗の合成インピ
ーダンスであるので、抵抗器３９ａの抵抗値をｒ39a 、
トランジスタ３８ａのベース抵抗をｒπ38a 、トランジ
スタ３８ａの電流増幅率をβ38a 、トランジスタ３８ａ
のコレクタ電流をＩｃ38a トランジスタ３６ａのコレク
タ抵抗をｒ36a とすれば、数式２で表される。
【００１２】
【数２】
【００１３】ここで、ｋ、Ｔ、及び、ｑは、数式１同
様、それぞれ、ボルツマン定数、絶対温度、及び、電子
電荷である。また、本式においても、添字ａをｂとすれ
ば、出力端子３２ｂから見たこの増幅回路の出力インピ
ーダンスを表す式となる。
様、それぞれ、ボルツマン定数、絶対温度、及び、電子
電荷である。また、本式においても、添字ａをｂとすれ
ば、出力端子３２ｂから見たこの増幅回路の出力インピ
ーダンスを表す式となる。
【００１４】数式２が示すように、この増幅回路の出力
インピーダンスは、トランジスタトランジスタ３８ａの
コレクタ電流に反比例し、電流増幅率に比例する。通
常、トランジスタのベース及びコレクタ抵抗は、ハイイ
ンピーダンスであるため、増幅回路の出力インピーダン
スは、（コレクタ負荷）抵抗器３９ａ、３９ｂに支配さ
れる。ところが、このような増幅回路では、利得を変動
させるために、トランジスタ３８ａ、３８ｂに大電流を
流すと、ベース抵抗が減少し、出力インピーダンスを変
化させる。トランジスタ３８ａのコレクタ電流の変化に
伴う出力インピーダンスの変化を図５に示す。
インピーダンスは、トランジスタトランジスタ３８ａの
コレクタ電流に反比例し、電流増幅率に比例する。通
常、トランジスタのベース及びコレクタ抵抗は、ハイイ
ンピーダンスであるため、増幅回路の出力インピーダン
スは、（コレクタ負荷）抵抗器３９ａ、３９ｂに支配さ
れる。ところが、このような増幅回路では、利得を変動
させるために、トランジスタ３８ａ、３８ｂに大電流を
流すと、ベース抵抗が減少し、出力インピーダンスを変
化させる。トランジスタ３８ａのコレクタ電流の変化に
伴う出力インピーダンスの変化を図５に示す。
【００１５】図５において、横軸はトランジスタ３８ａ
のコレクタ電流を、縦軸は出力インピーダンスを表わし
ている。また、図５のグラフは、β38a ＝１００、Ｔ＝
２９８．１５°ｋ（２５℃）、ｒ36a ＝５０ｋΩ、とし
たときであって、ｒ39a ＝５０Ωの場合（一点鎖線で示
す）と、ｒ39a ＝１００Ωの場合（実線で示す）の、Ｉ
ｃ38a の変化による出力インピーダンスの変化を表して
いる。図５より明らかな様に、出力インピーダンスは、
コレクタ電流の増加に伴い減少していく。ここで、トラ
ンジスタ３８ａ、３８ｂのコレクタ電流は、トランジス
タ３５ａ、３５ｂのコレクタ電流となる。つまり、この
増幅回路の出力インピーダンスは、トランジスタ３５
ａ、３５ｂのコレクタ電流の増加に伴い減少する。
のコレクタ電流を、縦軸は出力インピーダンスを表わし
ている。また、図５のグラフは、β38a ＝１００、Ｔ＝
２９８．１５°ｋ（２５℃）、ｒ36a ＝５０ｋΩ、とし
たときであって、ｒ39a ＝５０Ωの場合（一点鎖線で示
す）と、ｒ39a ＝１００Ωの場合（実線で示す）の、Ｉ
ｃ38a の変化による出力インピーダンスの変化を表して
いる。図５より明らかな様に、出力インピーダンスは、
コレクタ電流の増加に伴い減少していく。ここで、トラ
ンジスタ３８ａ、３８ｂのコレクタ電流は、トランジス
タ３５ａ、３５ｂのコレクタ電流となる。つまり、この
増幅回路の出力インピーダンスは、トランジスタ３５
ａ、３５ｂのコレクタ電流の増加に伴い減少する。
【００１６】
【発明が解決しようとする課題】従来の可変利得増幅回
路では、利得を変化させるために第１の差動対に流れる
電流（コレクタ電流）を制御すると、電流の変化に伴っ
て入出力インピーダンスが変化してしまうという問題点
がある。
路では、利得を変化させるために第１の差動対に流れる
電流（コレクタ電流）を制御すると、電流の変化に伴っ
て入出力インピーダンスが変化してしまうという問題点
がある。
【００１７】また、一般にトランジスタは物理的サイズ
に依存する最大許容電流値を有しており、この最大許容
電流値により増幅回路の利得可変幅を制限してしまう。
従って、利得可変幅の大きい増幅回路を得るためには、
物理的に大きなトランジスタを使用する必要があり、そ
の結果、集積度の低下、トランジスタ寄生素子の増加な
どを招くという問題点がある。
に依存する最大許容電流値を有しており、この最大許容
電流値により増幅回路の利得可変幅を制限してしまう。
従って、利得可変幅の大きい増幅回路を得るためには、
物理的に大きなトランジスタを使用する必要があり、そ
の結果、集積度の低下、トランジスタ寄生素子の増加な
どを招くという問題点がある。
【００１８】本発明は、利得の変化に伴う入出力インピ
ーダンスの変化が少ない可変利得増幅回路を提供するこ
とを目的とする。また、本発明は、大きなトランジスタ
を用いることなく広い利得可変幅が得られる可変利得増
幅回路を提供することを目的とする。
ーダンスの変化が少ない可変利得増幅回路を提供するこ
とを目的とする。また、本発明は、大きなトランジスタ
を用いることなく広い利得可変幅が得られる可変利得増
幅回路を提供することを目的とする。
【００１９】
【課題を解決するための手段】本発明によれば、第１の
トランジスタと第２のトランジスタにより構成される第
１の差動対のベースはそれぞれ第１及び第２の入力端子
に接続され、前記第１の差動対の共通エミッタは第１の
定電流源を介して負電源端子に接続され、前記第１の差
動対のコレクタはそれぞれコレクタ負荷としての第１及
び第２の帰還回路に接続され、第３のトランジスタと第
４のトランジスタにより構成される第２の差動対のベー
スはそれぞれ前記第１の差動対のコレクタに接続され、
前記第２の差動対の共通エミッタは第２の定電流源を介
して前記負電源端子に接続され、前記第２の差動対のコ
レクタはそれぞれ第１及び第２の抵抗器を介して正電源
端子に接続されるとともに、第１及び第２の出力端子に
接続され、第５のトランジスタと第６のトランジスタに
より構成される第３の差動対のベースはそれぞれ前記第
１の差動対のコレクタに接続され、前記第３の差動対の
共通エミッタは第１の可変電流源を介して前記負電源端
子に接続され、前記第３の差動対のコレクタはそれぞれ
第３及び第４の抵抗器を介して前記正電源端子に接続さ
れ、前記第１の帰還回路は第７及び第８のトランジスタ
と第５の抵抗器により構成され、前記第７のトランジス
タのベースは前記第３のトランジスタのコレクタに接続
され、前記第８のトランジスタのベースは前記第５のト
ランジスタのコレクタに接続され、前記第７及び第８の
トランジスタのコレクタは前記正電源端子に接続され、
前記第７のトランジスタのエミッタは前記第８のトラン
ジスタのエミッタと接続されるとともに、前記第５の抵
抗器の一端に接続され、前記第５の抵抗器の他端は前記
第１のトランジスタのコレクタに接続され、前記第２の
帰還回路は第９及び第１０のトランジスタと第６の抵抗
器により構成され、前記第９のトランジスタのベースは
前記第４のトランジスタのコレクタに接続され、前記第
１０のトランジスタのベースは前記第６のトランジスタ
のコレクタに接続され、前記第９及び第１０のトランジ
スタのコレクタは前記正電源端子に接続され、前記第９
のトランジスタのエミッタは前記第１０のトランジスタ
のエミッタと接続されるとともに、前記第６の抵抗器の
一端に接続され、前記第６の抵抗器の他端は前記第２の
トランジスタのコレクタに接続されることによって構成
されることを特徴とする可変利得増幅回路が得られる。
トランジスタと第２のトランジスタにより構成される第
１の差動対のベースはそれぞれ第１及び第２の入力端子
に接続され、前記第１の差動対の共通エミッタは第１の
定電流源を介して負電源端子に接続され、前記第１の差
動対のコレクタはそれぞれコレクタ負荷としての第１及
び第２の帰還回路に接続され、第３のトランジスタと第
４のトランジスタにより構成される第２の差動対のベー
スはそれぞれ前記第１の差動対のコレクタに接続され、
前記第２の差動対の共通エミッタは第２の定電流源を介
して前記負電源端子に接続され、前記第２の差動対のコ
レクタはそれぞれ第１及び第２の抵抗器を介して正電源
端子に接続されるとともに、第１及び第２の出力端子に
接続され、第５のトランジスタと第６のトランジスタに
より構成される第３の差動対のベースはそれぞれ前記第
１の差動対のコレクタに接続され、前記第３の差動対の
共通エミッタは第１の可変電流源を介して前記負電源端
子に接続され、前記第３の差動対のコレクタはそれぞれ
第３及び第４の抵抗器を介して前記正電源端子に接続さ
れ、前記第１の帰還回路は第７及び第８のトランジスタ
と第５の抵抗器により構成され、前記第７のトランジス
タのベースは前記第３のトランジスタのコレクタに接続
され、前記第８のトランジスタのベースは前記第５のト
ランジスタのコレクタに接続され、前記第７及び第８の
トランジスタのコレクタは前記正電源端子に接続され、
前記第７のトランジスタのエミッタは前記第８のトラン
ジスタのエミッタと接続されるとともに、前記第５の抵
抗器の一端に接続され、前記第５の抵抗器の他端は前記
第１のトランジスタのコレクタに接続され、前記第２の
帰還回路は第９及び第１０のトランジスタと第６の抵抗
器により構成され、前記第９のトランジスタのベースは
前記第４のトランジスタのコレクタに接続され、前記第
１０のトランジスタのベースは前記第６のトランジスタ
のコレクタに接続され、前記第９及び第１０のトランジ
スタのコレクタは前記正電源端子に接続され、前記第９
のトランジスタのエミッタは前記第１０のトランジスタ
のエミッタと接続されるとともに、前記第６の抵抗器の
一端に接続され、前記第６の抵抗器の他端は前記第２の
トランジスタのコレクタに接続されることによって構成
されることを特徴とする可変利得増幅回路が得られる。
【００２０】
【実施例】以下に図面を参照して本発明の実施例を説明
する。図１に本発明の一実施例の回路図を示す。ここ
で、従来と同一のものには同一番号を付しその説明を省
略する。
する。図１に本発明の一実施例の回路図を示す。ここ
で、従来と同一のものには同一番号を付しその説明を省
略する。
【００２１】図１に示すように、本実施例の可変利得増
幅回路は、第１の差動対を構成するトランジスタ３５
ａ、３５ｂのエミッタが、定電流源１１を介して負電源
端子３４に接続されている。また、この可変利得増幅回
路は、第３の差動対を構成するトランジスタ１２ａ、１
２ｂを有し、そのベースが、トランジスタ３５ａ、３５
ｂのコレクタにそれぞれ接続され、コレクタが、それぞ
れ抵抗器１３ａ、１３ｂを介して正電源端子３３に接続
され、エミッタが可変電流源１４を介して負電源端子３
４に接続されている。
幅回路は、第１の差動対を構成するトランジスタ３５
ａ、３５ｂのエミッタが、定電流源１１を介して負電源
端子３４に接続されている。また、この可変利得増幅回
路は、第３の差動対を構成するトランジスタ１２ａ、１
２ｂを有し、そのベースが、トランジスタ３５ａ、３５
ｂのコレクタにそれぞれ接続され、コレクタが、それぞ
れ抵抗器１３ａ、１３ｂを介して正電源端子３３に接続
され、エミッタが可変電流源１４を介して負電源端子３
４に接続されている。
【００２２】また、この可変利得増幅回路は、帰還回路
ａ、ｂに、それぞれトランジスタ１５ａ、１５ｂを有し
ている。このトランジスタの１５ａ、１５ｂベースは、
トランジスタ１２ａ、１２ｂのコレクタ及び抵抗器１３
ａ、１３ｂに接続され、コレクタは、正電源端子３３
に、エミッタは、それぞれトランジスタ３８ａ、３８ｂ
のエミッタ及び抵抗器３７ａ、３７ｂに接続されてい
る。
ａ、ｂに、それぞれトランジスタ１５ａ、１５ｂを有し
ている。このトランジスタの１５ａ、１５ｂベースは、
トランジスタ１２ａ、１２ｂのコレクタ及び抵抗器１３
ａ、１３ｂに接続され、コレクタは、正電源端子３３
に、エミッタは、それぞれトランジスタ３８ａ、３８ｂ
のエミッタ及び抵抗器３７ａ、３７ｂに接続されてい
る。
【００２３】次にこの可変利得増幅回路の動作を説明す
る。ここでは、抵抗器３９ａ、３９ｂ及び抵抗器１３
ａ、１３ｂの抵抗値が同一であり、トランジスタ３６
ａ、３６ｂ及びトランジスタ１２ａ、１２ｂの特性が同
一であるとする。
る。ここでは、抵抗器３９ａ、３９ｂ及び抵抗器１３
ａ、１３ｂの抵抗値が同一であり、トランジスタ３６
ａ、３６ｂ及びトランジスタ１２ａ、１２ｂの特性が同
一であるとする。
【００２４】いま、可変電流源１４の電流値が大きく、
トランジスタ１５ａ、１５ｂのベース電位が、トランジ
スタ３８ａ、３８ｂのベース電位よりも小さいとき、ト
ランジスタ３８ａ、３８ｂはＯＮ状態、トランジスタ１
５ａ、１５ｂはＯＦＦ状態となり、第２の差動対のコレ
クタ信号が、トランジスタ３８ａ、３８ｂを介して第１
の差動対のコレクタに帰還される。このとき、この増幅
回路の動作は、図３に示す回路と同じで、可変電流源１
４の電流値とは無関係に一定（最小値）となる。
トランジスタ１５ａ、１５ｂのベース電位が、トランジ
スタ３８ａ、３８ｂのベース電位よりも小さいとき、ト
ランジスタ３８ａ、３８ｂはＯＮ状態、トランジスタ１
５ａ、１５ｂはＯＦＦ状態となり、第２の差動対のコレ
クタ信号が、トランジスタ３８ａ、３８ｂを介して第１
の差動対のコレクタに帰還される。このとき、この増幅
回路の動作は、図３に示す回路と同じで、可変電流源１
４の電流値とは無関係に一定（最小値）となる。
【００２５】ここで、トランジスタ３５ａ、３５ｂの相
互コンダクタンスをｇｍ35とし、抵抗器３７ａ、３７ｂ
の抵抗値をＲ37とすれば、低周波における利得Ａv1(DC)
は、数式３で近似される。
互コンダクタンスをｇｍ35とし、抵抗器３７ａ、３７ｂ
の抵抗値をＲ37とすれば、低周波における利得Ａv1(DC)
は、数式３で近似される。
【００２６】
【数３】
【００２７】また、このとき、トランジスタ３５ａ、３
５ｂに流れるコレクタ電流を、それぞれ、Ｉc 35a min
、Ｉc 35b min 、トランジスタ３８ａ、３８ｂに流れ
るコレクタ電流を、それぞれ、Ｉc 38a min 、Ｉc 38b
min 、トランジスタ３５ａ、３５ｂに流れるコレクタ電
流を、それぞれ、Ｉc 15a min 、Ｉc 15b min とし、定
電流源１１の電流値をＩ11とすると、定常状態で数式４
及び数式５が成立する。
５ｂに流れるコレクタ電流を、それぞれ、Ｉc 35a min
、Ｉc 35b min 、トランジスタ３８ａ、３８ｂに流れ
るコレクタ電流を、それぞれ、Ｉc 38a min 、Ｉc 38b
min 、トランジスタ３５ａ、３５ｂに流れるコレクタ電
流を、それぞれ、Ｉc 15a min 、Ｉc 15b min とし、定
電流源１１の電流値をＩ11とすると、定常状態で数式４
及び数式５が成立する。
【００２８】
【数４】
【００２９】
【数５】
【００３０】また、このとき、入力端子３１ａにＨｉレ
ベル、入力端子３１ｂにＬｏｗレベルの信号が入力され
ると、各コレクタ信号は数式６のようになる。
ベル、入力端子３１ｂにＬｏｗレベルの信号が入力され
ると、各コレクタ信号は数式６のようになる。
【００３１】
【数６】
【００３２】次に、可変電流源１４の電流値が、定電流
源４１の電流値と等しく、トランジスタ１５ａ、１５ｂ
のベース電位がトランジスタ３８ａ、３８ｂのベース電
位と同電位であるとき、トランジスタ１５ａ、１５ｂ及
びトランジスタ３８ａ、３８ｂは全てＯＮ状態となり、
第２及び第３の差動対のコレクタ信号が第１の差動対の
コレクタに帰還される。その帰還量は、第２の及び第３
の差動対のコレクタ信号が同一であるために、前述した
可変電流源１４の電流値が大きい場合と同じである。
源４１の電流値と等しく、トランジスタ１５ａ、１５ｂ
のベース電位がトランジスタ３８ａ、３８ｂのベース電
位と同電位であるとき、トランジスタ１５ａ、１５ｂ及
びトランジスタ３８ａ、３８ｂは全てＯＮ状態となり、
第２及び第３の差動対のコレクタ信号が第１の差動対の
コレクタに帰還される。その帰還量は、第２の及び第３
の差動対のコレクタ信号が同一であるために、前述した
可変電流源１４の電流値が大きい場合と同じである。
【００３３】このとき、トランジスタ３５ａ、３５ｂに
流れるコレクタ電流を、それぞれ、Ｉc 35a mid 、Ｉc
35b mid 、トランジスタ３８ａ、３８ｂに流れるコレク
タ電流を、それぞれ、Ｉc 38a mid 、Ｉc 38b mid 、ト
ランジスタ３５ａ、３５ｂに流れるコレクタ電流を、そ
れぞれ、Ｉc 15a mid 、Ｉc 15b mid とし、定電流源１
１の電流値をＩ11とすると、定常状態で数式７が成り立
つ。
流れるコレクタ電流を、それぞれ、Ｉc 35a mid 、Ｉc
35b mid 、トランジスタ３８ａ、３８ｂに流れるコレク
タ電流を、それぞれ、Ｉc 38a mid 、Ｉc 38b mid 、ト
ランジスタ３５ａ、３５ｂに流れるコレクタ電流を、そ
れぞれ、Ｉc 15a mid 、Ｉc 15b mid とし、定電流源１
１の電流値をＩ11とすると、定常状態で数式７が成り立
つ。
【００３４】
【数７】
【００３５】また、このとき、入力端子３１ａにＨｉレ
ベル、入力端子３１ｂにＬｏｗレベルの信号が入力され
ると、各コレクタ信号は数式８のようになる。
ベル、入力端子３１ｂにＬｏｗレベルの信号が入力され
ると、各コレクタ信号は数式８のようになる。
【００３６】
【数８】
【００３７】さらに、可変電流源１４の電流値を小さく
していくと、トランジスタ１５ａ、１５ｂのベース電位
が、トランジスタ３８ａ、３８ｂのベース電位を越え、
トランジスタ３８ａ、３８ｂはＯＦＦ状態、トランジス
タ１５ａ、１５ｂはＯＮ状態となり、トランジスタ１５
ａ、１５ｂを介しての帰還の割合が増加していく。さら
に、可変電流源１４の電流値を小さくしていくと、トラ
ンジスタ３８ａ、３８ｂを介しての帰還量は完全に０と
なり、トランジスタ１５ａ、１５ｂを介しての帰還のみ
となる。さらに、可変電流源１４の電流値を０にまで減
少させると、帰還量も０になり、本実施例の増幅回路に
おける最大利得が得られる。
していくと、トランジスタ１５ａ、１５ｂのベース電位
が、トランジスタ３８ａ、３８ｂのベース電位を越え、
トランジスタ３８ａ、３８ｂはＯＦＦ状態、トランジス
タ１５ａ、１５ｂはＯＮ状態となり、トランジスタ１５
ａ、１５ｂを介しての帰還の割合が増加していく。さら
に、可変電流源１４の電流値を小さくしていくと、トラ
ンジスタ３８ａ、３８ｂを介しての帰還量は完全に０と
なり、トランジスタ１５ａ、１５ｂを介しての帰還のみ
となる。さらに、可変電流源１４の電流値を０にまで減
少させると、帰還量も０になり、本実施例の増幅回路に
おける最大利得が得られる。
【００３８】さて、可変電流源１４の電流値を小さくし
て、トランジスタ１５ａ、１５ｂを介しての帰還のみと
したときの帰還量は、可変電流源１４の電流値の変化に
基づいてトランジスタ１２ａ、１２ｂの相互コンダクタ
ンスが変化し、この変化により変化する。その結果、こ
の増幅回路の利得が変化する。このトランジスタ１５
ａ、１５ｂを介して帰還が行われている範囲が、この増
幅回路の利得変動範囲となる。
て、トランジスタ１５ａ、１５ｂを介しての帰還のみと
したときの帰還量は、可変電流源１４の電流値の変化に
基づいてトランジスタ１２ａ、１２ｂの相互コンダクタ
ンスが変化し、この変化により変化する。その結果、こ
の増幅回路の利得が変化する。このトランジスタ１５
ａ、１５ｂを介して帰還が行われている範囲が、この増
幅回路の利得変動範囲となる。
【００３９】ここで、トランジスタ３６ａ、３６ｂの相
互コンダクタンスをｇｍ36、トランジスタ１２ａ、１２
ｂの相互コンダクタンスをｇｍ12とすれば、低周波にお
ける利得ＡV2(CD)は、数式９で近似される。
互コンダクタンスをｇｍ36、トランジスタ１２ａ、１２
ｂの相互コンダクタンスをｇｍ12とすれば、低周波にお
ける利得ＡV2(CD)は、数式９で近似される。
【００４０】
【数９】
【００４１】このように、本実施例の増幅回路では、可
変電流源１４の電流値を変化させることにより、数式９
のｇｍ12を変化させて、利得の変更を実現する。ここ
で、回路定数をある任意の値として、定電流源４１の電
流値を５ｍＡとしたときの、利得の変動を図２に示す。
このように、本実施例の増幅回路では、可変電流源１４
の電流値を変化させることにより幅広く利得を変更する
ことができる。
変電流源１４の電流値を変化させることにより、数式９
のｇｍ12を変化させて、利得の変更を実現する。ここ
で、回路定数をある任意の値として、定電流源４１の電
流値を５ｍＡとしたときの、利得の変動を図２に示す。
このように、本実施例の増幅回路では、可変電流源１４
の電流値を変化させることにより幅広く利得を変更する
ことができる。
【００４２】また、このとき、トランジスタ３５ａ、３
５ｂに流れるコレクタ電流をそれぞれＩｃ35amax、Ｉｃ
35bmax、トランジスタ３８ａ、３８ｂに流れるコレクタ
電流を、それぞれＩｃ38amax、Ｉｃ38bmax、トランジス
タ１５ａ、１５ｂにそれぞれ流れるコレクタ電流をＩｃ
15amax、Ｉｃ15bmaxとし、定電流源１１の電流値をＩ11
とすると、定常状態で、数式１０が成立する。
５ｂに流れるコレクタ電流をそれぞれＩｃ35amax、Ｉｃ
35bmax、トランジスタ３８ａ、３８ｂに流れるコレクタ
電流を、それぞれＩｃ38amax、Ｉｃ38bmax、トランジス
タ１５ａ、１５ｂにそれぞれ流れるコレクタ電流をＩｃ
15amax、Ｉｃ15bmaxとし、定電流源１１の電流値をＩ11
とすると、定常状態で、数式１０が成立する。
【００４３】
【数１０】
【００４４】また、このとき入力端子３１ａにＨｉレベ
ル、入力端子３２ｂにＬｏｗレベルの信号が入力される
と、各コレクタ電流は数式１１のようになる。
ル、入力端子３２ｂにＬｏｗレベルの信号が入力される
と、各コレクタ電流は数式１１のようになる。
【００４５】
【数１１】
【００４６】以上のように、本実施例の増幅回路では、
トランジスタ１５ａ、１５ｂのベース電位の変化と、ト
ランジスタ１２ａ、１２ｂの相互コンダクタンスの変化
とにより２つの要因による帰還量の変化によって、利得
の可変を実現している。このため、従来の増幅回路に比
べて小さな電流変化で広い利得可変幅が得られる。
トランジスタ１５ａ、１５ｂのベース電位の変化と、ト
ランジスタ１２ａ、１２ｂの相互コンダクタンスの変化
とにより２つの要因による帰還量の変化によって、利得
の可変を実現している。このため、従来の増幅回路に比
べて小さな電流変化で広い利得可変幅が得られる。
【００４７】また、利得を変化させても第１の差動対を
構成するトランジスタ３５ａ、３５ｂのコレクタ電流は
変化しないので、この増幅回路の入力インピーダンスは
一定に保たれる。さらに、出力端子３２ａ、３２ｂに接
続されたトランジスタ３８ａ、３８ｂのコレクタ電流
は、利得可変幅とは無関係で、定電流源１１の電流値以
下に保たれるうえ、従来に比べて電流変化量が少ない。
したがって、本実施例の増幅回路の、出力インピーダン
スの変化は抑制される。
構成するトランジスタ３５ａ、３５ｂのコレクタ電流は
変化しないので、この増幅回路の入力インピーダンスは
一定に保たれる。さらに、出力端子３２ａ、３２ｂに接
続されたトランジスタ３８ａ、３８ｂのコレクタ電流
は、利得可変幅とは無関係で、定電流源１１の電流値以
下に保たれるうえ、従来に比べて電流変化量が少ない。
したがって、本実施例の増幅回路の、出力インピーダン
スの変化は抑制される。
【００４８】
【発明の効果】本発明によれば、第１及び第２の差動対
を有する帰還型負荷を用いた可変利得増幅回路に、第２
の差動対と並列に第３の差動対を設け、第２の差動対と
第３の差動対のコレクタ信号を選択して帰還をかける様
にしたことで、利得を変化させるときに発生する増幅回
路の入出力インピーダンスの変化を抑制することができ
る。
を有する帰還型負荷を用いた可変利得増幅回路に、第２
の差動対と並列に第３の差動対を設け、第２の差動対と
第３の差動対のコレクタ信号を選択して帰還をかける様
にしたことで、利得を変化させるときに発生する増幅回
路の入出力インピーダンスの変化を抑制することができ
る。
【００４９】また、物理的に大きなトランジスタを使用
することなく、広い可変利得幅を得ることができるの
で、集積度の低下や、トランジスタの寄生素子の増加を
招くこともない。
することなく、広い可変利得幅を得ることができるの
で、集積度の低下や、トランジスタの寄生素子の増加を
招くこともない。
【図１】本発明の一実施例の回路図である。
【図２】図１の可変利得増幅回路の可変電流源の電流値
に対する回路利得を表すグラフである。
に対する回路利得を表すグラフである。
【図３】従来の可変利得増幅回路の回路図である。
【図４】図３の可変利得増幅回路の入力インピーダンス
特性を表すグラフである。
特性を表すグラフである。
【図５】図３の可変利得増幅回路の出力インピーダンス
特性を表すグラフである。
特性を表すグラフである。
１１ 定電流源 １２ａ、１２ｂ トランジスタ １３ａ、１３ｂ 抵抗器 １４ 可変電流源 １５ａ、１５ｂ トランジスタ ３１ａ、３１ｂ 入力端子 ３２ａ、３２ｂ 出力端子 ３３ 正電源端子 ３４ 負電源端子 ３５ａ、３５ｂ トランジスタ ３６ａ、３６ｂ トランジスタ ３７ａ、３７ｂ 抵抗器 ３８ａ、３８ｂ トランジスタ ３９ａ、３９ｂ 抵抗器 ４０ 可変電流源 ４１ 定電流源
Claims (2)
- 【請求項１】 第１のトランジスタと第２のトランジス
タにより構成される第１の差動対のベースはそれぞれ第
１及び第２の入力端子に接続され、前記第１の差動対の
共通エミッタは第１の定電流源を介して負電源端子に接
続され、前記第１の差動対のコレクタはそれぞれコレク
タ負荷としての第１及び第２の帰還回路に接続され、第
３のトランジスタと第４のトランジスタにより構成され
る第２の差動対のベースはそれぞれ前記第１の差動対の
コレクタに接続され、前記第２の差動対の共通エミッタ
は第２の定電流源を介して前記負電源端子に接続され、
前記第２の差動対のコレクタはそれぞれ第１及び第２の
抵抗器を介して正電源端子に接続されるとともに、第１
及び第２の出力端子に接続され、第５のトランジスタと
第６のトランジスタにより構成される第３の差動対のベ
ースはそれぞれ前記第１の差動対のコレクタに接続さ
れ、前記第３の差動対の共通エミッタは第１の可変電流
源を介して前記負電源端子に接続され、前記第３の差動
対のコレクタはそれぞれ第３及び第４の抵抗器を介して
前記正電源端子に接続され、前記第１の帰還回路は第７
及び第８のトランジスタと第５の抵抗器により構成さ
れ、前記第７のトランジスタのベースは前記第３のトラ
ンジスタのコレクタに接続され、前記第８のトランジス
タのベースは前記第５のトランジスタのコレクタに接続
され、前記第７及び第８のトランジスタのコレクタは前
記正電源端子に接続され、前記第７のトランジスタのエ
ミッタは前記第８のトランジスタのエミッタと接続され
るとともに、前記第５の抵抗器の一端に接続され、前記
第５の抵抗器の他端は前記第１のトランジスタのコレク
タに接続され、前記第２の帰還回路は第９及び第１０の
トランジスタと第６の抵抗器により構成され、前記第９
のトランジスタのベースは前記第４のトランジスタのコ
レクタに接続され、前記第１０のトランジスタのベース
は前記第６のトランジスタのコレクタに接続され、前記
第９及び第１０のトランジスタのコレクタは前記正電源
端子に接続され、前記第９のトランジスタのエミッタは
前記第１０のトランジスタのエミッタと接続されるとと
もに、前記第６の抵抗器の一端に接続され、前記第６の
抵抗器の他端は前記第２のトランジスタのコレクタに接
続されることによって構成されることを特徴とする可変
利得増幅回路。 - 【請求項２】 第１の差動対を構成する第１及び第２の
トランジスタと、第２の差動対を構成する第３及び第４
のトランジスタと、第５のトランジスタを含む第１の帰
還回路と、第６のトランジスタを含む第２の帰還回路と
を有し、前記第１及び第２のトランジスタのベースをそ
れぞれ入力端子に接続し、該第１及び第２のトランジス
タのコレクタをそれぞれ前記第３及び第４のトランジス
タのベースに接続するとともにそれぞれ抵抗器を介して
前記第５及び第６のトランジスタのエミッタに接続し、
該第１及び第２のトランジスタのエミッタ同士を接続し
電流源を介して負電源端子にし、前記第３及び第４のト
ランジスタのコレクタをそれぞれ出力端子と前記第５及
び第６のベースに接続するとともに、それぞれ抵抗器を
介して正電源端子に接続し、該第３及び第４のトランジ
スタのエミッタ同士を接続し定電流源を介して前記負電
源端子に接続し、前記第５及び第６のトランジスタのコ
レクタを前記正電源端子に接続した可変利得増幅回路に
おいて、第７及び第８のトランジスタを用いて第３の差
動対を構成する様に、前記第７及び第８のトランジスタ
のベースをそれぞれ前記第１及び第２のトランジスタの
コレクタに接続し、該第７及び第８のトランジスタのコ
レクタをそれぞれ抵抗器を介して正電源端子に接続し、
該第７及び第８のトランジスタのエミッタ同士を接続し
可変電流源を介して負電源端子に接続するとともに、前
記第１の帰還回路に前記第５のトランジスタのコレクタ
及びエミッタにそれぞれコレクタ及びエミッタが接続さ
れる第９のトランジスタを設け、該第９のトランジスタ
のベースを前記第７のトランジスタのコレクタに接続
し、前記第２の帰還回路に前記第６のトランジスタのコ
レクタ及びエミッタにそれぞれコレクタ及びエミッタが
接続される第１０のトランジスタを設け、該第１０のト
ランジスタのベースを前記第８のトランジスタのコレク
タに接続したことを特徴とする可変利得増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20480694A JP3286826B2 (ja) | 1994-08-30 | 1994-08-30 | 可変利得増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20480694A JP3286826B2 (ja) | 1994-08-30 | 1994-08-30 | 可変利得増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0870222A true JPH0870222A (ja) | 1996-03-12 |
| JP3286826B2 JP3286826B2 (ja) | 2002-05-27 |
Family
ID=16496680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20480694A Expired - Fee Related JP3286826B2 (ja) | 1994-08-30 | 1994-08-30 | 可変利得増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3286826B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011171812A (ja) * | 2010-02-16 | 2011-09-01 | Yokogawa Electric Corp | 光受信器 |
| CN107800394A (zh) * | 2017-12-08 | 2018-03-13 | 成都前锋电子仪器有限责任公司 | 一种可变增益控制电路 |
-
1994
- 1994-08-30 JP JP20480694A patent/JP3286826B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011171812A (ja) * | 2010-02-16 | 2011-09-01 | Yokogawa Electric Corp | 光受信器 |
| CN107800394A (zh) * | 2017-12-08 | 2018-03-13 | 成都前锋电子仪器有限责任公司 | 一种可变增益控制电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3286826B2 (ja) | 2002-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100946815B1 (ko) | 프로그램 가능한 저잡음 증폭기 및 방법 | |
| JPS615608A (ja) | 広帯域、可変利得、差動入力、直接結合増幅器 | |
| EP0320471B1 (en) | Common mode sensing and control in balanced amplifier chains | |
| US4042886A (en) | High input impedance amplifier circuit having temperature stable quiescent operating levels | |
| US3983502A (en) | Bridge-output amplifier with direct-coupled differential-mode feedback | |
| JPH11195940A (ja) | 可変利得増幅器 | |
| JPH0514074A (ja) | 平衡型差動増幅回路 | |
| JP3286826B2 (ja) | 可変利得増幅回路 | |
| JPH07312525A (ja) | 広帯域定インピーダンス増幅器 | |
| US4360786A (en) | Variable-gain differential amplifier | |
| JPH05299949A (ja) | 帰還形差動増幅回路 | |
| JP2619858B2 (ja) | 折線近似型関数発生回路 | |
| JPH09331220A (ja) | 利得可変増幅器 | |
| JPH0350447B2 (ja) | ||
| JPH02223209A (ja) | 帰還形負荷を用いた増幅回路 | |
| JPS6123403A (ja) | 差動増幅回路 | |
| JP2859880B2 (ja) | 可変利得増幅回路 | |
| JPH0870223A (ja) | オフセットキャンセル回路 | |
| JP3114927B2 (ja) | 電流供給回路とこれを用いたフィルター回路 | |
| JPS58181310A (ja) | 電圧利得制御増幅装置 | |
| JP2001156564A (ja) | 可変利得増幅回路 | |
| JPH07129699A (ja) | 積分器 | |
| JPH05175754A (ja) | 差動増幅器 | |
| JP3367875B2 (ja) | 対数変換回路及びこれを用いたトランスコンダクター | |
| JPH1155054A (ja) | 利得可変増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020205 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080315 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |