JPH0864836A - Fabrication of thin film semiconductor device - Google Patents
Fabrication of thin film semiconductor deviceInfo
- Publication number
- JPH0864836A JPH0864836A JP22258794A JP22258794A JPH0864836A JP H0864836 A JPH0864836 A JP H0864836A JP 22258794 A JP22258794 A JP 22258794A JP 22258794 A JP22258794 A JP 22258794A JP H0864836 A JPH0864836 A JP H0864836A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- semiconductor
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は薄膜半導体装置の製造方
法に関する。より詳しくは、エネルギービームの照射に
より半導体薄膜を結晶化する技術に関する。なお、薄膜
半導体装置は例えばアクティブマトリクス型液晶表示パ
ネルの組み立て等に用いられる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film semiconductor device. More specifically, it relates to a technique for crystallizing a semiconductor thin film by irradiation with an energy beam. The thin film semiconductor device is used, for example, in assembling an active matrix type liquid crystal display panel.
【0002】[0002]
【従来の技術】高解像度ディスプレイ用として、スイッ
チング素子に多結晶シリコン薄膜トランジスタを用いた
小型、高精細のアクティブマトリクス型液晶表示パネル
の開発が極めて有望視されている。中でも、同一ガラス
基板上に画素アレイ部と駆動アレイ部とを同一プロセス
で作成する駆動回路内蔵型の液晶表示パネルは、ワイヤ
ーボンディングや駆動IC実装等の工程を削減できる利
点がある。多結晶シリコン薄膜トランジスタを用いて大
型、高精細の液晶表示パネルを実現するには、低価格の
ガラス基板を使用できる低温プロセスの確立が必須とな
る。低温プロセスの手法として従来から大きく期待され
てきたのは、レーザビーム等のエネルギービームを非晶
質シリコン等の半導体薄膜に照射して、低融点ガラス基
板上に高品質の多結晶シリコンを形成する技術である。2. Description of the Related Art For a high resolution display, development of a small and high definition active matrix type liquid crystal display panel using a polycrystalline silicon thin film transistor as a switching element is regarded as extremely promising. Above all, a liquid crystal display panel with a built-in drive circuit, in which a pixel array section and a drive array section are formed on the same glass substrate in the same process, has an advantage that steps such as wire bonding and drive IC mounting can be omitted. In order to realize a large-sized and high-definition liquid crystal display panel using a polycrystalline silicon thin film transistor, it is essential to establish a low temperature process that can use a low-priced glass substrate. As a method of low temperature process, what has been greatly expected from the past is to irradiate a semiconductor thin film such as amorphous silicon with an energy beam such as a laser beam to form high quality polycrystalline silicon on a low melting glass substrate. It is a technology.
【0003】[0003]
【発明が解決しようとする課題】薄膜トランジスタのチ
ャネル部にレーザビームや電子ビーム等のエネルギービ
ームを照射し結晶化させる事により高性能の薄膜トラン
ジスタを作成できる。又、薄膜トランジスタのソース部
やドレイン部にエネルギービームを照射する事により、
不純物の活性化アニールを行なう事ができる。従来、半
導体薄膜を薄膜トランジスタの素子領域に合わせて島状
にパタニングして分離した後、エネルギービームを照射
していた。しかしながら、エネルギービームの照射によ
り生じた熱の拡散が、比較的熱伝導性の悪いガラス基板
を通してしか行なわれない為、島状にパタニングされた
半導体薄膜が異常に高温加熱され、エネルギービーム照
射時に蒸発してしまい、結晶化や不純物の活性化が良好
に行なえないという課題があった。又、多結晶シリコン
薄膜トランジスタを低温で形成する為には、チャネル部
の結晶化に加え、ソース部及びドレイン部の活性化を比
較的低温で実施する必要がある。そこで、従来チャネル
部の結晶化とソース部及びドレイン部の活性化を各々別
工程のエネルギービーム照射に分けて行なっていた。し
かしながら、エネルギービームの照射を2工程に分けて
行なわなければならず、薄膜半導体装置製造工程のスル
ープットが低下するという課題がある。A high-performance thin film transistor can be produced by irradiating the channel portion of the thin film transistor with an energy beam such as a laser beam or an electron beam for crystallization. Also, by irradiating the source part and the drain part of the thin film transistor with an energy beam,
Impurity activation annealing can be performed. Conventionally, the semiconductor thin film has been patterned by separating it into island shapes in accordance with the element region of the thin film transistor, and then irradiating with an energy beam. However, since the heat generated by the irradiation of the energy beam is diffused only through the glass substrate, which has a relatively low thermal conductivity, the semiconductor thin film patterned in an island shape is heated to an abnormally high temperature and evaporates during the irradiation of the energy beam. As a result, there is a problem that crystallization and activation of impurities cannot be performed well. Further, in order to form a polycrystalline silicon thin film transistor at a low temperature, it is necessary to activate the source part and the drain part at a relatively low temperature in addition to the crystallization of the channel part. Therefore, conventionally, the crystallization of the channel portion and the activation of the source portion and the drain portion have been separately performed by separate energy beam irradiation. However, the irradiation of the energy beam has to be performed in two steps, and there is a problem that the throughput of the thin film semiconductor device manufacturing process is reduced.
【0004】[0004]
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明はエネルギービームの照射により発生
した熱拡散流を制御し、半導体薄膜が均一に結晶化する
様なエネルギービーム照射方法を提供する事を目的とす
る。又、チャネル部の結晶化とソース部及びドレイン部
の活性化とを同時に行なう事によりエネルギービーム照
射工程を1回で終わらせる事が可能な半導体プロセスを
提供する事を目的とする。かかる目的を達成する為に以
下の手段を講じた。即ち、本発明によれば、薄膜半導体
装置は以下の工程により製造される。先ず、絶縁基板上
に半導体薄膜を形成する成膜工程を行なう。次に、該半
導体薄膜に規定された多数の素子領域に対して一連の処
理を施し多数の薄膜トランジスタを形成する加工工程を
行なう。特徴事項として、該一連の処理の途中段階で該
半導体薄膜が多数の素子領域に渡って連続している状態
の時エネルギービームを照射して該半導体薄膜を結晶化
する照射工程を行なう。好ましくは、前記加工工程は該
素子領域に対し不純物を選択的に注入して薄膜トランジ
スタのソース部及びドレイン部を形成すると共に両者の
間にチャネル部を設ける注入処理を含んでおり、前記照
射工程は該注入処理の後段階で行なわれチャネル部に含
まれる半導体薄膜の結晶化と同時にソース部及びドレイ
ン部に注入された不純物の活性化を図る。さらに好まし
くは、前記加工工程は該照射工程に先立って素子領域の
前処理を行ないソース部及びドレイン部に照射されるエ
ネルギービームの効率よりもチャネル部に照射されるエ
ネルギービームの効率が相対的に高くなる様にする。例
えば、前記前処理はソース部及びドレイン部を除いてチ
ャネル部の上にエネルギービームの反射防止膜を設ける
処理である。あるいは、前記前処理はチャネル部に含ま
れる半導体薄膜の厚みをソース部及びドレイン部に含ま
れる半導体薄膜の厚みより小さく加工する処理である。
なお、前記加工工程は該照射工程に先立って絶縁基板上
に全面成膜された半導体薄膜を選択的にエッチングし多
数の素子領域に渡って連続する所定のパタンに加工する
処理を含むものであっても良い。又、前記加工工程は該
照射工程の後該半導体薄膜の不要な部分をエッチング除
去して個々の素子領域を互いに分離する処理を含むもの
であっても良い。さらには、該加工工程の後個々の薄膜
トランジスタに接続する画素電極を形成する電極工程を
行なう場合もある。In view of the above-mentioned problems of the prior art, the present invention controls the thermal diffusion flow generated by the irradiation of the energy beam, and the energy beam irradiation method for uniformly crystallizing the semiconductor thin film. The purpose is to provide. It is another object of the present invention to provide a semiconductor process in which the energy beam irradiation process can be completed once by simultaneously crystallization of the channel part and activation of the source part and the drain part. The following measures have been taken in order to achieve this object. That is, according to the present invention, the thin film semiconductor device is manufactured by the following steps. First, a film forming step of forming a semiconductor thin film on an insulating substrate is performed. Next, a processing step of forming a large number of thin film transistors by performing a series of processes on a large number of element regions defined in the semiconductor thin film is performed. As a characteristic feature, an irradiation step of irradiating an energy beam to crystallize the semiconductor thin film is performed when the semiconductor thin film is continuous over a large number of element regions in the middle of the series of processes. Preferably, the processing step includes an implantation process of selectively implanting an impurity into the element region to form a source part and a drain part of the thin film transistor and providing a channel part between them, and the irradiation step includes It is carried out at a later stage of the implantation process, and at the same time as crystallization of the semiconductor thin film included in the channel part, activation of the impurities implanted in the source part and the drain part is attempted. More preferably, in the processing step, the element region is pretreated prior to the irradiation step so that the efficiency of the energy beam applied to the channel part is relatively higher than the efficiency of the energy beam applied to the source part and the drain part. Make it higher. For example, the pretreatment is a treatment of providing an energy beam antireflection film on the channel portion except for the source portion and the drain portion. Alternatively, the pretreatment is processing for making the thickness of the semiconductor thin film included in the channel portion smaller than the thickness of the semiconductor thin film included in the source portion and the drain portion.
The processing step includes a process of selectively etching the semiconductor thin film formed on the entire surface of the insulating substrate and processing it into a predetermined pattern continuous over a large number of element regions prior to the irradiation step. May be. Further, the processing step may include a process of separating unnecessary element regions from each other by etching away unnecessary portions of the semiconductor thin film after the irradiation step. Further, after the processing step, an electrode step of forming a pixel electrode connected to each thin film transistor may be performed.
【0005】本発明は薄膜半導体装置を利用して組み立
てられる液晶表示パネルの製造に適用できる。即ち、本
発明によれば液晶表示パネルは以下の工程により作成さ
れる。先ず、絶縁基板上に半導体薄膜を形成する成膜工
程を行なう。次に、該半導体薄膜に規定された多数の素
子領域に対して一連の処理を施し多数の薄膜トランジス
タを形成する加工工程を行なう。特徴事項として、該一
連の処理の途中段階で該半導体薄膜が多数の素子領域に
渡って連続している状態の時エネルギービームを照射し
て該半導体薄膜を結晶化する照射工程を行なう。この
後、個々の薄膜トランジスタに接続して多数の画素電極
を形成する電極工程を行なう。続いて、所定の間隙を介
して該絶縁基板に対向基板を接合する組立工程を行な
う。最後に、該間隙内に液晶を注入する封止工程を行な
って液晶表示パネルを完成する。The present invention can be applied to the manufacture of a liquid crystal display panel assembled by using a thin film semiconductor device. That is, according to the present invention, the liquid crystal display panel is manufactured by the following steps. First, a film forming step of forming a semiconductor thin film on an insulating substrate is performed. Next, a processing step of forming a large number of thin film transistors by performing a series of processes on a large number of element regions defined in the semiconductor thin film is performed. As a characteristic feature, an irradiation step of irradiating an energy beam to crystallize the semiconductor thin film is performed when the semiconductor thin film is continuous over a large number of device regions in the middle of the series of processes. After that, an electrode process of connecting a plurality of thin film transistors to form a large number of pixel electrodes is performed. Subsequently, an assembling step of joining the counter substrate to the insulating substrate via a predetermined gap is performed. Finally, a liquid crystal display panel is completed by performing a sealing step of injecting liquid crystal into the gap.
【0006】[0006]
【作用】本発明においては、薄膜トランジスタを形成す
る一連の処理の途中段階で、半導体薄膜が多数の素子領
域に渡って連続している状態の時、エネルギービームを
照射して半導体薄膜を結晶化する。半導体薄膜が連続し
ている状態でエネルギービームを照射する為、熱が拡散
しやすく急激且つ局所的な温度上昇を生ずる事がない。
従って、半導体薄膜の蒸発等を招く事なく安定的に結晶
化を図る事ができる。又、本発明においては素子領域に
対し不純物を選択的に注入して薄膜トランジスタのソー
ス部及びドレイン部を形成した後、エネルギービームを
照射する事によりチャネル部の結晶化と同時にソース部
及びドレイン部に注入された不純物の活性化を図ってい
る。1回のエネルギービーム照射により半導体薄膜の結
晶化と不純物の活性化を同時に行なう事ができる為、薄
膜半導体装置製造のスループットを改善する事が可能に
なる。In the present invention, the semiconductor thin film is crystallized by irradiating with an energy beam when the semiconductor thin film is continuous over a large number of device regions in the middle of a series of processes for forming the thin film transistor. . Since the semiconductor thin film is irradiated with the energy beam in a continuous state, heat is easily diffused and a rapid local temperature rise does not occur.
Therefore, stable crystallization can be achieved without causing evaporation of the semiconductor thin film. Further, in the present invention, after selectively implanting impurities into the element region to form the source and drain parts of the thin film transistor, the source part and the drain part are simultaneously crystallized in the channel part by irradiating with an energy beam. The implanted impurities are activated. Since it is possible to simultaneously crystallize the semiconductor thin film and activate the impurities by irradiating the energy beam once, it is possible to improve the throughput of manufacturing the thin film semiconductor device.
【0007】[0007]
【実施例】以下図面を参照して、本発明の好適な実施例
を詳細に説明する。図1〜図4は本発明にかかる薄膜半
導体装置の製造方法を示す工程図である。先ず図1の工
程(A)において、コーニング社#7059等のガラス
材料からなる絶縁基板1上に半導体薄膜2を成膜する。
例えば、非晶質シリコン薄膜を10〜80nmの厚みで堆
積する。具体的には、非晶質シリコン薄膜はプラズマC
VD法により160〜250℃程度の基板温度で成膜さ
れる。これに代えて、減圧CVD(LPCVD)でSi
H4 を熱分解させ500〜550℃の低温で非晶質シリ
コン薄膜を成膜しても良い。あるいは、SiH4 に代え
Si2 H6 を用いれば450℃程度の低温で非晶質シリ
コン薄膜を成膜できる。さらには、LPCVD法等で成
膜した多結晶シリコン薄膜や、微結晶シリコン薄膜にS
i+イオンを打ち込んで非晶質化しても良い。次に、工
程(B)で、必要に応じ反射防止膜3を形成する。例え
ば、SiO2 をLPCVD、常圧CVD(APCV
D)、スパッタ又はプラズマCVD等で約50nmの厚み
に成膜する。反射防止膜は後工程で行なわれるレーザビ
ーム照射の反射防止に用いられるが、場合によってはこ
の反射防止膜3をゲート絶縁膜として使用する事も可能
である。続いて工程(C)で、絶縁基板1の表面をレジ
スト4で選択的に被覆する。レジスト4で被覆された素
子領域には、将来Pチャネル型の薄膜トランジスタ(P
chTFT)とLDD構造のNチャネル薄膜トランジス
タ(LDD NchTFT)が形成される。又レジスト
4により被覆されていない素子領域には将来容量素子C
sが形成される。この工程(C)では、レジスト4を介
して選択的にAs+イオンを打ち込み容量素子領域に含
まれる半導体薄膜2を予め低抵抗化しておく。次に工程
(D)で、上述したレジストを除去した後多結晶シリコ
ン薄膜を350nmの厚みで成膜し所定の形状にパタニン
グしてマスク5を設ける。このマスク5は後工程で形成
されるゲート電極や容量素子電極の形状と同じ様にパタ
ニングされる。仮想ゲート電極として設けられたマスク
5の直下にはチャネル領域chが規定される。この状態
でP+イオンを比較的低ドーズ量で打ち込み、半導体薄
膜2の中にLDD領域を設ける。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will be described in detail below with reference to the drawings. 1 to 4 are process drawings showing a method of manufacturing a thin film semiconductor device according to the present invention. First, in step (A) of FIG. 1, a semiconductor thin film 2 is formed on an insulating substrate 1 made of a glass material such as Corning Inc. # 7059.
For example, an amorphous silicon thin film is deposited with a thickness of 10 to 80 nm. Specifically, the amorphous silicon thin film is plasma C
A film is formed at a substrate temperature of about 160 to 250 ° C. by the VD method. Instead of this, low pressure CVD (LPCVD) is used for Si
An amorphous silicon thin film may be formed at a low temperature of 500 to 550 ° C. by thermally decomposing H 4 . Alternatively, if Si 2 H 6 is used instead of SiH 4 , the amorphous silicon thin film can be formed at a low temperature of about 450 ° C. In addition, the polycrystalline silicon thin film formed by the LPCVD method or the microcrystalline silicon thin film is S
It may be made amorphous by implanting i + ions. Next, in step (B), the antireflection film 3 is formed if necessary. For example, SiO 2 is LPCVD, atmospheric pressure CVD (APCV
D), a film is formed to a thickness of about 50 nm by sputtering or plasma CVD. The antireflection film is used to prevent reflection of laser beam irradiation performed in a later step, but the antireflection film 3 can also be used as a gate insulating film in some cases. Subsequently, in step (C), the surface of the insulating substrate 1 is selectively covered with the resist 4. In the element region covered with the resist 4, a P-channel type thin film transistor (P
chTFT) and an N-channel thin film transistor (LDD NchTFT) having an LDD structure are formed. In the element region not covered by the resist 4, the capacitive element C will be formed in the future.
s is formed. In this step (C), As + ions are selectively implanted through the resist 4 to reduce the resistance of the semiconductor thin film 2 included in the capacitive element region in advance. Next, in step (D), after removing the above-mentioned resist, a polycrystalline silicon thin film is formed with a thickness of 350 nm and patterned into a predetermined shape to provide a mask 5. The mask 5 is patterned in the same shape as the gate electrode and the capacitor element electrode which will be formed in a later step. A channel region ch is defined immediately below the mask 5 provided as a virtual gate electrode. In this state, P + ions are implanted with a relatively low dose amount to provide an LDD region in the semiconductor thin film 2.
【0008】図2の工程(E)で別のレジスト6を形成
し、これを介してAs+イオンを比較的高ドーズ量で打
ち込む。この結果、右側の素子領域にN型のソース部S
及びドレイン部Dが形成されると同時に、両者の間にチ
ャネル部chが残される事になる。なお、チャネル部c
hとソース部S及びドレイン部Dとの間にLDD領域が
残される。As+イオンの打ち込み時には左側及び中央
の素子領域はレジスト6により被覆されている。続いて
工程(F)で、使用済みとなったレジスト6を除去した
後、別にレジスト7を形成する。このレジスト7は中央
の素子領域及び右側の素子領域を選択的に被覆してい
る。この状態でB+イオンを比較的高ドーズ量で打ち込
むと、P型のソース部S及びドレイン部Dが形成され
る。両者の間にチャネル部chが残される事になる。以
上の説明から理解される様に、マスク5はソース部及び
ドレイン部をセルフアライメントで形成する為に用いら
れるものである。この目的が達成されればマスク材料は
多結晶シリコンに限られるものではない。In step (E) of FIG. 2, another resist 6 is formed, and As + ions are implanted through the resist 6 at a relatively high dose amount. As a result, the N-type source part S is formed in the element region on the right side.
At the same time when the drain portion D and the drain portion D are formed, the channel portion ch is left between them. The channel part c
The LDD region is left between h and the source part S and the drain part D. At the time of implanting As + ions, the element regions on the left side and the center are covered with the resist 6. Subsequently, in step (F), after the used resist 6 is removed, another resist 7 is formed. The resist 7 selectively covers the central element region and the right element region. When B + ions are implanted at a relatively high dose in this state, P-type source portions S and drain portions D are formed. A channel section ch is left between them. As can be understood from the above description, the mask 5 is used to form the source part and the drain part by self-alignment. The mask material is not limited to polycrystalline silicon as long as this purpose is achieved.
【0009】次に、本発明の特徴事項となる工程(G)
を行なう。即ち、使用済みとなったマスク5を除去した
後レーザビームを照射して少なくともチャネル部chに
含まれる半導体薄膜2を結晶化する。なお、レーザビー
ムに代えて電子線ビーム等他のエネルギービームを用い
る事もできる。この照射工程は薄膜トランジスタを作成
する一連の処理の途中段階で行なわれ、半導体薄膜2が
多数の素子領域に渡って連続している状態の時エネルギ
ービームを照射して半導体薄膜2を結晶化する。半導体
薄膜2が連続している為レーザビーム照射により生じた
熱が拡散しやすく急激な温度上昇をもたらす事がない。
この為、半導体薄膜は蒸発する危険がない。レーザビー
ム照射は半導体薄膜2を成膜した時の状態のままで行な
う事ができる。あるいは、予め工程(B)の段階で絶縁
基板1上に全面成膜された半導体薄膜2を選択的にエッ
チングし多数の素子領域に渡って連続する所定のパタン
に加工した後レーザビーム照射を行なっても良い。この
場合でも、個々の素子領域は島状に分離されておらず、
少なくとも一部連続している。レーザビーム照射は、例
えばエキシマレーザ光をエネルギー密度150〜450
mJ/cm2 に設定し、パスル継続時間を100〜1000
ns程度に設定し、基板温度を20〜450℃程度の範囲
に設定した状態で行なわれる。レーザパルスは一定の面
積区画に対し1回又は複数回ショットされ、半導体薄膜
を溶融再結晶化する。この場合、レーザビームは必ずし
も絶縁基板の表面側から照射する必要はなく、場合によ
っては裏面から照射しても良い。裏面照射の場合は半導
体薄膜表面に積層した反射防止膜は必ずしも必要ではな
い。Next, the step (G) which is a feature of the present invention
Perform That is, after the used mask 5 is removed, a laser beam is irradiated to crystallize at least the semiconductor thin film 2 included in the channel portion ch. Instead of the laser beam, another energy beam such as an electron beam can be used. This irradiation step is performed in the middle of a series of processes for forming a thin film transistor, and when the semiconductor thin film 2 is continuous over many element regions, the semiconductor thin film 2 is crystallized by irradiation with an energy beam. Since the semiconductor thin film 2 is continuous, the heat generated by the laser beam irradiation is easily diffused and does not cause a rapid temperature rise.
Therefore, the semiconductor thin film has no risk of evaporation. The laser beam irradiation can be performed in the same state as when the semiconductor thin film 2 was formed. Alternatively, in step (B), the semiconductor thin film 2 formed on the entire surface of the insulating substrate 1 in advance is selectively etched and processed into a predetermined pattern continuous over a large number of element regions, and then laser beam irradiation is performed. May be. Even in this case, the individual element regions are not separated into islands,
It is at least partially continuous. The laser beam irradiation is performed by, for example, excimer laser light with an energy density of 150 to 450.
Set mJ / cm 2 and set the pulse duration to 100 to 1000
The temperature is set to about ns and the substrate temperature is set to a range of about 20 to 450 ° C. The laser pulse is shot once or a plurality of times for a certain area section to melt and recrystallize the semiconductor thin film. In this case, it is not always necessary to irradiate the laser beam from the front surface side of the insulating substrate, and in some cases, the back surface may be irradiated from the back surface. In the case of backside irradiation, the antireflection film laminated on the surface of the semiconductor thin film is not always necessary.
【0010】レーザビームの照射工程は不純物注入処理
の後段階で行なわれ、チャネル部chに含まれる半導体
薄膜2の結晶化と同時に、ソース部S及びドレイン部D
に注入された不純物の活性化を図っている。即ち、1回
のレーザビーム照射工程により半導体薄膜の結晶化と不
純物の活性化を同時に実施する事ができ、スループット
の改善につながる。なお、チャネル部とソース部及びド
レイン部の同時熱処理(アニール)を行なう際、ソース
部及びドレイン部が活性化されるエネルギーレベルは比
較的低いので、この条件でレーザビームを照射した場合
チャネル部の結晶化が不十分となり微結晶状態のままに
なる惧れがある。逆に、チャネル部の大粒径化に必要な
エネルギーレベルは比較的高く、この条件でレーザビー
ム照射を行なった場合ソース部及びドレイン部が蒸発等
により摩耗しコンタクトがとれなくなる惧れがある。一
般に、チャネル部の最適照射エネルギーレベルはソース
部及びドレイン部の最適照射エネルギーレベルより大き
い。これを解決する為には以下の方法を採用すれば良
い。即ち、照射工程に先立って素子領域の前処理を行な
い、ソース部及びドレイン部に照射されるエネルギービ
ームの効率よりもチャネル部に照射されるエネルギービ
ームの効率が相対的に高くなる様にすれば良い。前処理
の具体例としては、例えばソース部及びドレイン部を除
いてチャネル部の上にエネルギービームの反射防止膜を
選択的に設ければ良い。あるいは、チャネル部に含まれ
る半導体薄膜の厚みをソース部及びドレイン部に含まれ
る半導体薄膜の厚みより小さく加工すれば良い。以上の
様な方法を採用すれば、チャネル部の結晶化とソース部
及びドレイン部の活性化とを同時に行なう事ができる。
何れの方法でも、チャネル部を再結晶化するエネルギー
レベルが相対的にソース部及びドレイン部を活性化する
エネルギーレベルよりも大きくなる。The laser beam irradiation process is carried out at a later stage of the impurity implantation process, and at the same time as crystallization of the semiconductor thin film 2 included in the channel part ch, the source part S and the drain part D are formed.
The impurities implanted in the substrate are activated. That is, the crystallization of the semiconductor thin film and the activation of the impurities can be simultaneously performed by one laser beam irradiation step, which leads to improvement in throughput. When performing simultaneous heat treatment (annealing) on the channel part and the source part and the drain part, the energy level at which the source part and the drain part are activated is relatively low. There is a fear that crystallization will be insufficient and the microcrystalline state will remain. On the contrary, the energy level required for increasing the grain size of the channel portion is relatively high, and when the laser beam irradiation is performed under this condition, the source portion and the drain portion may be worn due to evaporation or the like and contact may be lost. Generally, the optimum irradiation energy level of the channel part is higher than the optimum irradiation energy level of the source part and the drain part. To solve this, the following method may be adopted. That is, if the element region is pre-processed prior to the irradiation step so that the efficiency of the energy beam applied to the channel part is relatively higher than the efficiency of the energy beam applied to the source part and the drain part. good. As a specific example of the pretreatment, for example, an antireflection film for an energy beam may be selectively provided on the channel part except the source part and the drain part. Alternatively, the thickness of the semiconductor thin film included in the channel portion may be processed to be smaller than the thickness of the semiconductor thin film included in the source portion and the drain portion. By adopting the above method, the crystallization of the channel portion and the activation of the source portion and the drain portion can be performed at the same time.
In either method, the energy level for recrystallizing the channel portion is relatively higher than the energy level for activating the source portion and the drain portion.
【0011】次に工程(H)で、「ベタ」状態又は連続
したパタンになっている半導体薄膜2を薄膜トランジス
タのチャネルパタン(素子領域)にパタニングする。即
ち、エネルギービーム照射の後、半導体薄膜2の不要な
部分をエッチング除去して個々の素子領域を互いに分離
する。なお、反射防止膜を設けた場合はこの段階で半導
体薄膜表面から使用済みとなった反射防止膜を剥離す
る。剥離後ゲート絶縁膜8を成膜する。このゲート絶縁
膜は例えばSiO2 をPECVD法又はスパッタ法で堆
積させて成膜する。Next, in step (H), the semiconductor thin film 2 in a "solid" state or in a continuous pattern is patterned into a channel pattern (element region) of the thin film transistor. That is, after the energy beam irradiation, unnecessary portions of the semiconductor thin film 2 are removed by etching to separate the individual element regions. When an antireflection film is provided, the used antireflection film is peeled off from the surface of the semiconductor thin film at this stage. After peeling, the gate insulating film 8 is formed. This gate insulating film is formed by depositing SiO 2, for example, by PECVD or sputtering.
【0012】次に図3の工程(I)で、導電性薄膜を形
成し、ゲート電極9の形状にパタニングする。この時同
時に容量素子領域の上にも同一材料で電極9aをパタニ
ングする。導電性薄膜としては、Al,Mo,W,Ti
あるいはこれらの金属とSiの合金、又は多結晶シリコ
ンと前記金属とを組み合わせた多層構造等を採用でき
る。以上に説明した一連の処理により、右側の素子領域
にLDD構造のNchTFTが形成され、中央の素子領
域に容量素子Csが形成され、左側の素子領域にPch
TFTが形成される。続いて工程(J)で、PSG等を
成膜し第1層間絶縁膜10とする。さらに工程(K)
で、第1層間絶縁膜10にコンタクトホール11を開口
し、各TFTのソース部S及びドレイン部Dを部分的に
露出する。Next, in step (I) of FIG. 3, a conductive thin film is formed and patterned into the shape of the gate electrode 9. At the same time, the electrode 9a is also patterned on the capacitive element region with the same material. As the conductive thin film, Al, Mo, W, Ti
Alternatively, an alloy of these metals and Si, or a multilayer structure in which polycrystalline silicon and the above metals are combined can be adopted. Through the series of processes described above, the Nch TFT having the LDD structure is formed in the right element region, the capacitive element Cs is formed in the central element region, and the Pch is formed in the left element region.
A TFT is formed. Subsequently, in step (J), PSG or the like is formed into the first interlayer insulating film 10. Further process (K)
Then, the contact hole 11 is opened in the first interlayer insulating film 10 to partially expose the source part S and the drain part D of each TFT.
【0013】図4の工程(L)に移り金属アルミニウム
等を成膜した後所定の形状にパタニングして配線電極1
2を設ける。最後に工程(M)で再びPSGを堆積し第
2層間絶縁膜13とする。この上にPCVDで成膜した
P−Six 等からなるパシベーション膜14を成膜し、
アニールしてパシベーション膜14中の水素を多結晶シ
リコンからなる半導体薄膜2に拡散させ、欠陥準位の低
減化を図る。これにより薄膜半導体装置の完成となる。Moving to the step (L) of FIG. 4, the wiring electrode 1 is formed by forming a film of metal aluminum or the like and then patterning it into a predetermined shape.
2 is provided. Finally, in step (M), PSG is deposited again to form the second interlayer insulating film 13. A passivation film 14 made of P-Si x or the like formed by PCVD is formed thereon,
Annealing is performed to diffuse hydrogen in the passivation film 14 into the semiconductor thin film 2 made of polycrystalline silicon to reduce the defect level. This completes the thin film semiconductor device.
【0014】この様にして作成された薄膜半導体装置
は、例えば液晶表示パネルの一方の基板となる表示用半
導体チップとして用いられる。この場合、例えばNch
TFTは画素電極を駆動するスイッチング素子に用いら
れ、容量素子Csは画素電極に書き込まれる画像信号の
蓄積用に用いられ、PchTFTは周辺駆動回路の構成
要素として用いられる。表示用半導体チップとして加工
する場合には、NchTFTのドレイン部に接続して画
素電極を形成する電極工程を行なう。さらに、この表示
用半導体チップを用いて液晶表示パネルを組み立てる場
合には、所定の間隙を介して絶縁基板1に対向基板を接
合する組立工程を行なう。続いてこの間隙内に液晶を封
入する封止工程を行なえば液晶表示パネルの完成とな
る。The thin film semiconductor device thus manufactured is used as a display semiconductor chip which is one substrate of a liquid crystal display panel, for example. In this case, for example, Nch
The TFT is used as a switching element for driving the pixel electrode, the capacitive element Cs is used for storing an image signal written in the pixel electrode, and the PchTFT is used as a constituent element of a peripheral drive circuit. When processing as a display semiconductor chip, an electrode step of forming a pixel electrode by connecting to the drain portion of the NchTFT is performed. Further, when assembling a liquid crystal display panel using this display semiconductor chip, an assembling step of joining the counter substrate to the insulating substrate 1 through a predetermined gap is performed. Then, a liquid crystal display panel is completed by performing a sealing step of sealing the liquid crystal in the gap.
【0015】比較例として、多結晶シリコン等からなる
半導体薄膜が島状に分離独立している状態でレーザビー
ムの照射工程を適用した場合の挙動について述べる。半
導体薄膜のパタンが島状に分離している状態でレーザビ
ームを照射すると熱は熱伝導性の比較的低いガラス等か
らなる絶縁基板を通って拡散する他に放熱路がない。こ
の為多結晶シリコンの温度が急激に上昇し島状の素子領
域が蒸発してしまう。これに対して本発明の製造方法で
は、多結晶シリコンが連続している状態の時レーザビー
ムを照射する為、熱が拡散しやすく急激な温度上昇を生
ずる事がない。又、チャネル部の結晶化と同時にソース
部及びドレイン部を活性化する為、スループットの低下
を招く事もない。As a comparative example, the behavior in the case where the laser beam irradiation step is applied in a state where the semiconductor thin film made of polycrystalline silicon or the like is separated and independent in an island shape will be described. When the laser beam is applied in the state where the pattern of the semiconductor thin film is separated into islands, heat diffuses through the insulating substrate made of glass or the like having relatively low thermal conductivity, and there is no heat dissipation path. Therefore, the temperature of the polycrystalline silicon rises rapidly and the island-shaped element region evaporates. On the other hand, in the manufacturing method of the present invention, since the laser beam is irradiated when the polycrystalline silicon is in a continuous state, heat is easily diffused and a rapid temperature rise does not occur. Further, since the source part and the drain part are activated simultaneously with the crystallization of the channel part, the throughput is not lowered.
【0016】図5は、半導体薄膜2の連続パタンの一例
を示す模式的な平面図である。レーザビームの照射工程
に先立って、絶縁基板上に全面成膜された半導体薄膜2
を選択的にエッチングし多数の素子領域に渡って連続す
る所定のパタンに加工する。この様にすると、レーザビ
ームを照射した際生じる熱拡散流がパタンに沿って一定
方向となる為、大粒径化した結晶粒に所望の規則性を付
与する事が可能になる。勿論、半導体薄膜2を連続パタ
ンに加工する事なく、全面ベタの状態でレーザビーム照
射を行なっても良い。FIG. 5 is a schematic plan view showing an example of a continuous pattern of the semiconductor thin film 2. Prior to the laser beam irradiation step, a semiconductor thin film 2 is entirely formed on an insulating substrate.
Is selectively etched and processed into a predetermined pattern continuous over a large number of device regions. By doing so, the thermal diffusion flow generated when the laser beam is irradiated has a constant direction along the pattern, so that it becomes possible to impart desired regularity to the crystal grains having a large grain size. Of course, the laser beam irradiation may be performed in a solid state on the entire surface without processing the semiconductor thin film 2 into a continuous pattern.
【0017】図6は、本発明に従って製造された表示用
半導体チップの一例を示す模式的な斜視図である。表示
用半導体チップを製造する場合、先ず成膜工程を行な
い、比較的低融点(例えば600℃以下)のガラス材料
からなる透明な絶縁基板51の上に半導体薄膜52を形
成する。この半導体薄膜52は前駆状態では非晶質又は
比較的小さな粒径を有する多結晶であり、例えば非晶質
シリコンや多結晶シリコンからなる。次に、半導体薄膜
52のレーザアニールを含む一連の処理を行ない、1チ
ップ分の面積区画53に薄膜トランジスタを集積形成す
る。この例では面積区画53内に画素アレイ部54、水
平走査回路55、垂直走査回路56を含んでいる。これ
らには何れも薄膜トランジスタが集積形成される。最後
に、画素アレイ部54に1画面分の画素電極を形成して
表示用半導体チップ57を完成する。FIG. 6 is a schematic perspective view showing an example of a display semiconductor chip manufactured according to the present invention. When manufacturing a display semiconductor chip, first, a film forming step is performed to form a semiconductor thin film 52 on a transparent insulating substrate 51 made of a glass material having a relatively low melting point (for example, 600 ° C. or lower). The semiconductor thin film 52 is amorphous or polycrystalline having a relatively small grain size in the precursor state, and is made of, for example, amorphous silicon or polycrystalline silicon. Next, a series of processes including laser annealing of the semiconductor thin film 52 are performed to integrally form thin film transistors in the area section 53 for one chip. In this example, the area section 53 includes a pixel array section 54, a horizontal scanning circuit 55, and a vertical scanning circuit 56. A thin film transistor is integrally formed on each of these. Finally, a pixel electrode for one screen is formed in the pixel array section 54 to complete the display semiconductor chip 57.
【0018】レーザ照射工程では、面積区画53に対し
てレーザパルス58を例えばワンショットで照射し1チ
ップ分の半導体薄膜52の一括加熱処理を行なう。この
レーザ照射は一括加熱により半導体薄膜52の結晶化を
行なう事を目的とする。例えば、半導体薄膜52が前駆
状態で非晶質シリコンである時には、一括加熱により一
旦溶融した後結晶化し比較的大粒径の多結晶シリコンが
得られる。半導体薄膜2が前駆状態で比較的粒径の小さ
な多結晶である場合には、一括加熱により溶融した後再
び結晶化し比較的大粒径の多結晶に変換できる。さらに
は、一括加熱により半導体薄膜52の結晶化と同時に、
不純物の活性化を図っている。レーザパルス58として
エキシマレーザ光を用いる事ができる。エキシマレーザ
光は強力なパルス紫外光である為、シリコン等からなる
半導体薄膜52の表面層で吸収され、その部分の温度を
上昇させるが、絶縁基板51まで加熱する事はない。本
発明では、半導体薄膜52が連続している状態の時レー
ザビーム照射を行なう為十分な熱拡散が生じ、蒸発等の
不具合が起らない。絶縁基板51に成膜する前駆膜とし
ては、低温で作成できるプラズマCVDシリコン膜等を
選ぶ事ができる。ガラス材料からなる透明絶縁基板51
に例えば厚み30nmのプラズマCVDシリコン膜を成膜
した場合、XeClエキシマレーザ光を照射した時の溶
融閾値エネルギーは130mJ/cm2 程度である。膜厚全
体が溶融するには、例えば220mJ/cm2 程度のエネル
ギーが必要である。溶融してから固化するまでの時間は
およそ70nsである。なお、本例では画素アレイ部5
4、水平走査回路55、垂直走査回路56に含まれる半
導体薄膜52をワンショットで一括照射しているが、こ
れに限られるものではない。例えば、画素アレイ部5
4、水平走査回路55、垂直走査回路56毎に分割して
レーザビームを照射しても良い。但し、この場合であっ
ても分割照射を受ける半導体薄膜52の面積は0.1cm
2 以上である事が、熱拡散の見地から好ましい。In the laser irradiation step, the area section 53 is irradiated with a laser pulse 58 in one shot, for example, to collectively heat the semiconductor thin film 52 for one chip. This laser irradiation is intended to crystallize the semiconductor thin film 52 by batch heating. For example, when the semiconductor thin film 52 is amorphous silicon in the precursor state, it is once melted by batch heating and then crystallized to obtain polycrystalline silicon having a relatively large grain size. When the semiconductor thin film 2 is a polycrystal having a relatively small grain size in the precursor state, it can be melted by batch heating and then recrystallized to be converted into a polycrystal having a relatively large grain size. Furthermore, at the same time as crystallization of the semiconductor thin film 52 by batch heating,
We are trying to activate the impurities. Excimer laser light can be used as the laser pulse 58. Since the excimer laser light is a strong pulsed ultraviolet light, it is absorbed by the surface layer of the semiconductor thin film 52 made of silicon or the like and raises the temperature of that portion, but does not heat the insulating substrate 51. In the present invention, since the laser beam irradiation is performed when the semiconductor thin film 52 is continuous, sufficient thermal diffusion occurs, and problems such as evaporation do not occur. As the precursor film formed on the insulating substrate 51, a plasma CVD silicon film or the like that can be formed at a low temperature can be selected. Transparent insulating substrate 51 made of glass material
For example, when a plasma CVD silicon film having a thickness of 30 nm is formed, the melting threshold energy when irradiated with XeCl excimer laser light is about 130 mJ / cm 2 . To melt the entire film thickness, for example, energy of about 220 mJ / cm 2 is required. The time from melting to solidifying is about 70 ns. In this example, the pixel array unit 5
4, the semiconductor thin film 52 included in the horizontal scanning circuit 55 and the vertical scanning circuit 56 is collectively irradiated by one shot, but the invention is not limited to this. For example, the pixel array unit 5
4, the horizontal scanning circuit 55 and the vertical scanning circuit 56 may be divided and irradiated with the laser beam. However, even in this case, the area of the semiconductor thin film 52 that receives the divided irradiation is 0.1 cm.
A value of 2 or more is preferable from the viewpoint of thermal diffusion.
【0019】一般に、絶縁基板51は大型のウエハから
なり表示用半導体チップ57を多数個取りできる様にし
ている。即ち、絶縁基板51には予め複数の面積区画5
3が設定されており、レーザ照射工程では個々の面積区
画53に対してレーザパルス58を順次ワンショットで
照射する。本例では面積区画53は矩形を有しており、
これに整合して矩形の断面を有するレーザパルス58を
ワンショットで照射する。なお、ウエハの大きさは10
×10〜50×50cm2 程度の寸法となっている。レー
ザ照射領域である面積区画53には画素アレイ部54、
水平走査回路55、垂直走査回路56が設けられてお
り、何れも薄膜トランジスタを含んでいる。この表示用
半導体チップ57においては、薄膜トランジスタの総数
は100kbit以上であり、面積区画53の対角寸法は1
4mm以上である。この対角寸法は例えば3インチ程度に
まで及ぶ。In general, the insulating substrate 51 is composed of a large wafer so that a large number of display semiconductor chips 57 can be obtained. That is, the insulating substrate 51 has a plurality of area sections 5 in advance.
3 is set, and the laser irradiation step sequentially irradiates the individual area sections 53 with the laser pulse 58 in one shot. In this example, the area section 53 has a rectangular shape,
A laser pulse 58 having a rectangular cross section is irradiated in one shot in alignment with this. The size of the wafer is 10
The dimensions are approximately 10 to 50 × 50 cm 2 . In the area section 53 which is the laser irradiation area, the pixel array section 54,
A horizontal scanning circuit 55 and a vertical scanning circuit 56 are provided, both of which include thin film transistors. In this display semiconductor chip 57, the total number of thin film transistors is 100 kbit or more, and the diagonal dimension of the area section 53 is 1
It is 4 mm or more. This diagonal dimension extends to, for example, about 3 inches.
【0020】図7は、図6に示した表示用半導体チップ
を基板として用いた液晶表示パネルの一例を示す模式的
な斜視図である。図示する様に、液晶表示パネルは絶縁
基板101と対向基板102と両者の間に保持された液
晶層103とを備えている。絶縁基板101には画素ア
レイ部104と駆動部とが集積形成されている。駆動部
は垂直走査回路105と水平走査回路106とに分れて
いる。又、絶縁基板101の周辺部上端には外部接続用
の端子部107が形成されている。端子部107は配線
108を介して垂直走査回路105及び水平走査回路1
06に接続している。一方、画素アレイ部104にはマ
トリクス状に配列した画素電極109とこれをスイッチ
ング駆動する薄膜トランジスタ110とが集積形成され
ている。又、行列状に交差したゲート配線111及びデ
ータ配線112も設けられている。ゲート配線111は
垂直走査回路105に接続され、データ配線112は水
平走査回路106に接続されている。両配線の交差部に
薄膜トランジスタ110が配置されている。薄膜トラン
ジスタ110のソース電極は対応するデータ配線112
に接続され、ゲート電極は対応するゲート配線111に
接続され、ドレイン電極は対応する画素電極109に接
続されている。FIG. 7 is a schematic perspective view showing an example of a liquid crystal display panel using the display semiconductor chip shown in FIG. 6 as a substrate. As shown in the figure, the liquid crystal display panel includes an insulating substrate 101, a counter substrate 102, and a liquid crystal layer 103 held between them. A pixel array unit 104 and a driving unit are integrally formed on the insulating substrate 101. The drive unit is divided into a vertical scanning circuit 105 and a horizontal scanning circuit 106. A terminal portion 107 for external connection is formed on the upper end of the peripheral portion of the insulating substrate 101. The terminal portion 107 is connected to the vertical scanning circuit 105 and the horizontal scanning circuit 1 via the wiring 108.
It is connected to 06. On the other hand, in the pixel array section 104, pixel electrodes 109 arranged in a matrix and thin film transistors 110 for switching and driving the pixel electrodes 109 are integrally formed. Further, gate wirings 111 and data wirings 112 intersecting in a matrix are also provided. The gate wiring 111 is connected to the vertical scanning circuit 105, and the data wiring 112 is connected to the horizontal scanning circuit 106. A thin film transistor 110 is arranged at the intersection of both wirings. The source electrode of the thin film transistor 110 corresponds to the corresponding data line 112.
, The gate electrode is connected to the corresponding gate wiring 111, and the drain electrode is connected to the corresponding pixel electrode 109.
【0021】[0021]
【発明の効果】以上説明した様に、本発明によれば、半
導体トランジスタを作成する一連の処理の途中段階で、
半導体薄膜が多数の素子領域に渡って連続している状態
の時、レーザビーム等のエネルギービームを照射して半
導体薄膜を結晶化している。これにより熱伝導性の低い
絶縁基板上に成膜した半導体薄膜に対し、エネルギービ
ームを大面積に渡って照射し再結晶化する事が可能にな
った。又、チャネル部とソース部及びドレイン部とを同
時にレーザビーム照射して結晶化及び活性化を行なう事
により、1回の照射工程で低温プロセスに従った薄膜ト
ランジスタを作成でき、工程数の削減にも絶大な効果を
有する。この様に、本発明にかかる薄膜半導体装置の製
造方法は大型、高精細液晶表示パネル等高性能な薄膜ト
ランジスタが必要とされる分野においては必須の技術と
なる。As described above, according to the present invention, in the middle of a series of processes for forming a semiconductor transistor,
When the semiconductor thin film is continuous over many element regions, the semiconductor thin film is crystallized by irradiation with an energy beam such as a laser beam. As a result, a semiconductor thin film formed on an insulating substrate having low thermal conductivity can be irradiated with an energy beam over a large area and recrystallized. In addition, by irradiating the channel portion and the source portion and the drain portion with a laser beam at the same time to perform crystallization and activation, a thin film transistor according to a low temperature process can be formed in one irradiation step, and the number of steps can be reduced. Has a tremendous effect. As described above, the method for manufacturing a thin film semiconductor device according to the present invention is an essential technique in a field requiring a high performance thin film transistor such as a large size and high definition liquid crystal display panel.
【図1】本発明にかかる薄膜半導体装置の製造方法を示
す工程図である。FIG. 1 is a process drawing showing a method of manufacturing a thin film semiconductor device according to the present invention.
【図2】同じく製造方法を示す工程図である。FIG. 2 is a process drawing showing the same manufacturing method.
【図3】同じく製造方法を示す工程図である。FIG. 3 is a process drawing showing the same manufacturing method.
【図4】同じく製造方法を示す工程図である。FIG. 4 is a process drawing showing the same manufacturing method.
【図5】半導体薄膜の連続パタンの一例を示す平面図で
ある。FIG. 5 is a plan view showing an example of a continuous pattern of a semiconductor thin film.
【図6】本発明に従って製造された表示用半導体チップ
の一例を示す模式的な斜視図である。FIG. 6 is a schematic perspective view showing an example of a display semiconductor chip manufactured according to the present invention.
【図7】図6に示した表示用半導体チップを用いて組み
立てられた液晶表示パネルの一例を示す模式的な斜視図
である。7 is a schematic perspective view showing an example of a liquid crystal display panel assembled using the display semiconductor chip shown in FIG.
1 絶縁基板 2 半導体薄膜 3 反射防止膜 5 マスク 8 ゲート絶縁膜 9 ゲート電極 1 Insulating Substrate 2 Semiconductor Thin Film 3 Antireflection Film 5 Mask 8 Gate Insulating Film 9 Gate Electrode
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/12 R (72)発明者 西原 静夫 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 林 久雄 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Reference number within the agency FI Technical indication location H01L 27/12 R (72) Inventor Shizuo Nishihara 6-735 Kitashinagawa, Shinagawa-ku, Tokyo Soniー Incorporated (72) Inventor Hisao Hayashi 6-735 Kitashinagawa, Shinagawa-ku, Tokyo Sony Incorporated
Claims (9)
工程と、 該半導体薄膜に規定された多数の素子領域に対して一連
の処理を施し多数の薄膜トランジスタを形成する加工工
程と、 該一連の処理の途中段階で該半導体薄膜が多数の素子領
域に渡って連続している状態の時エネルギービームを照
射して該半導体薄膜を結晶化する照射工程とを行なう薄
膜半導体装置の製造方法。1. A film forming step of forming a semiconductor thin film on an insulating substrate; a processing step of performing a series of treatments on a large number of element regions defined in the semiconductor thin film to form a large number of thin film transistors; And a step of irradiating with an energy beam to crystallize the semiconductor thin film when the semiconductor thin film is continuous over a large number of element regions in the middle of the treatment.
物を選択的に注入して薄膜トランジスタのソース部及び
ドレイン部を形成すると共に両者の間にチャネル部を設
ける注入処理を含んでおり、前記照射工程は該注入処理
の後段階で行なわれチャネル部に含まれる半導体薄膜の
結晶化と同時にソース部及びドレイン部に注入された不
純物の活性化を図る請求項1記載の薄膜半導体装置の製
造方法。2. The processing step includes an implantation process in which an impurity is selectively implanted into the element region to form a source part and a drain part of a thin film transistor and a channel part is provided therebetween. 2. The method for manufacturing a thin film semiconductor device according to claim 1, wherein the irradiation step is carried out at a later stage of the implantation process, and the impurities implanted in the source portion and the drain portion are activated at the same time as crystallization of the semiconductor thin film included in the channel portion. .
素子領域の前処理を行ないソース部及びドレイン部に照
射されるエネルギービームの効率よりもチャネル部に照
射されるエネルギービームの効率が相対的に高くなる様
にする請求項2記載の薄膜半導体装置の製造方法。3. In the processing step, the element region is pretreated prior to the irradiation step, and the efficiency of the energy beam applied to the channel portion is relatively higher than the efficiency of the energy beam applied to the source portion and the drain portion. 3. The method for manufacturing a thin film semiconductor device according to claim 2, wherein the height is made higher.
を除いてチャネル部の上にエネルギービームの反射防止
膜を設ける処理である請求項3記載の薄膜半導体装置の
製造方法。4. The method of manufacturing a thin film semiconductor device according to claim 3, wherein the pretreatment is a treatment of providing an antireflection film for an energy beam on the channel portion except the source portion and the drain portion.
導体薄膜の厚みをソース部及びドレイン部に含まれる半
導体薄膜の厚みより小さく加工する処理である請求項3
記載の薄膜半導体装置の製造方法。5. The pretreatment is a treatment for processing the thickness of the semiconductor thin film included in the channel portion to be smaller than the thickness of the semiconductor thin film included in the source portion and the drain portion.
A method for manufacturing a thin film semiconductor device according to claim 1.
絶縁基板上に全面成膜された半導体薄膜を選択的にエッ
チングし多数の素子領域に渡って連続する所定のパタン
に加工する処理を含む請求項1記載の薄膜半導体装置の
製造方法。6. The processing step comprises a step of selectively etching a semiconductor thin film formed on the entire surface of an insulating substrate prior to the irradiation step and processing it into a predetermined pattern continuous over a large number of element regions. The method of manufacturing a thin-film semiconductor device according to claim 1, comprising.
体薄膜の不要な部分をエッチング除去して個々の素子領
域を互いに分離する処理を含む請求項1記載の薄膜半導
体装置の製造方法。7. The method of manufacturing a thin film semiconductor device according to claim 1, wherein the processing step includes a step of removing unnecessary portions of the semiconductor thin film by etching after the irradiation step to separate individual element regions from each other.
タに接続する画素電極を形成する電極工程を行なう請求
項1記載の薄膜半導体装置の製造方法。8. The method for manufacturing a thin film semiconductor device according to claim 1, wherein after the processing step, an electrode step of forming a pixel electrode connected to each thin film transistor is performed.
工程と、 該半導体薄膜に規定された多数の素子領域に対して一連
の処理を施し多数の薄膜トランジスタを形成する加工工
程と、 該一連の処理の途中段階で該半導体薄膜が多数の素子領
域に渡って連続している状態の時エネルギービームを照
射して該半導体薄膜を結晶化する照射工程と、 個々の薄膜トランジスタに接続して多数の画素電極を形
成する電極工程と、 所定の間隙を介して該絶縁基板に対向基板を接合する組
立工程と、 該間隙内に液晶を注入する封止工程とを行なう液晶表示
パネルの製造方法。9. A film forming step of forming a semiconductor thin film on an insulating substrate, a processing step of forming a large number of thin film transistors by performing a series of treatments on a large number of element regions defined in the semiconductor thin film, An irradiation step of crystallizing the semiconductor thin film by irradiating it with an energy beam when the semiconductor thin film is continuous over a large number of element regions in the middle of the treatment of A method of manufacturing a liquid crystal display panel, comprising: an electrode step of forming a pixel electrode, an assembly step of joining an opposite substrate to the insulating substrate via a predetermined gap, and a sealing step of injecting liquid crystal into the gap.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22258794A JPH0864836A (en) | 1994-08-24 | 1994-08-24 | Fabrication of thin film semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22258794A JPH0864836A (en) | 1994-08-24 | 1994-08-24 | Fabrication of thin film semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0864836A true JPH0864836A (en) | 1996-03-08 |
Family
ID=16784811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22258794A Pending JPH0864836A (en) | 1994-08-24 | 1994-08-24 | Fabrication of thin film semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0864836A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001320055A (en) * | 2000-05-10 | 2001-11-16 | Sony Corp | Thin-film semiconductor device and manufacturing method thereof |
JP2002246395A (en) * | 2001-02-16 | 2002-08-30 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor device |
WO2008132862A1 (en) * | 2007-04-25 | 2008-11-06 | Sharp Kabushiki Kaisha | Semiconductor device, and its manufacturing method |
-
1994
- 1994-08-24 JP JP22258794A patent/JPH0864836A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001320055A (en) * | 2000-05-10 | 2001-11-16 | Sony Corp | Thin-film semiconductor device and manufacturing method thereof |
JP2002246395A (en) * | 2001-02-16 | 2002-08-30 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor device |
WO2008132862A1 (en) * | 2007-04-25 | 2008-11-06 | Sharp Kabushiki Kaisha | Semiconductor device, and its manufacturing method |
JPWO2008132862A1 (en) * | 2007-04-25 | 2010-07-22 | シャープ株式会社 | Semiconductor device and manufacturing method thereof |
US8575614B2 (en) | 2007-04-25 | 2013-11-05 | Sharp Kabushiki Kaisha | Display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3326654B2 (en) | Method of manufacturing semiconductor chip for display | |
JP3067949B2 (en) | Electronic device and liquid crystal display device | |
US7612375B2 (en) | Semiconductor device and method for fabricating the same | |
US7351617B2 (en) | Semiconductor device and a method of manufacturing the same | |
US6013544A (en) | Method for fabricating a semiconductor device | |
JPH0758339A (en) | Semiconductor device and its production | |
US6569720B2 (en) | Method for fabricating thin-film transistor | |
US6927107B1 (en) | Method of producing semiconductor device | |
JP3402030B2 (en) | Thin-film semiconductor device manufacturing method | |
JP3468003B2 (en) | Thin film semiconductor device for display | |
JPH0864836A (en) | Fabrication of thin film semiconductor device | |
JPH06104432A (en) | Film-shaped semiconductor device and its manufacture | |
JP2000216087A (en) | Manufacturing semiconductor thin film and laser irradiator | |
JP2000068515A (en) | Manufacture of thin-film semiconductor device | |
JP2000036602A (en) | Thin-film transistor, manufacture of it, and display device | |
JP2001320056A (en) | Manufacturing method for thin-film transistor and thin- film semiconductor device | |
JP3413709B2 (en) | Method of manufacturing thin-film semiconductor device for display | |
JP3326650B2 (en) | Method for manufacturing semiconductor device | |
JPH0864837A (en) | Fabrication of thin film semiconductor device | |
JPH09116166A (en) | Manufacture of thin film semiconductor device | |
JPH08279619A (en) | Manufacture of thin display film semiconductor device | |
JP2003008024A (en) | Thin-film transistor, semiconductor device, and display device | |
JPH10274787A (en) | Manufacture of semiconductor device | |
JPH095791A (en) | Production of semiconductor device for display | |
JP3874825B2 (en) | Manufacturing method of semiconductor device and electro-optical device |