JP3326650B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3326650B2
JP3326650B2 JP11600694A JP11600694A JP3326650B2 JP 3326650 B2 JP3326650 B2 JP 3326650B2 JP 11600694 A JP11600694 A JP 11600694A JP 11600694 A JP11600694 A JP 11600694A JP 3326650 B2 JP3326650 B2 JP 3326650B2
Authority
JP
Japan
Prior art keywords
thin film
crystal grains
semiconductor thin
active layer
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11600694A
Other languages
Japanese (ja)
Other versions
JPH07302913A (en
Inventor
丈展 浦園
益充 猪野
正文 国井
静夫 西原
久雄 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11600694A priority Critical patent/JP3326650B2/en
Publication of JPH07302913A publication Critical patent/JPH07302913A/en
Application granted granted Critical
Publication of JP3326650B2 publication Critical patent/JP3326650B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はアクティブマトリクス型
液晶表示パネルの駆動基板等に用いられる半導体装置の
製造方法に関する。より詳しくは、活性層として用いら
れる多結晶半導体薄膜の成膜方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device used for a drive substrate of an active matrix type liquid crystal display panel. More specifically, the present invention relates to a method for forming a polycrystalline semiconductor thin film used as an active layer.

【0002】[0002]

【従来の技術】水素化非晶質シリコン薄膜を活性層とす
る薄膜トランジスタを用いたアクティブマトリクス型液
晶表示パネルの開発が進み、CRTと同等かそれ以上の
画質が実現できる様になって一大産業の地位を築きつつ
ある。水素化非晶質シリコン薄膜トランジスタは例えば
350℃以下のプロセス温度で作成でき、低コストのガ
ラス基板を使える事から、大面積ディスプレイ実用化の
期待を集めている。しかし、CRTと同等な製造コスト
を実現する為には、解決しなければならない多くの問題
がある。例えば、ICチップを用いた周辺ドライバ回路
とその実装コストの問題は無視する事ができない。
2. Description of the Related Art The development of an active matrix type liquid crystal display panel using a thin film transistor having a hydrogenated amorphous silicon thin film as an active layer has been advanced, and an image quality equal to or higher than that of a CRT has been realized. Is building its position. Since hydrogenated amorphous silicon thin film transistors can be formed at a process temperature of, for example, 350 ° C. or less and a low-cost glass substrate can be used, expectations for practical use of large-area displays are attracting attention. However, there are many problems that must be solved in order to achieve a manufacturing cost equivalent to that of a CRT. For example, the problem of peripheral driver circuits using IC chips and their mounting costs cannot be ignored.

【0003】HDTV対応の液晶表示パネルあるいは大
画面高精細の液晶表示パネルでも問題は大きい。これら
の場合、ライン数が増え画素の蓄積容量を大きくする必
要があり、移動度の小さな水素化非晶質シリコン薄膜ト
ランジスタではデバイスサイズを小さくして画素の開口
率を確保する事が難かしくなる。さらに、プラズマCV
Dで形成した非晶質シリコン薄膜には多くのトラップが
あり、トランジスタの動作を不安定化している。
[0003] Even a liquid crystal display panel compatible with HDTV or a large-screen high-definition liquid crystal display panel poses a serious problem. In these cases, it is necessary to increase the number of lines and increase the storage capacity of the pixel, and it is difficult to secure the aperture ratio of the pixel by reducing the device size of a hydrogenated amorphous silicon thin film transistor having a small mobility. Furthermore, plasma CV
There are many traps in the amorphous silicon thin film formed by D, which makes the operation of the transistor unstable.

【0004】この様な水素化非晶質シリコン薄膜トラン
ジスタの限界を考えた時、これと略同等な製造プロセス
で作成できる低温多結晶シリコン薄膜を活性層として薄
膜トランジスタを作成するプロセス技術の必要性が高ま
っている。これを使って周辺ドライバ回路をガラス基板
上に一体化したアクティブマトリクス型液晶表示パネル
の開発が待たれる。
Considering the limitations of such hydrogenated amorphous silicon thin film transistors, there is an increasing need for a process technology for forming a thin film transistor using a low-temperature polycrystalline silicon thin film as an active layer, which can be formed by a manufacturing process substantially equivalent to this. ing. The development of an active matrix type liquid crystal display panel in which peripheral driver circuits are integrated on a glass substrate using this is expected.

【0005】水素化非晶質シリコン薄膜トランジスタで
はチャネル層に多くの準安定欠陥が存在する。これが閾
値電圧の経時変化の一因になっている。これに対して、
多結晶シリコンは水素を含まず準安定欠陥の数は少な
い。この為多結晶シリコン薄膜トランジスタは安定動作
が期待できる。その代わり、多結晶シリコンは結晶粒界
に多くのダングリングボンドが存在する。これらの欠陥
はバンドギャップの中心に位置してキャリアの生成再結
合センタとして働く。従って、多結晶シリコン薄膜トラ
ンジスタは特にドレイン付近の高電界領域で大きなリー
ク電流を発生する。多結晶シリコンの利点にはキャリア
移動度の大きい事もある。水素化非晶質シリコンに比べ
ると2桁以上大きい。多結晶シリコンのキャリア移動度
は結晶粒界でのポテンシャル障壁によって支配されてい
る。電界効果移動度はこの障壁の大きさに対して指数関
数的に変わる。高移動度多結晶シリコンの開発は、でき
るだけ結晶粒を大きくする事によって欠陥密度総数を少
なくする事に着目して研究されてきた。又、結晶粒界の
欠陥密度を少なくして障壁の高さを下げる事も重要であ
る。
In a hydrogenated amorphous silicon thin film transistor, there are many metastable defects in a channel layer. This contributes to the change with time of the threshold voltage. On the contrary,
Polycrystalline silicon contains no hydrogen and has a small number of metastable defects. Therefore, the polycrystalline silicon thin film transistor can be expected to operate stably. Instead, polycrystalline silicon has many dangling bonds at grain boundaries. These defects are located at the center of the band gap and serve as generation and recombination centers for carriers. Therefore, the polycrystalline silicon thin film transistor generates a large leak current particularly in a high electric field region near the drain. The advantage of polycrystalline silicon is that the carrier mobility is large. It is larger than hydrogenated amorphous silicon by at least two orders of magnitude. The carrier mobility of polycrystalline silicon is governed by the potential barrier at the grain boundaries. The field effect mobility varies exponentially with the size of this barrier. The development of high mobility polycrystalline silicon has been studied with a focus on reducing the total number of defect densities by making the crystal grains as large as possible. It is also important to lower the height of the barrier by reducing the defect density at the crystal grain boundaries.

【0006】[0006]

【発明が解決しようとする課題】650℃以下の低温プ
ロセスでガラス基板上に高品質の多結晶シリコンを作成
する技術として従来から固相成長法が知られている。前
駆膜としてLPCVD法によりシリコン膜を形成し、こ
れを熱アニールする方法である。LPCVD法の成膜条
件及びそれに引き続いて行なうアニール条件と結晶粒径
との関係を見ると、粒径の大きな多結晶シリコンを得る
為には例えば580℃以下の低温で非晶質シリコンを形
成し、これを600℃程度の低温でアニールすると良い
事が分かっている。熱アニール固相成長の場合は非晶質
シリコン膜を例えば600℃で長時間加熱処理する必要
があるが、結晶粒径が大きく従って移動度の大きな膜が
実現している。しかしながら、熱アニールの固相成長で
は結晶型が一定ではなく、結晶像を見ると結晶粒の中に
多くの双晶欠陥が見られる。さらに、結晶粒間に非結晶
部分が残留している。これらの欠陥により、薄膜トラン
ジスタの劣化を招くという課題がある。
As a technique for producing high-quality polycrystalline silicon on a glass substrate by a low-temperature process of 650 ° C. or lower, a solid phase growth method has been conventionally known. In this method, a silicon film is formed as a precursor film by an LPCVD method, and this is thermally annealed. Looking at the film forming conditions of the LPCVD method and the relationship between the annealing conditions performed subsequently and the crystal grain size, amorphous silicon is formed at a low temperature of, for example, 580 ° C. or less in order to obtain polycrystalline silicon having a large grain size. It has been found that annealing this at a low temperature of about 600 ° C. is good. In the case of thermal annealing solid phase growth, it is necessary to heat the amorphous silicon film at, for example, 600 ° C. for a long time, but a film having a large crystal grain size and thus a high mobility has been realized. However, in the solid phase growth of the thermal annealing, the crystal type is not constant, and many twin defects are found in the crystal grains according to the crystal image. Further, an amorphous portion remains between the crystal grains. There is a problem that these defects cause deterioration of the thin film transistor.

【0007】低温で高品質の多結晶シリコンを成膜する
技術としてはレーザアニール法も従来から行なわれてお
り、例えば特開昭60−245124号公報に開示され
ている。この方法では基板全体を高温にする事なく比較
的低温にてシリコン薄膜の結晶化が行なえる。結晶化し
ようとするシリコン薄膜に短波長のレーザパルスを照射
すると、そのレーザ光がシリコン薄膜の極く表面のみで
吸収され、その後熱伝導によって薄膜の内部が溶け再結
晶化する。あるいはアニールされて結晶粒が大きくな
る。この方法で成膜された多結晶シリコン薄膜は粒状を
した結晶粒が略均一分布している。格子像を見ても固相
成長の場合に比べて双晶欠陥の数は非常に少なく、しか
も結晶粒界で格子像の乱れがないのが特徴的である。し
かしながら、レーザアニールの場合、結晶粒の大きさが
例えば60〜100nmと比較的小さく、結晶粒界が多数
存在し薄膜トランジスタの特性劣化に繋がるという課題
がある。
As a technique for forming a high-quality polycrystalline silicon film at a low temperature, a laser annealing method has been conventionally used, and is disclosed in, for example, Japanese Patent Application Laid-Open No. 60-245124. In this method, the silicon thin film can be crystallized at a relatively low temperature without increasing the temperature of the entire substrate. When a short-wavelength laser pulse is applied to the silicon thin film to be crystallized, the laser light is absorbed only at the very surface of the silicon thin film, and then the inside of the thin film is melted and recrystallized by heat conduction. Alternatively, the crystal grains are enlarged by annealing. In the polycrystalline silicon thin film formed by this method, granular crystal grains are substantially uniformly distributed. Looking at the lattice image, it is characteristic that the number of twin defects is very small as compared with the case of solid phase growth, and that the lattice image is not disturbed at the crystal grain boundaries. However, in the case of laser annealing, there is a problem that the size of crystal grains is relatively small, for example, 60 to 100 nm, and there are many crystal grain boundaries, which leads to deterioration of characteristics of the thin film transistor.

【0008】[0008]

【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は低温プロセスで高品質の半導体薄膜
を作成する事を目的とする。かかる目的を達成する為に
以下の手段を講じた。即ち、絶縁基板上に形成した半導
体薄膜を活性層とする薄膜素子を含む半導体装置の製造
方法において、絶縁基板に非晶質の半導体薄膜又は結晶
を有する多結晶の半導体薄膜を成膜する工程と、該半
導体薄膜のアニールを行ない成膜された半導体薄膜に比
較すると大粒径の結晶粒を固相成長させる工程と、該半
導体薄膜にレーザ光を一度に一括で照射するワンショッ
ト照射を施して結晶粒中に残留する欠陥の除去及び結晶
粒間に残留する非結晶部分の結晶化のみを行なう工程と
を有する事を特徴とする。
SUMMARY OF THE INVENTION In view of the above-mentioned problems in the prior art, an object of the present invention is to produce a high-quality semiconductor thin film by a low-temperature process. The following measures were taken to achieve this purpose. That is, in a method of manufacturing a semiconductor device including a thin film element having a semiconductor thin film formed on an insulating substrate as an active layer, an amorphous semiconductor thin film or a crystalline
Forming a polycrystalline semiconductor thin film having grains and annealing the semiconductor thin film in comparison with the formed semiconductor thin film.
In comparison , a step of solid-phase growth of large crystal grains and a one-shot method of irradiating the semiconductor thin film with laser light all at once.
Characterized in that a step of performing only the crystallization of the amorphous portion and facilities bets irradiation remains between removal and grain defects remaining in crystal grains.

【0009】又、絶縁基板上に形成された多結晶半導体
薄膜を活性層とする薄膜素子を含む半導体装置におい
て、前記活性層はアニールにより固相成長した結晶粒を
含んでおり、且つレーザ光を一度に一括で照射するワン
ショット照射により結晶粒中から欠陥が除去されている
とともに結晶粒間に介在する非結晶部分のみの結晶化が
図られている事を特徴とする。
Further, in a semiconductor device including a thin film element having a polycrystalline semiconductor thin film formed on an insulating substrate as an active layer, the active layer contains crystal grains which are solid-phase grown by annealing, and emits laser light . One to irradiate all at once
Characterized in that Mino crystallization of the noncrystalline regions intervening between the crystal grains is achieved with defects from the crystal grains are removed by the shots.

【0010】さらに、所定の間隙を介して対面配置した
絶縁基板及び対向基板と該間隙に保持された液晶層とを
含むフラットパネル構造を有し、該絶縁基板には多結晶
半導体薄膜を活性層とする薄膜トランジスタと画素電極
とが集積形成されており、該対向基板には対向電極が形
成されている液晶表示装置において、前記活性層はアニ
ールにより固相成長した結晶粒を含んでおり、且つレー
ザ光を一度に一括で照射するワンショット照射により結
晶粒中から欠陥が除去されているとともに結晶粒間に介
在する非結晶部分のみの結晶化が図られている事を特徴
とする。
Further, the semiconductor device has a flat panel structure including an insulating substrate and a counter substrate which are arranged to face each other with a predetermined gap therebetween, and a liquid crystal layer held in the gap. A thin film transistor and a pixel electrode are integrally formed, and the counter substrate is provided with a counter electrode. In the liquid crystal display device, the active layer contains crystal grains which are solid-phase grown by annealing, and characterized in that Mino crystallization of the noncrystalline regions intervening between the crystal grains is achieved with defects from the crystal grains are removed by the one-shot irradiation of irradiating at once light at a time.

【0011】[0011]

【作用】本発明によれば熱アニールとレーザアニールを
併用する事により650℃以下の低温プロセスで高品質
の多結晶半導体薄膜を成膜している。先ず最初に非晶質
もしくは比較的微小な粒径を有する半導体薄膜の熱アニ
ールを行ない比較的大粒径の結晶粒を固相成長させる。
次にレーザアニールを行ない結晶粒中に残留する欠陥の
除去及び結晶粒間に残留する非結晶部分の結晶化を行な
う。これにより、薄膜トランジスタ等薄膜素子の活性層
に含まれる結晶粒が大きくなる為単結晶に近くなり、且
つ結晶粒間の非結晶領域が結晶化する為電流が流れ易く
なり、薄膜トランジスタのオン電流増加に寄与する。
又、薄膜トランジスタの活性層に含まれるキャリアトラ
ップ密度が低くなる為、リーク電流を低減化する事が可
能になる。
According to the present invention, a high-quality polycrystalline semiconductor thin film is formed by a low-temperature process of 650 ° C. or less by using both thermal annealing and laser annealing. First, a semiconductor thin film having an amorphous or relatively small particle diameter is thermally annealed to grow relatively large crystal grains in a solid phase.
Next, laser annealing is performed to remove defects remaining in the crystal grains and to crystallize an amorphous portion remaining between the crystal grains. This makes for close to single crystal grains contained in the active layer such as a thin film transistor thin film element is increased, and the amorphous areas between the crystal grains is likely current flows to crystallize, the on current increase of the thin film transistor Contribute.
Further, since the carrier trap density included in the active layer of the thin film transistor is reduced, the leak current can be reduced.

【0012】[0012]

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図1は本発明にかかる半導体装置製造
方法を示す工程図である。先ず工程(A)で低融点ガラ
ス等からなる透明な絶縁基板1の上に、薄膜トランジス
タ等薄膜素子の活性層となる半導体薄膜2を40〜15
0nmの厚みで成膜する。本例ではLPCVD法により5
00℃の温度で非晶質シリコンを60nmの厚みで成膜し
た。次いで、窒素雰囲気中600℃の温度で熱アニール
を10時間施こし、比較的大粒径の結晶粒を固相成長さ
せた。次に工程(B)に移り半導体薄膜2の表面にフォ
トレジスト3をパタニングした。このフォトレジスト3
をマスクとして半導体薄膜2に不純物をイオン注入しソ
ース領域S及びドレイン領域Dを形成した。Nチャネル
トランジスタに対しては砒素をイオン注入し、Pチャネ
ルトランジスタについては硼素をイオン注入した。不純
物のドーズ量は例えば5×1015/cm2 に設定した。次
に工程(C)で、使用済みとなったフォトレジスト3を
除去した後、半導体薄膜2の上に反射防止膜4を成膜し
た。これは後工程で行なうレーザ光照射の反射防止に用
いられ、例えばSiO2 やSi34 等からなる。使用
するレーザ光の波長に合わせて20〜100nmの厚みで
反射防止膜4を成膜する。本実施例ではレーザ光源とし
てXeClエキシマレーザを使用する為、SiO2 を6
0nmの厚みで成膜し反射防止膜4とした。次に工程
(D)に移り、反射防止膜4の上からレーザパルスを2
00mJ/cm2 〜700mJ/cm2 のエネルギー密度で照射
する。この時レーザ光の照射領域は、少なくとも半導体
装置の1チップ分に相当する面積区画を含み、レーザパ
ルスをワンショット照射する。このレーザアニールによ
り半導体薄膜2の結晶粒中に残留する欠陥の除去及び
晶粒間に残留する非結晶部分の結晶化が促進される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a process chart showing a semiconductor device manufacturing method according to the present invention. First, in step (A), a semiconductor thin film 2 to be an active layer of a thin film element such as a thin film transistor is placed on a transparent insulating substrate 1 made of low melting point glass or the like in an amount of 40 to 15 minutes.
The film is formed with a thickness of 0 nm. In this example, 5
At a temperature of 00 ° C., a 60 nm-thick amorphous silicon film was formed. Next, thermal annealing was performed in a nitrogen atmosphere at a temperature of 600 ° C. for 10 hours to grow relatively large crystal grains in a solid phase. Next, the process proceeds to step (B), where a photoresist 3 is patterned on the surface of the semiconductor thin film 2. This photoresist 3
Using the mask as a mask, impurities are ion-implanted into the semiconductor thin film 2 to form a source region S and a drain region D. Arsenic ions were implanted into the N-channel transistor, and boron ions were implanted into the P-channel transistor. The dose of the impurity was set to, for example, 5 × 10 15 / cm 2 . Next, in the step (C), after removing the used photoresist 3, an antireflection film 4 was formed on the semiconductor thin film 2. This is used to prevent reflection of laser light irradiation performed in a later step, and is made of, for example, SiO 2 or Si 3 N 4 . The antireflection film 4 is formed in a thickness of 20 to 100 nm according to the wavelength of the laser beam to be used. To use an XeCl excimer laser as a laser light source in the present embodiment, a SiO 2 6
A film having a thickness of 0 nm was formed as an antireflection film 4. Next, the process proceeds to the step (D), in which the laser pulse is
Irradiation is performed at an energy density of 00 mJ / cm 2 to 700 mJ / cm 2 . At this time, the irradiation region of the laser beam includes an area section corresponding to at least one chip of the semiconductor device, and one-shot irradiation of a laser pulse is performed. The crystallization of the amorphous portions remaining between the removal and binding <br/> Akiratsubu defects remaining in crystal grains in the semiconductor thin film 2 is accelerated by the laser annealing.

【0013】工程(E)に進み、レーザ照射後使用済み
となった反射防止膜4を剥離する。次に工程(F)で、
結晶化したシリコン半導体薄膜2を所定の形状にパタニ
ングして素子領域5とする。次に工程(G)で素子領域
5を被覆する様にゲート絶縁膜6を形成する。本例では
常圧CVD法によりSiO2 を120nmの厚みで成膜し
ゲート絶縁膜6とした。次に工程(H)で、先に形成し
たソース領域Sとドレイン領域Dとの間にゲート電極7
を形成した。本例ではゲート絶縁膜6の上に金属膜を成
膜した後所定の形状にパタニングしてメタルゲート電極
7とした。続いて工程(I)でSiO2 を300nmの厚
みで成膜し第1パッシベーション膜8とした。次に工程
(J)で第1パッシベーション膜8にコンタクトホール
を開口し、ソース領域Sに連通する配線9を形成した。
さらに工程(K)でSiO2 を300nmの厚みで成膜し
第2パッシベーション膜10とした。最後に工程(L)
で第2パッシベーション膜10及び第1パッシベーショ
ン膜8を通じてコンタクトホールを開口しドレイン領域
Dを露出させる。この後ITO等の透明導電膜を成膜し
た後所定の形状にパタニングして画素電極11とする。
Proceeding to step (E), the used anti-reflection coating 4 after laser irradiation is peeled off. Next, in step (F),
The crystallized silicon semiconductor thin film 2 is patterned into a predetermined shape to form an element region 5. Next, a gate insulating film 6 is formed so as to cover the element region 5 in a step (G). In this example, a gate insulating film 6 was formed by depositing SiO 2 to a thickness of 120 nm by normal pressure CVD. Next, in a step (H), the gate electrode 7 is provided between the source region S and the drain region D formed earlier.
Was formed. In this example, a metal gate electrode 7 was formed by forming a metal film on the gate insulating film 6 and then patterning it into a predetermined shape. Subsequently, in step (I), SiO 2 was formed to a thickness of 300 nm to form a first passivation film 8. Next, in a step (J), a contact hole was opened in the first passivation film 8, and a wiring 9 communicating with the source region S was formed.
Further, in the step (K), a second passivation film 10 was formed by forming SiO 2 to a thickness of 300 nm. Finally, step (L)
Then, a contact hole is opened through the second passivation film 10 and the first passivation film 8 to expose the drain region D. After that, a transparent conductive film such as ITO is formed and then patterned into a predetermined shape to form the pixel electrode 11.

【0014】以上により、絶縁基板1上に形成された多
結晶半導体薄膜2を活性層とする薄膜トランジスタを含
む半導体装置が完成する。薄膜トランジスタの活性層即
ち素子領域5は熱アニールにより固相成長した結晶粒を
含んでおり、且つレーザアニールにより結晶粒中から欠
陥が除去されているとともに、結晶粒間に介在する非結
晶部分の結晶化が図られている。
As described above, a semiconductor device including a thin film transistor having the polycrystalline semiconductor thin film 2 formed on the insulating substrate 1 as an active layer is completed. The active layer of the thin film transistor, that is, the element region 5 contains crystal grains which have been solid-phase grown by thermal annealing. Defects are removed from the crystal grains by laser annealing. Is being planned.

【0015】図2を参照してレーザアニールの具体的な
方法を詳細に説明する。前述した様に、本発明にかかる
半導体装置製造方法では、先ず最初に絶縁基板21上に
半導体薄膜22を成膜している。次に半導体薄膜22の
加熱処理を含む一連の処理を行ない1チップ分の面積区
画23に薄膜トランジスタを集積形成する。最後に面積
区画23内に1画面分の画素電極を形成する。これによ
り表示用半導体チップ27となる半導体装置が製造され
る。かかる工程において、レーザアニールでは面積区画
23に対してレーザパルス28をワンショットで照射し
1チップ分の半導体薄膜22の一括結晶化を行なってい
る。図示する様にレーザパルス28の断面形状は面積区
画23の形状と一致している。又、面積区画23内には
最終的にマトリクスアレイ24、水平走査回路25、垂
直走査回路26が集積形成される。マトリクスアレイ2
4は薄膜トランジスタと画素電極を含む一方、周辺ドラ
イバ部の水平走査回路25及び垂直走査回路26は薄膜
トランジスタで構成されている。
A specific method of laser annealing will be described in detail with reference to FIG. As described above, in the semiconductor device manufacturing method according to the present invention, first, the semiconductor thin film 22 is formed on the insulating substrate 21. Next, a series of processes including a heating process of the semiconductor thin film 22 are performed, and thin film transistors are integratedly formed in the area partition 23 for one chip. Finally, pixel electrodes for one screen are formed in the area section 23. Thus, a semiconductor device to be the display semiconductor chip 27 is manufactured. In such a step, in the laser annealing, the area section 23 is irradiated with the laser pulse 28 in one shot to collectively crystallize the semiconductor thin film 22 for one chip. As shown, the cross-sectional shape of the laser pulse 28 matches the shape of the area section 23. In the area section 23, a matrix array 24, a horizontal scanning circuit 25, and a vertical scanning circuit 26 are finally formed in an integrated manner. Matrix array 2
Reference numeral 4 includes a thin film transistor and a pixel electrode, while the horizontal scanning circuit 25 and the vertical scanning circuit 26 of the peripheral driver section are constituted by thin film transistors.

【0016】図3は大判の透明絶縁基板51から多数個
の表示用半導体チップを作成する際行なわれるレーザ照
射の方法を表わしている。図示する様に、透明絶縁基板
51の上には半導体薄膜52が全面的に成膜されてい
る。さらにその上には反射防止膜53が形成される。こ
の反射防止膜53を介してレーザパルス54を照射する
事により上述したレーザアニールを行なう。この際透明
絶縁基板51に予め設定された複数の面積区画55に対
して順次レーザパルス54をワンショット照射してい
く。これにより成膜プロセスのスループットが著しく改
善できる。
FIG. 3 shows a method of laser irradiation performed when a large number of display semiconductor chips are formed from a large-sized transparent insulating substrate 51. As shown in the figure, a semiconductor thin film 52 is entirely formed on a transparent insulating substrate 51. Further, an antireflection film 53 is formed thereon. The laser annealing described above is performed by irradiating a laser pulse 54 through the antireflection film 53. At this time, a one-shot laser pulse 54 is sequentially applied to a plurality of area sections 55 set in advance on the transparent insulating substrate 51. Thereby, the throughput of the film forming process can be remarkably improved.

【0017】図4は図2に示した表示用半導体チップを
用いて組み立てられたアクティブマトリクス型液晶表示
装置の一例を示す模式的な斜視図である。図示する様
に、液晶表示装置は所定の間隙を介して対向配置した絶
縁基板101及び対向基板102と該間隙に保持された
液晶層103とを含むフラットパネル構造を有してい
る。下側の透明絶縁基板101には多結晶半導体薄膜を
活性層とする薄膜トランジスタ104と画素電極105
とが集積形成されておりマトリクスアレイ106が形成
される。又絶縁基板101の周辺部には同じく薄膜トラ
ンジスタから構成される水平走査回路107及び垂直走
査回路108が形成されている。一方上側の対向基板1
02の内表面には対向電極(図示せず)が形成されてい
る。かかる構成において薄膜トランジスタ104の素子
領域となる活性層は熱アニールにより固相成長した結晶
粒を含んでおり、且つレーザアニールにより結晶粒中か
ら欠陥が除去されているとともに結晶粒間に介在する非
結晶部分の結晶化が図られている。
FIG. 4 is a schematic perspective view showing an example of an active matrix type liquid crystal display device assembled using the display semiconductor chip shown in FIG. As shown in the figure, the liquid crystal display device has a flat panel structure including an insulating substrate 101 and an opposing substrate 102 which are disposed to face each other with a predetermined gap therebetween, and a liquid crystal layer 103 held in the gap. A thin film transistor 104 having a polycrystalline semiconductor thin film as an active layer and a pixel electrode 105 are provided on the lower transparent insulating substrate 101.
Are integrated and formed, and the matrix array 106 is formed. Further, a horizontal scanning circuit 107 and a vertical scanning circuit 108 which are also formed of thin film transistors are formed around the insulating substrate 101. On the other hand, upper counter substrate 1
An opposing electrode (not shown) is formed on the inner surface of 02. In such a configuration, the active layer serving as an element region of the thin film transistor 104 contains crystal grains that have been grown in a solid phase by thermal annealing. Partial crystallization is achieved.

【0018】最後に図5〜図7のグラフを参照して本発
明の効果を説明する。これらのグラフは何れも薄膜トラ
ンジスタのゲート電圧Vgs/ドレイン電流Ids特性
を示している。なおドレイン電流Idsは対数メモリで
表わしている。図5は従来の固相成長のみにより成膜さ
れたシリコン多結晶半導体薄膜を活性層とした場合であ
り、図6は従来のレーザアニールのみにより成膜された
シリコン多結晶半導体薄膜を活性層として用いた場合で
あり、図7は本発明に従って固相成長とレーザアニール
を組み合わせて成膜されたシリコン多結晶半導体薄膜を
活性層として用いた場合を表わしている。固相成長のみ
では結晶内に結晶欠陥が含まれるとともに結晶粒間に非
結晶部分が残留している。従って図5のグラフに示す様
に薄膜トランジスタの特性は必ずしも満足すべきもので
はない。一方、レーザアニールにより結晶化させた場合
は結晶粒が一般的に小さく結晶粒の境界が多数存在す
る。従って図6のグラフに示す様に薄膜トランジスタの
電気特性は必ずしも満足すべきものではない。これに対
し、固相成長とレーザアニールを組み合わせた場合薄膜
トランジスタ活性層の結晶粒が大きくなる為単結晶に近
くなり、且つ結晶粒間の非結晶領域が結晶化又は再結晶
化する為に電流が流れ易くなる。従って図7のグラフに
示す様に薄膜トランジスタのオン電流が図5及び図6の
場合に比べ増加している。又薄膜トランジスタ活性層の
キャリアトラップ密度が低くなる。この為図7のグラフ
に示す様にリーク電流が低減化されている。
Finally, the effects of the present invention will be described with reference to the graphs of FIGS. These graphs all show the gate voltage Vgs / drain current Ids characteristics of the thin film transistor. The drain current Ids is represented by a logarithmic memory. FIG. 5 shows a case where a silicon polycrystalline semiconductor thin film formed only by conventional solid phase growth is used as an active layer, and FIG. 6 shows a case where a silicon polycrystalline semiconductor thin film formed only by conventional laser annealing is used as an active layer. FIG. 7 shows a case where a silicon polycrystalline semiconductor thin film formed by combining solid phase growth and laser annealing according to the present invention is used as an active layer. With only solid phase growth, crystal defects are included in the crystal and non-crystalline portions remain between crystal grains. Therefore, as shown in the graph of FIG. 5, the characteristics of the thin film transistor are not always satisfactory. On the other hand, when crystallized by laser annealing, the crystal grains are generally small and there are many boundaries between the crystal grains. Therefore, as shown in the graph of FIG. 6, the electrical characteristics of the thin film transistor are not always satisfactory. On the other hand, when solid-phase growth and laser annealing are combined, the crystal grains of the thin film transistor active layer become large and thus close to a single crystal, and the current flows because the amorphous region between the crystal grains is crystallized or recrystallized. Easy to flow. Therefore, as shown in the graph of FIG. 7, the on-current of the thin film transistor is increased as compared with the case of FIGS. Also, the carrier trap density of the thin film transistor active layer is reduced. Therefore, the leak current is reduced as shown in the graph of FIG.

【0019】[0019]

【発明の効果】以上説明した様に、本発明によれば、先
ず最初に半導体薄膜の熱アニールを行ない比較的大粒径
の結晶粒を固相成長させている。次にレーザアニールを
行ない結晶粒中に残留する結晶の除去及び結晶粒間に残
留する非結晶部分の結晶化を行なっている。これにより
薄膜トランジスタ活性層の結晶粒が大きくなる為単結晶
に近くなり、且つ結晶粒間の非結晶領域が結晶化する
電流が流れ易くなり、薄膜トランジスタのオン電流増加
に寄与するという効果がある。又薄膜トランジスタ活性
層のキャリアトラップ密度が低くなりリーク電流の低減
が可能になるという効果がある。
As described above, according to the present invention, a semiconductor thin film is first thermally annealed to grow relatively large crystal grains in a solid phase. Next, laser annealing is performed to remove crystals remaining in the crystal grains and to crystallize the non-crystal portions remaining between the crystal grains. As a result, the crystal grains of the thin film transistor active layer become large, so that they are close to a single crystal, and an amorphous region between the crystal grains is crystallized, so that current easily flows, which contributes to an increase in the on-current of the thin film transistor. Further, there is an effect that the carrier trap density of the thin film transistor active layer is reduced, and the leak current can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明にかかる半導体装置製造方法を示す工程
図である。
FIG. 1 is a process chart showing a semiconductor device manufacturing method according to the present invention.

【図2】レーザアニール処理の一例を示す模式図であ
る。
FIG. 2 is a schematic diagram illustrating an example of a laser annealing process.

【図3】同じくレーザアニール処理を示す模式図であ
る。
FIG. 3 is a schematic view similarly showing a laser annealing process.

【図4】本発明に従って製造された半導体装置を用いて
組み立てられた液晶表示装置の一例を示す模式的な斜視
図である。
FIG. 4 is a schematic perspective view showing an example of a liquid crystal display device assembled using a semiconductor device manufactured according to the present invention.

【図5】熱アニールにより成膜された多結晶半導体薄膜
を活性層とする薄膜トランジスタの電気特性を示すグラ
フである。
FIG. 5 is a graph showing electric characteristics of a thin film transistor having a polycrystalline semiconductor thin film formed by thermal annealing as an active layer.

【図6】レーザアニールにより成膜された多結晶半導体
薄膜を活性層とする薄膜トランジスタの電気特性を示す
グラフである。
FIG. 6 is a graph showing electric characteristics of a thin film transistor having a polycrystalline semiconductor thin film formed by laser annealing as an active layer.

【図7】固相成長及びレーザ照射を併用して成膜された
多結晶半導体薄膜を活性層とする薄膜トランジスタの電
気特性を示すグラフである。
FIG. 7 is a graph showing the electrical characteristics of a thin film transistor having a polycrystalline semiconductor thin film formed as an active layer formed by using both solid phase growth and laser irradiation.

【符号の説明】[Explanation of symbols]

1 絶縁基板 2 半導体薄膜 4 反射防止膜 5 素子領域 6 ゲート絶縁膜 7 ゲート電極 11 画素電極 REFERENCE SIGNS LIST 1 insulating substrate 2 semiconductor thin film 4 anti-reflection film 5 element region 6 gate insulating film 7 gate electrode 11 pixel electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 西原 静夫 東京都品川区北品川6丁目7番35号 ソ ニー株式会社内 (72)発明者 林 久雄 東京都品川区北品川6丁目7番35号 ソ ニー株式会社内 (56)参考文献 特開 平3−22540(JP,A) 特開 平5−82442(JP,A) 特開 平5−34718(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 H01L 21/336 H01L 21/20 G02F 1/1368 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Shizuo Nishihara 6-7-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation (72) Inventor Hisao Hayashi 6-35-35 Kita-Shinagawa, Shinagawa-ku, Tokyo (56) References JP-A-3-22540 (JP, A) JP-A-5-82442 (JP, A) JP-A-5-34718 (JP, A) (58) Fields investigated ( Int.Cl. 7 , DB name) H01L 29/786 H01L 21/336 H01L 21/20 G02F 1/1368

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 絶縁基板上に形成した半導体薄膜を活性
層とする薄膜素子を含む半導体装置の製造方法におい
て、 絶縁基板に非晶質の半導体薄膜又は結晶粒を有する多結
晶の半導体薄膜を成膜する工程と、 該半導体薄膜のアニールを行ない成膜された半導体薄膜
に比較すると大粒径の結晶粒を固相成長させる工程と、 該半導体薄膜にレーザ光を一度に一括で照射するワンシ
ョット照射を施して結晶粒中に残留する欠陥の除去及び
結晶粒間に残留する非結晶部分のみの結晶化を行なう工
程とを有する事を特徴とする半導体装置の製造方法。
In a method of manufacturing a semiconductor device including a thin film element having a semiconductor thin film formed on an insulating substrate as an active layer, an amorphous semiconductor thin film or a polycrystalline semiconductor thin film having crystal grains is formed on the insulating substrate. A film forming step, and a semiconductor thin film formed by annealing the semiconductor thin film.
Compared with the step of solid phase growth of crystal grains of large grain diameter, Wanshi irradiating in bulk laser beam at a time to the semiconductor thin film
The method of manufacturing a semiconductor device, characterized in that a step of performing a non-crystalline portion only crystallization of and facilities for-shot irradiation remaining between removal and <br/> grain defects remaining in crystal grains.
【請求項2】 絶縁基板上に形成した多結晶半導体薄膜
を活性層とする薄膜素子を含む半導体装置において、 前記活性層はアニールにより固相成長した結晶粒を含ん
でおり、且つレーザ光を一度に一括で照射するワンショ
ット照射により結晶粒中から欠陥が除去されているとと
もに結晶粒間に介在する非結晶部分のみの結晶化が図ら
れている事を特徴とする半導体装置。
2. A semiconductor device comprising a thin-film element having a polycrystalline semiconductor thin film formed on an insulating substrate as an active layer, wherein the active layer contains crystal grains which have been solid-phase-grown by annealing, and has been irradiated with laser light once. One-shot irradiation
The semiconductor device, characterized in that crystallization of only the non-crystalline portion interposed between the crystal grains is achieved with defects from the crystal grains by Tsu preparative irradiation is eliminated.
【請求項3】 所定の間隙を介して対面配置した絶縁基
板及び対向基板と該間隙に保持された液晶層とを含むフ
ラットパネル構造を有し、該絶縁基板には多結晶半導体
薄膜を活性層とする薄膜トランジスタと画素電極とが集
積形成されており、該対向基板には対向電極が形成され
ている液晶表示装置であって、 前記活性層はアニールにより固相成長した結晶粒を含ん
でおり、且つレーザ光を一度に一括で照射するワンショ
ット照射により結晶粒中から欠陥が除去されているとと
もに結晶粒間に介在する非結晶部分のみの結晶化が図ら
れている事を特徴とする液晶表示装置。
3. A flat panel structure including an insulating substrate and a counter substrate disposed facing each other with a predetermined gap therebetween and a liquid crystal layer held in the gap, wherein the insulating substrate includes a polycrystalline semiconductor thin film as an active layer. A liquid crystal display device in which a thin film transistor and a pixel electrode are integrally formed and a counter electrode is formed on the counter substrate, wherein the active layer includes crystal grains that are solid-phase grown by annealing. And one-shot that irradiates laser light all at once
The liquid crystal display device, characterized in that crystallization of only the non-crystalline portion interposed between the crystal grains is achieved with defects from the crystal grains by Tsu preparative irradiation is eliminated.
JP11600694A 1994-05-02 1994-05-02 Method for manufacturing semiconductor device Expired - Fee Related JP3326650B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11600694A JP3326650B2 (en) 1994-05-02 1994-05-02 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11600694A JP3326650B2 (en) 1994-05-02 1994-05-02 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH07302913A JPH07302913A (en) 1995-11-14
JP3326650B2 true JP3326650B2 (en) 2002-09-24

Family

ID=14676504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11600694A Expired - Fee Related JP3326650B2 (en) 1994-05-02 1994-05-02 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3326650B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183358A (en) 1998-07-17 2000-06-30 Sony Corp Manufacture of thin-film semiconductor device
KR100367638B1 (en) * 2000-03-28 2003-01-10 준 신 이 Method of producing a poly-Si thin film transistor by using a layer of CeO2 and an A/R coating layer
JP2004006487A (en) * 2002-05-31 2004-01-08 Sharp Corp Method of forming crystalline thin film, device for manufacturing crystalline thin film, thin film transistor, and photoelectric conversion element

Also Published As

Publication number Publication date
JPH07302913A (en) 1995-11-14

Similar Documents

Publication Publication Date Title
JP3326654B2 (en) Method of manufacturing semiconductor chip for display
US5904770A (en) Method of manufacturing a semiconductor device
JP4092541B2 (en) Method for forming semiconductor thin film and method for manufacturing semiconductor device
US7183229B2 (en) Semiconductor thin film forming method, production methods for semiconductor device and electrooptical device, devices used for these methods, and semiconductor device and electrooptical device
US5869362A (en) Method of manufacturing semiconductor device
US20050059222A1 (en) Method of forming polycrystalline semiconductor layer and thin film transistor using the same
JP2002246310A (en) Method of forming thin semiconductor film, method of manufacturing semiconductor device, device used for executing the methods, and electro-optic device
JPH09153458A (en) Thin-film semiconductor device and manufacture thereof
JP3421882B2 (en) Preparation method of polycrystalline semiconductor thin film
JP3122995B2 (en) Liquid crystal display
US7491972B1 (en) Polysilicon semiconductor thin film substrate, method for producing the same, semiconductor device, and electronic device
US7339188B1 (en) Polycrystalline silicon film containing Ni
JP3326650B2 (en) Method for manufacturing semiconductor device
JP3059337B2 (en) Semiconductor device and manufacturing method thereof
JP3319963B2 (en) Method for manufacturing semiconductor device
JP3890270B2 (en) Thin film transistor manufacturing method
JP3107345B2 (en) Method for manufacturing semiconductor device
JP3431681B2 (en) Method for manufacturing semiconductor circuit
JP3347340B2 (en) Method for manufacturing thin film transistor
JP3392325B2 (en) Liquid crystal display
JP3465772B2 (en) Method for manufacturing semiconductor device
JP3338756B2 (en) Semiconductor device and method of manufacturing the same
JP3467571B2 (en) Method for manufacturing thin film transistor
JP2000216089A (en) Manufacture of semiconductor device
JPH0572556A (en) Active matrix substrate and production of active matrix substrate

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080712

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080712

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090712

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees