JPH08507659A - 低雑音蛍光透視形固体放射作像装置 - Google Patents

Abstract

(57)【要約】 低雑音蛍光透視形放射作像装置が、所定のピッチを有するようにあるパターンで配設された複数の光センサを有している大面積光センサ配列と、光センサに電気結合されている低雑音のアドレス可能な薄膜トランジスタ（ＴＦＴ）配列とを含んでいる。ＴＦＴ配列は、複数の低電荷保持ＴＦＴを含んでおり、低電荷保持ＴＦＴの各々は、ミクロン単位で表した面積がミクロン単位で表した作像装置の配列のピッチの値よりも大きくないような切り換えシリコン領域を有している。切り換えシリコン領域のうち、ＴＦＴのソース電極及びドレイン電極の下方にある部分は、ＴＦＴのチャンネル区域にある切り換えシリコン領域の部分の約１５０％よりも大きくない。チャンネル幅に対するＴＦＴのチャンネル長（チャンネルを横切るソース電極とドレイン電極との間の距離）の比は、２０：１未満であり、通常は１０：１未満であり、チャンネル長は約１μｍと４μｍとの間の範囲内てある。光センサ配列は又、アドレス線の間に交差領域を含んでおり、これらの交差領域は、その間に実質的にシリコンを有しておらず、このため、交差部には切り換えシリコン領域が存在していない。

Description

【発明の詳細な説明】 低雑音蛍光透視形固体放射作像装置 発明の背景 本発明は、全般的には放射作像装置に関し、特に大面積固体蛍光透視形作像装 置に関する。 医療用に普通用いられる放射作像には、放射線写真法と、蛍光透視法とがあり 、それは実時間の作像方式である。放射線写真法は典型的には、（伝統的なＸ線 フィルムの上に）低雑音の静止像を発生するために高い放射線量を用いており、 これに対して、蛍光透視法では、実時間作像手順における放射線露光の合計時間 が大抵の放射線写真手順に必要な時間よりも一層長いので、使用される放射線レ ベルは一層低いことが典型的である。 放射作像用の固体装置は、例えば、放射線を吸収すると共に、入射した放射線 を吸収したことに応答して光を発生するシンチレーション材料と、シンチレーシ ョン材料からの光を検出する光センサ配列とを含んでいる。作像装置で発生され た電気信号は、検出された入射放射線の強度及び空間的な位置に対応する。この ような信号は、放射作像装置によって検出された像を所望のように表示するよう 構成されている読み出し電気回路に電気結合される。固体作像装置は、ディジタ ル処理が容易にできるように構成されており、それに相当する従来の装置ほどか さばらないし、重 くもなく、大抵のアナログ装置に固有な比較的小さいダイナミック・レンジ、低 い感度、入射放射線に対する非線形の応答及び大きな背景のフォッグ・レベルに 比べて、性能の利点がある。 固体放射作像装置は、視野が大きいこと、解像度が良好であること、大面積コ ントラストが良好であることというような従来のスクリーン又はフィルム装置の 望ましい特性をも有していることが望ましい。 蛍光透視形固体放射作像装置のこれらの望ましい性能特性に向けて、光センサ 配列にあるそれぞれの画素を読み出すのに使用される切り換え式行列形（マトリ クス）アドレス配列の設計及び製造に数々の挑戦をすることになった。例えば液 晶配列に使用されているような普通の薄膜トランジスタ配列は典型的には、放射 作像装置に許容し得るレベルを超えた雑音レベルを生ずる（トランジスタによっ て発生された雑音は一般的には、液晶表示装置の満足し得る性能にとってはあま り問題にならない）。雑音源を分解すると共に、遅れが小さいというような作像 装置配列のこの他の望ましい動作特性を維持しながら、低雑音性能が得られるよ うなトランジスタ配列の構造を求めるには、注意深い設計が必要である。 従って、本発明の目的は、低雑音である蛍光透視形固体放射作像装置を提供す ることにある。 本発明の他の目的は、遅れが比較的小さい蛍光透視形固体作像装置を提供する ことにある。 本発明の他の目的は、入射するＸ線当たりの高い信号出力を有していると共に 比較的低い出力静電容量を有している作像装置を提供することにある。 発明の要約 蛍光透視形固体放射作像装置が、入射放射線を受け取るように配設されている シンチレータと、大面積光センサ配列とを含んでいる。光センサ配列は複数の光 センサを含んでおり、複数の光センサは、所定のピッチを有するようなパターン に配設されており、シンチレータに光学的に結合されていると共にアドレス可能 な薄膜トランジスタ（ＴＦＴ）配列に電気的に結合されている。ＴＦＴ配列は、 複数のＴＦＴと、関連するアドレス線とを含んでおり、これらのアドレス線は、 典型的には光ダイオードであるそれぞれの光センサを選択的に電気的にアドレス するように構成されている。光センサ配列は、比較的低い雑音を有するように構 成されており、複数の低電荷保持ＴＦＴを含んでいる。即ち、光センサ配列は、 ＴＦＴが比較的低雑音であると共に、電荷担体を捕捉して後で放出することによ って起こる信号オフセットが比較的小さくなるように、電荷保持が小さくなるよ うに選択された切り換えシリコン領域を有しているＴＦＴを含んでいる。平方ミ クロンで表した切り換えシリコン領域の面積は、ミクロン単位で表した所定のピ ッチの値よりも実質的に大きくない。切り換えシリコン領域は、チャンネル領域 と、ソース電極領域と、ドレイン領域とを含んでおり、ソース電極領域及びドレ イン電極領域の 面積の合計は、チャンネル領域の面積の約１５０％未満である。 本発明の一実施例では、低電荷保持ＴＦＴは、その２つの電極の間の距離に対 応する長さと、ソース電極及びドレイン電極の幅に対応する幅とを有しているチ ャンネル領域をソース電極とドレイン電極との間に形成するように、互いに向か い合って配設されている実質的に同じような形状のソース電極とドレイン電極と を含んでいる。本発明の低電荷保持ＴＦＴでは、チャンネル長さに対するチャン ネル幅の比は、約２０：１よりも小さい。典型的には、１０１よりも小さく、各 々の低電荷保持ＴＦＴのチャンネル長さは、約１μｍと４μｍとの間の範囲内で ある。本発明の他の実施例では、低電荷保持ＴＦＴは、光ダイオードと導電接触 した２突起形ソース電極と、アドレス線と導電接触した単一突起ドレイン電極と を有しているくし形ＴＦＴを含んでいる。 更に、各々の低電荷保持ＴＦＴの切り換えシリコン領域は典型的には、低欠陥 半導体構造を含んでおり、この構造は、窒化シリコンの上方に配設された非晶質 シリコン（ａ−Ｓｉ）を有しており、チャンネル領域のシリコンの電流−密度時 間積は、約３ナノクーロン／cm²未満である。 低雑音作像装置は更に、複数の低電荷保持交差部を含んでおり、この交差部に それぞれのアドレス線が垂直方向に整合して配設されており、アドレス線の間に 電気絶縁材料が配設されている。この電気絶縁材料は、実質的に半導体 材料がその中に配設されないように選択されている。その結果、光センサ配列内 のそれぞれのアドレス線の交差部の間には、切り換えシリコン領域が配設されて いない。 図面の簡単な説明 本発明の新規と考えられる特徴は、請求の範囲に具体的に記載してあるが、本 発明自体の構成及び作用、並びにその他の目的及び利点は、以下図面について説 明するところから最もよく理解されよう。図面全体にわたり、同様な部分には同 じ参照番号を用いている。 第１（Ａ）図は本発明による低雑音放射作像装置の一部を概略断面図で示すと 共に一部を見取図で示す。 第１（Ｂ）図は本発明による放射作像装置に対する低雑音光センサ配列の一部 の概略図である。 第２（Ａ）図は本発明による一実施例の低電荷保持薄膜トランジスタの図であ る。 第２（Ｂ）図は本発明による他の実施例の低電荷保持薄膜トランジスタの図で ある。 発明の詳しい説明 蛍光透視形固体放射作像装置１００が、第１図に示すように、基板１０５の上 に配設されている光センサ配列１１０と、光センサ配列１２０の上に配設されて いるシンチレータ１９０とを含んでいる。シンチレータ１９０は、入射放射線７ ５を受け取って吸収するように配設されている。シンチレータ１９０は、光セン サ配列１１０に光学的に結合されており、シンチレータ１９０に発生された光子 が光 センサ配列１１０に通過するようになっている。光センサ配列１１０は、受け取 った光子に対応する電気信号が発生されるように構成されている。読み出し及び リセット回路２１０が、入射放射線７５に応答して発生された電気信号を受け取 るように、光センサ配列１１０に電気結合されている。読み出し及びリセット回 路２１０は更に、表示及び解析部品２２０に結合されており、この表示及び解析 部品は、読み出し及びリセット回路から来る信号を処理して、放射作像装置１０ ０のユーザに対する情報を提供する。 本明細書で用いる「蛍光透視形」は、入射放射線７５に露光される物体の実質 的に実時間の作像を指す。蛍光透視形作像は典型的には、約１０フレーム／秒〜 １００フレーム／秒の速度又はそれよりも高い頻度で、光センサ配列１１０にあ る各々の画素の貯蔵（又は積分）信号（又は電荷）を読み取ることを必要とする 。このため、蛍光透視動作は、その間に各々の光センサがシンチレータからの入 射した光子に露光される積分サイクルと、光子を吸収したことによって光センサ で発生された電荷を読み出す読み出しサイクルとを含んでおり、この読み出しサ イクルが検出された光子の数に対応する信号を発生し、電荷を読み取った後に、 光ダイオードは再び既知のバイアス状態に戻されて、次の積分サイクルを開始す る。蛍光透視法は、数秒から数分間の期間の間、作像される物体（図面に示して いない）を入射放射線７５に実質的に連続的に露光することを必要とするので、 蛍光透視形低雑音作像装置は、それによって一層 低い放射線レベルを用いることができるようになり、このことは作像される物体 の全体的な放射線露光を減少するのに有利であるので、このような作像装置が有 利である。 作像装置１００の構造は、選択された範囲内の波長を有していると共に大部分 （例えは、約５０％よりも多く）又は全部の入射放射線がシンチレータ１９０に 吸収されるように選択された範囲内のフラックスを有している入射放射線を検出 するように構成されている。入射放射線７５は典型的には、約０．０００５オン グストロームと５オングストロームとの範囲内の波長を有しているＸ線を含んて いる。大抵の蛍光透視検査ては、約０．１オングストロームと０．３オングスト ロームとの間の波長を有しているＸ線が用いられており、作像装置に入射するフ ラックスは典型的には、フレーム当たり約０．１マイクロレントゲンと１００マ イクロレントゲンとの間である。シンチレータ１９０は、入射放射線７５に対し て比較的大きな断面積を有している材料で構成されており、シンチレータが受け 取った放射線の大部分が吸収されて、光子を発生するようになっている。例えば 、Ｘ線では、シンチレータ１９０は典型的には、タリウムでドープした沃化セシ ウム等で構成されている。 光センサ画素配列１１０は、複数の光センサ１２０と、各々の光センサ１２０ に電気結合されているアドレス可能な薄膜トランジスタ（ＴＦＴ）配列１３０と を含んでいる。光センサ１２０の各々は典型的には、非晶質シリコン（ａ−Ｓｉ ）光ダイオードを含んでおり、この光ダイオードは、 アドレス可能なＴＦＴ配列１３０を形成するための材料及び製造工程と両立性を 有する沈積及びパターン決め方法によって容易に製造される。アドレス可能なＴ ＦＴ配列１３０は、典型的には走査線１３１及びテータ線１３２としてそれぞれ 知られているアドレス線１３１及び１３２と、複数の低電荷保持ＴＦＴ１３４と を含んでいる。走査線及びデータ線は典型的には、光センサ配列１１０を複数の 画素１４０に分割するように、行及び列に分けて配設されている。各々の画素に 、１つの光センサ１２０が配設されていると共にそれぞれの低電荷保持ＴＦＴ１ ３４に電気結合されており、このＴＦＴは、１つの走査線１３１及び１つのデー タ線１３２に結合されている。アドレス可能なＴＦＴ配列１３０は、各々の光セ ンサが選択的にそれぞれアドレス可能であるように構成されている。即ち、光セ ンサの出力は、対応するデータ線１３２に選択的に電気結合される。このように して、各々の光センサを読み出し及びリセット回路２１０にそれぞれ結合して、 光ダイオード１２０に蓄積された電荷を読み出し、光ダイオードを次の積分サイ クルの前に既知のバイアス状態に戻すことができる。 本発明によれば、光センサ配列１１０は、光センサ配列の雑音レベルが、入射 放射線の単一の光子の検出によって発生される信号と比較し得るように構成され ている。即ち、作像装置によって発生される電子雑音は、関心がもたれる最も小 さい信号レベルにおける入射放射線（例えば、Ｘ線）の量子雑音未満か又はその 量子雑音に等しい。この最も小 さい信号レベルは典型的には、蛍光透視像の強度が最低の区域にある。蛍光透視 形作像装置１００における電子雑音の源としては、次のようなものがある。即ち 、電荷保持雑音（ＦＥＴがターンオフになった後に、例えば、積分サイクルのう ち、画素からの信号を希望しない部分の間、ＦＥＴの半導体材料のバンド間状態 の「トラップ解除」によって起こる。）、トランジスタ・スイッチング雑音（電 界効果トランジスタ（ＦＥＴ）のオン抵抗値の関数であるジョンソン・ノイズ） （本明細書で用いるジョンソン・ノイズとは、導体又は半導体内の電子の熱擾乱 によって発生されるあらゆる電気雑音を指す。）、線路の寸法、長さ及び使用さ れる材料の関数であるデータ線路抵抗及び分布線路静電容量、並びに、例えば光 ダイオードからとか、（典型的にはダイオードに比較的大きな信号があるときに 見られるような）ＦＥＴからとか、走査線とデータ線との交差点で、及び光セン サ配列の共通電極とデータ線の間でというような、アドレス線の漏洩からの種々 の漏洩雑音である。 電荷の保持は、蛍光透視形動作に使用される作像装置配列における電気雑音へ の、単独としては最大の寄与因子を表すことがある。電荷保持雑音は、切り換え られる、即ち、ＦＥＴのチャンネル領域に配設されているか、又はＦＥＴのゲー ト電極とソース電極又はドレイン電極との間に配設されているａ−Ｓｉのバンド 間状態にトラップされた電荷の不規則な放出から生ずると考えられる。ＦＥＴが オンに切り換えられるときに、電界の変化により、半導体材料内 で、物理的にゲート電極の近くにある大抵の状態が伝導バンドの近くまで満たさ れるが、これに対してＦＥＴがオフに切り換えられるときには、トラップが不規 則に空けられ始め、一層深いトラップは、空になるのに一層長い時間がかかる。 本発明による低雑音のアドレス可能なＴＦＴ配列を含んでいる作像装置配列１ ３０の代表的な一部が、第２（Ａ）図の変形平面図に例示されている。多数の層 内にある部品（即ち、図面に示す部品には、この図に示された他の部品が重なっ ている。）が、低雑音ＴＦＴ配列を構成している。走査線１３１が典型的には、 基板１０５の上に配設されている。走査線１３１からの延長部がＴＦＴ１３４の ゲート電極１３８を構成している。半導体領域１３０が、ゲート電極１３４の上 方に配設されている（図面に示していないが、窒化シリコン又は二酸化シリコン のような誘電体層がその間に配設されている。）。この半導体領域は典型的には 、非晶質シリコン（ａ−Ｓｉ）の層と、それに重なっているドープされたａ−Ｓ ｉ（ｎ形の導電形を有するようにドープされたａ−Ｓｉのような）の層とを含ん でいる。 次に、データ線１３２と、ソース電極１３７と、ドレイン電極１３６とを構成 している導電材料が、半導体領域１３９に重なるように配設されている。この導 電材料は典型的には、クロム、アルミニウム、モリブデン、タングステン、チタ ン等で構成されている。データ線１３２が同様に、交差領域１４０で走査線１３ １の上方に重なっており、少 なくとも誘電体材料（典型的には、ゲート電極１３８と半導体領域１３９との間 に配設されているのと同じ誘電体材料）がその間に配設されている。（窒化シリ コン等の無機誘電体材料及び／又はポリイミドのような有機誘電体材料のような ）誘電体材料の障壁層（図面に示していない）が、光センサ１２０を形成する前 に、ＴＦＴ１３４の上方に配設されることが典型的である。光センサ１２０は、 ソース電極１３７に電気結合されている下側の電気接点パッド（第２（Ａ）図に 輪郭を示すが、尺度は正しくない）と、半導体層（例えば、ａ−Ｓｉ層と、ドー プされたシリコンの層と）を含んでおり、電気接点パッドと重なっている光ダイ オード本体（図面に示していない）と、光ダイオード本体の上方に配設されてい る共通電極（図面に示していない）とを含んでいる。 チャンネル切り換えシリコン領域１４２が、半導体領域１３９のうち、ソース 電極１３７とドレイン電極１３６との間に配設されている部分を含んでいる。ソ ース電極切り換えシリコン領域１４３が、半導体領域１３９のうち、ソース電極 １３７の下方にある部分で構成されており、ドレイン電極切り換えシリコン領域 １４４が、半導体領域１３９のうち、ドレイン電極１３６の下方にある部分を含 んでいる。チャンネル切り換えシリコン領域１４２、ソース電極切り換えシリコ ン領域１４３及びドレイン電極切り換えシリコン領域１４４は包括的に、ＴＦＴ 切り換えシリコン領域１４５を構成している。ＴＦＴ切り換えシリコン領域 １４５は、走査線に印加された切り換え電圧（即ち、各々のＴＦＴ１３４にある ゲート電極１３８に印加された電圧）に露出されるａ−Ｓｉで構成されており、 このａ−Ｓｉは、データ線１３２、ＴＦＴ１３４のドレイン電極又はソース電極 に対する導電路を有している。同様に、交差部１４０て走査線１３１とデータ線 １３２との間に配設されている半導体材料（即ち、多くのＴＦＴ配列製造手順で 普通行われるように、この半導体材料は誘電体材料の上方に配設されたままにな っている。）が、シリコンが走査線１３１に印加された切り換え電圧に露出する 交差部切り換えシリコン領域１４１を構成しており、このシリコンは、その上方 に重なっているデータ線１３２に対する導電路を有している。 ＴＦＴ切り換えシリコン領域１４５及び交差部切り換えシリコン領域１４１は 、ＴＦＴ配列の電荷保持雑音に寄与する。チャンネル切り換えシリコン領域１４ ２からの電荷保持雑音は、単位面積当たり、他のどの切り換えシリコン領域（即 ち、ソース電極切り換えシリコン領域１４３、ドレイン電極切り換えシリコン領 域１４４及び交差部切り換えシリコン領域１４１）からの電荷保持雑音よりも約 ３倍大きい。本発明によれは、アドレス可能なＴＦＴ配列１３０は、これらの切 り換えシリコン領域の面積が、光センサ配列１１０の雑音を低下させるために最 適にされるように構成されている。 本発明によれば、低雑音ＴＦＴ１３４のＴＦＴ切り換え シリコン領域１４５は、切り換えシリコンの面積測定単位（例えば、ピッチはミ クロンで表し、切り換えシリコンの面積は平方ミクロンで表す。）で表したとき の作像装置１００のピッチの値よりも大きくない面積を有している。作像装置１ ００のピッチは、配列の選択された軸線（例えは、データ線１３２の軸線）に沿 った画素の中心の間の距離によって決定される。本発明による低雑音固体放射作 像装置は典型的には、約３５ミクロンと５００ミクロンとの間の範囲内のピッチ を有している。切り換えシリコンの面積が一層大きい作像装置は、切り換えシリ コンの面積が一層小さい作像装置よりも、雑音が一層高い。作像装置の雑音が一 層高いと、同じ解像度の像を求めるために、一層大きなＸ線露光を用いる必要が ある。 低雑音ＴＦＴ１３４のチャンネル切り換えシリコン領域の面積は、ソース電極 とドレイン電極との間に配設されていると共にゲート電極１３８の上方に配設さ れているシリコン面積を含んでいる。第２（Ａ）図に示すように、チャンネル切 り換えシリコン領域１４２の面積は、（ソース電極とドレイン電極とを隔てる距 離に対応する）チャンネル長“Ｌ”と、（ソース電極１３７及びドレイン電極１ ３６の下方にあると共に、ゲート電極１３８の上方にある半導体領域１３９の幅 に対応する）チャンネル幅“Ｗ”によって決定される。 電荷保持を減少させるという観点からは、チャンネル切り換えシリコン領域１ ４２は、この領域から単位面積当た り最大量の電荷が放出されるので、できる限り小さいことが望ましい。作像装置 の設計では、チャンネル幅のチャンネル長に対する比は、遅れを特定の値、例え は４％に制限する必要によって決まる。光センサの静電容量、ＴＦＴゲート絶縁 体の厚さ、チャンネルの移動度、ＴＦＴ動作電圧及び読み出しサイクルのタイミ ングのような因子がすべて、要求されるコンダクタンスを上昇させたり低下させ たりする。更に、短チャンネル効果（即ち、ＴＦＴのオフ状態の漏れ）を回避す るために、チャンネル長は１ミクロンを超えるようにすべきである。この漏れは 、作像装置の動作に必要な範囲である約５Ｖから１０Ｖの範囲内のソース−ドレ イン間電圧において、短チャンネル領域内における強い横方向電界から生ずる。 処理及びリソグラフィ技術の制約により、配列内に確実に作成することのできる 最小チャンネル長が更に制限されることがある。本発明によれば、チャンネル長 に対するチャンネル幅の比は、約２０：１未満であり、典型的には約１０：１未 満である。例えば、１００ミクロンのピッチを有している作像装置では、長さに 対するチャンネル幅の比は約３：１である。このような装置の低電荷保持ＴＦＴ は典型的には、チャンネル長が約１μｍと４μｍとの間の範囲内であり、約３． ５μｍである場合が多く、チャンネル切り換えシリコン領域の面積は、約４０μ ｍ²である。更に、本発明によれば、ソース電極切り換えシリコン領域１４３及 びドレイン電極切り換えシリコン領域１４４の面積の和は、チャンネル切り換え シリコ ン領域１４２の面積の約１５０％よりも大きくない。このため、上に述べた例で は、合計の切り換えシリコン領域１４５は約１００μｍ²（電極切り換えシリコ ン領域１４３及び１４４の和は、チャンネル切り換えシリコン領域１４２の１５ ０％、即ち６０μｍ²である）であり、これはミクロンで表した作像装置のピッ チに対応する。 更に、本発明によれば、低雑音ＴＦＴ配列１３０が低電荷保持交差部１４０を 含んでおり、この交差部には走査線１３１とデータ線１３２との間に実質的に半 導体材料が配設されていない。即ち、交差部切り換えシリコン領域１４１の面積 は実質的にゼロである。この構造は、トランジスタ製造過程の間、交差領域１４ ０での半導体材料の沈積を制限又は防止するか、又はＴＦＴ１３４を形成すると きのパターン決め過程の間、交差領域１４０から半導体材料（例えば、ａ−Ｓｉ 及びドープされたａ−Ｓｉ）を除去することによって得られる。 他の実施例の低雑音ＴＦＴのアドレス可能な配列１３０は、くし形ＴＦＴ１５ ０を含んでいる。ここで述べることを別とすると、ＴＦＴ１５０の構造は、低電 荷保持ＴＦＴ１３４について前に述べたところと本質的に同じである。特に、く し形ＴＦＴの構成部品の基板１０５（第１（Ａ）図）上の層内の相対位置、並び にそれぞれの走査線及びデータ線に対する結合は、第２（Ａ）図に示した低電荷 保持ＴＦＴ１３４と同じである。くし形ＴＦＴ１５０は、データ線１３２と導電 接触するように配設されている単一突起 ドレイン電極１５６と、光ダイオード１２０と電気接触するように配設されてい る２突起ソース電極１５７とを含んでいる。それぞれのソース電極及びドレイン 電極は、半導体領域１３９の上方に配設されており、この半導体領域は、ゲート 電極１３８の上方に配設されている。ドレイン電極の突起延長部１５６′が、ソ ース電極の第１の突起１５７ａとソース電極の第２の突起１５７ｂとの間に配設 されている。ドレイン電極切り換えシリコン領域１４４は、ドレイン電極の突起 １５６′の下方にあって、且つゲート電極１３８の上方に重なっている区域内に 配設されている。同様に、ソース電極切り換えシリコン領域は、半導体領域１３ ９のうち、ソース電極の２つの突起１５７の下方にあって、且つゲート電極１３ ８の上方に重なっている区域内に配設されている。チャンネル切り換えシリコン 領域１４２は、ドレイン電極の突起１５６′と２つの突起を有しているソース電 極１５７との間の区域に配設されている。 動作について説明すると、くし形ＴＦＴ１５０は、トラップを脱した電荷をド レイン電極からソース電極へシフトさせるので、データ線１３２の雑音（従って 、読み出し回路から見た雑音）を減少させる。電極の相対的な寸法のため、切り 換えシリコン区域でトラップ解除によって解放された電荷は、一層小さいドレイ ン電極にではなく、一層大きいソース電極の方へ流れる傾向を有する。トラップ から解放されて、ドレイン電極へ通過する電荷があれば、その電荷がデータ線１ ３２に見られ、従って、このデータ線に ある各々の画素の読み出しの際に雑音に寄与する。しかしながら、トラップから 解放されてソース電極へ移動する電荷は、この画素に対するサイクルの積分部分 の間、読み出し回路によって検出されない。収集された電荷は、光センサ１２０ がＴＦＴ１５０を介してデータ線に結合されているサイクルの読み出し部分の間 だけ、作像装置の雑音に寄与する。このとき見られるソース電極からのトラップ から解放された電荷は、積分サイクルにわたって蓄積された（又は平均された） 量を表し、このため、各々の画素の読み出しの際に、データ線に移動する、この データ線上の他のすべての画素からのトラップから解放された電荷ほど、作像装 置の雑音特性に顕著な影響を有さない。 本発明の低電荷保持ＴＦＴのいずれの実施例（第２（Ａ）図及び第２（Ｂ）図 ）でも、切り換えシリコン領域１３９は、電荷保持の少ないことに寄与する欠陥 密度の小さいシリコンを含んでいる。チャンネル切り換えシリコン領域１４２は 更に、ａ−Ｓｉの電流密度時間積が約３ナノクーロン／cm²未満になるように、 窒化シリコンの上方に配設されている非晶質シリコン（ａ−Ｓｉ）を有している 欠陥密度の低い半導体構造を含んでいる。電荷保持は、電流密度時間積である。 例えば、ＦＥＴのゲート電圧をオン状態からオフ状態に（典型的には、＋８Ｖか ら−８Ｖへ）切り換えた後に、電荷は１００秒もの長い時間の間、引き続いてＦ ＥＴのソース電極及びドレイン電極から流れ出す。この電流を標準的な手順及び 装置を用いて測定する。この電流 の時間依存性は大体１／ｔであり、ここで時間“ｔ”は、ゲートがオン状態から オフ状態に切り換えられた後の時間である。測定された電流と時間“ｔ”との積 は、実質的に一定である。装置の面積に対して規格化したときに、この定数は、 “Ｊｔ”積（即ち、電流密度×時間）として定義される。 本発明による装置は、チャンネル切り換えシリコン領域１４２では、約３ナノ クーロン／cm²の電流時間密度を有しており、典型的には、約１０マイクロ秒〜 １０ミリ秒の範囲内の時間“ｔ”の間に、ソース電極切り換えシリコン領域１４ ３及びドレイン電極切り換えシリコン領域１４４に対して、約１ナノクーロン／ cm²の電流時間密度を有している。チャンネル領域と非チャンネル領域とでの電 流密度時間積の違いは、チャンネル領域内のシリコンから解放された電荷が、１ つの電極に達するまでに移動しなければならない一層長い距離の関数である。こ の一層長い移動の間に、電荷は再びトラップされ、その後、再び解放されること があり、その結果、トラップから解放された電荷が１つの電極で収集されるまで が一層長い時間になる。 本発明による低欠陥半導体構造は、前に述べたように電流密度時間積が望まし いように低い。“Ｊｔ”電流時間密度積は、半導体領域１３９を構成しているａ −Ｓｉと、その下方にあるシリコン・ゲート誘電体層（図面に示していない）と の界面の品質の目安である。このような低欠陥構造は、窒化シリコン・ゲート誘 電体層（ＳｉＮ）、ａ−Ｓ ｉ半導体層（ａ−Ｓｉ）及びドープされた半導体層（ｎ＋）の低圧化学反応気相 成長に対する下記の沈積パラメータによって得られる。 上に述べた例における電極面積は４０００cm²であり、ガスの流量は、使用され る沈積室の寸法に基づいて適当な倍率にすることができる。 低電荷保持ＴＦＴ１３４によって得られる有利な雑音特性の他に、（特に、短 チャンネル長によって得られる）ＴＦＴの比較的小さい寸法により、光センサ１ ２０は、配列内で各々の画素の相対的に一層大きな部分を占めることができ、こ のため、「充填係数」即ち、各々の画素のうち、光ダイオードで構成されている 部分が、従来の一層大型のＴＦＴを用いて可能であるよりも大きくなる。 ＴＦＴ１３４の低欠陥半導体構造とチャンネル領域１３５の比較的小さい面積 との組み合わせにより、ＴＦＴは電 荷保持及び静電容量が比較的小さく、そのため、所望の低雑音のアドレス可能な ＴＦＴ配列の性能を提供するのに適している。これに限定するつもりはないが、 例として言うと、固体蛍光透視形作像装置における雑音に対する相対的な寄与は 、３０フレーム／秒の蛍光透視形動作モードで、典型的な大面積（例えば、２０ cm×２０cm）の作像装置（長さ１０ｃｍのモリブデンの分割データ線を有してい る）に対しては、下記に示すようになると予想される。このような作像装置は、 典型的な画素寸法が約２００ミクロンであり、低電荷保持ＴＦＴのチャンネル幅 （後で更に詳しく説明する）は、約３５ミクロンであり、チャンネル長（後で更 に詳しく説明する）は、約３．５ミクロンである。ｐ−ｉ−ｎ検出ダイオードの 真性シリコン層の厚さは、約１．５ミクロンであり、その結果、画素の静電容量 は約２ｐＦである。このような作像装置では、上に述べた種々の源による雑音の 量は下記の通りである。 雑音の源 合計雑音の％（分散） 電荷保持 ４８％ ＦＥＴの切り換え ２８％ 線路抵抗 １９％ 光ダイオードの洩れ ３％（小信号のとき） ＦＥＴの洩れ ２％（大信号のとき） その他の洩れ ０．４％ 合計雑音＝８９０電子 作像装置１００は更に、遅れが小さい、例えば約８％又はそれ未満であるよう に構成されている。遅れとは、所定の画素からの逐次的なフレームの間の残留信 号のことであり、この遅れは所定の積分及び読み出しサイクルの間の画素の読み 出しが不完全であることによって生ずる。作像装置１００の遅れが小さくて、蛍 光透視形作像モードでの動く物体の像のスミアリングが限られていることが望ま しい。ＦＥＴの有限のコンダクタンスによって生ずる遅れ及び低電荷保持雑音は 正反対であり、このため、ＴＦＴの設計ではその兼ね合いをとらなければならな い。例えば、チャンネル幅Ｗを増加して許容し得る遅れにしてＦＥＴの「オン」 抵抗を最適にすると共に、Ｗを減少させてＦＥＴチャンネル面積を減少すること により、電荷保持雑音を減少させる。作像装置１００の遅れは、光ダイオードに おける担体のトラップ作用及びトラップからの解放作用によっても起こり得る。 この遅れの源は、光ダイオード１２０に高品質のａ−Ｓｉを用いる（ことにより 光ダイオードにおける深いトラップを最小限に抑える）ことによって減少する。 シンチレータ１９０は、１９９３年５月１７日に出願された係属中の米国特許出 願番号第０８／０６１，９３３号、発明の名称「高効率シンチレータ」に記載さ れているような、とりわけ残光が比較的小さいシンチレータ材料で構成されてい る。 放射作像の効率のよい性能のために、作像装置１００は更に、高い検出量子効 率で高変換係数（例えば、０．５よ りも大きい）を有していると共に、各々の電荷担体を発生するのに要する平均Ｘ 線エネルギが比較的低い、例えば担体当たり４０ｅＶであるように構成されてい る。更に、作像装置１００は、出力静電容量が比較的低い、即ち、約１００ピコ ファラッド未満になるように構成されている。作像装置１００の低い出力静電容 量は、上に述べたように比較的小さい低電荷保持ＴＦＴ、及び走査線とデータ線 との間の交差区域が比較的小さい（例えば、４０μｍ²又はそれ未満）アドレス 線を有している作像装置に構成することにより、並びに光センサ配列１１０の共 通電極（図面に示していない）とデータ１３２との間に比較的厚手（例えば、１ ．３μｍ又はそれ以上）のポリイミド誘電体層（図面に示していない）を含んで いる作像装置１００によって達成される。 本発明のある特徴のみを図面に示して説明したか、当業者には種々の改変及び 変更が容易に考えられよう。従って、請求の範囲は、本発明の要旨の範囲内に属 するこのようなすべての改変及び変更を包括するものであることを承知されたい 。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ Ｈ０１Ｌ 21/336 【要約の続き】 リコン領域が存在していない。

Claims (1)

1. 【特許請求の範囲】 １． 所定の範囲内の波長を有している入射放射線により照射される被検体を 作像する固体蛍光透視形放射作像装置であって、 所定のピッチを有するようにあるパターンで設けられている複数の光センサを 含んでいる大面積光センサ配列を備えており、 該光センサ配列は、該光センサ配列にあるそれぞれの光センサを選択的にアド レスするように、該光センサの各々に電気結合されているアドレス可能な薄膜ト ランジスタ配列を含んでおり、 該アドレス可能な薄膜トランジスタ配列は、複数の低電荷保持薄膜トランジス タを含んでおり、該低電荷保持薄膜トランジスタの各々は、電荷保持が小さくな るように選択された薄膜トランジスタ切り換えシリコン領域を有しており、平方 ミクロンで表した前記切り換えシリコン領域の面積は、ミクロンで表した前記所 定のピッチの値よりも実質的に大きくない固体蛍光透視形放射作像装置。 ２． 平方ミクロンで表した前記薄膜トランジスタ切り換えシリコン領域の面 積は、ミクロンで表した前記所定のピッチの値よりも小さな値を有している請求 項１に記載の装置。 ３． 前記薄膜トランジスタ切り換えシリコン領域は、チャンネル領域と、ソ ース電極領域と、ドレイン電極領域とを含んでおり、これらの領域は、前記ソー ス電極領域及 び前記ドレイン電極領域の面積の和が前記チャンネル領域の面積の約１５０％未 満であるような寸法を成している請求項１に記載の装置。 ４． 少なくとも１つの前記低電荷保持薄膜トランジスタは、チャンネル領域 を形成するように、互いに向かい合って設けられている実質的に同じ形状のソー ス電極とドレイン電極とを含んでおり、前記チャンネル領域は、前記２つの電極 の間の距離に対応する長さと、それぞれの前記ソース電極及びドレイン電極の下 方にある前記切り換えシリコン領域の幅に対応する幅とを有しており、前記薄膜 トランジスタの各々のチャンネル長に対するチャンネル幅の比は、約２０：１未 満である請求項１に記載の装置。 ５． 前記薄膜トランジスタの各々のチャンネル長に対するチャンネル幅の比 は、約１０：１未満である請求項４に記載の装置。 ６． 前記低電荷保持薄膜トランジスタの各々のチャンネル長は、約１μｍと ４μｍとの間の範囲である請求項４に記載の装置。 ７． 前記薄膜トランジスタは、チャンネル長に対するチャンネル幅の比が、 該薄膜トランジスタにより誘起される遅れが約４％未満になるように選択された チャンネル長と、チャンネル幅とを有している請求項４に記載の装置。 ８． 少なくとも１つの前記低電荷保持薄膜トランジスタは、前記光センサと 電気的に接触するように設けられている２突起形ソース電極と、それぞれ１つの 前記アドレス 線と電気的に接触するように設けられている単一突起形ドレイン電極とを有して いるくし形薄膜トランジスタを含んでいる請求項１に記載の装置。 ９． 前記作像装置のピッチは、約３５μｍと５００μｍとの間の範囲内であ る請求項１に記載の装置。 １０． 前記チャンネル切り換えシリコン領域の各々は、該チャンネル領域シ リコンの電流密度時間積が約３ナノクーロン／cm²未満になるように、窒化シリ コンの上方に設けられた非晶質シリコン（ａ−Ｓｉ）を有している低欠陥半導体 構造を含んでいる請求項１に記載の装置。 １１． 前記アドレス可能な薄膜トランジスタ配列は、複数の低電荷保持アド レス線交差部を含んでおり、該交差部の各々は、第１の軸線に沿った向きであっ て、第２の軸線に沿った向きのアドレス線と垂直に整合するように設けられてい る第１のアドレス線を含んでおり、前記第１の軸線は、前記第２の軸線に対して 実質的に垂直であり、前記第１のアドレス線と前記第２のアドレス線との間に電 気絶縁材料が設けられており、該電気絶縁材料は、その中に実質的に半導体材料 が設けられないように選択されている請求項１に記載の装置。 １２． 前記交差部において前記第１のアドレス線と前記第２のアドレス線と の間に切り換えシリコン領域が設けられていない請求項１１に記載の装置。 １３． 前記作像装置の面積は、約３００cm²と２０００cm²との間の範囲内で ある請求項１に記載の装置。 １４． 前記光センサの各々は、光ダイオードを含んでいる請求項１に記載の 装置。 １５． 前記低電荷保持薄膜トランジスタの各々のソース電極及びドレイン電 極は、クロムと、アルミニウムと、モリブデンと、タングステンと、チタンとか ら成っている群から選択された材料を含んでいる請求項７に記載の装置。 １６． 前記切り換えシリコン領域の各々は、非晶質真性シリコンを含んでい る請求項１に記載の装置。 １７． 入射放射線を受け取るように設けられているシンチレータと、 該シンチレータに光学的に結合されている大面積光センサ配列とを備えており 、 該光センサ配列は、所定のピッチを有するようにあるパターンで設けられてい る複数の光センサを含んでおり、前記光センサ配列は更に、該光センサ配列内に あるそれぞれの光センサを選択的にアドレスするように、前記光センサの各々に 電気結合されているアドレス可能な薄膜トランジスタ配列を含んでおり、 該アドレス可能な薄膜トランジスタ配列は、複数の低電荷保持ＴＦＴを含んで おり、それぞれの前記薄膜トランジスタは、前記光センサの各々を選択されたア ドレス線に選択的に結合するように、対応する１つの前記光センサにそれぞれ電 気結合されており、前記低電荷保持薄膜トランジスタの各々は、電荷保持が小さ くなるように選択された薄膜トランジスタ切り換えシリコン領域を有しており、 該切 り換えシリコン領域の平方ミクロンで表した面積は、ミクロンで表した前記所定 のピッチの値よりも実質的に大きくなく、 前記アドレス可能な薄膜トランジスタ配列は更に、複数の低電荷保持アドレス 線交差部を含んでおり、該交差部の各々は、第１の軸線に沿った向きの走査線が 第２の軸線に沿った向きのデータ線と垂直に整合するように設けられており、前 記第１の軸線は、前記第２の軸線に対して実質的に垂直であり、前記第１のアド レス線と前記第２のアドレス線との間に電気絶縁材料が設けられており、該電気 絶縁材料は、前記交差部に実質的に切り換えシリコン領域が設けられないように 選択されている固体蛍光透視形Ｘ線作像装置。 １８． 前記薄膜トランジスタ切り換えシリコン領域は、チャンネル領域と、 ソース電極領域と、ドレイン電極領域とを含んでおり、これらの領域は、前記ソ ース電極領域及び前記ドレイン電極領域の面積の和が前記チャンネル領域の面積 の約１５０％未満であるような寸法を成している請求項１７に記載の装置。 １９． 少なくとも１つの前記低電荷保持薄膜トランジスタは、前記チャンネ ル領域を形成するように、互いに向かい合って設けられている実質的に同じ形状 のソース電極と、ドレイン電極とを含んでおり、前記チャンネル領域は、前記２ つの電極の間の距離に対応する長さと、それぞれの前記ソース電極及びドレイン 電極の下方にある前記切り換 えシリコン領域の幅に対応する幅とを有しており、前記薄膜トランジスタの各々 のチャンネル長に対するチャンネル幅の比は、約２０：１未満である請求項１８ に記載の装置。 ２０． 前記薄膜トランジスタの各々のチャンネル長に対するチャンネル幅の 比は、約１０：１未満である請求項１９に記載の装置。 ２１． 前記低電荷保持薄膜トランジスタの各々のチャンネル長は、約１μｍ と４μｍとの間の範囲内である請求項２０に記載の装置。 ２２． 少なくとも１つの前記低電荷保持薄膜トランジスタは、前記光センサ と電気的に接触するように設けられている２突起形ソース電極と、それぞれ１つ の前記アドレス線と電気的に接触するように設けられている単一突起形ドレイン 電極とを有しているくし形薄膜トランジスタを含んでいる請求項１７に記載の装 置。 ２３． 前記単一突起形ドレイン電極は、前記２突起形ドレイン電極のそれぞ れの第１の突起と第２の突起との間に設けられている請求項２２に記載の装置。