JPH08501657A - 構成モデュール - Google Patents

構成モデュール

Info

Publication number
JPH08501657A
JPH08501657A JP6503208A JP50320893A JPH08501657A JP H08501657 A JPH08501657 A JP H08501657A JP 6503208 A JP6503208 A JP 6503208A JP 50320893 A JP50320893 A JP 50320893A JP H08501657 A JPH08501657 A JP H08501657A
Authority
JP
Japan
Prior art keywords
module
transmitter
receiver
carrier substrate
transceiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6503208A
Other languages
English (en)
Inventor
ヘッドベルグ,マッツ
Original Assignee
テレフオンアクチーボラゲツト エル エム エリクソン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲツト エル エム エリクソン filed Critical テレフオンアクチーボラゲツト エル エム エリクソン
Publication of JPH08501657A publication Critical patent/JPH08501657A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4219Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236Fixing or mounting methods of the aligned elements
    • G02B6/424Mounting of the optical light guide
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4219Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236Fixing or mounting methods of the aligned elements
    • G02B6/4245Mounting of the opto-electronic elements
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4246Bidirectionally operating package structures
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4274Electrical aspects
    • G02B6/428Electrical aspects containing printed circuit boards [PCB]
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4285Optical modules characterised by a connectorised pigtail
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4266Thermal aspects, temperature control or temperature monitoring
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4286Optical modules with optical power monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231Capacitors or dielectric substances
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/368Assembling printed circuits with other printed circuits parallel to each other
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Transceivers (AREA)
  • Combinations Of Printed Boards (AREA)
  • Glass Compositions (AREA)

Abstract

(57)【要約】 本発明は、少なくとも1つの内部または外部担体基板と、少なくとも周辺構成物または構成物(72)が属する少なくとも1つの回路(71)から成る、構成モデュール(70)に関する。前記回路(71)は前記担体基板に直接実装され、前記構成モデュール(70)は封入手段を含み、更に、外部担体基板およびまたは外見上標準回路の形状および寸法を有する印刷基板上に直接実装できるように形成されており、前記封入手段は、少なくとも一方向に、構成モデュールの主要部分を実質的に封入する。本発明は、更に、それ自体構成モデュールを形成する送受信機モデュールにも関するものである。

Description

【発明の詳細な説明】構成モデュール 技術分野 本発明は、請求項1の最初の部分による構成モデュール、および請求項28の 最初の部分による送受信機(tranceiver)を備えた構成モデュールに関するもので ある。例えば、光学構成物だけでなく、例えば、小さな発振器、フィルタ、給電 部、または適合部(adaption units)等のような異なる構成物を製造する時、回路 と構成物との間の距離はできるだけ短くし、それらの間の幾何学的寸法をできる だけ小さくすることにより、電気的機能をできるだけ高め、空間の必要性を低下 させ、寄生容量をできるだけ低く抑えること等を保証することが重要である。ま た、製造方法のコストも非常に重要である。例えば、光学構成物に関する場合、 特に高速が伴う時、要求が高くなる。したがって、経済的な理由により、従来の 製造方法を適用しようとしていたが、その場合、特に高速では物理的寸法が大き くなることによる問題がある。 回路と構成物との間の距離をできるだけ小さくするという要件は、構成物を封 入し十分に良好な環境保護を達成するという要件と組み合わせるのが困難である 。これは、距離、または封入即ち遮蔽に関する限り譲歩が必要であり、または距 離を長くしなくてはならないだけでなく、封入も貧弱にさせなければならないと いう妥協が必要であることを意味する。幾何学的寸法が大き過ぎることは、性能 の低下を意味する。また、構成物の検査をできるだけ簡単で安い方法で行うこと ができ、高いレベル即ちほぼ完全に完成した製品の状態でないと検査ができない 場合に生じる、廃棄コスト(discarding cost)が高くなり過ぎないような製造方 法であることが重要である。特に、連続する製造が短い場合、高コストになるこ とを意味する。 上記したことは、一般的に異なる構成物について言えるだけでなく、送受信機 に関連する特定の実施例にも言えることである。通常、回路は従来の標準カプセ ル内に実装されるが、それらが印刷基板上に実装され、そこから前記回路によっ て駆動される光学構成物に接続されるか、或いは前記回路に駆動される場合、回 路と周辺構成物との間の距離が長くなり過ぎるという場合がよくある。上述の多 数の問題は、光ファイバによる高速リンクの建設の際に発生し、その上、供給電 圧の減結合(decoupling)、電気的機能の最適化を可能とするような幾何学的寸法 の維持、EMI問題の低減を可能にすることおよび空間の必要性等の問題も更に 発生する。多くの場合それらを製造するためのコストは高く、用いられる構成物 を初期段階で検査することが難しいので、コストは更に上昇する。 技術の現状 多数の異なる構成物のための異なる組み立て技術が知られている。1つの目的 は、回路と構成物との間の距離をできるだけ短く保つと同時に、良好な環境保護 を達成するために構成物を封入することである(前記構成物には光ファイバ構成 物を含むが、他の構成物にも当てはまる)。この問題を2種類の異なる方法で解 決しようとした試みがあった。一方の解決法によれば、開始点は、構成物を非封 入状態に保持し、それらの距離をできるだけ短くしようとすることである。これ は電気的な観点からは最適であり、その後1つの共通カプセルを配置し、構成物 および回路を被覆する。 ある特定実施例によれば、大きな密封被覆容器(hermetic covar cases)を用い 、そこに光学構成物を非封入状態で取り付け、回路および必要不可欠な構成物を セラミック基板上に実装する。かかる解決法は、電気的には満足できるが、周囲 に組み立てが行われる基板がセラミックでできており、特に意図した用途に適合 させるため、そして全てを被覆する密封カプセルを必要とするため高価である。 この組み立て技術を用いると、全ての機能ブロックが本質的に完成するまではい かなる検査も実施が困難であるので、検査に係わる限り更に問題が生じ、このた め誤差や欠陥によって機能ブロック全体を破棄しなければならないこともあるの で、更に廃棄コストが増えることになる。 更に他の組み立て技術によれば、用いられる構成物を別個に封入し、その後適 用される組み立て技術を用いて実際に可能な限りそれらを互いに近づけ合って実 装する。この組み立て技術は、検査済みの標準化された構成物を利用することを 基本としているので、安価であるが、同時に幾何学的寸法が大きすぎ距離が長す ぎるために、特に性能が低下してしまう。 公知の所謂送受信機モデュールでは、光学構成物は非封入状態であり、所謂波 長分割多重モデュール(WDM−モデュール)の形状で一緒に組み立てられる。 これを、電気的な送信機および受信機モデュールと組み合わせて、密封被覆容器 に配置する。公知の実施例によれば、前記電気的モデュールは、接合を意図した 接続によって、セラミック製の担体基板基板上に組み立てられる。この組み立て 技術は複雑であると共に高価であり、そのため送受信機モデュールも複雑かつ高 価なものとなる。 他の公知の装置によれば、従来作られていた送受信機基板で、共通の商用構成 物を用いて比較的安価なリンクが製造される。この装置は、しかしながら、特に 異なる構成物間の距離が余りに大きいため、性能が非常に悪い。更に、このリン クは広い空間を必要とする。 EP−A−0 437 161は、所謂遮蔽両面実装によって製造された送受 信機を示す。この送受信機では、回路と光学構成物との間の距離が大きすぎると 共に、送受信機自体も所望のように小さくすることはできない。その上、この装 置は高速ではより複雑となり、更に、カード自体上の接点を実装のために用いて いるため、高速では不利である。 発明の概要 本発明の目的は、小さい寸法を有し、製造が安価でかつ容易であり、高い要求 に答えることができる高性能(exclusive)であり、前記組み立て技術または標準 組み立て技術による従来の構成物として取り扱えるように形成され、しかも当該 組み立て技術の実施には全く影響を与えずに用いられる、構成モデュールを提供 することである。本発明の他の目的は、高速の用途でも高性能を発揮することが でき、実装が容易で、多数の他の構成物と並列に実装することができる構成モデ ュールを提供することである。本発明の他の目的は、所謂標準ソケットを用いて 、それ自体機能的に拡張性のある構成モデュールを検査することができるため、 検査を容易にする取り付け技術および方法を可能にする構成モデュールを提供す ることである。 更に、本発明は、例えば、各種の構成モデュールの連続的な製造が可能となる ので、できるだけ汎用で、多数の異なる用途に適した構成モデュールを提供しよ うとするものである。本発明による更に他の意図は、多くの異なる方法で生成す ることができ、多くの異なる分野において応用でき、容易に検査ができ、回路レ ベルで検査をせずに破棄できる程安価な、構成モデュールを提供することである 。 更に、本発明において与えられる構成モデュールは、電気的に最適化された組 み立て技術を可能とする。 本発明の更に別の目的は、先に挙げた要件を満たし、それによって安価で高性 能のリンクを得ることができる、送信機、受信機および送受信機を提供すること である。また、送信機と受信機との間に優れた遮蔽効果を備えた送受信機を設け ることも1つの目的である。 これらおよびその他の目的は、請求項1に記載された特徴的構造を有する構成 モデュールによって達成される。 送受信機は、請求項28の特徴的構造によって表わされる。 好適実施例は、従属項に与えられた特徴によって表わされる。 本発明によれば、特に、高性能の要件が幾何学的に狭い表面に集中された、構 成モデュールが提供される。特に、前記構成モデュールは、リードレスLCC− 標準回路(リードレス・チップ担体)またはPAA標準回路(パッド領域アレイ) の外形寸法および外観を有する。これらは、通常、プラスチック板とは異なる熱 係数を有するセラミックで作られる。好適実施例によれば、セラミックの代わり にプラスチックを用い、これによって、利点があり、熱膨張の問題が回避される 二段プラスチック構造(plastic on plastic)を得る。しかしながら、多層セラミ ックにも利点がある。これによって、モデュールを更に大きくすることもできる 。前記構成モデュールは、特に小さな担体基板を備え、例えば、所謂チップ・オ ン・ボード技術(COB−技術)によって回路上に直接実装される回路をその他 の所望のまたは必要な構成物と共に有する、プラスチック積層体またはその他の 物質の回路基板を備えている。前記構成モデュールは、保護用プラスチック・ド ロップで覆われていることが好都合であり、これは封入手段(encapsulation)を 含み、少なくとも従来のプラスチック封入に対応する良好な環境保護を与えると 言われている。 COB−技術によって、回路は封入せずに直接担体基板または印刷基板上に実 装されるので、物理的に小さい寸法および短い構成物間距離を得ることが可能に なる。非常に小さい構成物および集積回路を有し、互いの上に配置された薄いリ ード、接地および供給面を含む先進の構成モデュールを、例えば、プラスチック ・ドロップで被覆し、外見上所与の標準カプセルの標準形状を有することによっ て、優れた電気的解決法に至ると同時に、いかなる封入された構成物でも取り付 けることができる構成モデュールが提供される。例えば、これは一般的な技術で 取り付けることができ、封入された構成物等に用いられる従来の工具の助けによ って検査することができる。このように、前記構成モデュールは担体基板だけで なく構成物および1つまたは複数の回路も含むので、本発明が提供する構成モデ ュールによって、現在のカプセル/構成物の定義が広められる。光学的応用の場 合、光学構成物は直接構成モデュールに接続されるか、或いはこれの上に直接実 装される。 本発明によれば、前記構成モデュールの形成には多くの異なる可能性がある。 とりわけ、前記担体基板は、多数の異なる方法で作ることができる。例えば、印 刷基板に用いられる標準的な物質とは異なる物質を用いることができる。例えば 、高周波数において標準的な物質よりもよりよい特性を有する物質を用いること が可能である。更に、例えば、前記担体基板の印刷回路に直接作ることができる 小さなコンデンサやインダクタのように、前記担体基板に異なる単純な構成物を 一体化することができる。更に、担体基板は、配線、給電、電圧減結合等の要件 に応じて、異なる数のリード面を有することが可能である。特に、前記担体基板 は、数面を含み、それらの面等の間の距離を短くすることができる。前記担体基 板に関して更に他の変形を行おうとすれば、前記担体基板に異なる外形寸法を持 たせたり、接点間等の距離を異ならせることが挙げられよう。しかしながら、標 準カプセルに与えられた寸法を用いれば、標準ソケットおよび検査用ソケット、 実装機械、検査機器等に、前記モデュールを適合させることができる。所謂多層 構造を薄い分離した面で構成することにより、前記モデュール内の給電面間の減 結合を高度にすることができると共に、接地面におけるインピーダンスを低くす ることができる。これによって、カードがコンデンサとして作用することができ る。 本発明によれば、用いられる配線が隠蔽されている即ち埋め込まれていることに 利点があり、更に、プラスチックの低い熱電導率を補うために、回路等からの熱 の消散に熱バイア(thermal vias)を用いることが好都合である。 本発明によれば、薄いアルミニウム・フィラメントによって、それ自体公知の 方法で、前記回路を前記担体基板に接合することができる。これは、非常に薄い アルミニウム・フィラメントの一端を、回路の小さな接続パッドにはんだ付けし 、一方前記フィラメントの他端を前記担体基板の接続パッド上にはんだ付けする ことを意味する。また、本発明によれば、例えば、所謂フリップ−チップ技術に よって、回路を前記担体基板に接続することに、代替実施例によれば、利点があ る。この場合、前記回路を上下逆にし、前記基板の接続パッドが前記回路の接続 パッドの直接下に位置するようにし、その後小さな鉛のボール(plumber ball) によって、回路と担体基板との間の接続を達成する。このボールは前記回路上の 接続パッド上または前記基板上に配置され、更に前記構成モデュールの小型化を 可能とする。特定実施例によれば、封印された光学構成物を前記構成モデュール に直接実装することができる。 本発明によれば、できるだけ高い集積レベルに到達しようとすることが更に好 ましい。即ち、前記回路から離れて前記モデュール上に配置されれ、必要不可欠 ではないが、最適な電気的特性を得るのに貢献する構成物は、前記モデュール上 に配置されるべきであり、更に、前記担体基板を、要求される性能に適合させる べきであり、コストは、それぞれ、前記基板を変形してそれらの層を含むように する手段、および応用のための適切なレベルに達するために望まれる機能によっ て計算される。 本発明の一実施例によれば、前記構成モデュールは、送信機モデュールを形成 し、更に特定すれば、減結合、成端(terminating)等のための構成物のような必 要な周辺構成物を有する送信機回路を備えている。前記送信機回路自体は、特に 、給電用電子回路、クロック手段、制御回路等を備えている。更に、前記構成モ デュールは、受信機モデュールとすることもでき、更に特定すれば、減結合、外 部時定数等のために必要な周辺構成物を有する受信機回路を備えており、更にま た、前記受信機回路はフィルタ、判断回路、クロック再生部等を備えている。本 発明 によれば、特に、請求項28による送受信機モデュールが提供され、これは送信 機モデュールおよび受信機モデュールを備え、それぞれ電気−光および光−電気 変換を含む光ファイバ・リンク端子を形成すると言うことができる。前記電気− 光変換は、ここでは前記送信機モデュールとそれに属する送信用ダイオード(例 えば、LDまたはLED)によって行われる。前記光−電気変換は、同様に、前 記受信機モデュールとそれに属する受信機ダイオード(例えば、PIN)によっ て行われる。特に、前記送信機ダイオード、受信機ダイオード、波長決定マルチ プレクサ、およびファイバ接続は、所謂波長分割マルチプレクサ部を形成すると 言うことができる。この所謂波長分割マルチプレクサ部は、所謂光学ブロックを 形成すると言うこともできる。本発明によれば、それぞれ標準的な封入された送 信機および受信機ダイオードを、特に所謂TO−18−カプセルを利用すること が好都合である。 送受信機モデュールの一実施例によれば、前記送信機モデュールが前記送受信 機モデュールの上側に実装されており、一方前記受信機モデュールがその下側に 実装されている。好ましくは、前記波長分割マルチプレクサ部の実装は、特に、 所謂PIN−ダイオードである前記受信機ダイオードが横側位置に実装され、前 記送受信機モデュールの担体基板の孔に挿入されるように行われる。この基板は 、その外側に信号面を、それらの間に給電面と接地面を、前記送信側と受信側と の間の遮蔽として、備えている。これによって、送信機と受信機との間に電気的 な遮蔽が与えられる。前記送受信機モデュールを大きなカード上に実装すること によって、当該送受信機モデュールを実装したカードにおいて、モデュールの上 面側、および辺に配置されたリードおよび下側の接地面の遮蔽による、受信機側 の完全な遮蔽が得られる。これにより、光学構成物は、前記送受信機の担体基板 を介するのではなく、それぞれ送信機モデュールおよび送受信機モデュールに直 接接続することができる。更にまた、本発明によれば、送信機モデュールおよび 受信機モデュール、ならびに波長分割マルチプレクサ部を、直接大きなカード上 に、即ち前記送受信機モデュールの担体基板を用いることなく、実装することが 可能である。そして、前記送信機モデュールおよび受信機モデュールは、同じ方 法で、しかし前記大きなカードの各側に実装される。この場合でも、設けられた 接地面 が大きく広がっているので、送信機と受信機との間の遮蔽は良好である。また、 所謂多数配列(multiple arrangeaments)を用いることも可能である。 更に、送信機モデュールと受信機モデュールとを、前記送受信機基板の同一側 に実装することも可能である。これは、前記波長デマルチプレクサを全回転の1 /4(c:a90度)回転させることによって可能となる。これによって、前記 送受信機モデュールの担体基板を用いずに、前記大きなカード上にあらゆるもの を直接実装することも可能になる。 更にまた、本発明によれば、多数の送信機モデュール、受信機モデュール、お よび波長分割マルチプレクサ部を、同一送受信機基板上に配置することも可能で あろう。 図面の簡単な説明 以下に添付図面を参照して、本発明を更に説明するが、説明のためであり決し て限定の意味ではない。ここで、 第1a図は、6層構造を基にした受信機モデュールの上面の一例を示す。 第1b図は、第1a図に示した受信機モデュールの層2を示す。 第1c図は、第1a図に示した受信機モデュールの層3を示す。 第1b図は、第1a図に示した受信機モデュールの層4を示す。 第1e図は、第1a図に示した受信機モデュールの層5を示す。 第1f図は、第1a図に示した受信機モデュールの底面層6を示す。 第2a図は、同様に6層構造に基づく送信機モデュールの、上側の層1の一例 を示す。 第2b図は、第2a図に示した送信機モデュールに含まれる層の一例である層 3を示す。 第3図は、8層を有する構成モデュール(COB−モデュール)の一例を概略 的に示す。 第4a図は、上から見た、送受信機モデュールの第1の例を示す。 第4b図は、第4a図に示した送受信機モデュールの側面図である。 第5a図は、上から見た、送受信機モデュールの第2の実施例を示す。 第5b図は、第5a図に示した送受信機の側面図を示す。 第6図は、所謂平面実装(planar mounting)による送受信機モデュールを示す 。 第7a図は、光学構成物が直接実装された送信機モデュールを示す。 第7b図は、表面実装された光学構成物を有する受信機モデュールを示す。 第8a図は、例えば、インダクタのような構成物が担体基板に集積された構成 モデュールの一例を示す。 第8b図は、遮蔽層を有する環状コイル(toroid)の断面図を示す。 発明の詳細な説明 本発明による構成モデュールは、多数の異なる方法で、異なる機能および光学 その他の目的のために形成することができる。 第1a図〜第1f図に、受信機モデュール10として形成された構成モデュー ルを示し、1層ずつ説明する。第1a図には、受信機回路Mを有する受信機モデ ュール10の上面側即ち最上層1が示されている。この最上層は、異なる構成物 、特定実施例では光学構成物を接続することができる、構成物層または構成物側 を形成すると言うことができる。受信機モデュール10の担体基板は、所謂CO B(チップ・オン・ボード)実装されたチップを有する、6枚の層1、2、3、 4、5、6を含む。前記船は、特にプラスチック・ドロップ、例えばエポキシに よって保護されている。金属から成る最上層(例えば、100μm)は、最上層 1から最下層の接地層6まで達する、多数の熱バイア(thermal vias) (第3図 の31a参照)を含む。構成モデュール10は、境界で接触する表面実装のため に作られたものである。特に、担体基板は非常に薄く、例えば約1mmに過ぎず 、給電面においてできるだけ低いインピーダンスと高いキャパシタンスとが得ら れるようにしている。多数の異なる信号が、チップの境界周囲に接続することが できる。AとKは、それぞれ陽極と陰極を意味し、これがデータ入力を形成する 。一方DOおよびNDOはそれぞれデータ出力を含む。図では、更に、COとN COが、クロック出力を含むものとして示されている。VEEは、接地面即ち接 地層(全てが図に示されているのではない)への接点を示す。異なるVCC−面 は異なる給電面を形成する。陽極および陰極接続(パッド)は、それぞれ、光学 構成物の、例えば、はんだ付けによる実装のために考えられたものなので、プラ スチック・ドロップ、即ち封入によって被覆すべきでない。 構成モデュールの周辺付近の接続パッドにおける半円状の窪み9は全て、特に バイア孔全体の半分を形成し、これが、接続パッドにおいて全ての層1〜6と接 続される。バイア孔の外側の半分には、切除等が行われる。 異なる接地および給電面間の接続は、それぞれ、上述のような接続パッドのバ イア、および面のバイアの双方によって、得ることができる。接地面については 、接続も熱バイアによって得られる。 第1b図は、接地層VEEを構成する、少し影を付けた層2を示す。この層2 は、最上層1、接触層または信号層の直下にある。開口14を設けて、最上構成 物層1と接地層VEE2との間の容量性結合を低減させている。しかしながら、 面または層間で最大の容量性結合を得るためには、各給電面または層の領域はで きるだけ広くすべきである。前述の図におけるように、A、Kはデータ入力、D O、NDOはデータ出力、およびCO、NCOはクロック出力を構成する。基板 はバイア12を含み、一方所謂VCC−バイアが開口13内に設けられ、結果的 に、関連する層即ち問題の層、この場合層2とは接触しない。第1c図に、電圧 面即ち給電面を示す。アナログ電圧層である、所謂VCCA−層である。VCC D−面に対する結合がVEE−面に対する結合より大幅に小さくなるようにする ために、VCCD−層の開口14’は、VEE−開口14よりいくらか大きい。 第1b図と同様に、開口13’内のバイアは、バイア12’とは対照的に、VC C−面とは接続されていない。更に先の第1a図および第1b図とそれぞれ同様 に、それぞれデータ入力およびデータ出力、ならびにクロック出力も示されてい る。VCCA−層3は接続部15’において、接地層VEE2が、15で示され た(全てには示していない)接続パッドにおいて接触を得るのと同様な方法で、 接触層との接触を得る。第1d図に、再び、接地層4、VEEが示されており、 ここでも多少影が付けられている。前述の図に示されていたのと同様に、データ 入力およびデータ出力、ならびにクロック出力が示され、層4は15’’で示さ れる接続パッドにおいて接触を得る。開口14’’は、受信機モデュールの接触 層6と給電面2〜6との間の容量性結合を低減しようとするためのものである。 円状のリング(開口を取り囲んでいない)は、層4と接触するバイアを表わす。 各図において、バイア12は関連する層即ち問題の層と接触するバイアを表わし 、 12’は関連する層とは接触しないバイアを表わし、開口13は前述の図と同様 に層4と接触しないバイア12’を含むことが、共通となっている。15’’は 、接続パッドを示す。図1eに、同様の給電層VCCA,5aを含む給電層とデ ジタル給電層VCCD5bとから成る層5が示されている。データ入力とデータ 出力のそれぞれ、およびクロック出力は、前述の図と同様に示されている。VC CD−面用の開口14’’’をVEE−開口14’’よりもいくらか大きくする ことにより、VCCD−面に対する結合が、接地層であるVEE−面即ち層4に 対する結合よりも大幅に小さくなることを保証する。2枚の給電層5aおよび5 bはそれぞれ、接続パッド15a’’(それぞれ)、15b’’において、上述 のように各層間のバイアを通じて、接触層1と接触する。底面層即ち接触層を形 成する層6は、接地層(VEE)から成り、それは第1f図に示されている。層 6、即ち底面層に接続されないバイアは、それぞれ層5aおよび5b(またはそ れより前の層)で終端し、所謂ブラインド・バイア(blind vias)を構成する。層 6、VEE−層は大きく、ここには示されていない、外部担体基板に熱を導き出 す。この層にある接続パッド9’は、マザー・カード(mother card) または外部 担体基板に接続するので、更に大きなものにしている。 第2a図に、第1a図〜第1f図に示した受信機モデュールに対応する送信機 モデュール2を構成する構成モデュールを示す。最上層1’は最上側即ち構成物 側を形成し、影を付けて示されている。中間に、送信機回路Sが配置されている 。CKおよびNCKはそれぞれクロック入力を構成し、DIおよびNDIはそれ ぞれデータ入力を含む。K、Aはデータ出力を示し、一方KpinおよびApin はデータ入力を示し、更にLはレーザ・ダイオードLを意味し、PINは所謂P IN−ダイオードを表わす。受信機ダイオード、所謂PIN−ダイオードを用い る理由は、レーザ・ダイオードが発する光を感知するのに望ましいからである。 構成物は、抵抗、コンデンサ等から成り、プラスチック・ドロップまたは同様物 がその上に被覆され、構成モデュールの封入を形成する。通常、主要構成物(con stitutional components) は保護され、図示の実施例では、接点K、A、Kpin 、Apin は、第4a図にあるように、自由となっている。同様のことは、第 1a図による実施例にも当てはまる。一方、この図は、受信機モデュール10 に関しては、前述の図と類似している。一例として、第2b図に、VCCD−層 3a’およびVCCM−層3b’によって形成される、中間電圧即ち給電層、層 3’を示す。層3a’および層3b’は、濃いめの影が付けられており、一方薄 目の影で接地層即ち接地面、VEEを形成する層2’が示されている。VCCD −層即ち面の開口18は、VEE−面の開口19よりもいくらか大きく、VCC D−面に対する結合がVEE−面即ち層に対する結合よりも本質的に小さいこと を保証している。更に、第2b図には、層3’において終端するバイア16を通 じて、信号が層内を引かれていることも示されている。 送信機モデュール20の他の層は示されていないが、構造は受信機モデュール 10を参照して述べたものと同様である。 第3図に、構成モデュールの一例を概略的に示す。これは、所謂多層構造を基 にしたものである。勿論、含まれる層の全体的な外観は、後に述べる送受信機モ デュールにも有効である。この場合、8層があり、最上層は所謂信号層即ち構成 物層を構成し、その下に多数の給電層、接地層、VEE−電力供給交互層、VC Cが続き、最も下の接地層、VEEに至る。同時に、VEEは、図示しない、外 部担体基板または印刷基板への接触層も形成する。図では、薄目の影がVCC− 面を示し、それより濃い影がVEE−層を示す。これらの面を通して、熱の消散 と面間の電気的結合のために、所謂熱バイア31aが設けられている。その他の バイア30aは、ブラインド・バイア即ち隠蔽または埋め込みバイアとして、設 けられている。IC−回路は、接合フィラメント33aを通じて、構成物層に接 続される。絶縁層32aが、異なる給電層間に配されている。図において、Cは 構成物層上に配置されているコンデンサを表わす。勿論、インダクタ等のその他 の構成物も可能である。薄い絶縁層32aは、例えば、プラスチック積層体、ま たはグラス・ファイバ積層体で構成されている。異なる信号は主に最上の所謂信 号層、即ち構成物層に存在するが、先に示したように、中間層に存在することも ある。例えば、表面実装されたLCCまたはPAA形状の構成モデュールの代替 案として、孔実装(hole mounting) 用のピンまたはリードを有する実施例も可能 である。この場合、ピン(リード)は、構成モデュールの1つ以上の辺に沿って 取り付けられる。 本発明の特定実施例によれば、受信機モデュール10a、送信機送信機モデュ ール20aおよび波長分割マルチプレクサ部25aのような異なる装置または構 成モデュールを含む、所謂送受信機即ち送受信機モデュール50aが形成される 。一般的に、送受信機自体も1つの構成モデュールを構成すると言うこともでき る。この実施例は、送受信機50aの上から見た図を示す第4a図に示されてい るが、第4b図では、送受信機モデュール50aが側面から見られている。ここ では、501aが光ファイバの接触、所謂レセプタクル接続(receptavle connec tion) のための孔を示している。受信機モデュールおよび送信機モデュールは、 例えば、プラスチック・ドロップ503aの形状に封入されたプラスチックによ って被覆されている。送信機モデュール20aおよび受信機モデュール10aは 、担体基板500a上に実装されている。一般的に、受信機モデュール10a、 送信機モデュール20aおよび波長分割マルチプレクサ部25aを形成する、3 つの副モデュールは、内部担体基板上、または直接図示されない外部担体基板( PCB−基板)上のいずれかに実装することができる。第4a図に示す実施例で は、送信機モデュール20aは担体基板500aの上面に実装され、一方受信機 モデュール10aは担体基板500aの下に実装されている。開口504aがプ ラスチック・ドロップ即ちプラスチック被覆503aに形成され、モデュール上 に所謂接続パッドの形成を可能にする。図では、回路が510aで示されている 。第4a図および第4b図のそれぞれには、更に、レーザ・ダイオードLDまた は発光ダイオードLEDを備え、更にまた、所謂監視用ダイオード(monitoring diode)として制御機能を行うPIN−ダイオードと、接続リード513aおよび 514aのそれぞれを通じて接続されている受信機ダイオード512a(PIN )が示されている。接続リードを通じて、これらは、送信機モデュール20aと 受信機モデュール10aのそれぞれに、特にそれらの上面側で、直接接続されて いる。所謂波長分割マルチプレクサ部に含まれる送信機および受信機ダイオード 511aおよび512bはそれぞれ、少なくとも信号に関する限り、それぞれ送 信機および受信機モデュール510aおよび511aに直接接続されている。特 定実施例では、接続リード508aは、構成モデュール(即ちCOB−モデュー ル)または送受信機モデュール50aにはんだ付けされる。 特定実施例によれば、送信機および受信機モデュールは、送受信機モデュール 50a、50b、50cに対応して形成される。即ち、送信機モデュールは送信 機モデュールと送信機に必要な構成物および回路とを含むが、受信機モデュール などは除去される。或いは第4図、第4b図、第5a図、第5図、および第6図 に示したモデュールと同様である。代わって、受信機モデュールの場合、送信機 に関連する構成物回路等は除去される。これらの実施例は示されないが、どのよ うに動作するかは明白であると信ずる。 第5a図および第5b図に、それぞれ、担体基板500bの下に配された受信 機モデュール10bと、担体基板500bの上に配された送信機モデュール20 bとを備えた、他の送受信機モデュール50b(これもまた、送信機モデュール または受信機モデュールとすることもできる。上記を参照のこと)を示す。第4 a図および第4b図のそれぞれにおいて記載したのと同様に、受信機モデュール 10bおよび送信機モデュール20bは、プラスチック被覆またはプラスチック ・ドロップ(plastic drop)503bで被覆され、プラスチック・ドロップには接 点島(contact island)を形成するための開口504bが含まれている。同様に、 第4a図および第4b図のそれぞれにおいて記載したのと同様に、受信機ダイオ ード512b(PIN)が、接続リード514bを通じて、受信機モデュール1 0bに接続され、一方送信機ダイオード511bが接続リード513bを通じて 送信機モデュール20bに接続されている。この場合でも、送信機ダイオード5 11bはLDまたはLEDを備え、同時に、上述のような制御機能を実行するP INタイプの監視ダイオードを含むことが好都合である。接続リード508bは 、外部担体基板または回路基板(図示せず)への接続を形成する。図示の実施例 では、所謂ピッグ・テール接続501bが利用されている。これら双方の場合で は、送信機モデュールと受信機モデュールは、本質的に一方のモデュールが他方 と対向して、または互いに離れて、ある種の担体基板のいずれかの側に配置され ている。第6図に概略的に示す更に別の実施例によれば、送信機モデュール20 cと受信機モデュール10cは、同一側にまたは担体基板500c上に配置する こともできる。この場合、波長分割マルチプレクサ部25cを、ファイバ軸を中 心に約90度回転させなければならない。その他の点に関して、即ち、送信機お よび 受信機モデュール20c、10cそれぞれの間のリード513c、514c、お よび送信機および受信機ダイオード511cおよび512cのそれぞれ、送信機 回路510c,受信機回路510c’等については、この図は前述の図と同様で ある。上述の別個の送信機および受信機モデュールに関する実施例も見られたい 。 更に他の代替実施例によれば、光学構成物を、構成モデュールの上面上に直接 実装することができる。また、小さな接点を通じて光ファイバを光学構成物に接 続することができる。これは、第7a図および第7b図にそれぞれ概略的に示さ れている。第7a図では、特に、基板上チップ実装によるチップを有する従来の 6または8層の基板から成るPCB上に実装された、所謂COB−モデュールを 形成する、送信機モデュール70が示されている。この構成モデュールは、図示 されていないが、プラスチック・ドロップ、特にエポキシによって保護されてい る。この構成モデュールは、表面実装用に製造され、境界に接点79を備えてい る。 送信機モデュールは、送信機回路71と、図示しない発光ダイオードまたはレ ーザ・ダイオード(LEDまたはLD)を含む、直接実装された所謂MT−接続 器またはMT−素子72とを備えている。別の実施例によれば、MT−素子はW DMを含んでも含まなくてもよい。第7b図には、第7a図の送信機モデュール 70に対応する受信機モデュール80が示されている。担体基板(PCM)は、 従来の6または8層の基板から成り(勿論他の実施例も可能である)、ここで、 チップが所謂COB−実装によって実装され、更に受信機モデュール80、即ち チップとそれに属する構成物が、プラスチック・ドロップまたはエポキシによっ て保護されている。第7a図と同様、受信機モデュール80は、表面実装のため に意図されたもので、その辺に沿って接点89を備えている。表面実装された即 ち直接実装された、MT−接続器即ちMT−素子82は、この特定実施例では、 PIN−ダイオードを備え、更に、受信機水晶83がモデュール上に一体化され ている。1つの構成モデュールは、特に、多数の(配列状の)受信機および送信 機装置のそれぞれを含むことができる。これらは各々別個のファイバに接続され るのが好ましい。更にまた特定すれば、所謂MT−素子71、82は、それぞれ 上述と一致する多数の送信機および受信機装置を含むことができる。 構成モデュールの更に別の例を、それぞれ第8a図および第8b図に示す。こ れらは、構成モデュール概念の光学以外の応用を示すものであるが、勿論これは 数あるその他の用途の単に一例であって、光学も光学以外も可能である。一体化 構成物タイプと呼ぶことができる、構成モデュール90において、構成物は担体 基板95に一体化されている、即ち埋め込まれている。先に図示した多数の構成 モデュールと同様、この担体基板は、従来の6または8層基板から成り、ここに 回路がCOB=技術で実装され、その後、構成モデュール、即ち回路98および 構成物が、プラスチック・ドロップまたはエポキシによって保護される。構成物 90は、表面実装用に意図されたもので、その辺に沿って接点99を備えている 。回路98は、表面波フィルタ92(SAW、弾性表面波)と共に、構成モデュ ール90の上面状に実装された、即ち表面に埋め込まれた発振器を構成し、補償 用インダクタ93がモデュール内の担体基板95に一体実装されている。インダ クタ93は所謂環状コイルであり、これらは担体基板95の外側層によって保護 されている。これらのコイル93は、したがって、回路パターンに直接製造され る。第8b図には、担体基板の内側2層によって作られた8巻を有するインダク タ93の1つの断面図が示されており、インダクタ93を包囲する前記2層が異 なるパターンを有し、バイア97を通じて接続されている。中央のバイア97’ は、上面上に配置されている信号層への接続を与える。一実施例によれば(図示 せず)、環状コイル(複数)は、接合用フィラメントと、上記のように表面実装 を形成する基板パターンによって構成されている。これらによって、より多くの 巻を得ることができ、環状コイル/インダクタは、特に、回路が接合技術によっ て接続されるのと同時に形成される。環状コイルは、上述のように、表面実装さ れる構成物の更に別の例である。 以上、光学および光学以外の応用を扱った。双方の場合において、光学用であ ろうとなかろうと、構成物を直接構成モデュールに接続するか、或いは直接その 上に実装することができる。本発明によって、構成モデュールは担体基板、カー ドまたは印刷基板だけでなく、構成物や単数または複数の回路も含むので、広く 普及している従来の概念のカプセル/構成物が拡張される。COB−技術によれ ば、薄いリードを有する先進のモデュールに封入を全く行うことなく、回路を直 接担体基板または印刷基板上に実装することができ、それぞれ非常に小さい構成 物および周辺構成物、ならびに少なくとも1つの集積回路と共に、接地面および 給電面を数層において互いの上に配することができ、その後、これら全てを、接 点領域となり得る部分を除いて、保護物質即ち特定すればプラスチック・ドロッ プによって被覆される。勿論、特に好都合なのは、構成モデュール(または送受 信機モデュール)が、外見的に、標準カプセルのような標準形状を有する場合で ある。例えば、構成モデュール上に実装することができる構成物を更に小さくす ることができれば、電気的特性は更に改善されるだろう。回路を担体基板に接合 する代わりに、所謂フリップ−チップ技術を用いることができる。この実装法を 用いると、この技術は電気的接続用回路、即ち以前接続パッドと呼んでいたもの 、の外側に全く空間を必要としないので、更に構成モデュールのサイズを小型化 することができる。構成物のサイズは、数平方センチメートル以上にも以下にも なり得る。例えば、送信機または受信機モデュールは、0.5x0.5またはそ れ以上のサイズを有することがあり、一方送受信機ダイオードは、5〜8mmの サイズを有することがあるが、これは例としてあげるに過ぎない。例えば、前記 実施例によるMT−素子を有する送受信機は、更に小さくすることができ、約2 〜4cm2 のサイズを有することができるが、これも単なる例であり、勿論、サ イズは性能、機能等に関連するものである。 受信機モデュール50a、50bを参照すると、光学構成物、即ち、送信機ダ イオード511a、511b(LDまたはLED)および受信機ダイオード(P IN)512a、512bは、特定実施例による標準TO−18−カプセルに、 密封封入される。送受信機モデュール50a、50bの両面実装により、波長分 割マルチプレクサ部25a、25bの実装が容易になる。送受信機モデュール5 0、50bにより、側部に配される受信機ダイオードが、送受信機モデュールの 担体基板500a、500bの孔を通って下がるように、波長分割マルチプレク サ部25a、25bが実装される。前記担体基板500a、500bは、外側に 信号リード面、およびそれらの間にそれぞれ給電面および接地面を、送信機側と 受信機側との間の遮蔽として備えている。これによって、送信機と受信機との間 に、電気的遮蔽が得られる。送受信機モデュールの上面側、および辺上の接続リ ード508a、508b、および送受信機モデュール50a、50bが実装され る外部基板内の下側接地面の遮蔽により、外部基板(図示せず)上に送受信機モ デュール50a、50bを実装すると、受信機側に完全な遮蔽が設けられる。次 に、光学構成物の実装を、送信機モデュール20a、20bおよび受信機モデュ ール10a、10bのそれぞれに、結果的に送受信機50aの担体基板500a 、500bのそれぞれを介さずに行う。 別の実施例(図示せず)によれば、送信機モデュールや受信機モデュール、お よび波長分割マルチプレクサ部を、直接外部カードに実装することも可能である 。即ち、送受信機の担体基板をこの目的には用いないのである。上述と同様に、 送信機モデュールや受信機モデュールも、この場合、外部担体基板の各一方側に 実装される。また、この場合、送信機および受信機間の接地面が大きく拡張され ているので、これら2つの間に良好な遮蔽が得られる。更に他の実施例によれば 、多数の送信機モデュールおよび受信機モジュール、ならびにWDMを外部担体 基板上に実装することができる。第6図において説明した実施例によれば、ファ イバ軸を中心として波長分割マルチプレクサ部25cを1/4周回転させ、送受 信機担体基板500cの、送信機モデュール20cと受信機モデュール10cと 同一側に、受信機ダイオード512cを配置することによって、送信機モデュー ル20cと受信機モデュール20cは、送受信機の担体基板500cの同一側に 実装される。第4a図、第4b図、第5a図、第5b図と同様、送信機ダイオー ド511cおよび接続リード513cおよび514cは、送信機および受信機モ デュール20c、10cに接続されている。第6図に、回路510c、510c ’を概略的に示す。この面の構造により、送受信機の担体基板500cを用いず に外部カード上の直接実装も可能となる。これも一般的である。即ち、多数の送 信機モデュールと受信機モデュール、ならびに波長デマルチプレクサ部を、1枚 の共通担体基板上に配置すること、即ち所謂平面実装を全く用いないことも一般 的である。 更に別の実施例(図示せず)によれば、WDM部の代わりに、2本のファイバ を、各々一方向に利用することが可能である。ここで、更に特定すれば、各方向 に多数のファイバを用い、1つ以上の送信機モデュールを送受信機担体基板の一 方側に配置し、1つ以上の受信機モデュールを送受信機担体基板の反対側に配置 する。更に別の実施例によれば、単一方向リンクを用い、送信機モデュールを送 受信機担体基板の両側に、そして受信機モデュールを受信端の両側に設け、更に 単一方向トラフィックのためにWDM部を設けることもできる。 異なる実施例によれば、レーザのアレイをWDMに、またはWDMをレーザの アレイに接続することができる。 更に、モデュール全域に遮蔽が必要な場合、別個の遮蔽を受信機および送信機 側のそれぞれに取り付ければよい。 第4a図、第4b図、第5a図、および第5b図にそれぞれ図示した送受信機 50a、50bは、異なる波長(それぞれ1300nmおよび1550nm)を 用いて共通ファイバ上で、155Mビット/sから約800Mビット/sまでの 異なる速度で、2方向送信を行うことを意図した、特定実施例に依るものである 。また、送信機モデュールは、とりわけ、レーザ・ダイオード用電気的変調器、 変調を制御するための制御回路、制御回路等を備えている。一方、受信機モデュ ールは、とりわけ、増幅器、判断回路、クロック復元部を備えている。テフロン のような可撓性箔または低損失基板の担体基板を利用することが可能なので、送 信機モデュールおよび受信機モジュールのそれぞれに、MUX/DEMUX−回 路を非常に狭い空間につけ加えることが可能である。要約すると、本発明による 構成モデュールは、回路のカプセルを構成すると共に、所望の周辺および付加構 成物を含み、モデュール自体は、例えば、小さなコンデンサやインダクタのよう な、直接カード上に一体化される受動構成物を含むので、構成物の概念を広げる ものである。 全体として、特定実施例によれば、1本のファイバを各PIN−受信機に接続 する代わりに、WDMを配置することができる。 勿論、本発明は、上述の実施例に限定されるのではなく、特許請求の範囲内で 自由に変更され得るものである。

Claims (1)

  1. 【特許請求の範囲】 1. 内部または外部の少なくとも1つの担体基板と、少なくとも1つの回路で あって、構成物および付加構成物が属し、前記担体基板上に直接実装される前記 回路(複数)とを含む構成モデュール(10、20、30、50a、50b、5 0c、70、80、90)であって、該構成モデュール(10、20、30、5 0a、50b、50c、70、80、90)は封入手段(enclosing device)を含 み、該封入手段は、少なくとも一方向に、前記構成モデュール(...)の主要 部分をほぼ封入し、前記構成モデュール(10、20、30、50a、50b、 50c、70、80、90)は、外部担体基板、カードまたは印刷回路基板上に 直接実装可能なように、好ましくは外見上標準回路の形状で形成され、前記担体 基板は、プラスチック、グラス・ファイバ積層体、エポキシ、またはシリコン、 または同様物、或いは多層セラミックでできた小さな印刷回路基板を備えている ことを特徴とする構成モデュール。 2. 請求項1において、更に独立した構成物を含むことを特徴とする構成モデ ュール(10、20、30、50a、50b、50c、70、80、90)。 3. 請求項2において、前記構成モデュールの少なくとも1つは、それ自体構 成モデュールを構成することを特徴とする構成モデュール(10、20、30、 50a、50b、50c、70、80、90)。 4. 請求項1において、外見上、例えば、LCC−標準回路またはPAA−標 準回路のような、リードレス標準回路として形成されていることを特徴とする構 成モデュール(10、..、.90)。 5. 請求項1において、少なくともその辺の1つに沿って、1列または数列に 、リードまたはピンを含むことを特徴とする構成モデュール(10、20、30 、50a、50b、50c、70、80、90)。 6. 請求項1において、前記封入手段はプラスチック・ドロップを含むことを 特徴とする構成モデュール(10、...、90)。 7. 請求項1において、前記封入手段はシリコン・ドロップを含むことを特徴 とする構成モデュール(10、...、90)。 8. 前出の請求項のいずれか1項において、前記担体基板は、少なくとも単一 層または構成物層(1、1’)と、接触層(6)と、給電層(2、3、4、5、 6、3’)とを含み、前記異なる層間には絶縁物質が配されていることを特徴と する構成モデュール(10、...、90)。 9. 請求項8において、前記絶縁物質は、例えば、薄い絶縁層(32a)の形 状に作られた、プラスチック積層体、グラス・ファイバ積層体、または同様物か ら成ることを特徴とする構成モデュール(10、...、90)。 10. 請求項8において、前記担体基板は、多数の給電層(1、2、3、4、 5、6、1’、...、3’、..)を含むことを特徴とする構成モデュール( 10、...、90)。 11. 請求項8において、前記担体基板に設けられたバイア(12、12’、 30、31a、97、97’)の少なくともいくつかは、埋め込まれている、即 ち見えないことを特徴とする構成モデュール(10、...、90)。 12. 請求項8において、熱バイア(31a)が、回路等からの熱消散のため に配されていることを特徴とする構成モデュール(10、...、90)。 13. 前出の請求項のいずれか1項において、前記回路は、接合技術または所 謂フリップ−チップ−技術のいずれかによって、前記担体基板上に実装され接続 されていることを特徴とする構成モデュール(10、...、90)。 14. 前出の請求項のいずれか1項において、光学モデュールであることを特 徴とする構成モデュール(10、...、90)。 15. 前出の請求項のいずれか1項において、前記回路の少なくとも1つは、 構成物が配された送信機回路(S、510a、510b、510c、71)であ り、光学ブロックは更に前記担体基板に接続される送信機素子を含み、前記構成 モデュールは送信機モデュール(20a、20b、20c、70)を形成するこ とを特徴とする構成モデュール。 16. 請求項15において、前記送信機素子は、例えば、LDまたはLEDの ような、送信機ダイオード(511a、511b、511c)を含むことを特徴 とする構成モデュール。 17. 請求項15において、前記送信機素子は、とりわけ波長フィルタと光学 接続手段とを更に含む、波長分割マルチプレクサ部で構成されることを特徴とす る構成モデュール。 18. 請求項15において、前記光学ブロックは、MT−手段(72)を含む 少なくとも1つの送信機素子を含むことを特徴とする構成モデュール(70)。 19. 請求項15において、各々好ましくは別個のファイバに接続されている 、多数の送信機素子を含むことを特徴とする構成モデュール。 20. 請求項18〜21のいずれか1項において、前記光学ブロックは、全体 として、或いは別々な部分の形状で、前記担体基板上に直接実装されることを特 徴とする構成モデュール。 21. 請求項1〜14のいずれか1項において、前記回路の少なくとも1つは 、構成物が配された受信機回路(M、510c、81)であり、光学ブロックは 更に前記担体基板に接続される受信機素子を含み、前記構成モデュールが受信機 モデュール(10a、10b、10c、80)を形成することを特徴とする構成 モデュール。 22. 請求項21において、前記受信機素子は、例えば、PIN−ダイオード である、受信機ダイオード(513a、513b、513c)を含むことを特徴 とする構成モデュール。 23. 請求項21において、前記受信機素子は、とりわけ波長フィルタと光学 接続手段を更に含む、波長分割マルチプレクサ部で構成されることを特徴とする 構成モデュール。 24. 請求項21において、前記光学ブロックは、MT−手段(82)を含む 少なくとも1つの受信機素子を含むことを特徴とする構成モデュール。 25. 請求項21において、各々好ましくは別個のファイバに接続されている 、多数の受信機素子を含むことを特徴とする構成モデュール。 26. 請求項21〜27のいずれか1項において、前記光学ブロックは、全体 として、或いは別々な部分の形状で、前記担体基板上に直接実装されることを特 徴とする構成モデュール。 27. 請求項15および21において、送受信機モデュールを形成することを 特徴とする構成モデュール。 28. 少なくとも1つの内部または外部担体基板(500a、500b、50 0c)と、送信機部と、受信機部と、光学装置と、更に外部担体基板への接続の ための接続手段(508a、508b、508c)とを含み、前記送信機部と受 信機部は、それぞれ封入され前記担体基板500a、500b、500c)上に 実装可能な、送信機モデュール(20a、20b、20c)と受信機モデュール (10a、10b、10c)とを含み、前記光学装置は実装可能な送信機および 実装可能な受信機素子を含むことを特徴とする送受信機モデュール(50a、5 0b、50c)。 29. 請求項28において、外見上、例えば、LCC−標準回路またはPAA −標準回路に対応する形状および外観を有することを特徴とする送受信機モデュ ール(50a、50b、50c)。 30. 請求項28または29において、前記送信機部は請求項15〜17のい ずれかによる送信機モデュールを含み、前記受信基部は請求項21〜23のいず れかによる受信機モデュールを含むことを特徴とする送受信機モデュール(50 a、50b、50c)。 31. 請求項28または29において、前記送信機部は請求項18〜20のい ずれかによる送信機モデュールを含み、前記受信基部は請求項24〜26のいず れかによる受信機モデュールを含むことを特徴とする送受近畿モデュール。 32. 請求項28において、前記送信機モデュール(20a、20b)および 前記受信機モデュール(10a、10b、10c)は、前記内部送受信機担体基 板(500a、500b)の対向側に配置されていることを特徴とする送受信機 モデュール。 33. 請求項28において、前記送信機モデュール(20a、20b)および 前記受信機モデュール(10a、10b、10c)は、前記外部送受信機担体基 板の対向側に配置されていることを特徴とする送受信機モデュール。 34. 請求項28において、前記受信機モデュール(10a、10b)は前記 送信機モデュール(20a、20b)の下に配置され、前記送受信機モデュール の担体基板(500a、500b)および/または外部担体基板によって、互い に遮蔽されるようにしたことを特徴とする送受信機モデュール。 35. 請求項28において、前記送信機モデュール(20c)および受信機モ デュール(10c)は、前記内部(500c)または外部送受信機担体基板の同 一側に配置されていることを特徴とする送受信機モデュール。 36. 請求項28において、前記送信機モデュール(20a、20b、20c )および前記受信機モデュール(10a、10b、10c)は、前記送受信機モ デュールの内部担体基板(500a、500b、500c)上に直接実装され、 前記前記光学ブロックの信号、波長分割マルチプレクサ部(WDM)(25a、 25b、25c)は、前記送信機および前記受信機モデュールとそれぞれ直接接 続されていることを特徴とする送受信機モデュール。 37. 請求項28において、前記送信機および受信機素子は、それぞれ、構成 モデュール、即ち、受信機モデュール(10a、10b、10c)および送信機 モデュール(20a、20b、20c)を形成する副モデュールに、直接接続さ れていることを特徴とする送受信機モデュール。 38. 請求項28において、外部および内部印刷回路基板に対する接続手段は 、前記送受信機担体基板および/または前記構成モデュールの外辺の少なくとも 一方に沿って配置された、所謂接続リード(508a、508b、508c)を 含むことを特徴とする送受信機モデュール。 39. 請求項28において、前記送信機モデュール(20a、20b、20c )および前記受信機モデュール(10a、10b、10c)は、各々、同様の保 護層の形状の保護装置(503a、503b、503c)が設けられていること を特徴とする送受信機モデュール。 40. 請求項39において、前記保護層は、プラスチック物質、シリコン、ま たは同様物から成ることを特徴とする送受信機モデュール。 41. 請求項28〜40のいずれか1項において、それぞれ送信機および受信 機素子を形成する、前記送信機ダイオード(複数)(511a、511b、51 1c)および受信機ダイオード(複数)(513a、513b、513c)は、 好ましくは前記送信機および受信機構成モデュール上にそれぞれ直接実装される 、例えば、TO−10−カプセルのような、標準封入ダイオードから成ることを 特徴とする送受信機モデュール。 42. 請求項1〜14のいずれか1項において、前記回路(98)は、発振器 (91)を含み、少なくともいくつかの構成物は、前記担体基板(95)内に一 体化されたおよび/または埋め込まれたインダクタ(93)、または接合フィラ メントと基板パターンとから成る環状コイルを含むことを特徴とする構成モデュ ール(90)。
JP6503208A 1992-07-06 1993-06-02 構成モデュール Pending JPH08501657A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9202077-5 1992-07-06
SE9202077A SE9202077L (sv) 1992-07-06 1992-07-06 Komponentmodul
PCT/SE1993/000486 WO1994001987A1 (en) 1992-07-06 1993-06-02 Component module

Publications (1)

Publication Number Publication Date
JPH08501657A true JPH08501657A (ja) 1996-02-20

Family

ID=20386708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6503208A Pending JPH08501657A (ja) 1992-07-06 1993-06-02 構成モデュール

Country Status (11)

Country Link
EP (1) EP0649590A1 (ja)
JP (1) JPH08501657A (ja)
KR (1) KR950702790A (ja)
CN (1) CN1041479C (ja)
AU (2) AU4517193A (ja)
BR (1) BR9306685A (ja)
FI (1) FI950058A (ja)
MX (1) MXPA93003941A (ja)
NO (1) NO950038D0 (ja)
SE (1) SE9202077L (ja)
WO (1) WO1994001987A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224520A (ja) * 2001-10-19 2003-08-08 Visteon Global Technologies Inc 光通信チャネルベース音声作動制御システム及びそれを実現する方法
JP2015511027A (ja) * 2012-03-01 2015-04-13 オラクル・インターナショナル・コーポレイション 高密度に実装された光インターコネクトを有するチップアセンブリ構成

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0936485A1 (de) * 1998-02-12 1999-08-18 Alcatel Optoelektronisches Bauelement
US6381283B1 (en) * 1998-10-07 2002-04-30 Controlnet, Inc. Integrated socket with chip carrier
DE10008340A1 (de) * 2000-02-23 2001-08-30 Siemens Ag Elektronische Flachbaugruppe für elektronische Geräte, insbesondere Kommunikationsendgeräte
US6862190B2 (en) 2001-01-17 2005-03-01 Honeywell International, Inc. Adapter for plastic-leaded chip carrier (PLCC) and other surface mount technology (SMT) chip carriers
US6894903B2 (en) 2001-02-28 2005-05-17 Sumitomo Electric Industries, Ltd. Optical data link
TW529181B (en) * 2001-02-28 2003-04-21 Sumitomo Electric Industries Optical data connector
FR2822246B1 (fr) * 2001-03-15 2003-05-16 Opsitech Optical Sys On A Chip Procede de fabrication d'un boitier optique et dispositif opto-electronique
US20040156149A1 (en) * 2002-09-05 2004-08-12 Odd Steijer Method of and apparatus for plastic optical-chip encapsulation
CN101378624B (zh) * 2007-08-29 2010-11-10 海华科技股份有限公司 整合周边电路的模块结构及其制造方法
CN101965104A (zh) * 2010-04-20 2011-02-02 力帆实业(集团)股份有限公司 一种电路封装装置
CN103413797B (zh) * 2013-07-29 2015-10-14 中国科学院电工研究所 一种三维结构单元组装的功率半导体模块
CN103984065B (zh) * 2014-05-30 2015-07-15 武汉光迅科技股份有限公司 一种光传输模块
CN106298761A (zh) * 2016-09-24 2017-01-04 苏州捷研芯纳米科技有限公司 光电传感器封装件、半成品及批量封装方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4447857A (en) * 1981-12-09 1984-05-08 International Business Machines Corporation Substrate with multiple type connections
JPS59180514A (ja) * 1983-03-31 1984-10-13 Toshiba Corp 光受信モジユ−ル
US4911519A (en) * 1989-02-01 1990-03-27 At&T Bell Laboratories Packaging techniques for optical transmitters/receivers
JPH02306690A (ja) * 1989-05-22 1990-12-20 Toshiba Corp 表面実装用配線基板の製造方法
US5039194A (en) * 1990-01-09 1991-08-13 International Business Machines Corporation Optical fiber link card
US4979787A (en) * 1990-01-12 1990-12-25 Pco, Inc. Optical-electronic interface module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224520A (ja) * 2001-10-19 2003-08-08 Visteon Global Technologies Inc 光通信チャネルベース音声作動制御システム及びそれを実現する方法
JP2015511027A (ja) * 2012-03-01 2015-04-13 オラクル・インターナショナル・コーポレイション 高密度に実装された光インターコネクトを有するチップアセンブリ構成

Also Published As

Publication number Publication date
MXPA93003941A (es) 2010-11-12
NO950038L (no) 1995-01-05
AU4681697A (en) 1998-02-05
NO950038D0 (no) 1995-01-05
WO1994001987A1 (en) 1994-01-20
FI950058A0 (fi) 1995-01-05
SE9202077D0 (sv) 1992-07-06
CN1041479C (zh) 1998-12-30
SE9202077L (sv) 1994-01-07
EP0649590A1 (en) 1995-04-26
FI950058A (fi) 1995-01-05
AU4517193A (en) 1994-01-31
BR9306685A (pt) 1998-12-08
KR950702790A (ko) 1995-07-29
CN1081297A (zh) 1994-01-26

Similar Documents

Publication Publication Date Title
US7960739B2 (en) Optical module and production method therefor
US6752539B2 (en) Apparatus and system for providing optical bus interprocessor interconnection
JPH08501657A (ja) 構成モデュール
JP2561793B2 (ja) ダイレクト・チップ・アタッチ・モジュール
US6455930B1 (en) Integrated heat sinking packages using low temperature co-fired ceramic metal circuit board technology
US5883428A (en) Package for housing a semiconductor element
CN108732691A (zh) 光组件、光模块、以及光传输装置
US6963123B2 (en) IC package, optical transmitter, and optical receiver
KR20030060886A (ko) 다중 집적 회로 장치를 포함하는 단일 패키지
US6759753B2 (en) Multi-chip package
CN108333693B (zh) 光学次模块及光模块
CN111868589A (zh) 激光器、激光器阵列的封装结构及封装组件
KR100746978B1 (ko) 통신 모듈
US6781484B2 (en) SAW filter module capable of being easily miniaturized
CN206848527U (zh) 一种基于柔性电路板的垂直腔面发射光器件
KR20040059746A (ko) 사이드 브레이즈 패키지
CN109904128B (zh) 基于硅基载板的三维集成t/r组件封装结构及封装方法
JP2003258142A (ja) 半導体装置
CN115274632A (zh) 一种多通道收发处理一体化高密度内凸点sip装置
US7102178B2 (en) Small format optoelectronic package
JP2728104B2 (ja) 半導体レーザモジュール
CN113690729B (zh) 一种封装结构及光模块
JPH08148595A (ja) 半導体装置
KR20230167248A (ko) 세라믹 메탈 반도체 패키지 및 그 제조방법
US20030090876A1 (en) Module including one or more chips