CN115274632A - 一种多通道收发处理一体化高密度内凸点sip装置 - Google Patents

一种多通道收发处理一体化高密度内凸点sip装置 Download PDF

Info

Publication number
CN115274632A
CN115274632A CN202210766981.5A CN202210766981A CN115274632A CN 115274632 A CN115274632 A CN 115274632A CN 202210766981 A CN202210766981 A CN 202210766981A CN 115274632 A CN115274632 A CN 115274632A
Authority
CN
China
Prior art keywords
radio frequency
substrate
module
heat dissipation
sip device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210766981.5A
Other languages
English (en)
Inventor
崔大圣
刘峰
赵宝珍
张金箭
阎郁
王璇
朱国良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Research Institute of Telemetry
Aerospace Long March Launch Vehicle Technology Co Ltd
Original Assignee
Beijing Research Institute of Telemetry
Aerospace Long March Launch Vehicle Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Research Institute of Telemetry, Aerospace Long March Launch Vehicle Technology Co Ltd filed Critical Beijing Research Institute of Telemetry
Priority to CN202210766981.5A priority Critical patent/CN115274632A/zh
Publication of CN115274632A publication Critical patent/CN115274632A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Transceivers (AREA)

Abstract

本发明提供一种多通道收发处理一体化高密度内凸点sip装置，内部集成射频、处理、存储等功能器件，包含近20个射频收发通道，8000多个内部凸点。在布局和布线设计上，重点考虑射频和高速数字信号的隔离，实现了优于50dB的隔离度指标；散热盖采用异形台阶和下沉隔离腔体结构，保证散热的同时，提升射频隔离；1369规模的焊球设计中，采用悬浮地环绕射频焊球，在简化基板内走线的同时保证了射频关键信号的隔离。SiP整体尺寸37.5mm╳37.5mm╳4.25mm，可为后续装备小型化、集成化发展提供支持。

Description

一种多通道收发处理一体化高密度内凸点sip装置
技术领域
本发明涉及基本电气元件技术领域，具体涉及一种多通道收发处理一体化高密度内凸点sip装置。
背景技术
随着摩尔定律发展的不断减速，国内外半导体公司大举进军封装领域。SiP技术以小型化、高性能、高可靠性等特点，满足了各类装备日益提升的性能需求。在SiP封装设计中，以更低的价格、更轻的重量、更小的体积实现高密度凸点多通道射频收发与基带处理一体化对装备的发展具有重要意义.
在SiP设计中，满足整体尺寸要求，并保证高密度复杂信号的隔离、芯片布局散热等是设计中的关键问题。SiP阻容元件的取舍、基板设计、散热结构设计等都会对系统可靠性及成品率带来较大影响。
传统装备中为了保证射频高速信号的性能，一般敏感高速器件分布较为分散，甚至单独做隔离设计，往往在尺寸和重量指标上难以提升。因此研究尺寸小、集成密度高、射频收发与处理一体化以及有良好的SI(Signal Integrity，信号完整性)和PI(PowerIntegrity，电源完整性)性能的SiP，具有非常重要的意义。
发明内容
本发明是为了解决现有装置现有装备中通用的射频、处理系统架构无法适应低成本、高互联密度、小尺寸、射频收发与基带处理一体化的问题，提供一种多通道收发处理一体化高密度内凸点sip装置，内部集成射频、处理、存储等功能器件，包含近20个射频收发通道，8000多个内部凸点。在布局和布线设计上，重点考虑射频和高速数字信号的隔离，实现了优于50dB的隔离度指标；散热盖采用异形台阶和下沉隔离腔体结构，保证散热的同时，提升射频隔离；1369规模的焊球设计中，采用悬浮地环绕射频焊球，在简化基板内走线的同时保证了射频关键信号的隔离。SiP整体尺寸37.5mm╳37.5mm╳4.25mm，可为后续装备小型化、集成化发展提供支持。
本发明提供一种多通道收发处理一体化高密度内凸点sip装置，包括基板，设置在基板上部的射频收发模块、处理模块、存储模块，与处理模块电连接的高速数字布线区和封装在基板上部，射频收发模块、处理模块、存储模块外部的异形散热盖板，处理模块与射频收发模块、存储模块均电连接；
基板为多层基板，基板上设置至少两个凸点，凸点包括射频凸点和高速凸点，基板的底部设置焊球阵列；
射频收发模块用于接收、发射射频信号和射频状态信号，射频收发模块包括至少两个射频收发通道，射频收发模块的射频芯片管脚和射频引出管脚均设置在基板的边角；
处理模块用于接收射频状态信号并进行射频数据的处理、控制输出射频状态信号，处理模块用于输入输出高速数字信号，处理模块设置在远离射频收发模块的一侧以减少射频信号与高速数字信号的串扰。
本发明所述的一种多通道收发处理一体化高密度内凸点sip装置，作为优选方式，射频收发模块的数量为两个、分别设置在基板的左下角和右下角，处理模块、存储模块和高速数字布线区设置在基板的上部。
本发明所述的一种多通道收发处理一体化高密度内凸点sip装置，作为优选方式，高速数字布线区的管脚设置在基板的左上角，高速数字布线区的管脚走线使用有地共面波导差分形式且走线两侧密布地孔栅栏。
本发明所述的一种多通道收发处理一体化高密度内凸点sip装置，作为优选方式，射频收发模块的射频管脚周围排布悬浮地管脚，悬浮地管脚在sip装置内部为独立网络；
射频收发模块和高速数字布线区均采用独立的参考地平面；
sip装置中集成的去耦电阻、电容围绕互连器件环绕分布。
本发明所述的一种多通道收发处理一体化高密度内凸点sip装置，作为优选方式，异形散热盖板包括散热盖板本体和设置在散热盖板本体下表面的第一凹槽、第二凹槽，第一凹槽设置在射频收发模块的顶部，第二凹槽设置在处理模块和存储模块的顶部。
本发明所述的一种多通道收发处理一体化高密度内凸点sip装置，作为优选方式，第一凹槽的深度小于第二凹槽的深度，第一凹槽与射频收发模块的上部间距与第二凹槽与处理模块、存储模块的上部间距相同，第一凹槽与射频收发模块组成屏蔽腔体，第一凹槽的数量为两个。
本发明所述的一种多通道收发处理一体化高密度内凸点sip装置，作为优选方式，散热盖板本体的下表面与基板的上表面使用胶粘连接固定，射频收发模块的顶部与第一凹槽的表面点散热胶进行填充，处理模块和存储模块的顶部与第二凹槽的表面点散热胶进行填充。
本发明所述的一种多通道收发处理一体化高密度内凸点sip装置，作为优选方式，射频收发模块、处理模块和存储模块的底部与基板之间点胶填充。
本发明所述的一种多通道收发处理一体化高密度内凸点sip装置，作为优选方式，凸点的数量大于8000个，射频收发模块包括至少20个射频收发通道，sip装置的内部设置至少10个有源芯片、至少80个无源器件并使用倒装或SMT工艺。
本发明所述的一种多通道收发处理一体化高密度内凸点sip装置，作为优选方式，sip装置的设计方法为：通过将射频收发模块设置在基板的下部两侧边角区域缩短基板内部射频走线，降低射频走线全工作频段插入损耗和回波损耗、提升不同的射频收发模块的隔离度；
通过使射频收发模块、高速数字布线区分别采用独立的参考地平面，并将高速数字布线区限定在基板的上部用于提升射频信号与数字信号之间的隔离度；
通过将高速数字布线区的数字信号管脚布局分布于基板的左上角，减少封装基板内部引出走线长度，并使用有地共面波导差分形式、走线两侧密布地孔栅栏，增强Serdes信号之间的隔离；
通过在射频管脚的周围排布悬浮地管脚且设置为独立网络，，简化内部布线复杂度，并且在使用时，悬浮地管脚与PCB地平面连接，对射频关键信号起到隔离保护作用；
通过在异形散热盖板上设置第一凹槽和第二凹槽容纳减薄的射频芯片，保持sip装置的内部器件与异形散热盖板间距的一致性，提升芯片稳定性和散热效果，并且异形散热盖板在射频芯片区域下沉形成屏蔽腔体，提升射频信号与数字信号的隔离度；
通过在异形散热盖板与基板的间隙粘胶固定、在异形散热盖板与射频收发模块、处理模块和存储模块的间隙填充散热胶，射频收发模块、处理模块和存储模块与基板间隙粘胶固定，提升sip装置的稳定性和散热效果。
一种多通道收发处理一体化高密度内凸点sip装置，包括顶部异形散热盖，内部器件射频、处理、存储等功能一体集成，底部大规模焊球阵列；根据内部器件的高度进行台阶高度适配，通过点胶保证SIP内部器件与散热盖的充分接触；散热盖在射频芯片周围下沉形成屏蔽；包含近10个有源器件和近80个无源器件，共计8000多个内部凸点，其中射频、高速凸点近1000多个；
近20个射频收发信道，射频数据、控制、状态信号直接与内部处理单元相连；
高速数字信号最高可达12.5Gbps，内部处理单元相连，外部引出到焊球；
内部复杂信号交织的基板器件布局和走线设计；
基板在长宽不超过37.5mm的前提下，12层布线完成8000多个内部凸点的互联、引出；
射频芯片和射频引出管脚置于基板边角，实现射频走线全工作频段插入损耗优于0.5dB，回波损耗优于15dB；
射频走线和高速数字走线置于基板内最远距离，实现了射频信号与高速数字信号优于54dB的隔离度。
1369个焊球引出，关键射频管脚周围使用悬浮地管脚环绕；
悬浮地管脚在为独立网络，使用时与地平面连接，简化基板内走线的同时保证了射频关键信号的隔离。
一种多通道射频收发与基带处理一体化高密度内凸点SiP结构，基板采用多层基板，大小为37.5mm×37.5mm，厚度1.76mm，布线层数12层，以满足核心芯片的高速、高密度、倒装互联需求；内部集成近射频、处理、存储等功能器件和近80个无源器件，包含近20个射频收发通道，8000多个内部凸点，所有器件均采用倒装或SMT工艺，其中DDR芯片通过RDL转为倒装工艺；顶层散热盖采用台阶设计以针对不同器件高度形成优化散热方案，同时在射频芯片周围形成屏蔽栅，保证隔离。散热盖整体大小37.3mm×37.3mm，台阶高度最大处为1.835mm，中间值为0.45mm，最小处为0.385mm；底部为FCBGA管脚，共1369个管脚，管脚直径0.6mm，管脚间距1mm；SiP腔内芯片上下点胶，散热盖与基板采用胶粘连接，整体尺寸37.5mm╳37.5mm╳4.25mm，重量不超过25g，可为后续装备小型化、集成化发展提供支持。
本发明具有以下优点：
(1)本发明将射频、处理、存储等功能器件和近80个无源器件在37.5mm╳37.5mm╳4.25的有限空间内一体集成，SiP内部多通道射频与12.5Gbps高速数字信号交织，设计更为复杂，与传统分立器件使用方案相比，体积减小40％以上。
(2)本发明在器件布局方面，将射频芯片和射频引出管脚置于基板边角，缩短射频走线的同时增加了射频信号与其他信号隔离，实现了射频走线全工作频段插入损耗优于0.5dB，回波损耗优于15dB的技术指标。存储器件按照连接关系环绕处理器件排布，有效减小走线损耗。
(3)本发明在走线设计方面，优先保证射频走线和高速数字走线的布线资源，并将二者布线区域置于基板内最远距离，以减小二者串扰，实现了关键射频信号与其他信号优于54dB的隔离度指标，保证了信号质量。
(4)本发明在散热盖设计方面，散热盖设计采用异形台阶设计，根据主要产热器件的高度进行台阶高度适配，通过点胶保证SIP内部器件与散热盖的充分接触，有效降低芯片散热失效风险，增加整个SiP的散热能力。同时散热盖在射频芯片周围下沉形成屏蔽，有效提升射频与高速信号的隔离度。
(5)本发明在管脚排布方面，射频管脚周围使用悬浮地环绕，悬浮地管脚在SiP内部为独立网络，使用时与地平面连接，在简化基板内走线的同时保证了射频关键信号的隔离。
(6)本发明采用12层基板，在满足外形严格的尺寸要求的同时，内部共计8000多个内部凸点，其中高速、射频信号近1000个，射频收发通道近20个，与分立器件方案相比，应用的便利性和可靠性大幅度提升。
附图说明
图1为一种多通道收发处理一体化高密度内凸点sip装置SiP侧视图；
图2为一种多通道收发处理一体化高密度内凸点sip装置散热盖三维结构示意图；
图3为一种多通道收发处理一体化高密度内凸点sip装置器件排布和关键走线区域示意图；
图4为一种多通道收发处理一体化高密度内凸点sip装置捷变芯片封装射频接口仿真三维模型图；
图5为一种多通道收发处理一体化高密度内凸点sip装置捷变芯片封装射频接口插损、回损仿真结果图；
图6为一种多通道收发处理一体化高密度内凸点sip装置捷变芯片封装射频接口关注信号隔离度仿真结果图；
图7为一种多通道收发处理一体化高密度内凸点sip装置GTX109 MGTX RX仿真三维模型图；
图8为一种多通道收发处理一体化高密度内凸点sip装置GTX109 MGTX RX差模插损、回损仿真结果图；
图9为一种多通道收发处理一体化高密度内凸点sip装置GTX109 MGTX RX共模回损仿真结果图；
图10为一种多通道收发处理一体化高密度内凸点sip装置GTX109 MGTX RX差模隔离度仿真结果。
附图标记：
1、基板；2、射频收发模块；3、处理模块；4、存储模块；5、高速数字布线区；6、异形散热盖板；61、散热盖板本体；62、第一凹槽；63、第二凹槽。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
实施例1
如图1～2所示，一种多通道收发处理一体化高密度内凸点sip装置，包括基板1，设置在基板1上部的射频收发模块2、处理模块3、存储模块4，与处理模块3电连接的高速数字布线区5和封装在基板1上部，射频收发模块2、处理模块3、存储模块4外部的异形散热盖板6，处理模块3与射频收发模块2、存储模块4均电连接；
基板1为多层基板，基板1上设置至少两个凸点，凸点包括射频凸点和高速凸点，基板1的底部设置焊球阵列；
射频收发模块2用于接收、发射射频信号和射频状态信号，射频收发模块2包括至少两个射频收发通道，射频收发模块2的射频芯片管脚和射频引出管脚均设置在基板1的边角；
处理模块3用于接收射频状态信号并进行射频数据的处理、控制输出射频状态信号，处理模块3用于输入输出高速数字信号，处理模块3设置在远离射频收发模块2的一侧以减少射频信号与高速数字信号的串扰；
射频收发模块2的数量为两个、分别设置在基板1的左下角和右下角，处理模块3、存储模块4和高速数字布线区5设置在基板1的上部；
高速数字布线区5的管脚设置在基板1的左上角，高速数字布线区5的管脚走线使用有地共面波导差分形式且走线两侧密布地孔栅栏；
射频收发模块2的射频管脚周围排布悬浮地管脚，悬浮地管脚在sip装置内部为独立网络；
射频收发模块2和高速数字布线区5均采用独立的参考地平面；
sip装置中集成的去耦电阻、电容围绕互连器件环绕分布；
异形散热盖板6包括散热盖板本体61和设置在散热盖板本体61下表面的第一凹槽62、第二凹槽63，第一凹槽62设置在射频收发模块2的顶部，第二凹槽63设置在处理模块3和存储模块4的顶部；
第一凹槽62的深度小于第二凹槽63的深度，第一凹槽62与射频收发模块2的上部间距与第二凹槽63与处理模块3、存储模块4的上部间距相同，第一凹槽62与射频收发模块2组成屏蔽腔体，第一凹槽62的数量为两个；
散热盖板本体61的下表面与基板1的上表面使用胶粘连接固定，射频收发模块2的顶部与第一凹槽62的表面点散热胶进行填充，处理模块3和存储模块4的顶部与第二凹槽63的表面点散热胶进行填充；
射频收发模块2、处理模块3和存储模块4的底部与基板1之间点胶填充；
凸点的数量大于8000个，射频收发模块2包括至少20个射频收发通道，sip装置的内部设置至少10个有源芯片、至少80个无源器件并使用倒装或SMT工艺；
sip装置的设计方法为：通过将射频收发模块2设置在基板1的下部两侧边角区域缩短基板内部射频走线，降低射频走线全工作频段插入损耗和回波损耗、提升不同的射频收发模块2的隔离度；
通过使射频收发模块2、高速数字布线区5分别采用独立的参考地平面，并将高速数字布线区5限定在基板1的上部用于提升射频信号与数字信号之间的隔离度；
通过将高速数字布线区5的数字信号管脚布局分布于基板1的左上角，减少封装基板内部引出走线长度，并使用有地共面波导差分形式、走线两侧密布地孔栅栏，增强Serdes信号之间的隔离；
通过在射频管脚的周围排布悬浮地管脚且设置为独立网络，，简化内部布线复杂度，并且在使用时，悬浮地管脚与PCB地平面连接，对射频关键信号起到隔离保护作用；
通过在异形散热盖板6上设置第一凹槽62和第二凹槽63容纳减薄的射频芯片，保持sip装置的内部器件与异形散热盖板6间距的一致性，提升芯片稳定性和散热效果，并且异形散热盖板6在射频芯片区域下沉形成屏蔽腔体，提升射频信号与数字信号的隔离度；
通过在异形散热盖板6与基板1的间隙粘胶固定、在异形散热盖板6与射频收发模块2、处理模块3和存储模块4的间隙填充散热胶，射频收发模块2、处理模块3和存储模块4与基板1间隙粘胶固定，提升sip装置的稳定性和散热效果。
实施例2
本发明提出一种多通道收发处理一体化高密度内凸点SiP装置，基板叠层共计12层，将射频、高速、处理等近10个有源芯片和近80个无源器件，共计近20个射频收发通道、8000多个内部凸点一体集成，实现了结构小型化。本发明SiP整体结构分可为三大部分：台阶异型散热盖、高速数字与射频有限空间布局的内部器件、高密度凸点集成的基板。如图1所示，SiP整体采用层叠结构，外形整体尺寸为37.5mm╳37.5mm╳4.25mm，管脚形式为37╳37个直径0.6mm，管脚间距1mm的焊球。顶层散热盖与底层基板通过胶粘方式进行连接固定。中间腔体为集成器件占用空间，器件底部与基板之间点胶填充，器件顶部与散热盖之间点散热胶填充，在提升结构稳定性的同时提升散热效果。
散热盖的结构如图2所示。散热盖板大小为37.30mm╳37.30mm╳1.835mm，边缘三个角采用半径0.5mm的圆角设计，一个角斜切用作1管脚标识。盖板内部凹腔31.30╳31.30mm，半径1mm圆角设计，用于容纳内部集成器件。腔体内部结构呈台阶分布，主要腔体深度为0.835mm用于容纳大部分内部器件，同时存在两个面积大小为7.833mm╳7.626mm，高度为0.385mm的凸台，用于容纳减薄厚的射频芯片，保持内部器件与散热盖间距的一致性，提升芯片稳定性和散热效果。散热盖在射频芯片区域下沉形成屏蔽腔体，提升射频信号与数字信号的隔离度。
本发明内部器件包含射频、处理、存储等多种功能，包含射频信号、高达12.5Gbps的数字信号等敏感信号，为在基板有限空间内保证SiP内部信号质量，对SiP内的器件排布和信号走线区域需要重点设计。
如图3所示，在预留出盖板宽度和1.7mm的溢胶区之后，将射频器件和引出管脚放置于版图整体的下边角区域，有效缩短基板内部射频走线，实现了射频走线全工作频段插入损耗优于0.5dB，回波损耗优于15dB的技术指标，仿真结果见图4。带有高速数字信号的处理芯片放置于版图整体上方，尽可能增加射频与高速数字信号的距离，保证隔离度。内部集成的去耦等功能电阻、电容围绕其互连器件环绕分布，以达到最优的去耦效果。
如图3所示，内部信号走线射频信号和数字信号分别采用独立的参考地平面，同时高速数字走线整体区域限定在基板上部，射频走线区域限定在基板的下部两边角，在提升射频信号与数字信号之间隔离度的同时，也提升不同射频区域之间的隔离度，实现了关键射频信号与其他信号优于54dB的隔离度指标，仿真结果见图5。
如图3所示,高速Serdes数字信号管脚布局分布于左上角，以减少封装基板内部引出走线长度，该部分走线采用有地共面波导(GCPW)差分形式，并且走线两侧密布地孔栅栏，以增强Serdes信号之间的隔离。以其中一组接收信号为例，经过仿真设计Serdes走线在工作频带内插入损耗优于-2dB，回波损耗优于-12dB，隔离优于-33dB，仿真结果见图5和图6。
在SiP管脚排布方面，如图3所示，在射频管脚的周围排布悬浮地管脚，该类管脚在SiP内部为独立网络，不与任何器件相连，与普通地管脚相比，简化了内部布线复杂度。使用时，悬浮地管脚与PCB地平面连接，可以对射频关键信号起到隔离保护作用。
由图6可知，RX通道的差分阻抗100ohm，TX通道的差分阻抗50ohm，RX通道的共模回损相对优于TX通道。
图7～图10为GTX109 MGTXRX仿真结果。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种多通道收发处理一体化高密度内凸点sip装置，其特征在于：包括基板(1)，设置在所述基板(1)上部的射频收发模块(2)、处理模块(3)、存储模块(4)，与所述处理模块(3)电连接的高速数字布线区(5)和封装在所述基板(1)上部，所述射频收发模块(2)、所述处理模块(3)、所述存储模块(4)外部的异形散热盖板(6)，所述处理模块(3)与所述射频收发模块(2)、所述存储模块(4)均电连接；
所述基板(1)为多层基板，所述基板(1)上设置至少两个凸点，所述凸点包括射频凸点和高速凸点，所述基板(1)的底部设置焊球阵列；
所述射频收发模块(2)用于接收、发射射频信号和射频状态信号，所述射频收发模块(2)包括至少两个射频收发通道，所述射频收发模块(2)的射频芯片管脚和射频引出管脚均设置在所述基板(1)的边角；
所述处理模块(3)用于接收所述射频状态信号并进行射频数据的处理、控制输出所述射频状态信号，所述处理模块(3)用于输入输出高速数字信号，所述处理模块(3)设置在远离所述射频收发模块(2)的一侧以减少所述射频信号与所述高速数字信号的串扰。
2.根据权利要求1所述的一种多通道收发处理一体化高密度内凸点sip装置，其特征在于：所述射频收发模块(2)的数量为两个、分别设置在所述基板(1)的左下角和右下角，所述处理模块(3)、所述存储模块(4)和所述高速数字布线区(5)设置在所述基板(1)的上部。
3.根据权利要求2所述的一种多通道收发处理一体化高密度内凸点sip装置，其特征在于：所述高速数字布线区(5)的管脚设置在所述基板(1)的左上角，所述高速数字布线区(5)的管脚走线使用有地共面波导差分形式且走线两侧密布地孔栅栏。
4.根据权利要求2所述的一种多通道收发处理一体化高密度内凸点sip装置，其特征在于：所述射频收发模块(2)的射频管脚周围排布悬浮地管脚，所述悬浮地管脚在sip装置内部为独立网络；
所述射频收发模块(2)和所述高速数字布线区(5)均采用独立的参考地平面；
所述sip装置中集成的去耦电阻、电容围绕互连器件环绕分布。
5.根据权利要求1所述的一种多通道收发处理一体化高密度内凸点sip装置，其特征在于：所述异形散热盖板(6)包括散热盖板本体(61)和设置在所述散热盖板本体(61)下表面的第一凹槽(62)、第二凹槽(63)，所述第一凹槽(62)设置在所述射频收发模块(2)的顶部，所述第二凹槽(63)设置在所述处理模块(3)和所述存储模块(4)的顶部。
6.根据权利要求5所述的一种多通道收发处理一体化高密度内凸点sip装置，其特征在于：所述第一凹槽(62)的深度小于所述第二凹槽(63)的深度，所述第一凹槽(62)与所述射频收发模块(2)的上部间距与所述第二凹槽(63)与所述处理模块(3)、所述存储模块(4)的上部间距相同，所述第一凹槽(62)与所述射频收发模块(2)组成屏蔽腔体，所述第一凹槽(62)的数量为两个。
7.根据权利要求5所述的一种多通道收发处理一体化高密度内凸点sip装置，其特征在于：所述散热盖板本体(61)的下表面与所述基板(1)的上表面使用胶粘连接固定，所述射频收发模块(2)的顶部与所述第一凹槽(62)的表面点散热胶进行填充，所述处理模块(3)和所述存储模块(4)的顶部与所述第二凹槽(63)的表面点散热胶进行填充。
8.根据权利要求5所述的一种多通道收发处理一体化高密度内凸点sip装置，其特征在于：所述射频收发模块(2)、所述处理模块(3)和所述存储模块(4)的底部与所述基板(1)之间点胶填充。
9.根据权利要求1所述的一种多通道收发处理一体化高密度内凸点sip装置，其特征在于：所述凸点的数量大于8000个，所述射频收发模块(2)包括至少20个射频收发通道，所述sip装置的内部设置至少10个有源芯片、至少80个无源器件并使用倒装或SMT工艺。
10.根据权利要求1所述的一种多通道收发处理一体化高密度内凸点sip装置，其特征在于：所述sip装置的设计方法为：通过将所述射频收发模块(2)设置在所述基板(1)的下部两侧边角区域缩短基板内部射频走线，降低射频走线全工作频段插入损耗和回波损耗、提升不同的所述射频收发模块(2)的隔离度；
通过使所述射频收发模块(2)、所述高速数字布线区(5)分别采用独立的参考地平面，并将所述高速数字布线区(5)限定在所述基板(1)的上部用于提升射频信号与数字信号之间的隔离度；
通过将所述高速数字布线区(5)的数字信号管脚布局分布于所述基板(1)的左上角，减少封装基板内部引出走线长度，并使用有地共面波导差分形式、走线两侧密布地孔栅栏，增强Serdes信号之间的隔离；
通过在射频管脚的周围排布悬浮地管脚且设置为独立网络，，简化内部布线复杂度，并且在使用时，悬浮地管脚与PCB地平面连接，对射频关键信号起到隔离保护作用；
通过在所述异形散热盖板(6)上设置第一凹槽(62)和第二凹槽(63)容纳减薄的射频芯片，保持所述sip装置的内部器件与所述异形散热盖板(6)间距的一致性，提升芯片稳定性和散热效果，并且所述异形散热盖板(6)在射频芯片区域下沉形成屏蔽腔体，提升射频信号与数字信号的隔离度；
通过在所述异形散热盖板(6)与所述基板(1)的间隙粘胶固定、在所述异形散热盖板(6)与所述射频收发模块(2)、所述处理模块(3)和所述存储模块(4)的间隙填充散热胶，所述射频收发模块(2)、所述处理模块(3)和所述存储模块(4)与所述基板(1)间隙粘胶固定，提升所述sip装置的稳定性和散热效果。
CN202210766981.5A 2022-07-01 2022-07-01 一种多通道收发处理一体化高密度内凸点sip装置 Pending CN115274632A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210766981.5A CN115274632A (zh) 2022-07-01 2022-07-01 一种多通道收发处理一体化高密度内凸点sip装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210766981.5A CN115274632A (zh) 2022-07-01 2022-07-01 一种多通道收发处理一体化高密度内凸点sip装置

Publications (1)

Publication Number Publication Date
CN115274632A true CN115274632A (zh) 2022-11-01

Family

ID=83763698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210766981.5A Pending CN115274632A (zh) 2022-07-01 2022-07-01 一种多通道收发处理一体化高密度内凸点sip装置

Country Status (1)

Country Link
CN (1) CN115274632A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117396001A (zh) * 2023-12-13 2024-01-12 中国电子科技集团公司第三十研究所 一种宽带高速数模混合信号处理SiP模块及其实现方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117396001A (zh) * 2023-12-13 2024-01-12 中国电子科技集团公司第三十研究所 一种宽带高速数模混合信号处理SiP模块及其实现方法

Similar Documents

Publication Publication Date Title
US7675465B2 (en) Surface mountable integrated circuit packaging scheme
US5701233A (en) Stackable modules and multimodular assemblies
US6093969A (en) Face-to-face (FTF) stacked assembly of substrate-on-bare-chip (SOBC) modules
US5440171A (en) Semiconductor device with reinforcement
EP0528792A1 (en) Three-dimensional memory card structure with internal direct chip attachment
US4887148A (en) Pin grid array package structure
CN111199926B (zh) 一种带有微隔腔的半导体封装结构
KR101581225B1 (ko) 표면 장착가능한 집적회로 패키징 수단
JPH06275739A (ja) セラミック製アダプター及びセラミックパッケージ
CN103229293A (zh) 半导体芯片封装、半导体模块及其制造方法
US20230335882A1 (en) Antenna packaging structure and manufacturing method thereof
CN112216672A (zh) 一种混合载板及其制作方法、组件和光模块
EP2178119B1 (en) Surface mountable integrated circuit package
CN115274632A (zh) 一种多通道收发处理一体化高密度内凸点sip装置
CN109904128B (zh) 基于硅基载板的三维集成t/r组件封装结构及封装方法
CN110010502B (zh) 一种射频芯片的系统级封装工艺
US11430752B1 (en) Low cost millimiter wave integrated LTCC package
CN111312703A (zh) 三维立体混合集成电路封装结构及装配方法
CN110911384A (zh) 一种嵌入式无源桥接芯片及其应用
JP4714814B2 (ja) 電子デバイスパッケージ組立体
CN111987088A (zh) 集成天线和射频前端的有机基板埋入封装结构
CN116884968A (zh) 天线与多通道射频芯片的三维集成封装结构
CN210897279U (zh) 一种基于金属基底的集成天线和射频前端的埋入封装结构
CN218241815U (zh) 一种基于金属基底的高散热扇出封装结构
CN211404501U (zh) 三维立体混合集成电路封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination