CN116884968A - 天线与多通道射频芯片的三维集成封装结构 - Google Patents
天线与多通道射频芯片的三维集成封装结构 Download PDFInfo
- Publication number
- CN116884968A CN116884968A CN202210312315.4A CN202210312315A CN116884968A CN 116884968 A CN116884968 A CN 116884968A CN 202210312315 A CN202210312315 A CN 202210312315A CN 116884968 A CN116884968 A CN 116884968A
- Authority
- CN
- China
- Prior art keywords
- antenna
- printed board
- layer
- radio frequency
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 58
- 229910052751 metal Inorganic materials 0.000 claims abstract description 58
- 229910000679 solder Inorganic materials 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims description 165
- 239000012790 adhesive layer Substances 0.000 claims description 9
- 238000001465 metallisation Methods 0.000 claims description 5
- 238000001914 filtration Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 8
- 239000011093 chipboard Substances 0.000 abstract description 7
- 230000008569 process Effects 0.000 abstract description 7
- 238000003466 welding Methods 0.000 abstract 1
- 238000013461 design Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- 230000005855 radiation Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种天线与多通道射频芯片的三维集成封装结构，由天线多层印制板与芯片多层印制板通过BGA焊球互连而成。天线印制板顶层为天线辐射体，通过中间层连接至底层BGA焊盘；而芯片多层印制板顶层为BGA焊盘并表贴有多通道射频芯片，控制与供电部分位于芯片板中间层，且所有信号均通过侧边的连接器与外部互连；印制板的不同层之间通过金属化过孔互连。金属屏蔽腔焊接于多层印制板四周，底层通过支撑柱接触印制板，顶层无盖且不高于天线辐射体。本结构可独立加工两块多层印制板后完成芯片焊接与BGA植球，实现低成本、高密度的集成封装。
Description
技术领域
本发明属于三维集成封装技术领域，特别是一种基于多层印制电路板的天线与多通道射频芯片三维集成封装结构。
背景技术
传统的无线系统采用多个沿天线辐射方向排列的功能芯片形成射频收发组件，并通过射频连接器与天线互连，构成二维集成封装结构，尺寸大、质量重、成本高。为解决多功能化与小型化之间的矛盾，现有的无线系统解决方案将多个功能模块垂直于天线辐射方向布置，并通过排布多个芯片层将之与天线作进一步三维集成。例如，公告号为CN111987088A的中国发明专利，公布了一种“集成天线和射频前端的有机基板埋入封装结构”，其通过两层芯板与金属化盲孔实现了有机基板埋入封装结构。
但由于天线阵列口径与阵元间距的局限，现有的三维集成封装技术需要多个芯片层以满足单个射频收发通道的尺寸与功能要求，这将增加层与层之间的互连复杂度，恶化通道性能，且芯片层的增加会抵消三维集成带来的纵向尺寸缩减。同时，多芯片层在工艺上需要多次压合与背钻盲孔，不仅会限制版图布局的自由度，而且会形成多次“印制板工艺-微组装与贴装工艺-印制板工艺”循环，大大提高加工成本和加工时间。此外，采用多个多种功能芯片的设计方法将消耗更多的芯片资源，不利于设计与生产。
发明内容
本发明的目的在于克服现有三维集成封装技术中芯片层数多、小型化率低、工艺复杂、加工成本高等缺陷，提供一种天线与多通道射频芯片的三维集成封装结构，将多个通道的射频功能芯片集成为一片多通道射频芯片并表贴于多层印制板上，通过BGA(BallGrid Array)技术与天线多层印制板实现互连，从而完成整个射频前端系统的三维集成封装。
实现本发明目的的技术解决方案为：一种天线与多通道射频芯片的三维集成封装结构，包括天线多层印制板与芯片多层印制板，天线多层印制板的截面尺寸不大于芯片多层印制板，两者共形，且两块多层印制板通过板间的BGA焊球实现互连且包裹在同一个金属屏蔽腔中，通过电连接器和射频连接器实现外界互连。
上述的三维集成封装结构，天线与芯片多层印制板自上至下按金属层、介质层、金属层、粘合层、金属层、介质层的规则依次排列，以金属层开始并且以金属层结束；第一个金属层称为顶层，最后一个金属层称为底层，其余金属层均称为中间层，中间层的层数不唯一；多层印制板中存在金属化过孔，连通不同的金属层，穿过层数不唯一。
上述的三维集成封装结构，天线多层印制板顶层印有天线辐射体，底层印有BGA焊盘结构，中间层印有馈线过渡结构与地结构；层与层之间通过金属化过孔互连；天线多层印制板在芯片对应位置作掏空处理，掏空深度大于多通道射频芯片的高度，掏空截面尺寸大于多通道射频芯片的截面尺寸。
上述的三维集成封装结构，芯片多层印制板顶层印有器件焊盘与BGA焊盘结构，底层印有功分馈电网络结构与外部连接器互连走线，中间层印有控制信号网络、直流电源网络与地结构；层与层之间通过金属化过孔互连；所有层均做铺铜与接地通孔的屏蔽处理；多通道射频芯片位置作散热金属化通孔贯穿芯片多层印制板。
上述的三维集成封装结构，所述BGA焊球连接天线多层印制板与芯片多层印制板的射频信号，射频信号的BGA焊球周围布有地焊球，形成类同轴结构；所有地焊球与两块多层印制板的地通过焊盘与过孔作共地处理。
上述的三维集成封装结构，所述金属屏蔽腔不高于且不覆盖天线多层印制板顶层，焊接于两块多层印制板的四周侧壁；金属屏蔽腔底层有金属凸起块作为支撑柱，接触或焊接于芯片多层印制板底层的铺铜结构；金属屏蔽腔侧壁开孔，供射频连接器与电连接器安装。
上述的三维集成封装结构，所述天线辐射体的总数量不大于多通道射频芯片的总通道数量，排列形式为矩形栅格布阵或三角栅格布阵。
上述的三维集成封装结构，所述芯片多层印制板顶层的器件焊盘为多通道射频芯片焊盘，可以引入控制逻辑芯片焊盘、电源控制芯片焊盘、温度传感器焊盘、阻容感元件焊盘。
上述的三维集成封装结构，所述电连接器和射频连接器焊接于芯片多层介质板，其焊盘位于芯片多层介质板的顶层或底层。
上述的三维集成封装结构，所述多通道射频芯片有多个收发信号通道，可实现收发信号的切换、调制、放大、衰减、移相、滤波、功分功能，具有共地、控制、电源和射频四种对外管脚，采用金属或塑料封装，通过表贴的方式安装。
本发明与现有技术相比，其显著优点为：1)采用多通道射频芯片，将多个通道所需的功能模块集成封装在单片芯片内，大大降低了器件消耗与尺寸需求，特别是实现了单芯片层的设计；2)同时采用天线、芯片两种独立的多层印制板以及BGA互连形式，实现了单次“印制板工艺-微组装与贴装工艺”流程，有效控制了加工周期与加工成本，使小型化、低成本的开发需求得已满足。
下面结合附图对本发明作进一步详细描述。
附图说明
图1为本发明结构示意图。
图2为天线子阵和多通道芯片位置示意图。
图3为多层印制板的层叠结构示意图。
图4为天线多层印制板具体结构示意图。
图5为芯片多层印制板具体结构示意图。
图中附图标记：1.芯片多层印制板，2.天线多层印制板，3.金属屏蔽腔支撑柱，4.金属屏蔽腔，5.BGA焊球，6.多通道射频芯片，7.射频连接器与电连接器；01.介质层，02.粘合层，03.金属层，04.金属化过孔；11.天线印制板介质层，12.天线印制板粘合层，13.天线印制板金属层，131.天线印制板顶层，132.天线印制板中间层，133.天线印制板底层，14.天线印制板金属化过孔；21.芯片印制板介质层，22.芯片印制板粘合层，23.芯片印制板金属层，231.芯片印制板顶层，232.芯片印制板中间层，233.芯片印制板底层，24.芯片印制板金属化过孔。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
本发明三维集成封装结构包括天线多层印制板1、芯片多层印制板2和金属屏蔽腔4。如图1，天线多层印制板1与芯片多层印制板2通过BGA焊球5互连，并包裹于金属屏蔽腔4中。BGA焊球5的焊盘位于天线多层印制板1的底层133与芯片多层印制板2的顶层231，两者的焊盘数量、位置、大小相同。金属屏蔽腔4焊接于天线多层印制板1、芯片多层印制板2的四周侧壁，没有顶盖且不高于天线多层印制板顶层131，避免干扰天线辐射。金属屏蔽腔4的底层通过支撑柱3焊接或物理接触于芯片多层印制板底层233，实现固定与共地。金属屏蔽腔4的侧面开孔，预留出电连接器与射频连接器7的开口，保证系统与外部互连。为强化金属屏蔽腔4的散热能力，可在其底层添加热沉结构或在腔壁中内埋散热微流道结构。
天线一般由四个单元构成子阵，对应着一个多功能射频芯片的四个通道，如图2所示。天线多层印制板1上层的虚线表示天线子阵的位置，在天线多层印制板1底部掏空作为多通道射频芯片6的贴装空间，芯片多层印制板2顶层虚线位置表示多通道射频芯片6的位置，两块印制板通过BGA焊球5进行焊接。
天线多层印制板1与芯片多层印制板2的多层结构如图3所示，包括介质层01、粘合层02、金属层03，按“金属层03—介质层01—金属层03—粘合层02—金属层03—介质层01”顺序层叠。介质层01与粘合层02的上下层为金属层03，两个介质层01之间存在粘合层02，顶层与底层为金属层03，以此保证多层印制板实现工艺的可操作性。介质层01、粘合层02、金属层03的厚度、层数、材料均不唯一。此外，多层印制板中存在金属化过孔04，连接不同层的金属层03，可采用树脂填充、铜浆烧结等工艺提高过孔的传输特性。
天线辐射体位于芯片多层印制板1的顶层131，由中间层132印制的过渡结构与天线板金属化过孔14连接至底层133的BGA焊盘，其参考面由中间层132中的地结构提供。底层133的BGA焊盘包括信号BGA与地BGA焊盘，且地BGA焊盘围绕信号BGA焊盘形成类同轴结构。芯片多层印制板1的底层133与部分中间层132、介质层11、粘合层12掏空，预留多通道射频芯片6的空间。天线辐射体呈矩形或三角栅格排列，根据多通道射频芯片6所包含的通道数形成对应数目的子阵，多通道射频芯片6在芯片多层印制板1顶层131的投影位于子阵范围内部。天线辐射体的总数目不大于多通道射频芯片6的总通道数目。天线多层印制板1的所有地结构通过金属化过孔14互连共地。
多通道射频芯片6表贴于芯片多层介质板2的顶层231，并通过芯片板顶层231的射频走线将天线信号连接至BGA焊盘。芯片板顶层231的BGA焊盘亦包括信号BGA与地BGA焊盘，且地BGA焊盘围绕信号BGA焊盘形成类同轴结构。多通道射频芯片6的控制信号与直流供电通过芯片板中间层232与芯片板金属化过孔24过渡至底层233，并由底层233的外部连接器互连走线连接至电连接器7。同样多通道射频芯片6的外部射频信号通过芯片板金属化过孔24与底层233连接至外部射频连接器7。外部电连接器与射频连接器7可以位于芯片板顶层231。芯片板底层233的射频走线可直接作多通道分离设计，亦可添加功分结构实现多通道合成设计。芯片多层介质板2的射频信号仅存在于顶层231、底层233与部分金属化过孔24，顶层231与底层233作铺铜以及金属屏蔽处理，射频金属化过孔四周添加屏蔽接地孔作类同轴处理。同时多通道射频芯片6所在位置均有金属化过孔24贯通芯片多层印制板的介质层21、粘合层22和所有金属层23，并在底层233与金属屏蔽腔4的支撑柱3接触起散热作用，可在支撑柱3上添加导热硅胶垫提高接触率并增加散热能力。芯片多层印制板2的所有地结构通过金属化过孔24互连共地。
本发明工作时以多通道射频芯片6的功能为基础。为多通道射频芯片6供能的直流电由外部直流源通过电连接器7进入芯片多层印制板2，通过芯片多层印制板2的底层233、中间层232与金属化过孔24馈入顶层231对应的器件焊盘，实现供能。同时多通道射频芯片6的控制指令由外部主控计算机发出，通过电连接器7经由芯片多层印制板2的底层233、中间层232与金属化过孔24馈入顶层231对应的器件焊盘，实现控制。
发射功能下，发射射频信号由射频连接器7馈入芯片多层印制板2，而后经由芯片多层印制板2的底层233与金属化过孔24馈入顶层231对应的器件焊盘。经过多通道射频芯片6发射支路的调制、放大、移相、衰减、滤波、功分后，再由BGA焊球5进入天线多层印制板1，经由天线多层印制板1的底层133、中间层132、金属化过孔14馈入顶层131的天线辐射体，完成发射信号的辐射。
接收功能下，天线多层印制板1顶层131的天线辐射体接收到射频信号后，由天线多层印制板1的中间层132、金属化过孔14到达底层133的BGA焊盘，经由BGA焊球5进入芯片多层印制板2。而后通过多层印制板2顶层231对应的器件焊盘进入多通道射频芯片6的接收支路进行放大、移相、衰减、滤波、合成处理，再经由多层印制板2的金属化过孔24馈入底层233，最后由射频连接器7馈给外部后续处理单元。
在设计时独立设计天线多层印制板1与芯片多层印制板2，并可单独进行性能验证，而后进行多通道射频芯片6的贴装与BGA焊球5的植入，最后置入金属屏蔽腔4进行系统测试，完成整个设计、制造、测试流程。
以上显示和描述了本发明的基本原理、主要特征及优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种天线与多通道射频芯片的三维集成封装结构，其特征在于，包括天线多层印制板(1)、芯片多层印制板(2)、金属屏蔽腔(4)和BGA焊球(5)，所述天线多层印制板(1)与芯片多层印制板(2)平行设置于金属屏蔽腔(4)中，且芯片多层印制板(2)的底部通过支撑柱(3)固定在金属屏蔽腔(4)的底部，两个印制板通过BGA焊球(5)互连，芯片多层印制板(2)的顶部贴装多通道射频芯片(6)；所述金属屏蔽腔(4)侧壁留有外部连接器(7)的开口，所述天线多层印制板(1)、BGA焊球(5)、芯片多层印制板(2)、外部连接器(7)共同形成射频信号通路。
2.根据权利要求1所述的天线与多通道射频芯片的三维集成封装结构，其特征在于，所述天线多层印制板(1)与芯片多层印制板(2)均包括介质层(01)、粘合层(02)和金属层(03)，自上至下按金属层、介质层、金属层、粘合层、金属层、介质层的规则依次排列，以金属层开始并且以金属层结束；第一个金属层称为顶层，最后一个金属层称为底层，其余金属层均称为中间层，中间层的层数不唯一；多层印制板中存在金属化过孔，连通不同的金属层，穿过层数不唯一。
3.根据权利要求2所述的天线与多通道射频芯片的三维集成封装结构，其特征在于，所述天线多层印制板(1)底层与芯片多层印制板(2)底层的BGA焊球(5)焊盘形状、大小、数量一致，两者通过BGA焊球(5)实现互连，BGA焊球(5)的地焊球围绕信号焊球形成类同轴结构。
4.根据权利要求2所述的天线与多通道射频芯片的三维集成封装结构，其特征在于，所述天线多层印制板(1)底部设有凹槽，预留多通道射频芯片(6)的贴装空间。
5.根据权利要求2所述的天线与多通道射频芯片的三维集成封装结构，其特征在于，天线辐射体位于天线多层印制板(1)的顶层，排列时根据多通道射频芯片(6)的通道数构成子阵，多通道射频芯片(6)在天线多层印制板(1)顶层的位置投影位于子阵结构中。
6.根据权利要求5所述的天线与多通道射频芯片的三维集成封装结构，其特征在于，所述天线辐射体的总数量不大于多通道射频芯片的总通道数量，排列形式为矩形栅格布阵或三角栅格布阵。
7.根据权利要求2所述的天线与多通道射频芯片的三维集成封装结构，其特征在于，所述芯片多层印制板(2)顶层贴装的多通道射频芯片(6)，包含多个射频通道，实现射频收发信号的切换、调制、放大、衰减、移相、滤波、功分功能，有地、控制、电源与射频四种管脚焊盘。
8.根据权利要求1所述的天线与多通道射频芯片的三维集成封装结构，其特征在于，所述金属屏蔽腔(4)不高于且不覆盖天线多层印制板(1)顶层。
9.根据权利要求1所述的天线与多通道射频芯片的三维集成封装结构，其特征在于，所述金属屏蔽腔(4)底层设有金属凸起块，作为支撑柱(3)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210312315.4A CN116884968A (zh) | 2022-03-28 | 2022-03-28 | 天线与多通道射频芯片的三维集成封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210312315.4A CN116884968A (zh) | 2022-03-28 | 2022-03-28 | 天线与多通道射频芯片的三维集成封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116884968A true CN116884968A (zh) | 2023-10-13 |
Family
ID=88255574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210312315.4A Pending CN116884968A (zh) | 2022-03-28 | 2022-03-28 | 天线与多通道射频芯片的三维集成封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116884968A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117374575A (zh) * | 2023-12-08 | 2024-01-09 | 石家庄军特电子科技有限公司 | 射频信号发射模块 |
-
2022
- 2022-03-28 CN CN202210312315.4A patent/CN116884968A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117374575A (zh) * | 2023-12-08 | 2024-01-09 | 石家庄军特电子科技有限公司 | 射频信号发射模块 |
| CN117374575B (zh) * | 2023-12-08 | 2024-02-09 | 石家庄军特电子科技有限公司 | 射频信号发射模块 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7675465B2 (en) | Surface mountable integrated circuit packaging scheme | |
| CN106981720B (zh) | 毫米波瓦式相控阵天线集成tr组件 | |
| KR101397748B1 (ko) | 집적 어퍼쳐- 결합 패치 안테나를 갖는 라디오-주파수 집적회로 칩 패키지 | |
| CN112051551B (zh) | 基于硅基三维集成的微小型雷达高频大功率有源子阵 | |
| JP5970564B2 (ja) | 三次元的な、複数の受動部品による構造 | |
| KR101581225B1 (ko) | 표면 장착가능한 집적회로 패키징 수단 | |
| US11328987B2 (en) | Waver-level packaging based module and method for producing the same | |
| JP2021520739A (ja) | 集積アンテナ・アレイ・パッケージ化構造および方法 | |
| US7023085B2 (en) | Semiconductor package structure with reduced parasite capacitance and method of fabricating the same | |
| EP3547363B1 (en) | Electronic assembly and electronic system with impedance matched interconnect structures | |
| CN114069200B (zh) | 一种用于二维可扩展的瓦片式相控阵子阵与天线阵 | |
| CN111199926B (zh) | 一种带有微隔腔的半导体封装结构 | |
| US20050145885A1 (en) | I/O architecture for integrated circuit package | |
| EP2178119B1 (en) | Surface mountable integrated circuit package | |
| CN115332779B (zh) | 相控阵天线的封装组件 | |
| JP2010098274A (ja) | 表面実装可能な集積回路のパッケージ化機構 | |
| CN116884968A (zh) | 天线与多通道射频芯片的三维集成封装结构 | |
| JP2005117139A (ja) | マイクロ波モジュール、及びこれを用いたアレーアンテナ装置 | |
| CN112864147B (zh) | 一种可组合式的三维多芯片封装结构 | |
| CN113540777A (zh) | 基于有源aip单元的平板相控阵天线架构 | |
| US6396710B1 (en) | High density interconnect module | |
| JP5762452B2 (ja) | 表面実装可能な集積回路のパッケージ化機構 | |
| JP2015026873A (ja) | 表面実装可能な集積回路のパッケージ化機構 | |
| JP2015201538A (ja) | 高周波モジュール | |
| CN115274632A (zh) | 一种多通道收发处理一体化高密度内凸点sip装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |