JPH08500924A - フォルトトレラント３ポート通信モジュール - Google Patents

Abstract

(57)【要約】フォルトトレラント３ポート通信モジュール フォルトトレラント３ポート（Ｐ１、Ｐ２、Ｐ３）通信モジュール（図１のＣＭ１）は、２つのコンピュータ（Ａ＆Ｂ）からコマンドを受取るための２つの制御ポート〜（Ｐ１＆Ｐ２）と、コマンドに応答して通信チャネル（ＣＣ１）を介してデータを転送するための通信ポート（Ｐ３）とを有する。各制御ポートは、真および偽の状態の選択信号を搬送する選択線（たとえば−ＳＥＬＩＡ）と、コマンドを表わすコードを搬送するモード線（たとえば−Ｍｏｄｅ（０−３）Ａ）と、コードの各々と同期してそれぞれのパルスを搬送する書込線（たとえば−ＷＲＡ）とを含む。各制御ポートの選択線、モード線、および書込線は、モジュール内の、前段（２２）および後段（２３）を有するそれぞれのプロセサ間コマンドデコーダ（図３の２０）に結合される。前段（２２）は、パルスの第１のパルスの間に予め定められたコード（たとえば−１００１）がモード線上に発生しかつ選択信号が偽のとき、検出し、後段（２３）は、第１のパルスのすぐ後に続く第２のパルスの間に予め定められたコードの補（０１１０）がモード線上に発生しかつ選択線が真の場合、モジュールに対するプロセサ間コマンドの受取りを表わす出力信号（ＩＰＣ）を発生する。

Description

【発明の詳細な説明】フォルトトレラント３ポート通信モジュール 発明の背景 この発明は、それぞれコンピュータに結合された２つの制御ポートと、通信チ ャネルに結合された１つの通信ポートとを有する通信モジュールの構成および動 作に関する。 そのような通信モジュールでは、各コンピュータは、プロセサ内コマンドをそ れぞれの制御ポートに送ることができ、これは通信モジュール内でプロセサ内コ マンドを送ったコンピュータに直接影響を及ぼすある動作を開始する。また、各 コンピュータは、プロセサ間コマンドをそれぞれの制御ポートに送ることができ 、これは通信モジュール内でコマンドを送らなかった他方のコンピュータに直接 影響を及ぼすある動作を開始する。 たとえば、１つのプロセサ内コマンドは、通信チャネルからモジュールを介し て、コマンドを送ったコンピュータへデータの通過を開始できる。これに比較し て、通信モジュールへのプロセサ間コマンドは、通信チャネルとコマンドを送ら なかったコンピュータとの間のデータの通過を止めることができる。 １つのプロセサからのプロセサ間コマンドが他のプロセサに直接影響を及ぼす ので、誤って発生されたプロセサ間コマンドのいずれもが検出されかつ対応する 動作の実行が禁止される、ある種の安全性が通信モジュールに組込まれ ることが非常に望ましい。そうでなければ、偽のプロセサ間コマンドを誤って送 ることを引き起こすある障害をプロセサが有する場合、他方のプロセサへの影響 は悲惨的になり得る。 したがって、この発明の主な目的は、ある種類の障害に起因して送られるプロ セサ間コマンドに耐性のある３ポート通信モジュールを提供することである。発明の簡単な概要 この発明では、上記の目的および他の目的は、以下の構成を有する３ポート通 信モジュールによって達成される。すなわち、ａ）２つのコンピュータからコマ ンドを受取るための２つの制御ポート、およびコマンドに応答して通信チャネル を介してデータを転送するための通信ポート、 ｂ）各制御ポートは、真および偽の状態の選択信号を搬送する選択線と、コマン ドを表わすコードを搬送するモード線と、各コードと同期してそれぞれのパルス を搬送する書込線とを含み、ｃ）各制御ポートの選択線、モード線、および書込 線は、モジュール内で、前段および後段を有するそれぞれのプロセサ間コマンド デコーダに結合され、ｄ）前段は、第１のパルスの間に予め定められたコードが モード線上に発生しかつ選択信号が偽のときを検出し、ｅ）後段は、第１のパル スのすぐ後に続く第２のパルスの間に予め定められたコードの補がモード線上に 発生しかつ選択線が真の場合、モジュールに対するプロセサ間コマンドの受 取りを表わす出力信号を発生する。 いずれかのモード線上の信号が「１」または「０」の状態に固定されることを 引き起こす障害が発生すると、上記の通信モジュールではプロセサ間コマンドを 受取ることができなくなる。これは、プロセサ間コマンドの各々が、その補がす ぐ後に続く予め定められたコードによって表わされるためである。同様に、選択 信号が「１」または「０」の状態に固定されることを引き起こす障害が発生する と、上記の通信モジュールでは、またプロセサ間コマンドを受取ることが不可能 になる。このフォルトトレランスは、１つのプロセサが、他のプロセサに大きな 悪影響を及ぼすかもしれない偽のプロセサ間コマンドを発行するのを防ぐので、 重要である。図面の簡単な説明 この発明の様々な好ましい実施例を添付の図面と関連してここに説明する。 図１は、各々がこの発明に従って構成された幾つかの通信モジュールを含むコ ンピュータシステムを示し、 図２は、プロセサ間コマンドが図１においてコンピュータから通信モジュール へ送られる信号シーケンスを示し、 図３は、図２の信号シーケンスによってプロセサ間コマンドをデコードする、 図１の通信モジュールのコマンドデコーダの詳細な論理図であり、 図４は、図３のプロセサ間コマンドデコーダが含まれる 図１の通信モジュールの全体のアーキテクチャを示し、 図５は、図３のコマンドデコーダの代替例である別のコマンドデコーダの詳細 な論理図である。詳細な説明 さて図１を参照すると、この発明に従って構成されかつ動作する１６の通信モ ジュールＣＭ１−ＣＭ１６を含むコンピュータシステム１０が示される。これら の通信モジュールＣＭ１−ＣＭ１６の各々は、互いに同一でありかつ２つのコン ピュータＡおよびＢにそれぞれに結合された、２つの別個の制御ポートＰ１およ びＰ２を有する。また、通信モジュールＣＭ１−ＣＭ１６の各々は、それぞれの 通信チャネルＣＣ１−ＣＣ１６に結合された通信ポートＰ３を有する。 動作において、通信モジュールＣＭ１−ＣＭ１６は、コンピュータＡおよびＢ から制御ポートＰ１およびＰ２を介して様々なコマンドを受取る。これらのコマ ンドの幾つかは、コマンドを受取った制御ポートに、ある予め定められた動作を するように通信モジュールに指示するプロセサ内コマンドである。たとえば、１ つの制御ポートで受取られたプロセサ内コマンドは、通信チャネルから、コマン ドを送ったコンピュータにデータを通すように通信モジュールに指示できる。さ らに、コマンドの幾つかは、コマンドを受取った制御ポートと反対の制御ポート に、ある予め定められた動作をするように通信モジュールに指示するプロセ サ間コマンドである。たとえば、１つの制御ポートで受取られたプロセサ間コマ ンドは、データの反対の制御ポートの通過を止めることができる。 コンピュータＡが上記のコマンドを通信モジュールに送るのを可能にするため に、ポートＰ１は、以下の信号線を含む。すなわち、それぞれ通信モジュールＣ Ｍ１−ＣＭ１６の各々のための別個の選択線Ｌ１Ａ−Ｌ１６Ａ、４つのモード線 Ｌ２０Ａ、およびすべてのモジュールに届く１つの書込線Ｌ３０Ａである。同様 に、ポートＰ２は、それぞれ通信モジュールＣＭ１−ＣＭ１６の各々のための別 個の選択線Ｌ１Ｂ−Ｌ１６Ｂ、４つのモード線Ｌ２０Ｂ、およびすべての通信モ ジュールに届く１つの書込線Ｌ３０Ｂを含む。通信モジュールとコンピュータＡ またはＢの一方との間の実際のデータ転送は、それぞれデータバスＬ４０Ａまた はＬ４０Ｂの一方を介して起きる。 コンピュータＡが第ｉ番目の通信モジュール（「ｉ」は１、２、または３など と等しい）にプロセサ内コマンドを送るとき、信号シーケンスは以下のとおりで ある。第１のコンピュータＡは、第ｉ番目の選択線ＬｉＡ上に真の選択信号ＳＥ ＬｉＡを発生し、かつ残りの選択線上に偽の選択信号を発生する。また、コンピ ュータＡは、第ｉ番目の通信モジュールに対するコマンドを表わす４ビットコー ドをモード線Ｌ２０Ａ上に発生する。次に、コンピュータＡは書込線Ｌ３０Ａ上 にパルスＷＲＡを送る。第ｉ番目の通信 モジュールだけが真の選択信号ＳＥＬｉＡを有するので、そのモジュールがコマ ンドを受取る。同じ態様で、コンピュータＢは、選択線Ｌ１Ｂ−Ｌ１６Ｂ、モー ド線Ｌ２０Ｂ、および書込線Ｌ３０Ｂを利用して通信モジュールにプロセサ内コ マンドを送る。 これと比較して、コンピュータＡが第ｉ番目の通信モジュールにプロセサ間の コマンドを送るときには、異なる信号シーケンスが用いられる。コンピュータＡ に対するその異なる信号シーケンスは、図２に詳細に示される。ポートＰ２の同 様の信号シーケンスは、プロセサ間コマンドを送るときにコンピュータＢによっ て用いられる。 はじめに、図２における時間ｔ１に、コンピュータＡは、すべての選択線Ｌ１ Ａ−Ｌ１６Ａ上に偽の選択信号ＳＥＬ１Ａ−ＳＥＬ１６Ａを送り、同時に、コン ピュータＡは、モード線Ｌ２０Ａ上に特定のコードを置く。次に、時間ｔ２に、 コンピュータＡは書込線３０Ａ上に書込パルスＷＲＡを発生する。次に、時間ｔ ３に、コンピュータＡは、時間ｔ２にモード線上にあったコードをそのコードの 補に変更し、さらに、第ｉ番目の選択線ＬｉＡ上に真の選択信号ＳＥＬｉＡを発 生する。次に、信号シーケンスを完了するために、コンピュータＡは時間ｔ４に 書込線Ｌ３０Ａ上に書込パルスを発生する。 上記で説明した信号シーケンスのため、図１のコンピュータシステムはある障 害を許容することができる。特に、 いずれかのモード線上の信号が「１」または「０」の状態に固定されることを引 き起こす障害が発生すると、どの通信モジュールにもプロセサ間コマンドを送る ことができなくなる。同様に、第ｉ番目の選択信号ＳＥＬｉＡが「１」または「 ０」の状態に固定されることを引き起こす障害が発生すると、第ｉ番目の通信モ ジュールにプロセサ間コマンドを送ることができなくなる。このフォルトトレラ ンスは、１方のプロセサが、他方のプロセサに大きな悪影響を及ぼすかもしれな い偽のプロセサ間コマンドを発行するのを防ぐので、重要である。 さて図３を参照すると、各通信モジュールの制御ポートＰ１およびＰ２の各々 に含まれかつプロセサ間コマンドの受取りを検出するように動作する２段コマン ドデコーダ２０の（１）１つの好ましい実施例の回路の詳細が示される。このコ マンドデコーダ２０は、１組の受信器２１、前段２２、および後段２３からなる 。段２２は、論理回路２２Ａ、インバータ２２Ｂ、ＡＮＤゲート２２Ｃ、および トリガ可能なＤフリップフロップ２２Ｄを含み、段２３は、論理回路２３Ａ、Ａ ＮＤゲート２３Ｂ、およびＤ型トリガ可能なフリップフロップ２３Ｃを含む。こ れらの構成要素２１、２２Ａ−２２Ｄ、および２３Ａ−２３Ｃのすべては、示さ れるように相互接続され、受信器２１への入力信号は、例として、ＷＲＡ、ＳＥ ＬｉＡ、ＭＯＤＥ（０−３）Ａとして示される。これらは、第ｉ番目の通信モジ ュールの制御ポ ートＰ１に対する入力信号である。 動作において、構成要素２２Ａ、２２Ｂ、および２２Ｃは、時点ｔ１およびｔ ２の間に受信器２１からの４つのモード信号ＭＯＤＥ（０−３）Ａと第ｉ番目の 選択信号ＳＥＬｉＡとを調べる。時点ｔ２で第ｉ番目の選択信号が「０」であり かつ４つのモード信号が特定の予め定められたコード（たとえば１００１）と等 しい場合、フリップフロップ２２Ｄがセットされ、真のイネーブル信号ＥＮを発 生する。これと比較して、構成要素２３Ａおよび２３Ｂは、時点ｔ３およびｔ４ の間にその同じ予め定められたコードの補（たとえば０１１０）と第ｉ番目の選 択信号ＳＥＬｉＡの「１」の状態とを検出する。時点ｔ４にそれらの信号状態が 存在しかつイネーブル信号ＥＮが真である場合、フリップフロップ２３Ｃがセッ トされ、その出力信号ＩＰＣ−ＸＡはコンピュータＡからのプロセサ間コマンド 「Ｘ」の受取りを表わす。 プロセサ間コマンドＩＰＣ−ＸＡが通信モジュール内で検出された後、そのモ ジュールは、コマンドを解釈し、コマンドが特定するどんなタスクも行なう。さ らに、柔軟でありかついかなるコマンドの解釈およびタスクの実行にも対応する 通信モジュールのための１つの好ましいアーキテクチャが図４に示される。この 図４の通信モジュールは、３つのポートＰ１、Ｐ２、およびＰ３、マイクロプロ セサ３０、ならびにメモリ３１からなり、それらのすべてが、 示されるように時分割バス３２を介して相互接続される。 ポートＰ１およびＰ２の各々において、図３の２段コマンドデコーダ２０の別 個のコピーが、受取られるべき各プロセサ間コマンドに含まれる。各コピーにお いて変わるのは、構成要素２２Ａおよび２３Λによって検出される特定のコード およびその補だけである。次に、それらのコマンドデコーダは、ポートＰ１およ びＰ２内に存在する標準バス制御回路（図示せず）によってそれらの出力がラッ チされ、時分割バス３２と同期化される。 特定のプロセサ間コマンドが２段のコマンドデコーダ２０の一方によって検出 されると、そのコマンドを識別する信号が、デコーダ２０からバス３２を介して マイクロプロセサ３０に送られる。これに応答して、マイクロプロセサは、ポー トＰ１で受取られた特定のプロセサ間コマンドの各々に対して別個のプログラム Ｐ１Ａ、Ｐ１Ｂ、…を実行し、ポートＰ２で受取られたプロセサ間コマンドの各 々に対して別個のプログラムＰ２Ａ、Ｐ２Ｂ…を実行する。これらのプログラム によって、マイクロプロセサ３０は、バス３２を介して、プロセサ間コマンドを 受取ったポートと反対のポートに制御信号を送る。次に、その反対のポートの回 路は、ある予め定められた態様で制御信号に応答する。 たとえば、マイクロプロセサ３０からの制御信号に応答して、制御ポートは、 通信ポートＰ３へのまたは通信ポートＰ３からのどのデータの転送も停止できる 。また、マイ クロプロセサ３０からの制御信号に応答して、制御ポートは、ある動作がその部 分で必要なことをバスＬ４０ＡまたはＬ４０Ｂを介してコンピュータＡまたはＢ に知らせることができる。 さてこの発明の１つの好ましい実施例を詳細に説明した。 しかしながら、さらに、様々な変更および修正がこの発明の性質および精神から 逸脱することなしにこの実施例の詳細に行なわれてもよい。たとえば、図５は、 図３の２段のコマンドデコーダの代替例を示す。 この図５のコマンドデコーダは、１組の受信器４１、前段４２、および後段４ ３からなる。段４２は、論理回路４２Ａ、インバータ４２Ｂ、ならびに２つのト リガ可能なＤフリップフロップ４２Ｃおよび４２Ｄを含み、段４３は、論理回路 ４３Ａ、４つのトリガ可能なＤフリップフロップ４３Ｂ−４３ＥＮおよびＡＮＤ ゲート４３Ｆを含む。これらの構成要素４１、４２Ａ−４２Ｄ、および４３Ａ− ４３Ｆのすべては、示されるように相互接続され、受信器４１への入力信号は、 例として、第ｉ番目の通信モジュール上の制御ポートＰ１に対して再び示される 。 動作において、構成要素４２Ａは、モード線上の特定の予め定められたコード （たとえば１００１）の存在を検出し、時点ｔ２での、フリップフロップ４２Ｄ のセット状態によって表わされるそのコードの発生を検出する。同様に、インバ ータ４２Ｂは、第ｉ番目の選択信号の「０」の状態 を検出し、時点ｔ２でのその「０」の状態の発生は、フリップフロップ４２Ｃの セット状態によって表わされる。 時点ｔ２でフリップフロップ４２Ｃがセットされると、時点ｔ４でフリップフ ロップ４３Ｂがセットされる。同様に、時点ｔ２でフリップフロップ４２Ｄがセ ットされると、時点ｔ４でフリップフロップ４３Ｃがセットされる。また、第ｉ 番目の選択信号が「１」の状態になると時点ｔ４でフリップフロップ４３Ｄがセ ットし、モード信号が、構成要素４２Ａによって検出されるコードの補である場 合、時点ｔ４でフリップフロップ４３Ｅがセットする。こうして、ＡＮＤゲート ４３Ｆを介してフリップフロップ４３Ｂ−４３Ｅのすべての出力のＡＮＤをとる ことによって、プロセサ間コマンドの発生が検出される。 図５のコマンドデコーダを図３のコマンドデコーダと比較すると、図５のデコ ーダの両方の段は複数のフリップフロップを含むが、図３のデコーダの両方の段 は１つのフリップフロップのみを含むことがわかり、別の修正として、これらの ２つのコマンドデコーダ回路は、いずれかの段のフリップフロップの数が１つま たは２つ以上になるように変更され得る。たとえば、図３の前段２２は、フリッ プフロップ２２Ｄの出力をフリップフロップ４３ＣのＤ入力に結合しかつフリッ プフロップ４３Ｂを除去することによって図５の後段４３と組合わされて用いら れ得る。また、図３の後段２３は、ＡＮＤゲート２３Ｂを４入力ゲートにし かつフリップフロップ４２Ｃおよび４２Ｄの出力をそのＡＮＤゲートに結合する ことによって図５の前段４２と組合わされて用いられ得る。 さらに、図５の後段４３において、フリップフロップの数を３つまたは２つに 減らすことができる。２入力ＡＮＤゲートがデコーダ４３Ａとフリップフロップ ４３Ｅとの間に挿入されかつフリップフロップ４３ＤへのＤ入力信号がそのＡＮ Ｄゲートの第２の入力に送られる場合、フリップフロップ４３Ｄは除去され得る 。同様に、２入力ＡＮＤゲートがフリップフロップ４２Ｃとフリップフロップ４ ３Ｂとの間に挿入されかつフリップフロップ４３ＣへのＤ入力信号がそのＡＮＤ ゲートの第２の入力に送られる場合、フリップフロップ４３Ｃは除去され得る。 また、前段２２と後段２３との間のイネーブル接続「ＥＮ」を遮断することに よって、かつイネーブル信号ＥＮおよび後段の出力ＩＰＣ−ＸＡの両方をプロセ サ間コマンドの指示として図４の通信モジュールのマイクロプロセサ３０に送る ことによって、図３のコマンドデコーダは修正され得る。しかしこの実現は、前 段−後段接続を遮断することによってどの段が他の段より先にセットしたかの区 別が失われるので好ましくない。 また図１のコンピュータシステムにおいて、コンピュータＡおよびＢは、先に 説明したように選択線Ｌ１−Ｌ１６、モード線Ｌ２０、および書込線Ｌ３０とイ ンタフェースす るようにされている限りは、どの製造者からのどの特定のモデルでもよい。同様 に、図４の通信モジュール内のマイクロプロセサ３０は、たとえばモトローラ（ Ｍｏｔｏｒｏｌａ） ６８０００シリーズマイクロプロセサまたはインテル（Ｉ ＮＴＥＬ） ８０／Ｘ８６シリーズマイクロプロセサなどのどの市販のマイクロ プロセサでもよい。同様に、通信モジュールのポートＰ３は、どの種類の通信チ ャネルとも動作するように内部で構成されることができ、その幾つかの例は、Ｒ Ｓ２３２チャネル、ローカルエリアネットワークのトークンリングチャネル、時 分割スロット音声およびデータチャネルなどである。さらに、１つの通信モジュ ールは２つ以上の通信のチャネルに結合され得る。これは、たとえば各通信チャ ネルごとにバス３２に別個のポートＰ３を与えることによって、図４の通信モジ ュールで達成され得る。さらに、コンピュータＡおよひＢからのプロセサ内コマ ンドを検出するために、制御ポートＰ１およびＰ２は、たとえばイネーブル入力 ＥＮがＡＮＤゲート２３Ｂから除去された図３のプロセサ間コマンドデコーダの 後段２３のような、様々な回路を含み得る。 したがって、多くの変更がこの発明の例示された好ましい実施例の詳細に対し て行なわれてもよいので、この発明はそれらの詳細に限定されないが以下の請求 の範囲によって規定されることが理解されるべきである。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 カーバー，ジョン・ジェイムズ・ザ・セカ ンド アメリカ合衆国、84124 ユタ州、ソル ト・レイク・シティー、サウス・フェアフ ィールド・サークル、4736 【要約の続き】 （０１１０）がモード線上に発生しかつ選択線が真の場 合、モジュールに対するプロセサ間コマンドの受取りを 表わす出力信号（ＩＰＣ）を発生する。

Claims (1)

1. 【特許請求の範囲】 １． ２つのコンピュータからコマンドを受取るための２つの制御ポートと、前 記コマンドに応答して通信チャネルを介してデータを転送するための通信ポート とを含み、 前記制御ポートの各々は、真および偽の状態の選択信号を搬送する選択線と、 前記コマンドを表わすコードを搬送するモード線と、前記コードの各々と同期し てパルスを搬送する書込線とを含み、 各制御ポートは、その選択線、モード線、および書込線が、そのポートに対す る別個のプロセサ内コマンドデコーダと別個のプロセサ間コマンドデコーダとに 結合され、 各プロセサ内コマンドデコーダは、前記パルスのいずれかの１つの間に第１の 多ビットコードが前記モード線上に発生しかつ前記選択線が真である場合、前記 モジュールに対するプロセサ内コマンドの受取りを表わす出力信号を発生する１ つの段のみを有し、 各プロセサ間コマンドデコーダは、前記パルスの第１のパルスの間に第２の多 ビットコードが前記モード線上に発生しかつ前記選択信号が偽のときを知らせる 前段と、前記前段の信号のすぐ後に続く第２のパルスの間に前記第２のコードの 補が前記モード線上に発生しかつ前記選択線が真である場合、プロセサ間コマン ドの受取りを表わす出力信号を発生する、前記前段に結合された後段とを有する 、通信モジュール。 ２． 前記前段は、前記第１のパルスの間に前記予め定められたコードが発生し かつ前記選択信号が偽のときセットする１つのフリップフロップを含み、前記後 段は、前記第２のパルスの間に前記予め定められたコードの補が発生しかつ前記 選択信号が真のときセットする１つのフリップフロップを含む、請求項１に記載 のモジュール。 ３． 前記前段は、前記第１のパルスの間に前記予め定められたコードが発生し かつ前記選択信号が偽のときセットする１つのフリップフロップを含み、前記後 段は、前記第２のパルスの間に前記予め定められたコードの補が発生しかつ前記 選択信号が真のときセットする複数のフリップフロップを含む、請求項１に記載 のモジュール。 ４． 前記前段は、前記第１のパルスの間に前記予め定められたコードが発生し かつ前記選択信号が偽のときセットする複数のフリップフロップを含み、前記後 段は、前記第２のパルスの間に前記予め定められたコードの補が発生しかつ前記 選択信号が真のときセットする１つのフリップフロップを含む、請求項１に記載 のモジュール。 ５． 前記前段は、前記第１のパルスの間に前記予め定められたコードが発生し かつ前記選択信号が偽のときセットする複数のフリップフロップを含み、前記後 段は、前記第２のパルスの間に前記予め定められたコードの補が発生しかつ前記 選択信号が真のときセットする複数のフリップフロップを含む、請求項１に記載 のモジュール。 ６． 各制御ポートは前記通信ポートとデータを授受し、前記モジュールは、１ つの制御ポートの１つのプロセサ間コマンドデコーダに結合され、前記１つのデ コーダからの出力信号に応答して、反対の制御ポートのいかなるデータの転送も 停止するマイクロプロセサをさらに含む、請求項１に記載のモジュール。 ７． 前記モジュールは、１つの制御ポートの１つのプロセサ間コマンドデコー ダに結合され、前記１つのデコーダからの出力信号に応答して、予め定められた 動作を行なうように反対の制御ポートのコンピュータに知らせるマイクロプロセ サをさらに含む、請求項１に記載のモジュール。 ８． 前記制御ポートの少なくとも１つは、多数のプロセサ間コマンドデコーダ を含み、その各々は、少なくとも１ビット異なる様々な多ビットコードを検出す る前段と、各ビットが反転された補コードを検出する後段とを有する、請求項１ に記載のモジュール。 ９． コマンドデコーダモジュールであって、１段デコーダおよび２段デコーダ を含み、その両方は、 ａ） 真および偽の状態の選択信号を搬送する選択線と、 ｂ） コードを搬送するモード線と、 ｃ） 前記コードの各々と同期してそれぞれパルスを搬送する書込線とに並列 に結合され、 前記１段デコーダは、前記パルスのいずれか１つの間に第１の多ビットコード が前記モード線上に発生しかつ前記 選択線が真の場合、第１のコマンドの受取りを表わす出力信号を発生する１つの 段からなり、 前記２段デコーダは、前記パルスの第１のパルスの間に第２の多ビットコード が前記モード線上に発生しかつ前記選択線が偽のとき、知らせる前段を含み、 前記２段デコーダは、前記前段の信号のすぐ後に続く第２のパルスの間に前記 第２のコードの補が前記モード線上に発生しかつ前記選択線が真の場合、第２の コマンドの受取りを表わす出力信号を発生する、前記前段に結合された後段をさ らに含む、コマンドデコーダモジュール。