JPH0847566A - Microcomputer and inspecting device for game machine - Google Patents

Microcomputer and inspecting device for game machine

Info

Publication number
JPH0847566A
JPH0847566A JP18614694A JP18614694A JPH0847566A JP H0847566 A JPH0847566 A JP H0847566A JP 18614694 A JP18614694 A JP 18614694A JP 18614694 A JP18614694 A JP 18614694A JP H0847566 A JPH0847566 A JP H0847566A
Authority
JP
Japan
Prior art keywords
game
program
microcomputer
gaming machine
rom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18614694A
Other languages
Japanese (ja)
Inventor
Kichihei Niiyama
吉平 新山
Koji Ito
広司 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sophia Co Ltd
Original Assignee
Sophia Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sophia Co Ltd filed Critical Sophia Co Ltd
Priority to JP18614694A priority Critical patent/JPH0847566A/en
Publication of JPH0847566A publication Critical patent/JPH0847566A/en
Pending legal-status Critical Current

Links

Landscapes

  • Pinball Game Machines (AREA)

Abstract

PURPOSE:To provide a microcomputer for game machine and its inspecting device capable of preventing a game program from being altered and easily reading out a written game program. CONSTITUTION:A CPU 19 controls every kind of device incorporated in the microcomputer 10 for game machine based on a device control program stored in a built-in RAM 22, and sends out the game program stored in a built-in ROM 21 by a prescribed control signal inputted from the outside based on a game information sending program stored in the built-in ROM 22. Also, the built-in ROM 22 stores the device control program which controls every kind of device incorporated in the microcomputer 10 for game machine, and stores the game information sending program which sends out the game program stored in the built-in ROM 21 by the prescribed control signal inputted from the outside.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、パチンコ遊技機、アレ
ンジボール、回動式遊技機、ジャン球遊技機等に代表さ
れる遊技機を制御するためのマイクロコンピュータに関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microcomputer for controlling a gaming machine typified by a pachinko gaming machine, an arrange ball, a rotary type gaming machine, a jean ball gaming machine and the like.

【0002】「発明の背景」近年、遊技機、例えば、パ
チンコ遊技機等においては、遊技領域の略中央に配置さ
れる特別図柄表示装置での可変表示ゲームにより遊技の
興趣が高められている。
[Background of the Invention] In recent years, in gaming machines, for example, pachinko gaming machines and the like, the enjoyment of the game has been enhanced by a variable display game with a special symbol display device arranged substantially in the center of the game area.

【0003】この可変表示ゲームは、例えば、所定の遊
技条件が成立した場合に、特別図柄表示装置中に表示さ
れる図柄が変動表示を開始するとともに、所定時間後に
変動が停止し、停止時の図柄が特定図柄で揃っていた場
合を大当たりとするものが一般的であり、このような可
変表示ゲームにおいては、大当たりの決定や、停止時の
図柄の決定等は、確率的要素が盛り込まれ、偶然性を伴
うことにより、遊技に対する興趣を盛り上げている。こ
のため、大当たりの決定や、停止図柄の決定等には、一
様性及び不規則性を伴う乱数が用いられ、このような乱
数は遊技制御回路によって生成されている。
In this variable display game, for example, when a predetermined game condition is satisfied, the symbols displayed in the special symbol display device start variably displayed, and the variability is stopped after a lapse of a predetermined time. It is common to make a big hit when the symbols are arranged in a specific pattern, and in such a variable display game, the determination of the big hit, the determination of the symbol at the time of stop, etc., include a stochastic element, It's a coincidence that makes the game interesting. For this reason, a random number with uniformity and irregularity is used for the determination of the big hit, the determination of the stop symbol, etc., and such a random number is generated by the game control circuit.

【0004】[0004]

【従来の技術】このように、昨今の遊技機は、以前の遊
技機のように、遊技球の入賞に基づき入賞具を開放して
遊技球の入賞を増加させるというのではなく、予めRO
Mに格納された遊技制御プログラムに従い、所定の入賞
に基づき、遊技制御プログラムによって作成された乱数
を抽出し特定値との判定を行い、遊技者に有利となる遊
技を行わせるか否かを行っており、遊技性は、遊技プロ
グラムに負うところが大きくなっている。
2. Description of the Related Art As described above, the gaming machines of recent years do not have to open the prize-winning tool based on the winning of the gaming balls to increase the winning of the gaming balls, unlike the previous gaming machines.
According to the game control program stored in M, based on a predetermined winning, a random number created by the game control program is extracted and determined as a specific value, and it is determined whether or not the player is allowed to play a game that is advantageous. Therefore, the playability is largely dependent on the game program.

【0005】言い換えれば、遊技プログラムによる乱数
の生成範囲を縮小したり、判定を行う場合の特定値を増
加させたりすることで、容易に(釘調整を行わなくて
も)、出玉を増加させる(大当たりを出現させる)こと
ができる。
In other words, by increasing the random number generation range by the game program or increasing the specific value for the determination, it is possible to easily (without adjusting the nails) increase the number of balls. You can make a jackpot.

【0006】そこで、遊技機を、市場に販売する場合
は、遊技プログラムが所定の基準を満足しているかどう
かを検定する第3者機関に申請を行い、検査の結果、適
合機種のみが許可を取得でき、検定に合格した遊技プロ
グラムを搭載した健全な遊技機が市場に設置されること
になる。
[0006] Therefore, when selling a game machine to the market, an application is made to a third party organization that verifies whether the game program satisfies a predetermined standard, and as a result of the inspection, only compatible models are permitted. A healthy gaming machine equipped with a gaming program that has been acquired and has passed the certification will be installed in the market.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、遊技プ
ログラムを格納したROMは脱着可能にソケットに差さ
れており改造ROMとの交換が容易である(この場合、
正規ROMには、剥離すると確認できる封印シールが貼
付されている(ROMを交換するにはシールを剥離しな
ければならない)が、その状態を確認するには、遊技機
裏面の遊技制御基盤を確認しなければならず手間であ
る。
However, the ROM storing the game program is detachably attached to the socket and can be easily replaced with a modified ROM (in this case,
A seal that can be confirmed by peeling is attached to the regular ROM (the seal must be peeled to replace the ROM), but to confirm the state, check the game control board on the back of the game machine. It is troublesome to do.

【0008】また、遊技店自体がROMの改造を行って
いる場合には、なんら効果が発揮されない。そのため、
遊技プログラムが格納されるROM、また、作業領域と
して使用されるRAM、及び、CPUをまとめたワンチ
ップマイクロコンピュータの使用が考えられるが、以下
のような問題点が発生する。
Further, when the amusement shop itself is remodeling the ROM, no effect is exhibited. for that reason,
It is conceivable to use a one-chip microcomputer in which a ROM storing a game program, a RAM used as a work area, and a CPU are used, but the following problems occur.

【0009】ワンチップマイクロコンピュータ内に遊技
プログラムを格納したROMが内蔵されるために、RO
Mに格納されている遊技プログラムだけを読み出して確
認する作業が困難になる。
Since the ROM storing the game program is built in the one-chip microcomputer, the RO
It becomes difficult to read and confirm only the game program stored in M.

【0010】「目的」本発明は、上記問題点に鑑み、遊
技プログラムの改造を防止すると共に、書き込まれた遊
技プログラムを容易に読み出せる遊技機用マイクロコン
ピュータ及びその検査装置を提供することを目的とす
る。
"Purpose" In view of the above problems, the present invention aims to provide a microcomputer for a gaming machine and an inspection apparatus for the same which prevent modification of the gaming program and can easily read the written gaming program. And

【0011】[0011]

【課題を解決するための手段】請求項1記載の発明は、
図1に示すように、プログラムを格納する第1の記憶手
段2と、プログラムを格納する第2の記憶手段3と、前
記第1及び第2の記憶手段に格納されたプログラムを切
替制御するプログラム切替手段4と、前記第1及び第2
の記憶手段に格納されたプログラムを実行する際に作業
領域として使用される第3の記憶手段5と、を備える遊
技機用マイクロコンピュータ1であって、前記第1の記
憶手段2には、遊技を制御するプログラムを格納する遊
技プログラム格納手段2aを備え、前記第2の記憶手段
3には、自己の内蔵デバイスを制御するプログラムを格
納するデバイスプログラム格納手段3aを備えたことに
より上記目的を達成している。
According to the first aspect of the present invention,
As shown in FIG. 1, a first storage means 2 for storing a program, a second storage means 3 for storing a program, and a program for controlling switching between the programs stored in the first and second storage means. Switching means 4 and the first and second
And a third storage means 5 used as a work area when executing a program stored in the storage means of the gaming machine microcomputer 1, wherein the first storage means 2 stores a game. The above-mentioned object is achieved by providing a game program storage means 2a for storing a program for controlling the device, and a device program storage means 3a for storing a program for controlling its own built-in device in the second storage means are doing.

【0012】また、請求項1記載の発明に加えて、請求
項2記載の発明は、図1に示すように、前記デバイスプ
ログラム格納手段3aには、外部から入力される所定信
号に基づいて、前記遊技プログラム格納手段2aに格納
されたプログラム内容を外部に送出する遊技情報送出手
段3bを備えることが有効である。
In addition to the invention described in claim 1, the invention described in claim 2 is, as shown in FIG. 1, in the device program storage means 3a, based on a predetermined signal inputted from the outside, It is effective to provide game information sending means 3b for sending the program contents stored in the game program storage means 2a to the outside.

【0013】また、請求項1記載の発明に加えて、請求
項3記載の発明は、図2に示すように、前記デバイスプ
ログラム格納手段3aには、外部から入力される所定信
号に基づいて、外部より遊技制御情報を読み込み、前記
遊技プログラム格納手段に格納された遊技プログラムと
当該読み込んだ遊技制御情報との整合性を確認する遊技
情報整合性確認手段3cを備えることが有効である。
In addition to the invention described in claim 1, the invention described in claim 3 is, as shown in FIG. 2, in the device program storage means 3a, based on a predetermined signal input from the outside, It is effective to provide game information consistency confirmation means 3c for reading the game control information from the outside and confirming the consistency between the game program stored in the game program storage means and the read game control information.

【0014】そして、請求項1または3記載の発明に加
えて、請求項4記載の発明は、図2に示すように、前記
遊技情報整合性確認手段3cには、前記遊技プログラム
格納手段2aに格納された遊技プログラムと、外部より
読み込んだ遊技制御情報との整合性を確認し、整合性が
確認できなかった場合は、遊技の進行を停止する遊技停
止手段3dを備えることが有効である。
In addition to the invention according to claim 1 or 3, the invention according to claim 4 is, as shown in FIG. 2, in the game information consistency confirmation means 3c, in the game program storage means 2a. If the consistency between the stored game program and the game control information read from the outside is confirmed, and if the consistency cannot be confirmed, it is effective to provide the game stopping means 3d for stopping the progress of the game.

【0015】請求項5記載の発明は、図1に示すよう
に、請求項1及び請求項2記載の前記遊技機用マイクロ
コンピュータの検査装置であって、前記遊技情報送出手
段により前記遊技プログラム格納手段に格納された遊技
プログラムを送出させる制御信号を生成する制御信号生
成手段6aと、この制御信号生成手段により生成された
制御信号により前記遊技情報送出手段により送出される
遊技プログラムを所定の信号形態に変換して外部に出力
する信号変換手段6bと、を備えたことにより上記目的
を達成している。
According to a fifth aspect of the present invention, as shown in FIG. 1, the inspection device for the gaming machine microcomputer according to the first and second aspects, wherein the game information storage means stores the game program. The control signal generating means 6a for generating a control signal for transmitting the game program stored in the means, and the game program transmitted by the game information transmitting means by the control signal generated by the control signal generating means, have a predetermined signal form. The above object is achieved by including the signal converting means 6b for converting the signal into a signal and outputting it to the outside.

【0016】請求項6記載の発明は、図2に示すよう
に、請求項1、請求項3及び請求項4記載の前記遊技機
用マイクロコンピュータの検査装置6であって、前記遊
技情報整合性確認手段3cにより前記外部の遊技制御情
報を読み込ませる制御信号を生成する制御信号生成手段
6cと、前記遊技情報整合性確認手段3cにより、前記
外部より読み込まれた遊技制御情報と前記遊技プログラ
ム格納手段2aに格納された遊技プログラムとの整合性
の比較判定結果を受けて報知する判定結果報知手段6d
とを備えたことにより上記目的を達成している。
The invention according to claim 6 is, as shown in FIG. 2, an inspection device 6 for the gaming machine microcomputer according to claim 1, claim 3 or claim 4, wherein the game information consistency is satisfied. The control signal generation means 6c for generating a control signal for reading the external game control information by the confirmation means 3c, the game control information read from the outside by the game information consistency confirmation means 3c, and the game program storage means. Judgment result informing means 6d for receiving and informing the result of the comparison judgment of the consistency with the game program stored in 2a
With the provision of and, the above-mentioned object is achieved.

【0017】[0017]

【作用】請求項1記載の発明によれば、プログラムを格
納する第1の記憶手段と、プログラムを格納する第2の
記憶手段と、前記第1および第2の記憶手段に格納され
たプログラムを切替制御するプログラム切替手段と、前
記第1および第2の記憶手段に格納されたプログラムを
実行する際に作業領域として使用される第3の記憶手段
とを備える遊技機用マイクロコンピュータであって、前
記第1の記憶手段には、遊技を制御するプログラムを格
納する遊技プログラム格納手段を備え、前記第2の記憶
手段には、自己の内蔵デバイスを制御するプログラムを
格納するデバイス制御プログラム格納手段を備えたこと
により、目的の異なるプログラムを各記憶手段に分別し
て格納しているので、第3者に開示したくない隠匿すべ
きプログラムを区別して格納することができる。
According to the first aspect of the present invention, the first storage means for storing the program, the second storage means for storing the program, and the programs stored in the first and second storage means are provided. A microcomputer for a gaming machine, comprising: a program switching means for switching control; and a third storage means used as a work area when executing the programs stored in the first and second storage means, The first storage means is provided with a game program storage means for storing a program for controlling a game, and the second storage means is provided with a device control program storage means for storing a program for controlling its own built-in device. As a result, the programs with different purposes are sorted and stored in the respective storage means, so that programs to be concealed that do not want to be disclosed to a third party can be classified. It can be stored in.

【0018】また、請求項1記載の発明に加えて、請求
項2記載の発明によれば、前記デバイス制御プログラム
格納手段には、所定信号に基づいて、前記遊技プログラ
ム格納手段の内容を外部に送出する遊技情報送出手段を
備えることにより、第1の記憶手段に格納された遊技プ
ログラムを、外部に送出するプログラムを内蔵している
ので、外部よりの所定信号により、遊技プログラムを送
出することができ、書き込まれた遊技プログラムを詳細
に確認することができる。
According to the invention of claim 2 in addition to the invention of claim 1, the device control program storage means externally stores the contents of the game program storage means based on a predetermined signal. By providing the game information sending means for sending, the game program stored in the first storage means has a built-in program for sending to the outside, so that the game program can be sent by a predetermined signal from the outside. It is possible to check the written game program in detail.

【0019】また、請求項1記載の発明に加えて、請求
項3に記載する発明によれば、前記デバイス制御プログ
ラム格納手段には、所定信号に基づいて、外部より遊技
制御情報を読み込み、前記遊技プログラム格納手段に格
納された遊技プログラムと当該読み込んだ遊技制御情報
との整合性を確認する遊技情報整合性確認手段を備える
ことにより、外部より読み込んだ正規の遊技プログラム
(マスタープログラム)と、第1の記憶手段に格納され
た遊技プログラムとの整合性を比較判定するプログラム
を内蔵しているので、書き込まれた遊技プログラムが正
規のものかどうか容易に判定することができる。
In addition to the invention described in claim 1, according to the invention described in claim 3, the device control program storage means reads game control information from the outside based on a predetermined signal, By providing a game information consistency confirmation means for confirming the consistency between the game program stored in the game program storage means and the read game control information, a regular game program (master program) read from the outside, Since a program for comparing and judging the consistency with the game program stored in the one storage means is built in, it is possible to easily judge whether the written game program is a legitimate one.

【0020】そして、請求項1または3記載の発明に加
えて、請求項4に記載する発明によれば、前記遊技情報
整合性確認手段には、前記遊技プログラム格納手段に格
納された遊技プログラムと、外部より読み込んだ遊技制
御情報との整合性を確認し、整合性が確認できなかった
場合は、遊技の進行を停止する遊技停止手段を備えるこ
とにより、外部より読み込んだ正規の遊技プログラム
(マスタープログラム)と、格納された遊技プログラム
が正規に書き込まれたものかどうかを判断することがで
き、改造したプログラムを格納した場合、遊技進行を停
止できるため、改造ROMによるプログラムによる遊技
を禁止することができる。
According to the invention described in claim 4 in addition to the invention described in claim 1 or 3, the game information consistency confirmation means includes a game program stored in the game program storage means. , Confirm the consistency with the game control information read from the outside, and if the consistency is not confirmed, by equipping the game stop means to stop the progress of the game, the regular game program read from the outside (master Program) and the stored game program can be determined whether it is written properly, and if the modified program is stored, the progress of the game can be stopped. You can

【0021】さらに、請求項5に記載する発明によれ
ば、請求項1及び請求項2記載の前記遊技機用マイクロ
コンピュータの検査装置であって、前記遊技情報送出手
段により前記遊技プログラム格納手段に格納された遊技
プログラムを送出させる制御信号を生成する制御信号生
成手段と、この制御信号生成手段により生成された制御
信号により前記遊技情報送出手段により送出される遊技
プログラムを所定の信号形態に変換して外部に出力する
信号変換手段とを備えることにより、前記遊技機用マイ
クロコンピュータの第1の記憶手段に格納された遊技プ
ログラムを検査装置を介して外部に所定の信号形態で送
出することができ、書き込まれた遊技プログラムの詳細
を容易に確認することができる。
Further, according to the invention described in claim 5, there is provided an inspection device for the microcomputer for a gaming machine according to claims 1 and 2, wherein the game information storage means stores the game program in the game program storage means. Control signal generating means for generating a control signal for transmitting the stored game program, and a control signal generated by the control signal generating means for converting the game program transmitted by the game information transmitting means into a predetermined signal form. And a signal converting means for outputting to the outside, the game program stored in the first storage means of the gaming machine microcomputer can be sent to the outside in a predetermined signal form via the inspection device. , The details of the written game program can be easily confirmed.

【0022】さらに、請求項6に記載する発明によれ
ば、請求項1、請求項3及び請求項4記載の前記遊技機
用マイクロコンピュータの検査装置であって、前記遊技
情報整合性確認手段により前記外部の遊技制御情報を読
み込ませる制御信号を生成する制御信号生成手段と、前
記遊技情報整合性確認手段により、前記外部より読み込
まれた遊技制御情報と前記遊技プログラム格納手段に格
納された遊技プログラムとの整合性の比較判定結果を受
けて報知する判定結果報知手段とを備えることにより、
前記遊技機用マイクロコンピュータの第1の記憶手段に
格納された遊技プログラムとの整合性を比較判定した結
果を表示及び音声等によって報知することができ、容易
にプログラム整合性の判定結果を確認することができ
る。
Further, according to the invention described in claim 6, it is the inspection device for the gaming machine microcomputer according to claim 1, claim 3 or claim 4, wherein the game information consistency confirmation means is used. The control signal generating means for generating a control signal for reading the external game control information, and the game control information read from the outside by the game information matching confirmation means and the game program stored in the game program storage means. By providing a judgment result notifying means for receiving the judgment result of the comparison of the consistency with
The result of comparison and determination of the consistency with the game program stored in the first storage means of the gaming machine microcomputer can be notified by display and voice, and the determination result of the program consistency can be easily confirmed. be able to.

【0023】[0023]

【実施例】以下、図3〜図14を参照して実施例を詳細
に説明する。図3〜図14は、本発明を適用した遊技機
用マイクロコンピュータ及びその検査装置の一実施例を
示す図である。
EXAMPLES Examples will be described in detail below with reference to FIGS. 3 to 14 are views showing an embodiment of a microcomputer for a gaming machine and an inspection apparatus thereof according to the present invention.

【0024】(第1実施例)まず、構成を説明する。図
3は、請求項1及び請求項2記載の発明を適用した第1
実施例の遊技機用マイクロコンピュータ10のブロック
構成図である。遊技機用マイクロコンピュータ10は、
図3に示すように、クロック発生回路11、プログラマ
ブルクロック分周回路12、外部バスインターフェース
13、リセット/割込み制御回路14、プログラマブル
カウンタ/タイマ15、16、乱数生成回路17、ウォ
ッチドッグタイマ18、CPU19、内蔵RAM20、
内蔵ROM21、22、プログラム切替装置23、アド
レスデコーダ24及びI/Oポート25により構成さ
れ、各ブロックは内部バス26に接続されている。
(First Embodiment) First, the structure will be described. FIG. 3 shows a first example to which the inventions of claims 1 and 2 are applied.
It is a block configuration diagram of a gaming machine microcomputer 10 of the embodiment. The gaming machine microcomputer 10,
As shown in FIG. 3, a clock generation circuit 11, a programmable clock frequency dividing circuit 12, an external bus interface 13, a reset / interrupt control circuit 14, programmable counters / timers 15, 16, a random number generation circuit 17, a watchdog timer 18, a CPU 19 , Built-in RAM20,
It is composed of built-in ROMs 21, 22, a program switching device 23, an address decoder 24 and an I / O port 25, and each block is connected to an internal bus 26.

【0025】クロック発生回路11は、外部に接続され
た水晶発振子(図中)から入力される周波数(8MH
z)を、例えば、1/2に分周してCPU19及びプロ
グラマブルクロック分周回路12へ供給する。
The clock generation circuit 11 has a frequency (8 MHz) input from a crystal oscillator (shown in the figure) connected to the outside.
z) is divided into, for example, 1/2 and supplied to the CPU 19 and the programmable clock frequency dividing circuit 12.

【0026】プログラマブルクロック分周回路12は、
クロック発生回路11より供給されたクロック信号を分
周して、所定のクロック信号を外部(例えば、図中で
示す外部のサウンドジェネレータ、表示器等)に供給す
る。
The programmable clock frequency dividing circuit 12 is
The clock signal supplied from the clock generation circuit 11 is frequency-divided, and a predetermined clock signal is supplied to the outside (for example, an external sound generator or display device shown in the figure).

【0027】外部バスインターフェース13は、図中
で示す外部ROM(ユーザーROM)や外部I/Oのア
ドレスバスやデータバスと接続し、そのアドレスバスや
データバスに接続される外部の図示しないサウンドジェ
ネレータ、表示器等に報知用信号を出力する。
The external bus interface 13 is connected to an external ROM (user ROM) shown in the figure, an address bus and a data bus of an external I / O, and an external sound generator (not shown) connected to the address bus and the data bus. , Outputs a notification signal to a display device or the like.

【0028】リセット/割込み制御回路14は、遊技機
用マイクロコンピュータ10全体をリセットするシステ
ムリセット信号、CPUコアのみのリセット、例えば、
2msec毎に1回行われて割込処理を可能にするリセ
ット割込に利用されるユーザーリセット信号、内蔵デバ
イス及び外部端子よりの割込要求信号を検出してCPU
19へ出力する外部割り込み要求信号、を発生する(図
中)。
The reset / interruption control circuit 14 is a system reset signal for resetting the entire gaming machine microcomputer 10, resetting only the CPU core, for example,
CPU that detects the user reset signal used for reset interrupt that is performed once every 2 msec and enables interrupt processing, and the interrupt request signal from the built-in device and external terminal
An external interrupt request signal to be output to 19 is generated (in the figure).

【0029】プログラマブルカウンタ/タイマ15、1
6は、16ビットアップカウンタ及びコンパレータで構
成され、このカウンタを利用して所定値を書き込むこと
で、所望のプログラマブル割込みが行える。乱数生成回
路17は、ロジック構成で、遊技に使用する乱数を、例
えば、混合合同法、M系列法、または、従来の+1方式
等により生成する。
Programmable counter / timer 15, 1
Reference numeral 6 is composed of a 16-bit up counter and a comparator. By using this counter to write a predetermined value, a desired programmable interrupt can be performed. The random number generation circuit 17 has a logic configuration and generates a random number used in the game by, for example, the mixed congruential method, the M-sequence method, or the conventional +1 method.

【0030】ウオッチドッグタイマ18は、ノイズ等に
よるプログラムの暴走対策用であり、その設定された時
間内にウオッチドッグタイマカウンタがクリアされない
と、すなわち、プログラムが暴走すると、リセット/割
込み制御回路14に信号を発生し、CPU19をリセッ
トさせる。なお、ウオッチドッグタイマ18の出力信号
は、外部にも出力可能である(図中)。
The watchdog timer 18 is provided to prevent a program runaway due to noise or the like. If the watchdog timer counter is not cleared within the set time, that is, if the program goes out of control, the reset / interrupt control circuit 14 is notified. A signal is generated and the CPU 19 is reset. The output signal of the watchdog timer 18 can be output to the outside (in the figure).

【0031】CPU(Central Processing Unit )19
は、遊技機用マイクロコンピュータ10のコアをなす8
ビットのマイクロプロセッサであり、リセット/割込み
制御回路14により発生される割込要求信号に基づい
て、リセット割込処理により、遊技機の遊技動作を内蔵
ROM21内に格納された遊技プログラムに基づいて1
シーケンス単位で各種プログラム処理を実行するもので
ある。また、遊技に用いる乱数を必要とする場合、乱数
生成回路17で生成される乱数を抽出し、特定値との判
定を行い、遊技者に有利となる遊技を行わせるか否かを
判定する。
CPU (Central Processing Unit) 19
Is the core 8 of the game machine microcomputer 10.
It is a bit microprocessor, and based on an interrupt request signal generated by the reset / interruption control circuit 14, the reset interrupt processing causes the game operation of the gaming machine to be 1 based on the game program stored in the internal ROM 21.
Various program processes are executed in sequence units. Further, when a random number used for the game is required, the random number generated by the random number generation circuit 17 is extracted, it is determined that the random number is a specific value, and it is determined whether or not the player is allowed to perform the advantageous game.

【0032】また、CPU19は、内蔵ROM22内に
格納されたデバイス制御プログラムに基づいて遊技機用
マイクロコンピュータ10に内蔵される各種デバイスを
制御し、内蔵ROM22内に格納された遊技情報送出プ
ログラムに基づいて外部から入力される所定の制御信号
により内蔵ROM21に格納されている遊技プログラム
を外部に送出する。
The CPU 19 controls various devices built in the gaming machine microcomputer 10 based on the device control program stored in the built-in ROM 22, and based on the game information sending program stored in the built-in ROM 22. The game program stored in the built-in ROM 21 is transmitted to the outside by a predetermined control signal input from the outside.

【0033】内蔵RAM(Random Accesss Memory )2
0は、CPU19におけるプログラム処理実行中に利用
されるプログラムデータ等を格納したり、遊技に関連す
るデータを一時的に記憶し、作業領域として利用される
半導体メモリであり、第3の記憶手段としての機能を有
する。
Built-in RAM (Random Access Memory) 2
Reference numeral 0 denotes a semiconductor memory that is used as a work area for storing program data and the like used during execution of program processing in the CPU 19 and temporarily storing data relating to a game, and as a third storage means. It has the function of.

【0034】内蔵ROM(Read Only Memory)21は、
遊技プログラムが格納されるユーザーROMであり、第
1の記憶手段及び遊技プログラム格納手段としての機能
を有する。
The built-in ROM (Read Only Memory) 21 is
It is a user ROM that stores a game program, and has a function as a first storage means and a game program storage means.

【0035】内蔵ROM22は、遊技機用マイクロコン
ピュータ10に内蔵される各種デバイスを制御するデバ
イス制御プログラムを格納し、外部から入力される所定
の制御信号により内蔵ROM21に格納されている遊技
プログラムを外部に送出する遊技情報送出プログラムを
格納する。内蔵ROM22は、第2の記憶手段、デバイ
スプログラム格納手段及び遊技情報送出手段としての機
能を有する。
The built-in ROM 22 stores a device control program for controlling various devices built in the gaming machine microcomputer 10, and the game program stored in the built-in ROM 21 is externally stored by a predetermined control signal input from the outside. The game information sending program to be sent to is stored. The built-in ROM 22 has a function as a second storage unit, a device program storage unit, and a game information transmission unit.

【0036】プログラム切替装置23は、CPU19に
より実行される内蔵ROM21、22に格納されている
各プログラムデータを切り替えて利用可能とする。な
お、電源投入時は、内蔵ROM22に格納されているプ
ログラムが起動されるように、内蔵ROM22側に切り
替える。
The program switching device 23 switches and makes available each program data stored in the built-in ROMs 21 and 22 executed by the CPU 19. When the power is turned on, the program is switched to the built-in ROM 22 side so that the program stored in the built-in ROM 22 is activated.

【0037】アドレスデコーダ24は、外部装置(例え
ば、外部ROM(ユーザーROM)あるいは外部I/
O)のデコード信号(チップセレクト信号)を発生する
(図中)。I/Oポート25は、遊技機用マイクロコ
ンピュータ10と外部装置(各種駆動回路や各種入力回
路等(図中))との間で各種データを授受する入力及
び出力ポートである。
The address decoder 24 is an external device (for example, external ROM (user ROM) or external I / O).
An O) decode signal (chip select signal) is generated (in the figure). The I / O port 25 is an input / output port for exchanging various data between the gaming machine microcomputer 10 and an external device (various drive circuits, various input circuits, etc. (in the figure)).

【0038】次に、上記図3に示した請求項1及び請求
項2記載の発明を適用した遊技機用マイクロコンピュー
タ10に対応する請求項5記載の発明を適用した検査装
置の装置構成を図4、図5に示す。図4は、遊技制御回
路としての上記遊技機用マイクロコンピュータ10と、
検査装置としてのデータローダインターフェース回路3
0と、ROMライター50との接続関係を示す図であ
る。この図4では、遊技機用マイクロコンピュータ10
の内蔵ROM21に格納されている遊技プログラムを読
み出す場合の装置構成を示している。
Next, an apparatus configuration of an inspection apparatus to which the invention of claim 5 is applied, which corresponds to the gaming machine microcomputer 10 to which the inventions of claims 1 and 2 shown in FIG. 3 are applied, is shown in FIG. 4, shown in FIG. FIG. 4 shows the above-mentioned gaming machine microcomputer 10 as a gaming control circuit,
Data loader interface circuit 3 as inspection device
FIG. 3 is a diagram showing a connection relationship between 0 and the ROM writer 50. In FIG. 4, the game machine microcomputer 10 is shown.
It shows the device configuration when reading the game program stored in the built-in ROM21 of.

【0039】図4の接続状態において、まず、データロ
ーダインターフェース回路30に設けられているスイッ
チをオンすることにより遊技機用マイクロコンピュータ
10の内蔵ROM22に格納されている遊技情報送出プ
ログラムが起動され、内蔵ROM21に格納されている
遊技プログラムがデータローダインターフェース回路3
0に送出されると、信号変換されて、ROMライター5
0に送出される。
In the connection state of FIG. 4, first, by turning on the switch provided in the data loader interface circuit 30, the game information sending program stored in the built-in ROM 22 of the gaming machine microcomputer 10 is started, The game program stored in the built-in ROM 21 is the data loader interface circuit 3
When it is sent to 0, the signal is converted and the ROM writer 5
Sent to 0.

【0040】この時、ROMライター50には、予め正
規の遊技プログラム(マスタープログラム)が書込まれ
ているマスターROM60を接続しておき、遊技機用マ
イクロコンピュータ10から送出される遊技プログラム
と正規の遊技プログラムとの比較を行い、整合性を確認
する。この時、送出されるデータの形式は、例えば、H
EXのデータフォーマット形式をとる。なお、データ送
出は、所定単位づつ行い、整合性の確認も、そのデータ
送出単位で行われる。
At this time, the ROM writer 50 is connected to the master ROM 60 in which a regular game program (master program) is written in advance, and the game program sent from the gaming machine microcomputer 10 and the regular game program are authorized. Check the consistency by comparing with the game program. At this time, the format of the data transmitted is, for example, H
It takes the EX data format format. The data transmission is performed in predetermined units, and the consistency is also confirmed in the data transmission unit.

【0041】図5は、請求項5記載の発明を適用した第
1実施例のデータローダインターフェース回路30の要
部機能ブロック回路図である。このデータローダインタ
ーフェース回路30は、遊技機用マイクロコンピュータ
10の検査装置としての機能を有する。
FIG. 5 is a functional block circuit diagram of essential parts of the data loader interface circuit 30 of the first embodiment to which the invention of claim 5 is applied. The data loader interface circuit 30 has a function as an inspection device for the gaming machine microcomputer 10.

【0042】図5において、データローダインターフェ
ース回路30は、起動信号発生回路31、入力モニタ回
路32、信号変換回路33、出力フィルター回路34、
電源回路35により構成される。
In FIG. 5, the data loader interface circuit 30 includes a start signal generation circuit 31, an input monitor circuit 32, a signal conversion circuit 33, an output filter circuit 34, and
It is composed of a power supply circuit 35.

【0043】起動信号発生回路31は、遊技機用マイク
ロコンピュータ10(遊技制御回路)にデータローダイ
ンターフェース回路30の接続を知らせるための信号を
送出する。その信号は、例えば、スイッチをONにする
ことにより送出され、遊技用マイクロコンピュータ10
側の信号線をプルアップしておき、接続されるとLoに
なるような簡単なものでもよい。
The start signal generation circuit 31 sends a signal for informing the connection of the data loader interface circuit 30 to the gaming machine microcomputer 10 (game control circuit). The signal is transmitted, for example, by turning on a switch, and the gaming microcomputer 10
It may be a simple one that pulls up the signal line on the side and becomes Lo when connected.

【0044】入力モニタ回路32は、遊技機用マイクロ
コンピュータ10の内蔵ROM21からプログラムデー
タが入力されているか否かを表示する回路であり、例え
ば、Hi(データ“1”)の信号でLEDをON(点
灯)し、Lo(データ“0”)の信号でLEDをOFF
(消灯)するような回路である。
The input monitor circuit 32 is a circuit for displaying whether or not the program data is input from the built-in ROM 21 of the gaming machine microcomputer 10. For example, the LED is turned on by a Hi (data "1") signal. (Lights up) and turns off the LED with the Lo (data “0”) signal
It is a circuit that turns off.

【0045】信号変換回路33は、内蔵ROM21から
のプログラムデータをRS232Cの信号レベルに変換
して、出力フィルター回路34を介して外部のROMラ
イター50に出力する回路である。出力フィルター回路
34は、電源投入時の出力信号で、外部に接続されるR
OMライター50の誤動作を防止するとともに、信号変
換回路33から入力されるデータに基づいて内蔵ROM
21がプログラムデータを出力しているか否かを表示す
る回路である。
The signal conversion circuit 33 is a circuit for converting the program data from the built-in ROM 21 into the signal level of RS232C and outputting it to the external ROM writer 50 via the output filter circuit 34. The output filter circuit 34 is an output signal when the power is turned on, and is connected to the outside by an R signal.
The OM writer 50 is prevented from malfunctioning, and the built-in ROM is based on the data input from the signal conversion circuit 33.
21 is a circuit for displaying whether or not program data is output.

【0046】電源回路35は、データローダインターフ
ェース回路30内の動作電圧を生成する回路であり、遊
技機用マイクロコンピュータ10へAC24Vを供給す
る。次に、動作を説明する。まず、図4に示したよう
に、遊技機用マイクロコンピュータ10(遊技制御回
路)と、データローダインターフェース回路30と、R
OMライター50を接続し、ROMライター50には、
予め正規の遊技プログラム(マスタープログラム)が書
込まれているマスターROM60を接続することによ
り、データローダインターフェース回路30から遊技制
御回路へ電源電圧(例えば、AC24V)が供給され
る。そして、データローダインターフェース回路30内
の電源回路35により動作電圧が生成されて、データロ
ーダインターフェース回路30内の各回路に供給され
る。
The power supply circuit 35 is a circuit for generating an operating voltage in the data loader interface circuit 30, and supplies 24 V AC to the gaming machine microcomputer 10. Next, the operation will be described. First, as shown in FIG. 4, a gaming machine microcomputer 10 (game control circuit), a data loader interface circuit 30, and R
Connect the OM writer 50 to the ROM writer 50,
By connecting a master ROM 60 in which a regular game program (master program) is written in advance, a power supply voltage (for example, AC 24V) is supplied from the data loader interface circuit 30 to the game control circuit. Then, an operating voltage is generated by the power supply circuit 35 in the data loader interface circuit 30 and supplied to each circuit in the data loader interface circuit 30.

【0047】次に、遊技機用マイクロコンピュータ10
の内蔵ROM22に格納されている遊技情報送出プログ
ラムのフローチャートについて図6、図7を参照して説
明する。まず、図6において、遊技機用マイクロコンピ
ュータ10の内蔵デバイス及びレジスタ等の初期化処理
(イニシャル処理)を行う(ステップS1)。次いで、
データローダインターフェース回路30の起動信号発生
回路31の操作により、遊技プログラムを外部に送出す
る遊技情報送出プログラムを起動する起動信号がONか
否かを判断し(ステップS2)、ON(“Y”)の場合
は、内蔵ROM21に格納されている遊技プログラムデ
ータの送出処理を開始し、遊技プログラムデータを所定
バイト分、例えば、HEXフォーマットの形式で送出す
る(ステップS3)。
Next, the gaming machine microcomputer 10
A flow chart of the game information transmission program stored in the built-in ROM 22 of FIG. 6 will be described with reference to FIGS. First, in FIG. 6, initialization processing (initial processing) of built-in devices and registers of the gaming machine microcomputer 10 is performed (step S1). Then
By operating the activation signal generation circuit 31 of the data loader interface circuit 30, it is determined whether or not the activation signal for activating the game information transmission program for transmitting the game program to the outside is ON (step S2), and ON ("Y"). In this case, the process of sending the game program data stored in the built-in ROM 21 is started, and the game program data is sent by a predetermined byte, for example, in the HEX format (step S3).

【0048】そして、遊技機用マイクロコンピュータ1
0からデータローダインターフェース回路30に送出さ
れた遊技プログラムデータは、データローダインターフ
ェース回路30からROMライター50に送出される。
Then, the gaming machine microcomputer 1
The game program data sent from 0 to the data loader interface circuit 30 is sent from the data loader interface circuit 30 to the ROM writer 50.

【0049】次いで、内蔵ROM21の全データの送出
が終了したか否かを判断し(ステップS4)、終了して
いない場合は、次のブロック単位のデータを送出するよ
うにアドレスを加算して、ステップS3のデータ送出処
理に戻り(ステップS5)、内蔵ROM21の全データ
の送出処理が終了するまでステップS3〜S5の処理を
繰り返し実行する。
Then, it is judged whether or not the transmission of all the data in the built-in ROM 21 is completed (step S4). If not completed, the address is added so that the next block-unit data is transmitted, The process returns to the data sending process of step S3 (step S5), and the processes of steps S3 to S5 are repeatedly executed until the sending process of all data in the built-in ROM 21 is completed.

【0050】そして、内蔵ROM21の全データの送出
処理が終了すると、その送出終了を知らせるため、最終
情報(HEXフォーマットのエンドコード)を送出し
(ステップS6)、図中“A”の処理に移行する。この
エンドコードを送出することにより、ROMライター5
0は、データの取得を停止する。
When the sending process of all the data in the built-in ROM 21 is completed, the final information (HEX format end code) is sent to notify the end of the sending (step S6), and the process goes to "A" in the figure. To do. By sending this end code, the ROM writer 5
0 stops data acquisition.

【0051】また、上述したステップS2の処理で、起
動信号がOFF(“N”)の場合は、そのまま“A”の
処理に移行する。次いで、図7の“A”の処理に移行す
ると、内蔵ROM21に格納された遊技プログラムをチ
ェックするため、内蔵ROM21より遊技プログラムデ
ータを読み込むとともに、その読み込んだ遊技プログラ
ムデータを所定のアルゴリズムで暗号化する(ステップ
S7)。そして、内蔵ROM21に格納されている正規
の遊技プログラムの所定領域から予め遊技プログラムを
暗号化した暗号化データを取り込み(ステップS8)、
先ほど読み込んで暗号化したデータと比較して整合性を
確認する(ステップS9)。整合性が確認できた場合、
すなわち、正常と判断した(“Y”)場合は、内蔵RO
M21に格納されている遊技プログラムを実行可能とす
るため、プログラム切替装置23により内蔵ROM22
から内蔵ROM21に切り替える(ステップS10)。
If the start signal is OFF ("N") in the process of step S2, the process directly proceeds to "A". Next, when the process shifts to "A" in FIG. 7, the game program data stored in the built-in ROM 21 is checked to read the game program data from the built-in ROM 21, and the read game program data is encrypted by a predetermined algorithm. Yes (step S7). Then, the encrypted data obtained by previously encrypting the game program is fetched from a predetermined area of the regular game program stored in the built-in ROM 21 (step S8).
The consistency is confirmed by comparing the data read and encrypted previously (step S9). If the consistency is confirmed,
That is, when it is determined to be normal (“Y”), the built-in RO
In order to make the game program stored in M21 executable, the program switching device 23 allows the built-in ROM 22
To the built-in ROM 21 (step S10).

【0052】また、整合性が確認できない場合は、異常
であることを報知するため、ホールの管理装置に知らせ
る報知処理を実行し(ステップS11)、遊技プログラ
ムの実行を禁止して、遊技の進行を停止して、本処理を
終了する。
If the consistency cannot be confirmed, in order to notify that there is an abnormality, a notification process for notifying the hall management device is executed (step S11), the execution of the game program is prohibited, and the game progresses. To stop this process.

【0053】したがって、予め作成された遊技プログラ
ムを所定の暗号化アルゴリズムで暗号化し、その暗号化
データを遊技プログラムが格納された内蔵ROM21の
所定領域に格納し、この暗号化アルゴリズムプログラム
を遊技機用マイクロコンピュータ10(内蔵ROM2
2)に格納しておき、電源投入時、遊技プログラムを読
み込み、暗号化アルゴリズムプログラムで暗号化し、暗
号化した値と、予め遊技プログラムの所定の領域に格納
してある暗号化データとを比較して、整合性がとれた場
合に遊技プログラムを実行し、整合性がとれなかった場
合には遊技の進行を停止するようにすることにより、格
納された遊技プログラムが正規に書き込まれたものかど
うかを判断することができ、改造したプログラムを格納
した場合、遊技進行を停止できるため、改造ROMによ
るプログラムでの遊技を禁止することができる。
Therefore, the game program created in advance is encrypted by a predetermined encryption algorithm, the encrypted data is stored in a predetermined area of the built-in ROM 21 in which the game program is stored, and this encryption algorithm program is used for the game machine. Microcomputer 10 (built-in ROM2
In 2), when the power is turned on, the game program is read, encrypted by the encryption algorithm program, and the encrypted value is compared with the encrypted data stored in the predetermined area of the game program in advance. By executing the game program when the consistency is obtained and stopping the progress of the game when the consistency is not obtained, it is determined whether the stored game program is properly written. When the modified program is stored, the progress of the game can be stopped, so that the game by the modified ROM can be prohibited.

【0054】また、遊技機用マイクロコンピュータ10
では、内蔵ROM21に格納された遊技プログラムを、
外部に送出するプログラムを内蔵しているので、外部よ
りの所定信号により、遊技プログラムを送出することが
でき、書き込まれた遊技プログラムを詳細に確認するこ
とができる。
In addition, the game machine microcomputer 10
Then, the game program stored in the built-in ROM21,
Since the program to be sent to the outside is built in, the game program can be sent by a predetermined signal from the outside, and the written game program can be confirmed in detail.

【0055】(第2実施例)まず、構成を説明する。図
8は、請求項1、請求項3及び請求項4記載の発明を適
用した第2実施例の遊技機用マイクロコンピュータ10
0のブロック構成図であり、上記第1実施例の図3に示
した遊技機用マイクロコンピュータ10のブロック構成
図と同一の構成部分には、同一符号を付して説明を省略
する。
(Second Embodiment) First, the structure will be described. FIG. 8 is a game machine microcomputer 10 of a second embodiment to which the inventions of claim 1, claim 3 and claim 4 are applied.
FIG. 10 is a block configuration diagram of No. 0, and the same components as those in the block configuration diagram of the gaming machine microcomputer 10 shown in FIG.

【0056】遊技機用マイクロコンピュータ100は、
図8に示すように、クロック発生回路11、プログラマ
ブルクロック分周回路12、外部バスインターフェース
13、リセット/割込み制御回路14、プログラマブル
カウンタ/タイマ15、16、乱数生成回路17、ウォ
ッチドッグタイマ18、CPU101、内蔵RAM2
0、内蔵ROM21、内蔵ROM102、プログラム切
替装置23、アドレスデコーダ24及びI/Oポート2
5により構成され、各ブロックは内部バス26に接続さ
れている。
The gaming machine microcomputer 100 is
As shown in FIG. 8, a clock generation circuit 11, a programmable clock frequency dividing circuit 12, an external bus interface 13, a reset / interrupt control circuit 14, programmable counters / timers 15, 16, a random number generation circuit 17, a watchdog timer 18, a CPU 101. , Built-in RAM2
0, built-in ROM 21, built-in ROM 102, program switching device 23, address decoder 24 and I / O port 2
5, each block is connected to the internal bus 26.

【0057】CPU101は、遊技機用マイクロコンピ
ュータ100のコアをなす8ビットのマイクロプロセッ
サであり、リセット/割込み制御回路14により発生さ
れる割込要求信号に基づいて、リセット割込処理によ
り、遊技機の遊技動作を内蔵ROM21内に格納された
遊技プログラムに基づいて1シーケンス単位で各種プロ
グラム処理を実行するものである。また、遊技に用いる
乱数を必要とする場合、乱数生成回路17で生成される
乱数を抽出し、特定値との判定を行い、遊技者に有利と
なる遊技を行わせるか否かを判定する。
The CPU 101 is an 8-bit microprocessor that forms the core of the gaming machine microcomputer 100. Based on an interrupt request signal generated by the reset / interrupt control circuit 14, the CPU 101 performs a reset interrupt process. Various game processes are executed on a sequence-by-sequence basis based on the game program stored in the built-in ROM 21. Further, when a random number used for the game is required, the random number generated by the random number generation circuit 17 is extracted, it is determined that the random number is a specific value, and it is determined whether or not the player is allowed to perform the advantageous game.

【0058】また、CPU101は、内蔵ROM102
内に格納された遊技情報整合性確認プログラム及び遊技
停止プログラムに基づいて外部から入力される所定の制
御信号により外部より読み込んだ遊技制御情報(正規の
遊技プログラム)と、内蔵ROM21に格納されている
遊技プログラムとの整合性を確認し、その判定結果を後
述するデータローダインターフェース回路40に出力
し、整合性が確認できなかった場合は遊技の進行を停止
させる。
The CPU 101 has a built-in ROM 102.
The game control information (regular game program) read from the outside by a predetermined control signal input from the outside based on the game information consistency confirmation program and the game stop program stored in the internal ROM 21. The consistency with the game program is confirmed, the determination result is output to the data loader interface circuit 40 described later, and if the consistency cannot be confirmed, the progress of the game is stopped.

【0059】内蔵ROM102は、遊技機用マイクロコ
ンピュータ100に内蔵される各種デバイスを制御する
デバイス制御プログラムを格納し、外部から入力される
所定の制御信号により外部より遊技制御情報(正規の遊
技プログラム)を読み込み、読み込んだ遊技制御情報
(正規の遊技プログラム(マスタープログラム))と、
内蔵ROM21に格納されている遊技プログラムとの整
合性を確認する遊技情報整合性確認プログラムを格納
し、その判定した結果を後述する検査装置に出力する。
また、遊技情報整合性確認プログラムには、整合性が確
認できなかった場合に、遊技の進行を停止する遊技停止
プログラムが含まれている。
The built-in ROM 102 stores a device control program for controlling various devices built in the gaming machine microcomputer 100, and game control information (regular game program) from the outside according to a predetermined control signal inputted from the outside. And read the game control information (regular game program (master program)),
A game information consistency confirmation program for confirming the consistency with the game program stored in the built-in ROM 21 is stored, and the determination result is output to the inspection device described later.
Further, the game information consistency confirmation program includes a game stop program for stopping the progress of the game when the consistency cannot be confirmed.

【0060】内蔵ROM102は、第2の記憶手段、デ
バイスプログラム格納手段、遊技情報整合性確認手段及
び遊技停止手段としての機能を有する。次に、上記図8
に示した請求項1、請求項3及び請求項4記載の発明を
適用した遊技機用マイクロコンピュータ100に対応す
る請求項6記載の発明を適用した検査装置の装置構成を
図9、図10に示す。
The built-in ROM 102 has a function as a second storage means, a device program storage means, a game information consistency confirmation means, and a game stop means. Next, as shown in FIG.
9 and 10 show the device configuration of the inspection device to which the invention of claim 6 is applied, which corresponds to the gaming machine microcomputer 100 to which the inventions of claim 1, claim 3 and claim 4 are applied. Show.

【0061】図9は、遊技制御回路としての上記遊技機
用マイクロコンピュータ100と、検査装置としてのデ
ータローダインターフェース回路40と、ROMライタ
ー50との接続関係を示す図である。この図9では、遊
技機用マイクロコンピュータ100の内蔵ROM21に
格納されている遊技プログラムと外部に接続されるRO
Mライター50に格納されているマスタープログラムと
の整合性を確認する場合の装置構成を示している。
FIG. 9 is a diagram showing the connection relationship between the gaming machine microcomputer 100 as a game control circuit, the data loader interface circuit 40 as an inspection device, and the ROM writer 50. In FIG. 9, a game program stored in the built-in ROM 21 of the gaming machine microcomputer 100 and an externally connected RO
The device configuration for confirming the consistency with the master program stored in the M writer 50 is shown.

【0062】図9の接続状態において、データローダイ
ンターフェース回路40に設けられているスイッチをオ
ンすることによりデータローダインターフェース回路4
0に格納されている遊技情報読込処理プログラムが起動
されて、ROMライター50からのマスタープログラム
の読込準備が開始される。そして、データローダインタ
ーフェース回路40からROMライター50にプログラ
ム送出信号が送出されて、外部プログラムが読み込まれ
るとともに、読み込まれたプログラムデータが遊技機用
マイクロコンピュータ100に送出される。
In the connection state of FIG. 9, the data loader interface circuit 4 is turned on by turning on the switch provided in the data loader interface circuit 40.
The game information read processing program stored in 0 is started, and preparation for reading the master program from the ROM writer 50 is started. Then, a program sending signal is sent from the data loader interface circuit 40 to the ROM writer 50 to read the external program, and the read program data is sent to the gaming machine microcomputer 100.

【0063】この時、ROMライター50には、予め正
規の遊技プログラム(マスタープログラム)が書込まれ
ているマスターROM60を接続しておく。送出される
データの形式は、例えば、HEXのデータフォーマット
形式をとる。
At this time, the ROM writer 50 is connected to the master ROM 60 in which a regular game program (master program) is written in advance. The format of the transmitted data is, for example, the HEX data format format.

【0064】なお、データ送出は、所定単位づつ行い、
整合性の確認も、そのデータ送出単位で行われる。図1
0は、請求項6記載の発明を適用した第2実施例のデー
タローダインターフェース回路40の要部機能ブロック
回路図である。このデータローダインターフェース回路
40は、遊技機用マイクロコンピュータ100の検査装
置としての機能を有する。この図において図5に示した
ブロック構成と同一部分には同一符号を付している。
Data transmission is performed in predetermined units,
The confirmation of the consistency is also performed in the data transmission unit. FIG.
Reference numeral 0 is a functional block circuit diagram of essential parts of the data loader interface circuit 40 of the second embodiment to which the invention according to claim 6 is applied. The data loader interface circuit 40 has a function as an inspection device for the gaming machine microcomputer 100. In this figure, the same parts as those in the block configuration shown in FIG. 5 are designated by the same reference numerals.

【0065】図10において、データローダインターフ
ェース回路40は、起動スイッチ41、入力フィルター
回路42、ドライバー回路43、LED44、ブザー4
5、信号変換回路46、入力フィルター回路47、ドラ
イバー回路48及びCPU49により構成されている。
In FIG. 10, the data loader interface circuit 40 includes a start switch 41, an input filter circuit 42, a driver circuit 43, an LED 44, and a buzzer 4.
5, a signal conversion circuit 46, an input filter circuit 47, a driver circuit 48 and a CPU 49.

【0066】起動スイッチ41は、CPU49内のRO
M49aに格納される遊技情報読込処理プログラムを起
動させるためのスイッチであり、そのオン信号を入力フ
ィルター回路42を介してCPU49に出力する。
The start switch 41 is an RO in the CPU 49.
It is a switch for activating the game information reading processing program stored in M49a, and outputs its ON signal to the CPU 49 via the input filter circuit 42.

【0067】入力フィルター回路42は、起動スイッチ
41から入力されるオン信号によりオンデータ(データ
“1”)をCPU49に出力するとともに、遊技機用マ
イクロコンピュータ100から入力されるプログラムデ
ータあるいは遊技情報整合性の判定結果データをCPU
49に出力する。
The input filter circuit 42 outputs ON data (data "1") to the CPU 49 in response to an ON signal input from the start switch 41, and program data or game information matching input from the gaming machine microcomputer 100. Data of sex judgment result
It outputs to 49.

【0068】ドライバー回路43は、CPU49から入
力されるプログラムデータに応じて例えば、Hi(デー
タ“1”)の信号でLEDをON(点灯)信号と、Lo
(データ“0”)の信号でLEDをOFF(消灯)する
信号をLED44に出力する。また、ドライバー回路4
3は、CPU49から入力される遊技情報整合性の判定
結果を示す信号により、異常または正常をLED44、
ブザー45により報知する。さらに、ドライバー回路4
3は、CPU49から入力されるROMライター50か
ら読み込んだマスタープログラムデータを遊技機用マイ
クロコンピュータ100に送出する。
The driver circuit 43 responds to the program data input from the CPU 49, for example, by turning on the LED (lighting) signal with a Hi (data "1") signal and Lo.
A signal for turning off (turning off) the LED with a signal of (data “0”) is output to the LED 44. Also, the driver circuit 4
3 is an LED 44 indicating an abnormality or a normality by a signal indicating the determination result of game information consistency input from the CPU 49.
A buzzer 45 notifies. Furthermore, the driver circuit 4
3 sends the master program data read from the ROM writer 50 input from the CPU 49 to the gaming machine microcomputer 100.

【0069】信号変換回路46は、CPU49よりドラ
イバー回路48を介して入力される制御信号及びプログ
ラムデータをRS232Cの信号レベルに変換して、外
部のROMライター50に出力するとともに、ROMラ
イター50から入力される正規の遊技プログラムデータ
を入力フィルター回路47を介してCPU49に出力す
る。
The signal conversion circuit 46 converts the control signal and program data input from the CPU 49 via the driver circuit 48 into RS232C signal levels, outputs them to the external ROM writer 50, and inputs them from the ROM writer 50. The regular game program data is output to the CPU 49 via the input filter circuit 47.

【0070】CPU49は、ROM49aとRAM49
bを内蔵し、ROM49a内には、遊技情報読込処理プ
ログラム等が格納されており、このプログラムは、上記
起動スイッチ41のオンにより起動される。CPU49
は、起動スイッチ41のオン信号が入力フィルター回路
42から入力されると、遊技情報読込処理プログラムを
起動し、ROMライター50から正規遊技プログラムデ
ータ(マスタープログラムデータ)の読み込みを制御す
る。また、CPU49は、遊技機用マイクロコンピュー
タ100から入力される遊技情報整合性の判定結果デー
タに基づいて、所定の判定結果信号をドライバー回路4
3に出力して、異常または正常をLED44、ブザー4
5により報知させる。
The CPU 49 has a ROM 49a and a RAM 49.
b, the game information reading processing program and the like are stored in the ROM 49a, and this program is activated by turning on the activation switch 41. CPU49
When the ON signal of the activation switch 41 is input from the input filter circuit 42, it activates the game information reading processing program and controls the reading of the regular game program data (master program data) from the ROM writer 50. Further, the CPU 49 outputs a predetermined determination result signal based on the determination result data of game information consistency input from the gaming machine microcomputer 100.
3 and output abnormal or normal LED44, buzzer 4
Notify by 5.

【0071】次に、動作を説明する。まず、遊技機用マ
イクロコンピュータ100の内蔵ROM102に格納さ
れているプログラムにより、外部のマスタープログラム
を読み込み、内蔵ROM21に格納されている遊技プロ
グラムとの整合性を比較判定する場合のフローチャート
について図11を参照して説明する。
Next, the operation will be described. First, the external master program is read by the program stored in the built-in ROM 102 of the gaming machine microcomputer 100, and the flowchart in the case of comparing and determining the consistency with the game program stored in the built-in ROM 21 is shown in FIG. It will be described with reference to FIG.

【0072】図11において、遊技機用マイクロコンピ
ュータ100の内蔵デバイス及びレジスタ等の初期化処
理(イニシャル処理)を行う(ステップS21)。次い
で、データローダインターフェース回路40の起動スイ
ッチ41の操作により、起動信号がOFF(“N”)の
場合は、そのまま処理“A”で示す上述した図7の処理
に移行し、起動信号がON(“Y”)の場合は、マスタ
ープログラムデータの読み込み準備が整ったことをデー
タローダインターフェース回路40に通知して、データ
ローダインターフェース回路40に格納する遊技情報読
込処理プログラムを起動し、ROMライター50のマス
ターROM60に予め格納されたマスタープログラムの
読み込み処理を行う(ステップS23)。
In FIG. 11, initialization processing (initial processing) of the built-in devices and registers of the gaming machine microcomputer 100 is performed (step S21). Next, when the start signal is OFF (“N”) by operating the start switch 41 of the data loader interface circuit 40, the process directly shifts to the process of FIG. In the case of "Y"), the data loader interface circuit 40 is notified that the master program data is ready to be read, the game information read processing program stored in the data loader interface circuit 40 is activated, and the ROM writer 50's The reading process of the master program stored in advance in the master ROM 60 is performed (step S23).

【0073】次いで、送られてきたプログラムデータが
最終情報か否かを確認し(ステップS24)、最終情報
である(“Y”)場合は、読み込んだプログラムデータ
と内蔵ROM21に格納されたプログラムデータとの比
較判定結果が正常であったことをデータローダインター
フェース回路40に報知する正常状態報知処理を行って
(この時、正常終了を示す終了信号も送出する)(ステ
ップS25)、処理“A”で示す上述した図7の処理に
移行する。
Next, it is confirmed whether or not the transmitted program data is the final information (step S24), and if it is the final information ("Y"), the read program data and the program data stored in the internal ROM 21 are checked. A normal state notifying process for notifying the data loader interface circuit 40 that the result of comparison with is normal is performed (at this time, an end signal indicating normal end is also sent) (step S25), and the process "A" Then, the processing shifts to the processing shown in FIG.

【0074】また、送られてきたプログラムデータが最
終情報でない(“N”)場合は、内蔵ROM21に格納
されている遊技プログラムを読み込むユーザープログラ
ム読み込み処理を行い(ステップS26)、先ほど読み
込んだマスタープログラムデータとの整合性を判定する
(ステップS27)。整合性がある(“Y”)場合は、
次のブロックの判定を行うため、ステップS23に戻っ
てマスタープログラムデータの読み込み処理を行い、最
終情報が送られてくるまで、ステップS23〜S27の
処理を繰り返し実行する。また、整合性がない
(“N”)場合は、比較判定結果が異常である旨をデー
タローダインターフェース回路40に報知し、データロ
ーダインターフェース回路40内のLED44、ブザー
45等により異常状態を報知する異常状態報知処理を行
うとともに、遊技プログラムの実行を禁止して、遊技の
進行を停止する(ステップS28)。
When the transmitted program data is not the final information ("N"), the user program reading process for reading the game program stored in the built-in ROM 21 is performed (step S26), and the master program read previously is read. The consistency with the data is determined (step S27). If there is consistency (“Y”),
To determine the next block, the process returns to step S23 to read the master program data, and the processes of steps S23 to S27 are repeatedly executed until the final information is sent. If there is no consistency (“N”), the data loader interface circuit 40 is notified that the comparison determination result is abnormal, and the LED 44, the buzzer 45, and the like in the data loader interface circuit 40 are notified of the abnormal condition. The abnormal state notification process is performed, the execution of the game program is prohibited, and the progress of the game is stopped (step S28).

【0075】したがって、遊技機用マイクロコンピュー
タ100では、ユーザー側遊技プログラムを格納する内
蔵ROM21と、そのユーザー側遊技プログラムをチェ
ックするための各種プログラムを格納する内蔵ROM1
02とを別々に設けたため、目的の異なるプログラムを
各記憶手段に分別して格納することができ、第3者に開
示したくない隠匿すべきプログラムを区別して格納する
ことができる。
Therefore, in the gaming machine microcomputer 100, the built-in ROM 21 for storing the user-side game program and the built-in ROM 1 for storing various programs for checking the user-side game program.
Since 02 and 02 are separately provided, it is possible to separately store programs having different purposes in each storage unit, and to separately store programs to be concealed that should not be disclosed to a third party.

【0076】また、遊技機用マイクロコンピュータ10
0では、外部より読み込んだ正規の遊技プログラム(マ
スタープログラム)と、内蔵ROM21に格納された遊
技プログラムとの整合性を比較判定するプログラムを内
蔵ROM102に内蔵しているので、書き込まれた遊技
プログラムが正規のものかどうか容易に判定することが
できる。
Further, the game machine microcomputer 10
At 0, since the built-in ROM 102 has a built-in program for comparing and judging the consistency between the regular game program (master program) read from the outside and the game program stored in the built-in ROM 21, the written game program is It can be easily determined whether it is legitimate.

【0077】次に、データローダインターフェース回路
40に格納されているプログラムにより、遊技機用マイ
クロコンピュータ100とROMライター50との間の
データの授受及びプログラムデータの整合性判定結果の
通知を行う場合のフローチャートについて図12を参照
して説明する。
Next, in the case where the program stored in the data loader interface circuit 40 sends and receives data between the gaming machine microcomputer 100 and the ROM writer 50 and notifies the program data consistency determination result. The flowchart will be described with reference to FIG.

【0078】まず、図12において、データローダイン
ターフェース回路40の内蔵デバイス及びレジスタ等の
初期化処理(イニシャル処理)を行い(ステップS3
1)、起動スイッチ41がONされたか否かを監視する
(ステップS32)。起動スイッチ41がONされた
(“Y”)場合は、起動信号を遊技機用マイクロコンピ
ュータ100に送出し(ステップS33)、遊技機用マ
イクロコンピュータ100の読込準備が良ければ(ステ
ップS34)、ROMライター50の準備が良いか否か
を確認する処理を行う(ステップS35)。ROMライ
ター50の準備が良いことを確認すると、マスターRO
M60よりマスタープログラムの読み込み処理を行い
(ステップS36)、読み込んだマスタープログラムを
遊技機用マイクロコンピュータ100に送出する(ステ
ップS37)。
First, in FIG. 12, initialization processing (initial processing) of built-in devices and registers of the data loader interface circuit 40 is performed (step S3).
1), it is monitored whether or not the activation switch 41 is turned on (step S32). If the activation switch 41 is turned on (“Y”), a activation signal is sent to the gaming machine microcomputer 100 (step S33), and if the reading of the gaming machine microcomputer 100 is good (step S34), ROM is set. A process is performed to confirm whether or not the writer 50 is ready (step S35). If you confirm that the ROM writer 50 is well prepared, the master RO
The master program is read from M60 (step S36), and the read master program is sent to the gaming machine microcomputer 100 (step S37).

【0079】そして、遊技機用マイクロコンピュータ1
00から内蔵ROM21の遊技プログラムとマスタープ
ログラムとの整合性の比較判定結果がデータローダイン
ターフェース回路40に入力されると、その判定結果が
異常信号か否かを判別する(ステップS38)。異常信
号である(“Y”)場合は、LED44、ブザー45等
により異常状態を報知する異常状態報知処理を行って
(ステップS39)、本処理を停止する。
Then, the gaming machine microcomputer 1
When the determination result of the comparison between the game program of the internal ROM 21 and the master program is input to the data loader interface circuit 40 from 00, it is determined whether the determination result is an abnormal signal (step S38). If the signal is an abnormal signal ("Y"), an abnormal state notification process for notifying an abnormal state by the LED 44, the buzzer 45, etc. is performed (step S39), and this process is stopped.

【0080】異常信号でない(“N”)場合は、遊技機
用マイクロコンピュータ100から終了信号を受信した
か否かを判別し(ステップS40)、すなわち、マスタ
ープログラムデータとの整合性が確認された場合であっ
て、終了信号を受信しない(“N”)場合は、ステップ
S34に戻って遊技機用マイクロコンピュータ100の
読込準備を確認する処理を行い、終了信号が送られてく
るまで、ステップS34〜S40の処理を繰り返し実行
する。終了信号を受信した(“Y”)場合は、LED4
4、ブザー45等により整合性チェックが終了したこと
を報知する正常状態報知処理を行って(ステップS4
1)、本処理を停止する。
If it is not an abnormal signal ("N"), it is judged whether or not an end signal is received from the gaming machine microcomputer 100 (step S40), that is, the consistency with the master program data is confirmed. In this case, if the end signal is not received (“N”), the process returns to step S34 to confirm the read preparation of the gaming machine microcomputer 100, and until the end signal is sent, step S34. The process of S40 is repeatedly executed. When the end signal is received ("Y"), LED4
4, a normal state notification process for notifying the end of the consistency check by the buzzer 45 or the like is performed (step S4
1), this process is stopped.

【0081】したがって、本発明遊技機用マイクロコン
ピュータの検査装置としてのデータローダインターフェ
ース回路40では、ROMライター50よりマスタープ
ログラムを読み込み遊技機用マイクロコンピュータ10
0に順次送出することにより、遊技機用マイクロコンピ
ュータ100の内蔵ROM102により遊技機用マイク
ロコンピュータ100の内蔵ROM21に格納された遊
技プログラムとROMライター50に書込まれたマスタ
ープログラムとの整合性を比較判定した結果をLED4
4の表示及びブザー45の音等によって報知することが
でき、容易にプログラム整合性の判定結果を確認するこ
とができる。
Therefore, in the data loader interface circuit 40 as the inspection device for the gaming machine microcomputer of the present invention, the master program is read from the ROM writer 50 and the gaming machine microcomputer 10 is read.
By sequentially sending the data to 0, the consistency between the game program stored in the built-in ROM 21 of the game machine microcomputer 100 by the built-in ROM 102 of the game machine microcomputer 100 and the master program written in the ROM writer 50 is compared. LED4 is the result of the judgment
4 and the sound of the buzzer 45, and the like, so that the determination result of the program consistency can be easily confirmed.

【0082】次に、上記第1実施例の遊技機用マイクロ
コンピュータ10、データローダインターフェース回路
30及び上記第2実施例の遊技機用マイクロコンピュー
タ100、データローダインターフェース回路40を、
それぞれ実際の制御基板として構成した場合の外観図を
図13〜図16に示す。
Next, the gaming machine microcomputer 10 according to the first embodiment, the data loader interface circuit 30, the gaming machine microcomputer 100 according to the second embodiment, and the data loader interface circuit 40,
13 to 16 are external views in the case of being configured as actual control boards, respectively.

【0083】図13は、上記第1実施例の遊技機用マイ
クロコンピュータ10あるいは上記第2実施例の遊技機
用マイクロコンピュータ100を搭載した遊技制御回路
基板70の外観斜視図である。この図13において、7
1は電源回路を構成する部分を示しており遊技制御回路
基板70内部の動作電圧を生成し、72はデータローダ
インターフェース回路と接続するコネクタであり、73
は外部の電源ライン(例えば、AC24V)と接続する
電源コネクタを示している。
FIG. 13 is an external perspective view of a game control circuit board 70 on which the game machine microcomputer 10 of the first embodiment or the game machine microcomputer 100 of the second embodiment is mounted. In FIG. 13, 7
Reference numeral 1 denotes a portion that constitutes a power supply circuit, which generates an operating voltage inside the game control circuit board 70, and 72 is a connector which is connected to the data loader interface circuit, and 73
Indicates a power supply connector connected to an external power supply line (for example, AC 24V).

【0084】図14に、この遊技制御回路基板70のコ
ネクタ72に接続されるデータローダインターフェース
回路基板80の外観斜視図を示す。このデータローダイ
ンターフェース回路基板80には、遊技制御回路基板7
0に設けられたコネクタ72と接続するためのコネクタ
81が設けられるとともに、外部のROMライターと接
続するコネクタ82も設けられる。
FIG. 14 is an external perspective view of the data loader interface circuit board 80 connected to the connector 72 of the game control circuit board 70. In this data loader interface circuit board 80, the game control circuit board 7
A connector 81 is provided for connecting to the connector 72 provided at 0, and a connector 82 for connecting to an external ROM writer is also provided.

【0085】したがって、遊技制御回路基板70に設け
られたコネクタ72とデータローダインターフェース回
路基板80に設けられたコネクタ81を接続することに
より、遊技機用マイクロコンピュータ10、100とデ
ータローダインターフェース回路との間で各種制御信号
及びプログラムデータの授受が行われる。また、図14
中の83はLED群を示し、84はブザーを示してお
り、このLED群83及びブザー84により上述した異
常状態やデータ整合確認終了が報知される。
Therefore, by connecting the connector 72 provided on the game control circuit board 70 and the connector 81 provided on the data loader interface circuit board 80, the gaming machine microcomputers 10, 100 and the data loader interface circuit are connected. Various control signals and program data are exchanged between them. In addition, FIG.
Reference numeral 83 indicates an LED group, and reference numeral 84 indicates a buzzer. The LED group 83 and the buzzer 84 notify the abnormal state and the end of data matching confirmation described above.

【0086】また、図15は、図14に示したものとは
異なる構成のデータローダインターフェース回路基板9
0を透明ケース91に収納した場合の一例であり、図1
2に示したコネクタ81の代りにフラットーケーブル9
2を設けて遊技制御回路基板70に設けられたコネクタ
72と接続する構成としても良い。また、図15中の9
3はLED群、94はブザー、95はデータローダイン
ターフェース回路基板90内部の動作電圧を生成する電
源回路構成部分である。
Further, FIG. 15 shows a data loader interface circuit board 9 having a structure different from that shown in FIG.
1 is an example in which 0 is stored in the transparent case 91.
The flat cable 9 is used instead of the connector 81 shown in FIG.
2 may be provided and connected to the connector 72 provided on the game control circuit board 70. Also, 9 in FIG.
3 is an LED group, 94 is a buzzer, and 95 is a power supply circuit constituent portion for generating an operating voltage inside the data loader interface circuit board 90.

【0087】また、図16に示すように、図13に示し
たフラットケーブル92の代りに遊技機用マイクロコン
ピュータ10、100のICパッケージから露出するピ
ンと1対1で直接接触するクランプ式ICプローブ96
を設けたものである。このクランプ式ICプローブ96
を利用することにより、遊技機用マイクロコンピュータ
10、100の各ピンと直接的に制御信号やデータの授
受を行うことができ、遊技制御回路基板70に設けたコ
ネクタ72を不要にすることができる。
Further, as shown in FIG. 16, instead of the flat cable 92 shown in FIG. 13, the clamp type IC probe 96 is in direct contact with the pin exposed from the IC package of the gaming machine microcomputer 10, 100 in a one-to-one correspondence.
Is provided. This clamp type IC probe 96
By using, it is possible to directly send and receive control signals and data to and from the pins of the gaming machine microcomputers 10, 100, and the connector 72 provided on the gaming control circuit board 70 can be eliminated.

【0088】したがって、図13に示したように、遊技
制御回路基板70に遊技機用マイクロコンピュータ10
あるいは遊技機用マイクロコンピュータ100を搭載
し、また、図14〜図16に示したように、データロー
ダインターフェース回路基板80、90を構成したこと
により、遊技機用マイクロコンピュータ10あるいは遊
技機用マイクロコンピュータ100の内蔵ROM21に
格納された遊技プログラムの整合性テストを容易に行う
ことができる。
Therefore, as shown in FIG. 13, the game control circuit board 70 is mounted on the game machine microcomputer 10.
Alternatively, by mounting the game machine microcomputer 100, and by configuring the data loader interface circuit boards 80 and 90 as shown in FIGS. 14 to 16, the game machine microcomputer 10 or the game machine microcomputer The consistency test of the game program stored in the built-in ROM 21 of 100 can be easily performed.

【0089】なお、図14のデータローダインターフェ
ース回路基板80ではLED群83及びブザー84を示
し、図15及び図16のデータローダインターフェース
回路基板90ではLED群93及びブザー94を報知用
として示したが、これらのLED群83、ブザー84及
びLED群93、ブザー94は、上記第2実施例の遊技
機用マイクロコンピュータ100、データローダインタ
ーフェース回路40として利用する場合に必要となる構
成であり、上記第1実施例の遊技機用マイクロコンピュ
ータ10、データローダインターフェース回路30とし
て利用する場合は不要となるため、省略することが可能
である。
Although the data loader interface circuit board 80 of FIG. 14 shows the LED group 83 and the buzzer 84, and the data loader interface circuit board 90 of FIGS. 15 and 16 shows the LED group 93 and the buzzer 94 for notification. The LED group 83, the buzzer 84, the LED group 93, and the buzzer 94 are configurations necessary when used as the gaming machine microcomputer 100 and the data loader interface circuit 40 of the second embodiment. When used as the gaming machine microcomputer 10 and the data loader interface circuit 30 of the first embodiment, it is unnecessary and can be omitted.

【0090】[0090]

【発明の効果】請求項1記載の発明によれば、目的の異
なるプログラムを各記憶手段に分別して格納しているの
で、第3者に開示したくない隠匿すべきプログラムを区
別して格納することができる。
According to the invention described in claim 1, since the programs having different purposes are separately stored in the respective storage means, the programs to be concealed which should not be disclosed to a third party are stored separately. You can

【0091】請求項2記載の発明によれば、第1の記憶
手段に格納された遊技プログラムを送出するプログラム
を内蔵しているので、外部よりの所定信号により、遊技
プログラムを送出することができ、書き込まれた遊技プ
ログラムを詳細に確認することができる。
According to the invention described in claim 2, since the program for sending out the game program stored in the first storage means is built in, the game program can be sent out by a predetermined signal from the outside. , The written game program can be confirmed in detail.

【0092】請求項3記載の発明によれば、外部より読
み込んだ正規の遊技プログラム(マスタープログラム)
と、第1の記憶手段に格納された遊技プログラムとの整
合性を比較判定するプログラムを内蔵しているので、書
き込まれた遊技プログラムが正規のものかどうか容易に
判定することができる。
According to the invention of claim 3, a regular game program (master program) read from the outside.
And, since a program for comparing and judging the consistency with the game program stored in the first storage means is built in, it is possible to easily judge whether or not the written game program is legitimate.

【0093】請求項4記載の発明によれば、外部より読
み込んだ正規の遊技プログラム(マスタープログラム)
と、格納された遊技プログラムが正規に書き込まれたも
のかどうかを判断することができ、改造したプログラム
を格納した場合、遊技進行を停止できるため、改造RO
Mによるプログラムによる遊技を禁止することができ
る。
According to the invention of claim 4, a regular game program (master program) read from the outside.
And, it is possible to judge whether or not the stored game program is properly written, and when the modified program is stored, the progress of the game can be stopped.
It is possible to prohibit the game by the program by M.

【0094】請求項5記載の発明によれば、前記請求項
1及び請求項2記載の遊技機用マイクロコンピュータの
検査装置は、前記遊技機用マイクロコンピュータの第1
の記憶手段に格納された遊技プログラムを検査装置を介
して外部に所定の信号形態で送出することができ、書き
込まれた遊技プログラムの詳細を容易に確認することが
できる。
According to the invention of claim 5, the inspection device for the gaming machine microcomputer according to any one of claims 1 and 2 is the first of the gaming machine microcomputer.
The game program stored in the storage means can be sent to the outside in the form of a predetermined signal through the inspection device, and the details of the written game program can be easily confirmed.

【0095】請求項6記載の発明によれば、前記請求項
1、請求項3及び請求項4記載の遊技機用マイクロコン
ピュータの検査装置は、遊技機用マイクロコンピュータ
の第1の記憶手段に格納された遊技プログラムとの整合
性を比較判定した結果を表示及び音声等によって報知す
ることができ、容易にプログラム整合性の判定結果を確
認することができる。
According to the invention described in claim 6, the inspection device for the gaming machine microcomputer according to any one of claims 1, 3 and 4 is stored in the first storage means of the gaming machine microcomputer. The result of comparison and determination of the consistency with the played game program can be notified by display or voice, and the determination result of the program consistency can be easily confirmed.

【図面の簡単な説明】[Brief description of drawings]

【図1】請求項1、請求項2及び請求項5記載の発明の
遊技機用マイクロコンピュータ及び検査装置の原理図で
ある。
FIG. 1 is a principle diagram of a gaming machine microcomputer and an inspection device according to the first, second and fifth inventions.

【図2】請求項1、請求項3、請求項4及び請求項6記
載の発明の遊技機用マイクロコンピュータ及び検査装置
の原理図である。
FIG. 2 is a principle diagram of the gaming machine microcomputer and the inspection device according to the first, third, fourth and sixth inventions.

【図3】請求項1及び請求項2記載の発明を適用した第
1実施例の遊技機用マイクロコンピュータのブロック構
成図である。
FIG. 3 is a block configuration diagram of a gaming machine microcomputer of a first embodiment to which the inventions of claims 1 and 2 are applied.

【図4】第1実施例の遊技機用マイクロコンピュータと
データローダインターフェース回路とROMライターを
接続した図である。
FIG. 4 is a diagram in which a game machine microcomputer of the first embodiment, a data loader interface circuit, and a ROM writer are connected.

【図5】請求項5記載の発明を適用した第1実施例のデ
ータローダインターフェース回路の機能ブロック構成図
である。
FIG. 5 is a functional block configuration diagram of a data loader interface circuit of a first embodiment to which the invention according to claim 5 is applied.

【図6】第1実施例の遊技機用マイクロコンピュータの
内蔵ROMに格納される遊技情報整合性確認プログラム
及び遊技情報送出プログラムのフローチャートである。
FIG. 6 is a flowchart of a game information consistency confirmation program and a game information transmission program stored in a built-in ROM of the gaming machine microcomputer of the first embodiment.

【図7】第1実施例の遊技機用マイクロコンピュータの
内蔵ROMに格納される遊技情報整合性確認プログラム
及び遊技情報送出プログラムのフローチャートである。
FIG. 7 is a flowchart of a game information consistency confirmation program and a game information sending program stored in a built-in ROM of the gaming machine microcomputer of the first embodiment.

【図8】請求項1、請求項3及び請求項4記載の発明を
適用した第2実施例の遊技機用マイクロコンピュータの
ブロック構成図である。
FIG. 8 is a block configuration diagram of a gaming machine microcomputer of a second embodiment to which the inventions of claim 1, claim 3 and claim 4 are applied.

【図9】第2実施例の遊技機用マイクロコンピュータと
データローダインターフェース回路とROMライターを
接続した図である。
FIG. 9 is a diagram in which a game machine microcomputer according to a second embodiment, a data loader interface circuit, and a ROM writer are connected.

【図10】請求項6記載の発明を適用した第2実施例の
データローダインターフェース回路の機能ブロック構成
図である。
FIG. 10 is a functional block configuration diagram of a data loader interface circuit of a second embodiment to which the invention according to claim 6 is applied.

【図11】本実施例の遊技機用マイクロコンピュータの
内蔵ROMに格納されるプログラムにより遊技プログラ
ムの整合性を比較判定する場合のフローチャートであ
る。
FIG. 11 is a flowchart in the case of comparing and determining the consistency of the game programs by the programs stored in the built-in ROM of the gaming machine microcomputer of the embodiment.

【図12】本実施例のデータローダインターフェース回
路に格納されるプログラムにより遊技機用マイクロコン
ピュータとROMライターとの間のデータの授受及びプ
ログラムデータの整合性判定結果の通知を行う場合のフ
ローチャートである。
FIG. 12 is a flow chart in the case of transmitting and receiving data between a gaming machine microcomputer and a ROM writer and notifying a program data consistency determination result by a program stored in a data loader interface circuit of the present embodiment. .

【図13】本実施例の遊技機用マイクロコンピュータを
搭載した遊技制御回路基板の外観斜視図である。
FIG. 13 is an external perspective view of a game control circuit board on which the game machine microcomputer according to the present embodiment is mounted.

【図14】本実施例のデータローダインターフェース回
路基板の外観斜視図である。
FIG. 14 is an external perspective view of the data loader interface circuit board according to the present embodiment.

【図15】その他のデータローダインターフェース回路
基板の外観斜視図である。
FIG. 15 is an external perspective view of another data loader interface circuit board.

【図16】その他のデータローダインターフェース回路
基板の外観斜視図である。
FIG. 16 is an external perspective view of another data loader interface circuit board.

【符号の説明】[Explanation of symbols]

10,100 遊技機用マイクロコンピュータ 11 クロック発生回路 12 プログラマブルクロック分周回路 13 外部バスインターフェース 14 リセット割り込み/制御回路 15 プログラマブルカウンタ/タイマ 16 プログラマブルカウンタ/タイマ 17 乱数生成回路 18 ウォッチドッグタイマ 19 CPU 20 内蔵RAM 21 内蔵ROM 22,102 内蔵ROM 23 プログラム切替装置 24 アドレスデコーダ 25 I/Oポート 30 データローダインターフェース回路 31 起動信号発生回路 32 入力モニタ回路 33 信号変換回路 34 出力フィルター回路 35 電源回路 40 データローダインターフェース回路 41 起動スイッチ 42 入力フィルター回路 43 ドライバー回路 44 LED 45 ブザー 46 信号変換回路 47 入力フィルター回路 48 ドライバー回路 49 CPU 50 ROMライター 60 マスターROM 70 遊技制御回路基板 71 電源回路 72 コネクタ 80 データローダインターフェース回路基板 81 コネクタ 82 コネクタ 83 LED群 84 ブザー 90 データローダインターフェース回路基板 91 透明ケース 92 フラットケーブル 93 LED群 94 ブザー 95 電源回路 96 クランプ式ICプローブ 10,100 Microcomputer for gaming machine 11 Clock generation circuit 12 Programmable clock frequency divider circuit 13 External bus interface 14 Reset interrupt / control circuit 15 Programmable counter / timer 16 Programmable counter / timer 17 Random number generation circuit 18 Watchdog timer 19 CPU 20 Built-in RAM 21 Built-in ROM 22, 102 Built-in ROM 23 Program switching device 24 Address decoder 25 I / O port 30 Data loader interface circuit 31 Start signal generation circuit 32 Input monitor circuit 33 Signal conversion circuit 34 Output filter circuit 35 Power supply circuit 40 Data loader interface Circuit 41 Start switch 42 Input filter circuit 43 Driver circuit 44 LED 45 Buzzer 46 Signal conversion circuit 47 Input Filter Circuit 48 Driver Circuit 49 CPU 50 ROM Writer 60 Master ROM 70 Game Control Circuit Board 71 Power Supply Circuit 72 Connector 80 Data Loader Interface Circuit Board 81 Connector 82 Connector 83 LED Group 84 Buzzer 90 Data Loader Interface Circuit Board 91 Transparent Case 92 Flat cable 93 LED group 94 Buzzer 95 Power circuit 96 Clamp type IC probe

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】プログラムを格納する第1の記憶手段と、 プログラムを格納する第2の記憶手段と、 前記第1及び第2の記憶手段に格納されたプログラムを
切替制御するプログラム切替手段と、 前記第1及び第2の記憶手段に格納されたプログラムを
実行する際に作業領域として使用される第3の記憶手段
と、 を備える遊技機用マイクロコンピュータであって、 前記第1の記憶手段には、遊技を制御するプログラムを
格納する遊技プログラム格納手段を備え、前記第2の記
憶手段には、自己の内蔵デバイスを制御するプログラム
を格納するデバイスプログラム格納手段を備えたことを
特徴とする遊技機用マイクロコンピュータ。
1. A first storage means for storing a program, a second storage means for storing the program, and a program switching means for controlling switching between the programs stored in the first and second storage means. A gaming machine microcomputer comprising: a third storage unit used as a work area when executing the programs stored in the first and second storage units; Is provided with a game program storage means for storing a program for controlling a game, and the second storage means is provided with a device program storage means for storing a program for controlling its own built-in device. Microcomputer for machine.
【請求項2】前記デバイスプログラム格納手段には、 外部から入力される所定信号に基づいて、前記遊技プロ
グラム格納手段に格納されたプログラム内容を外部に送
出する遊技情報送出手段を備えたことを特徴とする請求
項1記載の遊技機用マイクロコンピュータ。
2. The device program storing means is provided with game information sending means for sending the program contents stored in the game program storing means to the outside based on a predetermined signal inputted from the outside. The microcomputer for a game machine according to claim 1.
【請求項3】前記デバイスプログラム格納手段には、 外部から入力される所定信号に基づいて、外部より遊技
制御情報を読み込み、前記遊技プログラム格納手段に格
納された遊技プログラムと当該読み込んだ遊技制御情報
との整合性を確認する遊技情報整合性確認手段を備えた
ことを特徴とする請求項1記載の遊技機用マイクロコン
ピュータ。
3. The device program storage means reads game control information from the outside based on a predetermined signal inputted from the outside, and the game program stored in the game program storage means and the read game control information. 2. The game machine microcomputer according to claim 1, further comprising a game information consistency confirmation means for confirming the consistency with.
【請求項4】前記遊技情報整合性確認手段には、 前記遊技プログラム格納手段に格納された遊技プログラ
ムと、外部より読み込んだ遊技制御情報との整合性を確
認し、整合性が確認できなかった場合は、遊技の進行を
停止する遊技停止手段を備えたことを特徴とする請求項
1あるいは請求項3記載の遊技機用マイクロコンピュー
タ。
4. The game information consistency confirmation means confirms the consistency between the game program stored in the game program storage means and the game control information read from the outside, and the consistency cannot be confirmed. In this case, the game machine microcomputer according to claim 1 or 3, further comprising a game stop means for stopping the progress of the game.
【請求項5】請求項1及び請求項2記載の前記遊技機用
マイクロコンピュータの検査装置であって、 前記遊技情報送出手段により前記遊技プログラム格納手
段に格納された遊技プログラムを送出させる制御信号を
生成する制御信号生成手段と、 この制御信号生成手段により生成された制御信号により
前記遊技情報送出手段により送出される遊技プログラム
を所定の信号形態に変換して外部に出力する信号変換手
段と、 を備えたことを特徴とする遊技機用マイクロコンピュー
タの検査装置。
5. The inspection device for the gaming machine microcomputer according to claim 1 or 2, wherein a control signal for causing the game information transmitting means to transmit the game program stored in the game program storing means. A control signal generating means for generating, and a signal converting means for converting the game program sent by the game information sending means into a predetermined signal form by the control signal generated by the control signal generating means and outputting it to the outside. An inspection device for a microcomputer for a gaming machine, characterized by being provided.
【請求項6】請求項1、請求項3及び請求項4記載の前
記遊技機用マイクロコンピュータの検査装置であって、 前記遊技情報整合性確認手段により前記外部の遊技制御
情報を読み込ませる制御信号を生成する制御信号生成手
段と、 前記遊技情報整合性確認手段により、前記外部より読み
込まれた遊技制御情報と前記遊技プログラム格納手段に
格納された遊技プログラムとの整合性の比較判定結果を
受けて報知する判定結果報知手段と、 を備えたことを特徴とする遊技機用マイクロコンピュー
タの検査装置。
6. The inspection device for the gaming machine microcomputer according to claim 1, claim 3, or claim 4, wherein a control signal for causing the game information consistency confirmation means to read the external game control information. The control signal generating means for generating, and the game information consistency confirming means, upon receipt of the result of the comparison judgment of the consistency between the game control information read from the outside and the game program stored in the game program storing means. An inspection device for a gaming machine microcomputer, comprising: a determination result informing means for informing.
JP18614694A 1994-08-08 1994-08-08 Microcomputer and inspecting device for game machine Pending JPH0847566A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18614694A JPH0847566A (en) 1994-08-08 1994-08-08 Microcomputer and inspecting device for game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18614694A JPH0847566A (en) 1994-08-08 1994-08-08 Microcomputer and inspecting device for game machine

Publications (1)

Publication Number Publication Date
JPH0847566A true JPH0847566A (en) 1996-02-20

Family

ID=16183191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18614694A Pending JPH0847566A (en) 1994-08-08 1994-08-08 Microcomputer and inspecting device for game machine

Country Status (1)

Country Link
JP (1) JPH0847566A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002315935A (en) * 2001-04-19 2002-10-29 Fuji Shoji:Kk Game machine
JP2003299856A (en) * 2002-04-10 2003-10-21 Aruze Corp Game machine and inspection unit of the same
JP2008302036A (en) * 2007-06-07 2008-12-18 Olympia:Kk Game machine and memory module for game machine
JP2010088900A (en) * 2009-11-06 2010-04-22 Daiichi Shokai Co Ltd Control program inspection method of pachinko game machine
JP2012020112A (en) * 2010-06-15 2012-02-02 Takao Co Ltd Microcomputer chip for controlling gaming machine

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002315935A (en) * 2001-04-19 2002-10-29 Fuji Shoji:Kk Game machine
JP2003299856A (en) * 2002-04-10 2003-10-21 Aruze Corp Game machine and inspection unit of the same
JP2008302036A (en) * 2007-06-07 2008-12-18 Olympia:Kk Game machine and memory module for game machine
JP2010088900A (en) * 2009-11-06 2010-04-22 Daiichi Shokai Co Ltd Control program inspection method of pachinko game machine
JP2012020112A (en) * 2010-06-15 2012-02-02 Takao Co Ltd Microcomputer chip for controlling gaming machine

Similar Documents

Publication Publication Date Title
JP6715174B2 (en) Amusement machine
JP2004222875A (en) Game machine
JP6283491B2 (en) Game machine
JP4390924B2 (en) Game machine
JP6243696B2 (en) Game machine
JPH0847566A (en) Microcomputer and inspecting device for game machine
JP4711674B2 (en) Game machine
JP2862504B2 (en) Microcomputer security system for gaming machine control
JPH10192533A (en) Arithmetic processor for game machine
JP3653474B2 (en) Game machine
JP2918838B2 (en) Microcomputer for controlling game machines
JP2630680B2 (en) Gaming machine
JP4711666B2 (en) Game machine
JP2003325907A (en) Control system for game machine
JPH09253312A (en) Microcomputer for game machine control
JP6715175B2 (en) Amusement machine
JP2917882B2 (en) Game equipment control device
JP2849031B2 (en) Gaming machine security system
JP3002696B2 (en) Gaming equipment controller
JP2924748B2 (en) Game equipment control device
JP3118955B2 (en) Gaming equipment controller
JP3442474B2 (en) Microcomputer chip for gaming machine control
JP2703716B2 (en) Microcomputer for controlling game machines
JP2002035384A (en) Method for manufacturing microcomputer chip for final game machine control
JP3722516B2 (en) GAME PROGRAM DISTRIBUTION METHOD AND GAME PROGRAM DISTRIBUTION SYSTEM

Legal Events

Date Code Title Description
A02 Decision of refusal

Effective date: 20040518

Free format text: JAPANESE INTERMEDIATE CODE: A02