JPH0836428A - Saturation detecting circuit for transistor - Google Patents
Saturation detecting circuit for transistorInfo
- Publication number
- JPH0836428A JPH0836428A JP6169288A JP16928894A JPH0836428A JP H0836428 A JPH0836428 A JP H0836428A JP 6169288 A JP6169288 A JP 6169288A JP 16928894 A JP16928894 A JP 16928894A JP H0836428 A JPH0836428 A JP H0836428A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- saturation
- collector
- resistor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はレギュレータ回路の電源
電圧が低下したときの負荷駆動用トランジスタの飽和検
出回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a saturation detection circuit for a load driving transistor when the power supply voltage of a regulator circuit drops.
【０００２】[0002]
【従来の技術】図５はレギュレータ回路の構成を示す回
路図である。2. Description of the Related Art FIG. 5 is a circuit diagram showing a configuration of a regulator circuit.
【０００３】電源端子が低下したときにトランジスタ２
が飽和状態になり、トランジスタ２のコレクタが電源電
圧付近まで上昇すると、半導体装置特有の寄生ＰＮＰト
ランジスタ２０がオンして、電流がチップ基板に流出す
る。この飽和電流はトランジスタ２０の大きさに関与す
る。When the power supply terminal drops, the transistor 2
Is saturated and the collector of the transistor 2 rises to near the power supply voltage, the parasitic PNP transistor 20 peculiar to the semiconductor device is turned on, and a current flows to the chip substrate. This saturation current contributes to the size of the transistor 20.
【０００４】図６はレギュレータ回路に従来の飽和電流
低減回路の構成を示す図である。図６に示すように、ト
ランジスタ２のベースとトランジスタ２１のベースとを
接続し、トランジスタ２１のエミッタをトランジスタ２
のコレクタと抵抗３の接続点に接続し、トランジスタ２
１のコレクタとトランジスタ２２のベース・コレクタと
トランジスタ２３のベースとを接続し、トランジスタ２
２，２３のエミッタを接地端子に接続し、トランジスタ
２３のコレクタを増幅器に接続する。FIG. 6 is a diagram showing a configuration of a conventional saturation current reducing circuit in a regulator circuit. As shown in FIG. 6, the base of the transistor 2 is connected to the base of the transistor 21, and the emitter of the transistor 21 is connected to the transistor 2
Connected to the connection point between the collector of the
The collector of 1 and the base / collector of the transistor 22 are connected to the base of the transistor 23, and the transistor 2
The emitters of 2, 23 are connected to the ground terminal and the collector of the transistor 23 is connected to the amplifier.
【０００５】電源端子電圧が低下して、トランジスタ２
のコレクタと電源電圧の差が０.１Ｖ付近になると、ト
ランジスタ２１がオンして、トランジスタ２２に電流が
流れ込む。トランジスタ２３はトランジスタ２２とカレ
ントミラー接続されているので、トランジスタ２２のコ
レクタ電流をトランジスタ２３のコレクタは引き込む。
このトランジスタ２３のコレクタ電流を、トランジスタ
２がオフするように、フィードバックをかけて飽和電流
を低減させる。When the power supply terminal voltage drops, the transistor 2
When the difference between the collector voltage and the power supply voltage is about 0.1 V, the transistor 21 is turned on and a current flows into the transistor 22. Since the transistor 23 is current-mirror connected to the transistor 22, the collector current of the transistor 22 is drawn by the collector of the transistor 23.
The collector current of the transistor 23 is fed back to reduce the saturation current so that the transistor 2 is turned off.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、トランジスタ２１のＨＦＥのバラツキや
温度変化で飽和電流が大きくばらついてしまう問題があ
った。However, in the above-mentioned conventional configuration, there is a problem that the saturation current greatly varies due to variations in HFE of the transistor 21 and temperature changes.
【０００７】図４は図５，６に示した回路の電源電流−
電源電圧特性である。実線が一般的なレギュレータ回路
の特性であり、点線が従来の飽和電流低減回路の特性で
ある。FIG. 4 shows the power supply current of the circuit shown in FIGS.
It is a power supply voltage characteristic. The solid line shows the characteristics of a general regulator circuit, and the dotted line shows the characteristics of a conventional saturation current reduction circuit.
【０００８】トランジスタ２が飽和領域に入ると、電源
電流のいちじるしい増加現象が現れる。When the transistor 2 enters the saturation region, the power supply current increases remarkably.
【０００９】本発明は上記従来の問題を解決するもの
で、ｈFE依存特性、温度依存特性の少ないトランジスタ
の飽和検出回路を提供することを目的とする。The present invention solves the above-mentioned conventional problems, and an object of the present invention is to provide a saturation detection circuit for a transistor having a small h FE dependency characteristic and a low temperature dependency characteristic.
【００１０】[0010]
【課題を解決するための手段】この目的を達成するため
に、本発明のトランジスタ飽和検出回路は、飽和検出レ
ベルを任意に設定できるレベルシフト回路と、フィード
バック回路とを備えたものである。In order to achieve this object, a transistor saturation detection circuit of the present invention comprises a level shift circuit capable of arbitrarily setting a saturation detection level and a feedback circuit.
【００１１】[0011]
【作用】この構成によって、飽和検出回路によりトラン
ジスタの飽和レベルを所定の値で検出することが可能に
なり、フィードバック回路に正確に信号を送ることがで
きる。したがって、増幅器に正確にフィードバックをか
けることが可能になる。また温度によっていちじるしく
増加していた電源電流も抑えることが可能になる。With this configuration, the saturation detection circuit can detect the saturation level of the transistor at a predetermined value, and the signal can be accurately sent to the feedback circuit. Therefore, it becomes possible to accurately feed back the amplifier. In addition, it is possible to suppress the power supply current that has increased significantly due to temperature.
【００１２】[0012]
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。An embodiment of the present invention will be described below with reference to the drawings.
【００１３】図１は本発明のトランジスタの飽和検出回
路にかかる一実施例の構成を示すブロック図である。FIG. 1 is a block diagram showing the configuration of an embodiment of a transistor saturation detection circuit according to the present invention.
【００１４】図１において、１は増幅器、２は負荷駆動
用トランジスタ、３，４は第１，第２の抵抗、５は飽和
検出回路とフィードバック回路である。ＶBGは基準電圧
源である。In FIG. 1, 1 is an amplifier, 2 is a load driving transistor, 3 and 4 are first and second resistors, and 5 is a saturation detection circuit and a feedback circuit. V BG is a reference voltage source.
【００１５】増幅器１の正の入力端子に基準電圧源を接
続し、負の入力端子に抵抗３，４の接続点を接続し、出
力端子に負荷駆動用トランジスタ２のベースを接続し、
電源端子にトランジスタ２のエミッタを接続し、コレク
タと抵抗３を接続し、抵抗４に接地端子を接続した一般
的レギュレータ回路に付加した飽和検出回路とフィード
バックであって、トランジスタ２のベース・コレクタ間
電圧の検出を行い、それが所定の値となったときに増幅
器１をオフさせる方向にフィードバックをかける。The reference voltage source is connected to the positive input terminal of the amplifier 1, the connection point of the resistors 3 and 4 is connected to the negative input terminal, and the base of the load driving transistor 2 is connected to the output terminal.
A saturation detection circuit and a feedback added to a general regulator circuit in which the emitter of the transistor 2 is connected to the power supply terminal, the collector is connected to the resistor 3, and the ground terminal is connected to the resistor 4 between the base and collector of the transistor 2. The voltage is detected, and when it reaches a predetermined value, feedback is applied to turn off the amplifier 1.
【００１６】図２は図１に示すトランジスタ飽和検出回
路の具体的な構成を示す回路図である。なお、図２にお
いて、１は増幅器、５は飽和検出回路とフィードバック
回路となる。FIG. 2 is a circuit diagram showing a specific structure of the transistor saturation detection circuit shown in FIG. In FIG. 2, 1 is an amplifier and 5 is a saturation detection circuit and a feedback circuit.
【００１７】図２に示すようにトランジスタの飽和検出
回路は、トランジスタ１０のエミッタと、トランジスタ
１１のエミッタと、トランジスタ２のエミッタと、トラ
ンジスタ１９のコレクタとを電源端子ＶCCに接続する。
トランジスタ１４のエミッタと、トランジスタ２のベー
スと、トランジスタ１９のベースとを接続し、この接続
点を抵抗３１を介して電源端子ＶCCに接続する。トラン
ジスタ１５のベースをトランジスタ１８のベース、コレ
クタに接続し、抵抗３２を介して電源端子ＶCCに接続す
るとともに、抵抗３３を介してトランジスタ１９のエミ
ッタと、電流源４１と抵抗３４とに接続する。電流源４
１の片方を接地端子ＧＮＤに接続する。抵抗３４の片方
とトランジスタ１３のベースとを接続し、抵抗３５を介
して接地端子ＧＮＤに接続する。トランジスタ１５のコ
レクタを、トランジスタ１６のベース・コレクタと、ト
ランジスタ１７のベースとに接続する。トランジスタ１
６，１７のエミッタを接地端子ＧＮＤに接続する。トラ
ンジスタ１３のベースを、抵抗４を介して接地端子ＧＮ
Ｄに接続するとともに、抵抗３を介してトランジスタ２
のコレクタと、トランジスタ１５のエミッタとに接続す
る。トランジスタ１３のエミッタとトランジスタ１４の
エミッタとを接続し、この接続点を電流源４０を介して
接地端子ＧＮＤに接続する。トランジスタ１３のコレク
タを、トランジスタ１１のベース・コレクタと、トラン
ジスタ１０のベースと、トランジスタ１７のコレクタと
に接続する。トランジスタ１０のコレクタを、トランジ
スタ１４のベースと、トランジスタ１２のコレクタとに
接続する。トランジスタ１２のベースを基準電圧源ＶBG
と接続する。As shown in FIG. 2, the transistor saturation detection circuit connects the emitter of transistor 10, the emitter of transistor 11, the emitter of transistor 2, and the collector of transistor 19 to power supply terminal V CC .
The emitter of the transistor 14, the base of the transistor 2, and the base of the transistor 19 are connected, and this connection point is connected to the power supply terminal V CC via the resistor 31. The base of the transistor 15 is connected to the base and collector of the transistor 18, connected to the power supply terminal V CC through the resistor 32, and connected to the emitter of the transistor 19 and the current source 41 and the resistor 34 through the resistor 33. . Current source 4
One of the terminals 1 is connected to the ground terminal GND. One of the resistors 34 and the base of the transistor 13 are connected to each other and connected to the ground terminal GND via the resistor 35. The collector of transistor 15 is connected to the base-collector of transistor 16 and the base of transistor 17. Transistor 1
The emitters of 6 and 17 are connected to the ground terminal GND. The base of the transistor 13 is connected to the ground terminal GN via the resistor 4.
Transistor 2 via resistor 3
Is connected to the collector and the emitter of the transistor 15. The emitter of the transistor 13 and the emitter of the transistor 14 are connected, and this connection point is connected to the ground terminal GND via the current source 40. The collector of the transistor 13 is connected to the base / collector of the transistor 11, the base of the transistor 10 and the collector of the transistor 17. The collector of transistor 10 is connected to the base of transistor 14 and the collector of transistor 12. The base of the transistor 12 is the reference voltage source V BG
Connect with.
【００１８】また、図２における接続点Ａ，Ｂ、および
ＶREGの電位の説明をしながら、飽和検出回路による飽
和電流の低減回路の動作を以下説明する。The operation of the saturation current reduction circuit by the saturation detection circuit will be described below, while explaining the potentials of the connection points A, B and V REG in FIG.
【００１９】まず、ＶREGは以下の次式で表すことがで
きる。 ＶREG＝ＶBG×（Ｒ3／Ｒ4）＋ＶBG （Ｖ） ………（１） 電源端子電圧がＶREGよりも約０.７Ｖ以上であればトラ
ンジスタ２が飽和しないため、寄生ＰＮＰトランジスタ
はオンせず、飽和電流が流れない。このときのＡ点とＢ
点は以下の式２，３で表すことができる。First, V REG can be expressed by the following equation. V REG = V BG × (R 3 / R 4 ) + V BG (V) (1) If the power supply terminal voltage is about 0.7 V or more than V REG, the transistor 2 will not saturate, so a parasitic PNP transistor Does not turn on and no saturation current flows. Point A and B at this time
The points can be expressed by the following equations 2 and 3.
【００２０】 ＶA＝ＶCC−ＶBE2−ＶBE19 （Ｖ） ………（２） ＶB＝ＶA＋ＶBE18×Ｒ3／（Ｒ3＋Ｒ4） （Ｖ） ………（３） 電源端子電圧がＶREGよりも約０.１Ｖ以上、０.７Ｖ未
満であれば、トランジスタ２は飽和領域にあり、寄生Ｐ
ＮＰトランジスタがオンの状態にある。ＶA，ＶBは上式
で表せるので、トランジスタ２の飽和レベルを０.２Ｖ
で検出したい場合にはＶAとＶBの差が０.５Ｖになるよ
うに設定し、トランジスタ１５がオンするようにする。V A = V CC −V BE2 −V BE19 (V) (2) V B = V A + V BE18 × R 3 / (R 3 + R 4 ) (V) (3) Power supply If the terminal voltage is about 0.1 V or more and less than 0.7 V than V REG , the transistor 2 is in the saturation region and the parasitic P
The NP transistor is on. Since V A and V B can be expressed by the above formula, the saturation level of the transistor 2 can be set to 0.2V.
When it is desired to detect with, the difference between V A and V B is set to 0.5 V, and the transistor 15 is turned on.
【００２１】以上のように抵抗３３，３４の抵抗比によ
り飽和検出レベルを設定することが可能である。As described above, the saturation detection level can be set by the resistance ratio of the resistors 33 and 34.
【００２２】上述したように、トランジスタ２が飽和す
ると、飽和レベル検出回路のトランジスタ１５がオンし
て、フィードバック回路が動作する。トランジスタ１５
のコレクタ電流をカレントミラーし、トランジスタ１７
でＮ倍にしてトランジスタ２がオフするように、増幅器
にフィードバックをかける。As described above, when the transistor 2 is saturated, the transistor 15 of the saturation level detecting circuit is turned on and the feedback circuit operates. Transistor 15
Current collector current of the
Then, feedback is applied to the amplifier so that the transistor 2 is turned off by N times.
【００２３】温度特性に関しては飽和検出レベルが問題
になるが飽和レベルは次式４で表すことができる。Regarding the temperature characteristic, the saturation detection level becomes a problem, but the saturation level can be expressed by the following equation 4.
【００２４】 ＶCE2＝ＶB2−ＶBE19＋ＶBE18×｛Ｒ3／（Ｒ3 ＋ Ｒ4）｝＋ＶBE15 （Ｖ ） ………（４） 上式よりＶBE19，ＶBE15がキャンセルされて温度特性と
して残る項目は、ＶBE 18と抵抗３，４である。したがっ
て、抵抗３と抵抗４との比が５：２とすると、温度係数
は−１.３ｍＶ／℃となる。ただしＶBEの温度係数は−
１.８ｍＶ／℃である。V CE2 = V B2 −V BE19 + V BE18 × {R 3 / (R 3 + R 4 )} + V BE15 (V) (4) From the above equation, V BE19 and V BE15 are canceled and the temperature is changed. The items that remain as characteristics are V BE 18 and resistors 3 and 4. Therefore, if the ratio of the resistance 3 to the resistance 4 is 5: 2, the temperature coefficient is -1.3 mV / ° C. However, the temperature coefficient of V BE is −
It is 1.8 mV / ° C.
【００２５】以上のように本実施例によれば、飽和検出
回路により飽和レベルを任意に設定することが可能にな
り飽和検出を正確に行うことができる。したがってトラ
ンジスタ２の飽和電流を正確に低減することができる。As described above, according to this embodiment, the saturation level can be arbitrarily set by the saturation detection circuit, and the saturation detection can be accurately performed. Therefore, the saturation current of the transistor 2 can be accurately reduced.
【００２６】抵抗３２，３５は定電流源でも上記特性を
得ることができる。The resistors 32 and 35 can obtain the above characteristics even with a constant current source.
【００２７】[0027]
【発明の効果】本発明は、飽和するトランジスタの飽和
検出を行い、そのトランジスタをオフするようにフィー
ドバックをかけることにより、飽和トランジスタに寄生
するＰＮＰトランジスタによる飽和電流を低減すること
ができる。According to the present invention, saturation detection of a saturated transistor is performed, and feedback is applied so as to turn off the transistor, whereby the saturation current due to a PNP transistor parasitic on the saturation transistor can be reduced.
【００２８】図３はその効果を示した電源電流−電源電
圧特性である。FIG. 3 is a power supply current-power supply voltage characteristic showing the effect.
【図面の簡単な説明】[Brief description of drawings]
【図１】本発明のトランジスタの飽和検出回路にかかる
一実施例の構成を示すブロック図FIG. 1 is a block diagram showing a configuration of an embodiment of a transistor saturation detection circuit of the present invention.
【図２】図１に示すトランジスタの飽和検出回路の具体
的な構成を示す回路図FIG. 2 is a circuit diagram showing a specific configuration of a transistor saturation detection circuit shown in FIG.
【図３】図２に示す回路の特性図FIG. 3 is a characteristic diagram of the circuit shown in FIG.
【図４】従来の飽和検出回路による飽和電流の低減回路
の特性図FIG. 4 is a characteristic diagram of a saturation current reduction circuit using a conventional saturation detection circuit.
【図５】一般的レギュレータ回路の構成を示すブロック
図FIG. 5 is a block diagram showing the configuration of a general regulator circuit.
【図６】従来の飽和検出回路による飽和電流の低減回路
の構成を示すブロック図FIG. 6 is a block diagram showing a configuration of a saturation current reduction circuit using a conventional saturation detection circuit.
１ 増幅器 ２ 負荷駆動用トランジスタ（第１のトランジスタ） ３ 抵抗（第１の抵抗） ４ 抵抗（第２の抵抗） ５ 飽和検出回路・フィードバック回路 ＶCC 電源端子 ＶBG 基準電圧源1 Amplifier 2 Load-driving transistor (first transistor) 3 Resistance (first resistance) 4 Resistance (second resistance) 5 Saturation detection circuit / feedback circuit V CC power supply terminal V BG reference voltage source
Claims (1)
接続し、他方の入力端子に第１の抵抗および第２の抵抗
の接続点を接続し、出力端子に第１のトランジスタのベ
ースを接続し、電源端子に前記第１のトランジスタのエ
ミッタを接続し、コレクタと前記第１の抵抗を接続し、
前記第２の抵抗に接地端子を接続した一般的レギュレー
タ回路に付加した飽和検出回路であって、前記第１のト
ランジスタのベース・コレクタ間電圧を検出して所定の
値となったときに前記増幅器をオフさせる方向にフィー
ドバックをかける回路を備えたトランジスタの飽和検出
回路。1. An amplifier has one input terminal connected to a reference voltage source, the other input terminal connected to a connection point of a first resistor and a second resistor, and an output terminal connected to the base of a first transistor. Connect the emitter of the first transistor to the power supply terminal, connect the collector and the first resistor,
A saturation detection circuit added to a general regulator circuit in which a ground terminal is connected to the second resistor, wherein the amplifier is provided when a base-collector voltage of the first transistor is detected and reaches a predetermined value. Saturation detection circuit of transistor equipped with a circuit that feeds back in the direction to turn off.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6169288A JPH0836428A (en) | 1994-07-21 | 1994-07-21 | Saturation detecting circuit for transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6169288A JPH0836428A (en) | 1994-07-21 | 1994-07-21 | Saturation detecting circuit for transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0836428A true JPH0836428A (en) | 1996-02-06 |
Family
ID=15883744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6169288A Pending JPH0836428A (en) | 1994-07-21 | 1994-07-21 | Saturation detecting circuit for transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0836428A (en) |
-
1994
- 1994-07-21 JP JP6169288A patent/JPH0836428A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3648154A (en) | Power supply start circuit and amplifier circuit | |
| US4808907A (en) | Current regulator and method | |
| US6181196B1 (en) | Accurate bandgap circuit for a CMOS process without NPN devices | |
| US4578633A (en) | Constant current source circuit | |
| JPS5836015A (en) | Electronic variable impedance device | |
| JPH0836428A (en) | Saturation detecting circuit for transistor | |
| EP0483526B1 (en) | A current threshold detector circuit | |
| JP3178716B2 (en) | Maximum value output circuit, minimum value output circuit, maximum value minimum value output circuit | |
| US4433302A (en) | Amplifier with independent quiescent output voltage control | |
| US6396319B2 (en) | Semiconductor integrated circuit with quick charging/discharging circuit | |
| JP3255226B2 (en) | Voltage controlled amplifier | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JP2532900Y2 (en) | Limiter circuit | |
| JPS61117613A (en) | Constant voltage power supply circuit with current limit | |
| JPS6246326Y2 (en) | ||
| JPH10161757A (en) | Series path regulator circuit | |
| JPH0124646Y2 (en) | ||
| JPH0610414Y2 (en) | Low saturation voltage type series regulator | |
| JPH04278611A (en) | Constant current circuit | |
| JPH062337Y2 (en) | ALC circuit | |
| JPH07147532A (en) | Negative surge clamping circuit | |
| JPH07306725A (en) | Constant voltage power circuit | |
| JPH05343933A (en) | Voltage-current conversion circuit | |
| JPS634962B2 (en) | ||
| JPH04357706A (en) | Variable gain amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20090201 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment |
Free format text: PAYMENT UNTIL: 20090201 Year of fee payment: 14 |