JPH04357706A - Variable gain amplifier - Google Patents

Variable gain amplifier

Info

Publication number
JPH04357706A
JPH04357706A JP13120591A JP13120591A JPH04357706A JP H04357706 A JPH04357706 A JP H04357706A JP 13120591 A JP13120591 A JP 13120591A JP 13120591 A JP13120591 A JP 13120591A JP H04357706 A JPH04357706 A JP H04357706A
Authority
JP
Japan
Prior art keywords
amplifier
gain
silicon diode
voltage
variable gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13120591A
Other languages
Japanese (ja)
Inventor
Shigeki Kato
茂樹 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP13120591A priority Critical patent/JPH04357706A/en
Publication of JPH04357706A publication Critical patent/JPH04357706A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To adopt simple structure for a part varying a gain with respect to the variable gain amplifier used for an input stage of an A/D converter so as to prevent overflow. CONSTITUTION:The variable gain amplifier provided with an amplifier 1 and decreasing the gain through feedback when an output voltage exceeds a prescribed value so as to keep the output voltage constant is provided with a silicon diode 2 whose anode connects to an output of the amplifier 1, a voltage latch section 3 connecting to a cathode of the silicon diode 2 and a gain variable section 4 to decrease the gain of the amplifier 1 in response to a voltage in excess of a threshold voltage of the silicon diode 2.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明はアナログ・ディジタル変
換器の入力段に用いられ、オーバーフローを防止するた
めの可変利得増幅器に関する。本発明では、特に利得を
可変にする部分を簡単な構造にすることを目的とする。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a variable gain amplifier used in the input stage of an analog-to-digital converter to prevent overflow. The present invention particularly aims to simplify the structure of the portion that makes the gain variable.

【0002】0002

【従来の技術】図5は従来の可変利得増幅器を示す図で
ある。本図の可変利得増幅器は増幅器1と、該増幅器1
の帰還出力を整流して出力平均値を得る整流部20と、
整流部20から得られる電圧値が目標値(例えば1V)
以上になろうとするかを監視するスレッショールド部2
1と、増幅器1の入力段に設けられ、スレッショールド
部21により入力信号を絞る例えばボリゥームリミッタ
で構成される電圧制御減衰部22を含む。なお、整流部
20とスレッショールド部21の配置の順番は逆であっ
ても同様である。
2. Description of the Related Art FIG. 5 is a diagram showing a conventional variable gain amplifier. The variable gain amplifier in this figure includes an amplifier 1 and an amplifier 1.
a rectifying unit 20 that rectifies the feedback output of and obtains an output average value;
The voltage value obtained from the rectifier 20 is the target value (for example, 1V)
Threshold part 2 that monitors whether the value exceeds
1, and a voltage control attenuation section 22, which is provided at the input stage of the amplifier 1 and is configured of, for example, a volume limiter, which throttles the input signal using a threshold section 21. Note that the same applies even if the order of arrangement of the rectifying section 20 and the threshold section 21 is reversed.

【0003】可変利得増幅器で用いる整流部20はシリ
コンダイオードを用いる順方向降下電圧のため整流感度
が下がるため、従来では順方向降下電圧の小さいゲルマ
ニュームダイオードを用いていた。図6は図5の整流部
の一例を示す図である。本図(a)に示すようにオペア
ンプを用いた理想ダイオードが用いられてもよく、本図
(b)のように該ダイオードは入力信号ei に対し出
力信号e0 の入出力特性を有し、本図(c)に示すよ
うに入力信号ei が整流されて出力信号ei が得ら
れる。
The rectifying section 20 used in the variable gain amplifier uses a silicon diode, which lowers the rectification sensitivity due to the forward voltage drop. Conventionally, germanium diodes, which have a small forward voltage drop, have been used. FIG. 6 is a diagram showing an example of the rectifying section in FIG. 5. As shown in this figure (a), an ideal diode using an operational amplifier may be used, and as shown in this figure (b), the diode has an input/output characteristic of an output signal e0 with respect to an input signal ei. As shown in Figure (c), the input signal ei is rectified to obtain the output signal ei.

【0004】図7は可変利得増幅器の入出力特性を示す
図である。本図に示すように、入力信号が約1V未満で
あれば出力信号は入力信号に比例するが(比例定数=1
)入力信号が約1V以上になろうとすると整流部20、
スレッショールド部21及び電圧制御減衰部22によっ
て入力信号が減衰せしめられ、出力信号は1V以下に抑
制される。このようにして例えば、音声信号のディジタ
ル信号処理回路においてアナログ・ディジタル変換器の
前段に可変利得増幅器を設けてアナログ・ディジタル変
換器のオーバーフローが防止されていた。
FIG. 7 is a diagram showing the input/output characteristics of a variable gain amplifier. As shown in this figure, if the input signal is less than approximately 1V, the output signal is proportional to the input signal (proportionality constant = 1
) When the input signal attempts to exceed approximately 1V, the rectifier 20,
The input signal is attenuated by the threshold section 21 and the voltage controlled attenuation section 22, and the output signal is suppressed to 1V or less. In this way, for example, in a digital signal processing circuit for audio signals, a variable gain amplifier is provided before an analog-to-digital converter to prevent overflow of the analog-to-digital converter.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、従来の
可変利得増幅器では増幅器の利得を可変するのに整流部
、スレッショールド部及び電圧制御減衰部が必要とされ
、回路構成が複雑であるという問題があった。したがっ
て、本発明は上記問題点に鑑みて、回路構成が簡単化に
なる可変利得増幅器を提供することを目的とする。
[Problems to be Solved by the Invention] However, in conventional variable gain amplifiers, a rectifier section, a threshold section, and a voltage control attenuation section are required to vary the gain of the amplifier, resulting in a complicated circuit configuration. was there. Therefore, in view of the above problems, it is an object of the present invention to provide a variable gain amplifier with a simplified circuit configuration.

【0006】[0006]

【課題を解決するための手段】第1図は本発明の原理構
成を示す等価回路図である。本発明は前記問題点を解決
するために、増幅器1を備え、その出力電圧が一定値を
越えるときにはフィードバックにより利得を下げ出力電
圧を一定に保持する可変利得増幅器において、シリコン
ダイオード2、電圧保持部3及び利得可変部4を設ける
[Means for Solving the Problems] FIG. 1 is an equivalent circuit diagram showing the principle configuration of the present invention. In order to solve the above-mentioned problems, the present invention provides a variable gain amplifier which includes an amplifier 1 and which lowers the gain by feedback to keep the output voltage constant when the output voltage exceeds a certain value. 3 and a gain variable section 4 are provided.

【0007】シリコンダイオード2は、前記増幅器1の
出力にそのアノードが接続される。電圧保持部3は、該
シリコンダイオード2のカソードに接続される。利得可
変部4は、前記シリコンダイオード2のしきい電圧を越
えた分に応じて前記増幅器1の利得を減少せしめる。
The anode of the silicon diode 2 is connected to the output of the amplifier 1. Voltage holding section 3 is connected to the cathode of silicon diode 2 . The variable gain section 4 reduces the gain of the amplifier 1 according to the amount exceeding the threshold voltage of the silicon diode 2.

【0008】[0008]

【作用】第1図における可変利得増幅器によれば、シリ
コンダイオード2により、増幅器1の出力がシリコンダ
イオード2の順方向降下電圧(約0.7V)を越えると
、その越えた部分がコンデンサである電圧保持部3によ
り充電され、トランジスタで構成される利得可変部4に
よって、増幅器1の利得が減少せしめられるため、可変
利得増幅器の構成が簡単になる。
[Operation] According to the variable gain amplifier shown in FIG. 1, when the output of the amplifier 1 exceeds the forward drop voltage (approximately 0.7V) of the silicon diode 2, the portion beyond which the output voltage exceeds the forward voltage drop of the silicon diode 2 is a capacitor. Since the gain of the amplifier 1 is reduced by the variable gain section 4, which is charged by the voltage holding section 3 and is formed of a transistor, the configuration of the variable gain amplifier is simplified.

【0009】[0009]

【実施例】以下、本発明の実施例について説明する。図
2は本発明の実施例に係る可変利得増幅器を示す図であ
る。本図の構成を説明する。本図の可変利得増幅器は電
源電圧Vccが供給される非反転型のオペアンプ11;
オペアンプ11の出力から帰還してオペアンプの反転入
力端子に接続される抵抗12、その一方がオペアンプ1
1の反転入力端子に接続される抵抗13、その一方が抵
抗13の他方に接続されその他方が接地されるコンデン
サ14からなる増幅器1と、シリコンダイオード2と、
その一方が該シリコンダイオード2のカソードに接続さ
れ、その他方が接地されるコンデンサ32及びコンデン
サ32に並列接続される抵抗31からなる電圧保持部3
と、その一方がシリコンダイオード2のカソードに接続
される抵抗41、そのベースが抵抗41の他方に接続さ
れるnpn 形トランジスタ42、そのベースがトラン
ジスタ41のエミッタに接続され、そのエミッタが接地
されるnpn 形トランジスタ43及びその一方がトラ
ンジスタ42のコレクタに接続されその他方が電圧電源
Vccに接続される抵抗44からなる利得可変部4と、
その一方が入力信号を受ける抵抗51と、その一方が抵
抗51の他方に接続されその他方が接地される抵抗52
と、その一方が抵抗51の他方に接続され、その他方が
トランジスタ43のコレクタへ接続される抵抗53と、
その一方が抵抗53の他方に接続され、その他方がオペ
アンプ11の非反転入力端子に接続されるコンデンサ5
4と、その一方が電圧電源Vcc近傍に接続され、その
他方が接地されるコンデンサ55と、その一方がオペア
ンプへ供給する電圧電源Vcc近傍に接続され、その他
方が接地されるコンデンサ56と、その一方が電圧電源
Vccに接続される抵抗57と、その一方が抵抗57に
接続され、その他方が接地される抵抗58と、その一方
が抵抗57の他方に接続され、その他方が接地されるコ
ンデンサ59と、その一方が抵抗57の他方へ、その他
方がオペアンプ11の非反転入力端子に接続される抵抗
60と、その一方がオペアンプ11の出力に接続される
コンデンサ61と、その一方がコンデンサ61の他方に
接続される抵抗62と、その一方が抵抗62の他方に接
続され、その他方がシリコンダイオード2のアノードに
接続されるコンデンサ63と、そのカソードがシリコン
ダイオード2のアノードに接続され、そのカソードが接
地されるシリコンダイオード64と、その一方がコンデ
ンサ61の他方に接続され、その他方が出力となる抵抗
65と、その一方が抵抗65の他方に接続されその他方
が接地される抵抗66とを含む。
[Examples] Examples of the present invention will be described below. FIG. 2 is a diagram showing a variable gain amplifier according to an embodiment of the present invention. The configuration of this figure will be explained. The variable gain amplifier in this figure is a non-inverting operational amplifier 11 to which a power supply voltage Vcc is supplied;
A resistor 12 is fed back from the output of the operational amplifier 11 and connected to the inverting input terminal of the operational amplifier, one of which is connected to the operational amplifier 1.
an amplifier 1 consisting of a resistor 13 connected to an inverting input terminal of the amplifier 1; a capacitor 14 having one end connected to the other end of the resistor 13 and the other end grounded; and a silicon diode 2;
A voltage holding section 3 consisting of a capacitor 32, one of which is connected to the cathode of the silicon diode 2 and the other grounded, and a resistor 31 connected in parallel to the capacitor 32.
and a resistor 41, one of which is connected to the cathode of the silicon diode 2, an NPN transistor 42 whose base is connected to the other of the resistor 41, whose base is connected to the emitter of the transistor 41, and whose emitter is grounded. a gain variable section 4 consisting of an npn type transistor 43 and a resistor 44, one of which is connected to the collector of the transistor 42 and the other connected to the voltage power supply Vcc;
A resistor 51, one of which receives an input signal, and a resistor 52, one of which is connected to the other of the resistor 51 and the other is grounded.
and a resistor 53, one of which is connected to the other of the resistor 51, and the other of which is connected to the collector of the transistor 43,
A capacitor 5 whose one end is connected to the other end of the resistor 53 and the other end connected to the non-inverting input terminal of the operational amplifier 11
4, a capacitor 55, one of which is connected near the voltage power supply Vcc and the other grounded, and a capacitor 56, one of which is connected near the voltage power supply Vcc that supplies the operational amplifier, and the other grounded. A resistor 57 whose one end is connected to the voltage power supply Vcc, a resistor 58 whose one end is connected to the resistor 57 and whose other end is grounded, and a capacitor whose one end is connected to the other end of the resistor 57 and whose other end is grounded. 59, a resistor 60, one of which is connected to the other of the resistor 57 and the other to the non-inverting input terminal of the operational amplifier 11, a capacitor 61, one of which is connected to the output of the operational amplifier 11, and one of which is connected to the non-inverting input terminal of the operational amplifier 11; a resistor 62, one of which is connected to the other of the resistor 62, and the other of which is connected to the anode of the silicon diode 2; a capacitor 63, whose cathode is connected to the anode of the silicon diode 2; A silicon diode 64 whose cathode is grounded, a resistor 65 whose one end is connected to the other end of the capacitor 61 and whose other end serves as an output, and a resistor 66 whose one end is connected to the other end of the resistor 65 and whose other end is grounded. including.

【0010】図3はシリコンダイオードの順方向降下電
圧特性を示す図である。本図(a)に示すようにシリコ
ンダイオード2,64は順方向降下電圧Vfが約0.7
Vを示し、本図(b)のようにシリコンダイオードのカ
ソードに抵抗の一方を接続して、その抵抗の他方を接地
し、シリコンダイオードのアノードに電圧Vが印加され
ると、抵抗に流れる電流Iは抵抗値をRL とするとI
=(V−Vf )/RL となる。
FIG. 3 is a diagram showing forward voltage drop characteristics of a silicon diode. As shown in this figure (a), the forward drop voltage Vf of the silicon diodes 2 and 64 is approximately 0.7.
When one of the resistors is connected to the cathode of the silicon diode and the other resistor is grounded as shown in this figure (b), and a voltage V is applied to the anode of the silicon diode, the current flowing through the resistor I is I if the resistance value is RL
=(V-Vf)/RL.

【0011】次に本実施例の動作を説明する。図4は本
発明の実施例に係る可変利得増幅器の入出力特性を示す
。オペアンプ11の等価回路よりその利得Gは抵抗12
, 13, 51, 52, 53, 60の値をR1
2, R13, R51, R52, R53, R6
0とし、入力信号υi 、出力信号υ0 とすると G=υ0 /υi  =(R12+R13) /R13×R52/(R51+
R52) ×R60/(R53+R60) であり、R12=47KΩ,R13=1KΩ,R51=
10KΩ,R52=220 Ω, R53=2.2 K
Ω,R60=100 KΩを上式に代入すると、 G=(47+1)/1×0.22/(10+0.22)
 ×100 /(100+2.2)≒1.0となる。
Next, the operation of this embodiment will be explained. FIG. 4 shows the input/output characteristics of the variable gain amplifier according to the embodiment of the present invention. From the equivalent circuit of the operational amplifier 11, the gain G is the resistance 12
, 13, 51, 52, 53, 60 as R1
2, R13, R51, R52, R53, R6
0, input signal υi and output signal υ0, then G=υ0 /υi = (R12+R13) /R13×R52/(R51+
R52) ×R60/(R53+R60), R12=47KΩ, R13=1KΩ, R51=
10KΩ, R52=220Ω, R53=2.2K
Ω, R60=100 Substituting KΩ into the above formula, G=(47+1)/1×0.22/(10+0.22)
×100/(100+2.2)≒1.0.

【0012】次にトランジスタ43の内部抵抗をrとす
ると、オペアンプ11の等価回路G(r) は、  G
(r) =(R12+R13) /R13×R52/(
R51+R52) ×R(R+2.2)       
 ≒R/(R+2.2)=1/(1+2.2 /R)こ
こでR=r×R60/(r+R60) =r×100 
/(r+100)となる。
Next, if the internal resistance of the transistor 43 is r, the equivalent circuit G(r) of the operational amplifier 11 is G
(r) = (R12+R13) /R13×R52/(
R51+R52) ×R(R+2.2)
≒R/(R+2.2)=1/(1+2.2/R) where R=r×R60/(r+R60) =r×100
/(r+100).

【0013】図4に示すように入力信号υi がシリコ
ンダイオード2の順方向降下電圧Vf よりも小さいと
きにはオペアンプ11の出力が抵抗65及び66によっ
て分圧されて出力信号υ0 を形成する。入力信号υi
 がシリコンダイオード2の順方向降下電圧Vf より
も大きくなると、抵抗62、コンデンサ63、シリコン
ダイオード2、コンデンサ32を介して電流が流れる。 この場合、抵抗62及びコンデンサ63によって遅れ時
間を生じさせ利得の急激な変化を緩和し、後段における
異音発生を防止する。コンデンサ32が充電されるとダ
ーリントン接続されているトランジスタ41及び42に
電流が流れ、トランジスタ43のコレクタ及びエミッタ
間の内部抵抗rが小さくなる。入力信号υi がシリコ
ンダイオード2の順方向降下電圧υf よりも大きくな
ればなるほどトランジスタ43の内部抵抗rが小さくな
り、これにともなって上式の抵抗60との合成抵抗Rが
小さくなり、結果として上式の利得G(r) が小さく
なっていく。従って図4に示すように入力電圧υi が
1V以上になると出力電圧υ0 は約0.75Vで飽和
することになる。
As shown in FIG. 4, when the input signal υi is smaller than the forward drop voltage Vf of the silicon diode 2, the output of the operational amplifier 11 is divided by resistors 65 and 66 to form an output signal υ0. input signal υi
When Vf becomes larger than the forward voltage drop Vf of the silicon diode 2, a current flows through the resistor 62, the capacitor 63, the silicon diode 2, and the capacitor 32. In this case, a delay time is generated by the resistor 62 and the capacitor 63 to alleviate sudden changes in gain and prevent abnormal noise from occurring in the subsequent stage. When the capacitor 32 is charged, current flows through the Darlington-connected transistors 41 and 42, and the internal resistance r between the collector and emitter of the transistor 43 becomes small. As the input signal υi becomes larger than the forward voltage drop υf of the silicon diode 2, the internal resistance r of the transistor 43 becomes smaller, and accordingly, the combined resistance R with the resistor 60 in the above equation becomes smaller. The gain G(r) of the equation becomes smaller. Therefore, as shown in FIG. 4, when the input voltage υi exceeds 1V, the output voltage υ0 will be saturated at about 0.75V.

【0014】なお、コンデンサ63に充電された電圧が
その後も残っていると、出力電圧υ0 が約0.75V
以上で飽和する原因になるのでシリコンダイオード64
を介してコンデンサ63を放電する。さらに本実施例で
はトランジスタ42及び43をダーリントン接続とした
が、1個のトランジスタを用いて構成しても同様の目的
が達成され得る。従来の可変利得増幅器の整流部に使用
されていたダイオードが入出力特性に直線性をもとめて
いたが、本実施例に使用されているダイオードではその
ような直線性が必要でなく、むしろ非直線性の順方向降
下電圧を利用することによって容易に利得を可変できる
Note that if the voltage charged in the capacitor 63 remains after that, the output voltage υ0 will be about 0.75V.
This will cause saturation, so please use a silicon diode 64
The capacitor 63 is discharged via. Furthermore, although the transistors 42 and 43 are Darlington-connected in this embodiment, the same objective can be achieved even if a single transistor is used. The diodes used in the rectifier section of conventional variable gain amplifiers require linear input/output characteristics, but the diodes used in this example do not require such linearity, but rather have non-linear characteristics. The gain can be easily varied by utilizing the forward voltage drop.

【0015】[0015]

【発明の効果】以上説明したように、本発明によればシ
リコンダイオードの順方向降下電圧を利用してオペアン
プの利得を可変にするようにしたので、アナログ・ディ
ジタル変換器のオーバフローが容易に防止できるように
なる。
[Effects of the Invention] As explained above, according to the present invention, the gain of the operational amplifier is made variable using the forward voltage drop of the silicon diode, so overflow of the analog-to-digital converter can be easily prevented. become able to.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の原理構成を示す図である。FIG. 1 is a diagram showing the principle configuration of the present invention.

【図2】本発明の実施例に係る可変利得増幅器を示す図
である。
FIG. 2 is a diagram showing a variable gain amplifier according to an embodiment of the present invention.

【図3】シリコンダイオードの順方向降下電圧を示す図
である。
FIG. 3 is a diagram showing forward voltage drop of a silicon diode.

【図4】本発明の実施例に係る可変利得増幅器の入出力
特性を示す図である。
FIG. 4 is a diagram showing input/output characteristics of a variable gain amplifier according to an embodiment of the present invention.

【図5】従来の可変利得増幅器を示す図である。FIG. 5 is a diagram showing a conventional variable gain amplifier.

【図6】図5の整流部の一例を示す図である。FIG. 6 is a diagram showing an example of the rectifying section in FIG. 5;

【図7】可変利得増幅器の入出力特性を示す図である。FIG. 7 is a diagram showing input/output characteristics of a variable gain amplifier.

【符号の説明】 1…増幅器 2…シリコンダイオード 3…電圧保持部 4…利得可変部[Explanation of symbols] 1...Amplifier 2...Silicon diode 3...Voltage holding part 4...Variable gain section

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  増幅器(1) を備え、その出力電圧
が一定値を越えるときにはフィードバックにより利得を
下げ出力電圧を一定に保持する可変利得増幅器において
、前記増幅器(1) の出力にそのアノードが接続され
るシリコンダイオード(2) と、該シリコンダイオー
ド(2) のカソードに接続される電圧保持部(3) 
と、前記シリコンダイオード(2) のしきい電圧を越
えた分に応じて前記増幅器(1)の利得を減少せしめる
利得可変部(4) とを備えることを特徴とする可変利
得増幅器。
1. A variable gain amplifier comprising an amplifier (1), which reduces the gain by feedback to maintain the output voltage constant when the output voltage exceeds a certain value, the anode of which is connected to the output of the amplifier (1). a silicon diode (2) and a voltage holding part (3) connected to the cathode of the silicon diode (2).
and a variable gain section (4) that reduces the gain of the amplifier (1) according to the amount exceeding the threshold voltage of the silicon diode (2).
JP13120591A 1991-06-03 1991-06-03 Variable gain amplifier Pending JPH04357706A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13120591A JPH04357706A (en) 1991-06-03 1991-06-03 Variable gain amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13120591A JPH04357706A (en) 1991-06-03 1991-06-03 Variable gain amplifier

Publications (1)

Publication Number Publication Date
JPH04357706A true JPH04357706A (en) 1992-12-10

Family

ID=15052504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13120591A Pending JPH04357706A (en) 1991-06-03 1991-06-03 Variable gain amplifier

Country Status (1)

Country Link
JP (1) JPH04357706A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661437A (en) * 1994-08-15 1997-08-26 Nippon Telegraph And Telephone Corporation Negative feedback variable gain amplifier circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661437A (en) * 1994-08-15 1997-08-26 Nippon Telegraph And Telephone Corporation Negative feedback variable gain amplifier circuit

Similar Documents

Publication Publication Date Title
US4152667A (en) Gain-controlled signal amplifier
US4088963A (en) Gain control circuit
JPH04357706A (en) Variable gain amplifier
JPS6051806B2 (en) audio frequency amplifier
JPS643221Y2 (en)
JPS6133483B2 (en)
JPH1065469A (en) Common emitter amplifier circuit with attenuator
JP4048819B2 (en) Photoelectric conversion device
JPH0235488B2 (en)
JPS625538B2 (en)
JPH0836428A (en) Saturation detecting circuit for transistor
JP2004228710A (en) Variable attenuation circuit
JPH0534028Y2 (en)
US3952259A (en) Gain control apparatus
JPH0724807Y2 (en) DC amplifier circuit
US6469577B2 (en) Automatic level controlling circuit
JPS6336745Y2 (en)
JPH0352028Y2 (en)
JP2532900Y2 (en) Limiter circuit
US20090051428A1 (en) Agc circuit
JPH09116435A (en) Ad conversion circuit
JPS624886B2 (en)
JPH0724808Y2 (en) Automatic gain control circuit
JPH0537530Y2 (en)
JP2874429B2 (en) Recording current amplifier circuit

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020528