JP4048819B2 - Photoelectric conversion device - Google Patents
Photoelectric conversion device Download PDFInfo
- Publication number
- JP4048819B2 JP4048819B2 JP2002121930A JP2002121930A JP4048819B2 JP 4048819 B2 JP4048819 B2 JP 4048819B2 JP 2002121930 A JP2002121930 A JP 2002121930A JP 2002121930 A JP2002121930 A JP 2002121930A JP 4048819 B2 JP4048819 B2 JP 4048819B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistor
- voltage source
- transistor
- limiter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は半導体集積回路に好適な、リミッタ回路を内蔵した光電変換装置に関するものである。
【0002】
【従来の技術】
図4は従来の光電変換装置の回路例を示すものである。フォトダイオード401はアノードが接地され、カソードがリミッタ回路412に接続されている。リミッタ回路412は、オペアンプ402の反転入力端子と抵抗403およびダイオード404のカソードに接続され、ダイオード404のアノードがオペアンプ402の出力端子に接続されており、また抵抗403とダイオード404は並列に接続された構成となっている。
【0003】
この光電変換装置の動作を以降に示す。フォトダイオード401に入射した光によって発生した電流Ipdが抵抗403に流れることにより電圧降下が生じ、オペアンプ402の非反転入力端子に接続された基準電圧源405によって与えられた基準電圧に対して、Ipd×Rの電圧が出力端子410に発生する。しかし抵抗403と並列にダイオード404が接続されているため、出力電圧が基準電圧に対して約0.7Vのダイオード電圧(以下、「VD」という)になるとダイオード404がONし、それ以上にフォトダイオード401に電流が発生してもその電流はダイオード404を流れるため、抵抗403には出力電圧が基準電圧に対してVDになる電流値以上は流れない。したがって出力電圧は基準電圧に対してVDで制限される。このような構造にすることによって、オペアンプ402が飽和するような大振幅の光入力信号に対してもVDで出力電圧を制限することができ、オペアンプ402が飽和しないために高速な応答特性が得られる。
【0004】
【発明が解決しようとする課題】
従来の光電変換装置は以上のように構成されているが、基準電圧に対してVD、あるいはVDの整数倍でしか出力電圧を設定することができないために自由度が非常に低い。図5(c)に示すようにリミッタ回路がある場合には、出力電圧をリミッタ回路で決められた電圧(以下、リミッタ電圧という。)に設定できる。この場合では、リミッタ電圧は、基準電圧に対してVD、あるいはVDの整数倍上昇した値である。さらにこの電圧をオペアンプの飽和電圧より低く設定することにより前記した高速な応答特性が得られる。しかしながら、前記のリミッタ回路412の構成では、基準電圧が変化するとリミッタ電圧も変動してしまう。このため基準電圧の変動により、オペアンプの飽和電圧よりもリミッタ電圧が大きくなる可能性がある。一旦オペアンプが飽和してしまうと飽和状態から通常状態に復帰するには一定の時間を要するために、光入力信号に対する応答特性が悪化してしまう問題があった。
【0005】
また、一般的にオペアンプの飽和電圧は、オペアンプを駆動する電圧(以下、電源電圧という。)を基準に一定の電圧で決まっているために、電源電圧が低下した場合には飽和電圧も低下する。このため、リミッタ電圧が飽和電圧を超えると、大振幅の光入力信号に対する応答特性が悪化してしまう問題があった。
【0006】
さらにダイナミックレンジを確保するため、基準電圧を下げる、または電源電圧を上げる等の対策を行った場合でも、ダイナミックレンジはVD以上にはならないといった問題もあった。
【0007】
本発明は、上記のような問題点を解消するためのもので、光電変換装置のリミッタ電圧を自由に設定する事ができ、かつ基準電圧や電源電圧が変動しても、大振幅の光入力信号に対して安定して高速な応答特性が得られるものである。
【0008】
【課題を解決するための手段】
上記の課題を解決するために、本発明の光電変換装置は、フォトダイオードが、オペアンプの反転入力端子と、抵抗を介した出力端子に接続され、またオペアンプの出力がNPNトランジスタのベースとPNPトランジスタのエミッタとに接続され、前記NPNトランジスタのコレクタが電圧源、エミッタが電流源と出力端子に接続され、前記PNPトランジスタのベースがリミッタ電圧源に、コレクタがGNDに接続されることを特徴とする。
【0009】
この構成によれば、出力端子の電圧をリミッタ電圧源の電圧とすることができる。リミッタ電圧源の電圧は自由に設定することができ、かつ基準電圧源とは独立に設定できるため、基準電圧の変動に対しても安定な応答特性が得られる。
【0010】
また前記リミッタ電圧源として電圧源の電圧変化に対して一定の電圧を保ちながら電圧変化するようなバイアス回路を用いることにより、電源電圧の変動に対しても安定な応答特性が得られる。
【0011】
【発明の実施の形態】
以下、本発明による実施の形態について、図面を用いて説明する。
【0012】
(実施の形態1)
図1は、本発明の実施の形態1における光電変換装置の回路図である。フォトダイオード101はアノードがGND、カソードがリミッタ回路112に接続されている。リミッタ回路112では、オペアンプ102の反転入力端子が抵抗103を介して出力端子110に接続されている。またNPNトランジスタ106のベースがオペアンプ102の出力端子とPNPトランジスタ107のエミッタに、コレクタが電源電圧源108に、エミッタが電流源109と出力端子110に接続される。さらにPNPトランジスタ107のベースはリミッタ電圧源111に、コレクタはGNDに接続される。
【0013】
次に本実施の形態における回路動作を詳細に説明する。
【0014】
光が入射し、フォトダイオード101に発生した電流Iのうちオペアンプ102の入力電流は無視できるほど小さいため、そのほとんどが抵抗103に流れる。従って出力端子110には、基準電圧源105の電圧に対して電流Iに抵抗3の抵抗値Rを乗じた電圧がさらに加わって生じる。入力電流が増加し、出力端子110の電圧が上昇するとNPNトランジスタ106のベース電圧はエミッタ電圧に対してトランジスタのベース・エミッタ間電圧(以下、「VBE」という)を保ちながら上昇する。VBEは約0.7Vである。
【0015】
NPNトランジスタ106のVBEとPNPトランジスタ107のVBEは、ほぼ等しく設計されているので、出力端子110の電圧がリミッタ電圧源111の電圧に達した時点でPNPトランジスタ107がONし、PNPトランジスタ107のエミッタ電圧はベース電圧であるリミッタ電圧源111の電圧に対してVBEの電圧に固定される。NPNトランジスタ106のVBEとPNPトランジスタ107のVBEがほぼ等しいため、NPNトランジスタ106のエミッタ電圧すなわち出力端子110の電圧はリミッタ電圧源111の電圧で固定され、それ以上に上昇することはない。このためリミッタ電圧源111の電圧をオペアンプ102が飽和しない電圧に設定することにより大振幅の光信号が入射した場合でも、オペアンプ102が飽和する前に出力電圧がリミッタ電圧で制限されるために光入力信号に対して高速な応答特性が得られる。
【0016】
また基準電圧源105の電圧が変化した場合でも、本実施の形態によれば、リミッタ電圧は基準電圧源105の電圧とは独立に設定できる。すなわち、図2に示すようにリミッタ電圧がオペアンプ2の飽和電圧を超えないよう容易に行える。
【0017】
なお、PNPトランジスタ107のコレクタはオペアンプ102の反転入力端子に接続しても上記の場合と同様の効果が得られる。
【0018】
(実施の形態2)
図3は、本発明の実施の形態2における光電変換装置の回路図である。
【0019】
本実施の形態では、図1に示した構成に対して、リミッタ電圧源が電源電圧源308に対して一定の電圧を保ちながら変化するようなバイアス回路312として構成されているところが異なり、それ以外は図1と同じ構成である。
【0020】
本実施の形態において、オペアンプ302の飽和電圧は、電源電圧源308の電圧に対して一定の値となるよう決まる。このことは、実施の形態1でも同様であり、オペアンプ102の飽和電圧は電源電圧源108の電圧に対して一定の値を保ちながら変化する。
【0021】
本実施の形態ではバイアス回路312の出力電圧も同様に電源電圧源308に対して一定の電圧を保ちながら変化する。従って、図2(d)のように、電源電圧源308の電圧が変化した場合でも、オペアンプ302が飽和する出力端子310の電圧とバイアス回路312の出力電圧との関係も常に一定に保たれ、リミッタ電圧を常にバイアス回路312の出力電圧で制限できるために、大振幅の光入力信号に対して高速な応答特性が得られる。
【0022】
このことについて、さらに詳細に説明する。
【0023】
まず、バイアス回路312の回路例は図3中に示したとおりである。PNPトランジスタ313のエミッタが電源電圧源308に、コレクタとベースがPNPトランジスタ314のエミッタに接続され、コレクタとベースはPNPトランジスタ318のベースと抵抗315を介してGNDに接続され、PNPトランジスタ318のコレクタは抵抗319を介してGNDに接続され、エミッタは抵抗317と抵抗316を介して電源電圧源308に接続され、NPNトランジスタ320のベースは抵抗317と抵抗319に、コレクタは電源電圧源308に、エミッタは端子321と抵抗322を介してGNDに接続される。この回路において端子321の電圧は抵抗316と抵抗317の両端の電圧が常にVBEで一定であるために端子321、電源電圧源308、抵抗316、抵抗317の値をそれぞれV1,V2,R1,R2とすると次の式で表される。
【0024】
V1=V2−VBE×R1/(R1+R2)−VBE (式1)
式1は、端子321の電圧値V1が電源電圧源308の電圧値V2に対して常に一定の電圧で保たれることを意味している。また、抵抗316と抵抗317の比を変えることによって端子321の電圧を自由に設定することが出来る。
【0025】
【発明の効果】
本発明に示した構成にすることにより、リミッタ電圧を外部電圧源によって自由に設定することができ、また電源電圧や基準電圧が変動してもリミッタ電圧がオペアンプの飽和する出力電圧を超えることがないため、大振幅の光入力信号に対して高速応答が可能となる効果が得られる。
【0026】
また、電源電圧や基準電圧をリミッタ電圧によらず設定でき、オペアンプのダイナミックレンジを拡げられ、動作マージンの広い光電変換装置を得ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1における光電変換装置の回路図
【図2】本発明の実施の形態1および実施の形態2における光電変換装置の応答波形であり、
(a)入力信号を示す図
(b)リミッタ回路が無い場合の出力電圧を示す図
(c)リミッタ回路を設けた場合の出力電圧を示す図
(d)リミッタ回路を設けた場合であり、さらに基準電圧または電源電圧が上昇した場合の出力電圧を示す図
【図3】本発明の実施の形態2における光電変換装置の回路図
【図4】従来の光電変換装置の回路図
【図5】従来の光電変換装置の応答波形であり、
(a)入力信号を示す図
(b)リミッタ回路が無い場合の出力電圧を示す図
(c)リミッタ回路を設けた場合の出力電圧を示す図
(d)リミッタ回路を設けた場合であり、さらに基準電圧が上昇した場合の出力電圧を示す図
【符号の説明】
101、301、401 フォトダイオード
102、302、402 オペアンプ
103、303、315、317、319、322、403 抵抗
105、305、405 基準電圧源
106、306 NPNトランジスタ
107、307、313、314、318 PNPトランジスタ
108、308 電源電圧源
109、309 電流源
110、310、410 出力端子
111 リミッタ電圧源
112、412 リミッタ回路
312 バイアス回路
321 バイアス回路312の出力端子
404 ダイオード[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a photoelectric conversion device incorporating a limiter circuit suitable for a semiconductor integrated circuit.
[0002]
[Prior art]
FIG. 4 shows a circuit example of a conventional photoelectric conversion device. The
[0003]
The operation of this photoelectric conversion device is described below. A voltage drop is caused by the current Ipd generated by the light incident on the
[0004]
[Problems to be solved by the invention]
Although the conventional photoelectric conversion device is configured as described above, since the output voltage can be set only with VD or an integer multiple of VD with respect to the reference voltage, the degree of freedom is very low. When there is a limiter circuit as shown in FIG. 5C, the output voltage can be set to a voltage determined by the limiter circuit (hereinafter referred to as a limiter voltage). In this case, the limiter voltage is VD or a value that is an integral multiple of VD with respect to the reference voltage. Furthermore, by setting this voltage lower than the saturation voltage of the operational amplifier, the high-speed response characteristic described above can be obtained. However, in the configuration of the
[0005]
In general, the saturation voltage of an operational amplifier is determined with a constant voltage based on a voltage for driving the operational amplifier (hereinafter referred to as a power supply voltage). Therefore, when the power supply voltage decreases, the saturation voltage also decreases. . For this reason, when the limiter voltage exceeds the saturation voltage, there is a problem that the response characteristic with respect to a large-amplitude optical input signal is deteriorated.
[0006]
Furthermore, even when measures such as lowering the reference voltage or increasing the power supply voltage are taken to secure the dynamic range, there is a problem that the dynamic range does not exceed VD.
[0007]
The present invention is intended to solve the above-described problems. The limiter voltage of the photoelectric conversion device can be freely set, and even if the reference voltage or the power supply voltage fluctuates, a large-amplitude optical input is possible. A stable and high-speed response characteristic can be obtained with respect to a signal.
[0008]
[Means for Solving the Problems]
In order to solve the above problems, in the photoelectric conversion device of the present invention, a photodiode is connected to an inverting input terminal of an operational amplifier and an output terminal via a resistor, and an output of the operational amplifier is a base of an NPN transistor and a PNP transistor. The collector of the NPN transistor is connected to a voltage source, the emitter is connected to a current source and an output terminal, the base of the PNP transistor is connected to a limiter voltage source, and the collector is connected to GND. .
[0009]
According to this configuration, the voltage at the output terminal can be the voltage of the limiter voltage source. Since the voltage of the limiter voltage source can be set freely and can be set independently of the reference voltage source, a stable response characteristic can be obtained even when the reference voltage varies.
[0010]
Further, by using a bias circuit that changes the voltage while maintaining a constant voltage with respect to the voltage change of the voltage source as the limiter voltage source, a stable response characteristic can be obtained even with respect to fluctuations in the power supply voltage.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments according to the present invention will be described below with reference to the drawings.
[0012]
(Embodiment 1)
FIG. 1 is a circuit diagram of the photoelectric conversion apparatus according to Embodiment 1 of the present invention. The
[0013]
Next, the circuit operation in the present embodiment will be described in detail.
[0014]
Since the input current of the
[0015]
Since the VBE of the
[0016]
Even when the voltage of the
[0017]
Even if the collector of the
[0018]
(Embodiment 2)
FIG. 3 is a circuit diagram of the photoelectric conversion apparatus according to Embodiment 2 of the present invention.
[0019]
The present embodiment differs from the configuration shown in FIG. 1 in that the limiter voltage source is configured as a
[0020]
In this embodiment, the saturation voltage of the
[0021]
In the present embodiment, the output voltage of the
[0022]
This will be described in more detail.
[0023]
First, a circuit example of the
[0024]
V1 = V2−VBE × R1 / (R1 + R2) −VBE (Formula 1)
Equation 1 means that the voltage value V1 of the terminal 321 is always kept at a constant voltage with respect to the voltage value V2 of the power
[0025]
【The invention's effect】
With the configuration shown in the present invention, the limiter voltage can be freely set by an external voltage source, and even if the power supply voltage or the reference voltage varies, the limiter voltage may exceed the output voltage at which the operational amplifier saturates. Therefore, there is an effect that a high-speed response is possible for a large amplitude optical input signal.
[0026]
In addition, the power supply voltage and the reference voltage can be set regardless of the limiter voltage, the dynamic range of the operational amplifier can be expanded, and a photoelectric conversion device with a wide operation margin can be obtained.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a photoelectric conversion device according to Embodiment 1 of the present invention. FIG. 2 is a response waveform of the photoelectric conversion device according to Embodiments 1 and 2 of the present invention.
(A) A diagram showing an input signal (b) A diagram showing an output voltage when there is no limiter circuit (c) A diagram showing an output voltage when a limiter circuit is provided (d) A case where a limiter circuit is provided, and FIG. 3 is a circuit diagram of a photoelectric conversion device according to a second embodiment of the present invention. FIG. 4 is a circuit diagram of a conventional photoelectric conversion device. The response waveform of the photoelectric conversion device of
(A) A diagram showing an input signal (b) A diagram showing an output voltage when there is no limiter circuit (c) A diagram showing an output voltage when a limiter circuit is provided (d) A case where a limiter circuit is provided, and Diagram showing output voltage when reference voltage rises [Explanation of symbols]
101, 301, 401
Claims (4)
第1のPNPトランジスタのエミッタが前記電源電圧源に接続され、前記第1のトランジスタのコレクタが、前記第1のトランジスタのベースと第2のPNPトランジスタのエミッタとに接続され、前記第2のPNPトランジスタのコレクタが前記第2のPNPトランジスタのベースと第1の抵抗の一端とに接続され、前記第1の抵抗の他端がGNDに接続されており、
第2の抵抗の一端が前記電源電圧源に接続され、前記第2の抵抗の他端が第3の抵抗の一端と第1のNPNトランジスタのベースとに接続され、前記第3の抵抗の他端は第3のPNPトランジスタのエミッタに接続され、前記第3のPNPトランジスタのベースは前記第2のPNPトランジスタのベースおよびコレクタに接続され、前記第3のPNPトランジスタのコレクタは第4の抵抗の一端に接続され、前記第4の抵抗の他端はGNDに接続されており、
前記第1のNPNトランジスタのコレクタは前記電源電圧源に接続され、エミッタは第4の抵抗の一端に接続され、前記第4の抵抗の他端はGNDに接続されており、
前記第1のNPNトランジスタのエミッタ電圧を当該バイアス回路の出力電圧とすることを特徴とする請求項3記載の光電変換装置。The bias circuit includes:
An emitter of a first PNP transistor is connected to the power supply voltage source, a collector of the first transistor is connected to a base of the first transistor and an emitter of a second PNP transistor, and the second PNP A collector of the transistor is connected to a base of the second PNP transistor and one end of the first resistor, and the other end of the first resistor is connected to GND;
One end of the second resistor is connected to the power supply voltage source, the other end of the second resistor is connected to one end of the third resistor and the base of the first NPN transistor, and the other of the third resistor The end is connected to the emitter of the third PNP transistor, the base of the third PNP transistor is connected to the base and collector of the second PNP transistor, and the collector of the third PNP transistor is connected to the fourth resistor. Connected to one end, and the other end of the fourth resistor is connected to GND,
The collector of the first NPN transistor is connected to the power supply voltage source, the emitter is connected to one end of a fourth resistor, and the other end of the fourth resistor is connected to GND,
4. The photoelectric conversion device according to claim 3, wherein an emitter voltage of the first NPN transistor is used as an output voltage of the bias circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002121930A JP4048819B2 (en) | 2002-04-24 | 2002-04-24 | Photoelectric conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002121930A JP4048819B2 (en) | 2002-04-24 | 2002-04-24 | Photoelectric conversion device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003318436A JP2003318436A (en) | 2003-11-07 |
JP4048819B2 true JP4048819B2 (en) | 2008-02-20 |
Family
ID=29537687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002121930A Expired - Fee Related JP4048819B2 (en) | 2002-04-24 | 2002-04-24 | Photoelectric conversion device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4048819B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007028372A (en) * | 2005-07-20 | 2007-02-01 | Matsushita Electric Ind Co Ltd | Light reception amplifier circuit and optical pickup device using the same |
-
2002
- 2002-04-24 JP JP2002121930A patent/JP4048819B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003318436A (en) | 2003-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6278886A (en) | Bias circuit for avalanche photodiode | |
JP2010224594A (en) | Voltage generation circuit | |
JPH10290127A (en) | Current/voltage conversion ic and photoelectric conversion ic | |
JPH0446009B2 (en) | ||
JP4048819B2 (en) | Photoelectric conversion device | |
JP4655154B2 (en) | Window comparator circuit | |
US4502016A (en) | Final bridge stage for a receiver audio amplifier | |
US6396319B2 (en) | Semiconductor integrated circuit with quick charging/discharging circuit | |
JPH11205045A (en) | Current supplying circuit and bias voltage circuit | |
JP3091047B2 (en) | Optical signal amplifier circuit | |
WO2021111994A1 (en) | Reference voltage generating circuit | |
JPH08162858A (en) | Optical reception circuit | |
JP2008243876A (en) | Light-emitting element drive circuit | |
JPH0413692Y2 (en) | ||
JP4068590B2 (en) | Current-voltage conversion circuit | |
US20110032004A1 (en) | Light-receving circuit and semiconductor device having same | |
JP2623954B2 (en) | Variable gain amplifier | |
JP2532900Y2 (en) | Limiter circuit | |
JPH0643951A (en) | Current limiting circuit | |
JP2738607B2 (en) | Light emitting element drive circuit | |
JP3381100B2 (en) | amplifier | |
JP3509317B2 (en) | DC control circuit | |
JP2003150256A (en) | Constant voltage circuit | |
JP3512935B2 (en) | DC stabilized power supply circuit | |
KR20000002015A (en) | Thermal protection circuit of ic |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041117 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |