JPH08330375A - ショットキーゲート電界効果トランジスタの実効ゲート長の測定用パターンおよび測定方法 - Google Patents
ショットキーゲート電界効果トランジスタの実効ゲート長の測定用パターンおよび測定方法Info
- Publication number
- JPH08330375A JPH08330375A JP13357195A JP13357195A JPH08330375A JP H08330375 A JPH08330375 A JP H08330375A JP 13357195 A JP13357195 A JP 13357195A JP 13357195 A JP13357195 A JP 13357195A JP H08330375 A JPH08330375 A JP H08330375A
- Authority
- JP
- Japan
- Prior art keywords
- length
- measurement
- gate
- pattern
- measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ＭＥＳＦＥＴのサブミクロン程度
の実効ゲート長を空乏層容量を測定して得られる空乏層
長さから容易かつ正確に求められる測定用パターニング
の形成を図るとともに測定方法を提案する。 【構成】 ＭＥＳＦＥＴの実効ゲート長の測定用パター
ン1 は半導体基板11の表面側に形成したチャネル領域12
と、その表面上に設けた試験パターン21とからなり、試
験パターン21はパッド部22とこの一側辺部に配置間隔Ｌ
s で接続した幅およびゲート長Ｌg が同一の複数の測定
用ゲート電極23とからなるものである。その測定用パタ
ーン1 の配置間隔Ｌs を変えた複数のものを用いて、測
定用ゲート電極23間下のチャネル領域12の全領域に空乏
層31が形成されかつ測定用パターン1 の空乏層容量が一
定となり始める測定用パターン1 の配置間隔Ｌs を決定
し、このＬs とゲート長Ｌs との和で実効ゲート長Ｌg-
eff を求める。
の実効ゲート長を空乏層容量を測定して得られる空乏層
長さから容易かつ正確に求められる測定用パターニング
の形成を図るとともに測定方法を提案する。 【構成】 ＭＥＳＦＥＴの実効ゲート長の測定用パター
ン1 は半導体基板11の表面側に形成したチャネル領域12
と、その表面上に設けた試験パターン21とからなり、試
験パターン21はパッド部22とこの一側辺部に配置間隔Ｌ
s で接続した幅およびゲート長Ｌg が同一の複数の測定
用ゲート電極23とからなるものである。その測定用パタ
ーン1 の配置間隔Ｌs を変えた複数のものを用いて、測
定用ゲート電極23間下のチャネル領域12の全領域に空乏
層31が形成されかつ測定用パターン1 の空乏層容量が一
定となり始める測定用パターン1 の配置間隔Ｌs を決定
し、このＬs とゲート長Ｌs との和で実効ゲート長Ｌg-
eff を求める。
Description
【０００１】
【産業上の利用分野】本発明は、ショットキーゲート電
界効果トランジスタのソース側空乏層端からドレイン側
空乏層端までの長さで決定される実効ゲート長の測定用
パターンおよびその測定方法に関するものである。
界効果トランジスタのソース側空乏層端からドレイン側
空乏層端までの長さで決定される実効ゲート長の測定用
パターンおよびその測定方法に関するものである。
【０００２】
【従来の技術】トランジスタのゲート長は、デバイス設
計、プロセス管理等において非常に重要なパラメータで
ある。図６に示すように、金属−酸化膜−半導体電界効
果トランジスタ（以下、ＭＯＳＦＥＴという、ＭＯＳＦ
ＥＴはMetal-Oxide-Semiconductor Field Effect Trans
ister の略である）６１において、半導体基板６２上に
ゲート絶縁膜６３を介して形成されるゲート電極６４は
ソース・ドレイン領域６５，６６にオーバラップさせた
状態で配置されている。そのため、重要となるトランジ
スタ特性は、ゲート電極６４の実際のゲート長Ｌg では
なく、ソース・ドレイン領域６５，６６間の長さで表さ
れるいわゆる実効ゲート長Ｌg-eff である。
計、プロセス管理等において非常に重要なパラメータで
ある。図６に示すように、金属−酸化膜−半導体電界効
果トランジスタ（以下、ＭＯＳＦＥＴという、ＭＯＳＦ
ＥＴはMetal-Oxide-Semiconductor Field Effect Trans
ister の略である）６１において、半導体基板６２上に
ゲート絶縁膜６３を介して形成されるゲート電極６４は
ソース・ドレイン領域６５，６６にオーバラップさせた
状態で配置されている。そのため、重要となるトランジ
スタ特性は、ゲート電極６４の実際のゲート長Ｌg では
なく、ソース・ドレイン領域６５，６６間の長さで表さ
れるいわゆる実効ゲート長Ｌg-eff である。
【０００３】上記にようなＭＯＳＦＥＴにおける実効ゲ
ート長は、Japanese Jounal of Applied Physics 18
[5] (1979) Kazuo Terada, Hiroki Kawasaki, p.953-95
9 に開示されているように、ゲート電圧に対するチャ
ネル抵抗の変化から求められる。
ート長は、Japanese Jounal of Applied Physics 18
[5] (1979) Kazuo Terada, Hiroki Kawasaki, p.953-95
9 に開示されているように、ゲート電圧に対するチャ
ネル抵抗の変化から求められる。
【０００４】一方、ショットキー金属をゲート電極とす
る金属−半導体電界効果トランジスタ（以下、ＭＥＳＦ
ＥＴという、ＭＥＳＦＥＴはMetal-Semiconductor Fiel
d Effect Transister の略である）においては、ゲート
電極の実際のゲート長、すなわちゲート電極を形成する
ショットキー金属の長さでデバイス特性を表現できてい
たため、実効ゲート長という概念はほとんど考えられて
いなかった。
る金属−半導体電界効果トランジスタ（以下、ＭＥＳＦ
ＥＴという、ＭＥＳＦＥＴはMetal-Semiconductor Fiel
d Effect Transister の略である）においては、ゲート
電極の実際のゲート長、すなわちゲート電極を形成する
ショットキー金属の長さでデバイス特性を表現できてい
たため、実効ゲート長という概念はほとんど考えられて
いなかった。
【０００５】
【発明が解決しようとする課題】しかしながら、図７に
示すように、ＭＥＳＦＥＴ７１においても、半導体基板
７２上にショットキー金属で形成されるゲート電極７３
のゲート長Ｌg がサブミクロン程度の長さになるにつれ
てゲート電極７３端に広がる空乏層７４の長さを無視す
ることができなくなってきている。そのため、ゲート電
極７３の実際のゲート長Ｌg を実効ゲート長とすること
ができない。そこで、上記空乏層７４のソース領域７５
側端部からドレイン領域７６側端部までの長さを実効ゲ
ート長Ｌg-eff とする必要が生じてきている。そして上
記ＭＥＳＦＥＴの実効ゲート長も、ＭＯＳＦＥＴの実効
ゲート長を求めるのと同様の手法によって求めることが
できるが、サブミクロン程度の長さのゲート長に対して
は、いわゆるグラデュアルチャネル近似が成立しないた
め、適用は困難であった。
示すように、ＭＥＳＦＥＴ７１においても、半導体基板
７２上にショットキー金属で形成されるゲート電極７３
のゲート長Ｌg がサブミクロン程度の長さになるにつれ
てゲート電極７３端に広がる空乏層７４の長さを無視す
ることができなくなってきている。そのため、ゲート電
極７３の実際のゲート長Ｌg を実効ゲート長とすること
ができない。そこで、上記空乏層７４のソース領域７５
側端部からドレイン領域７６側端部までの長さを実効ゲ
ート長Ｌg-eff とする必要が生じてきている。そして上
記ＭＥＳＦＥＴの実効ゲート長も、ＭＯＳＦＥＴの実効
ゲート長を求めるのと同様の手法によって求めることが
できるが、サブミクロン程度の長さのゲート長に対して
は、いわゆるグラデュアルチャネル近似が成立しないた
め、適用は困難であった。
【０００６】
【課題を解決するための手段】本発明は、上記課題を解
決するためのショットキーゲート電界効果トランジスタ
の実効ゲート長の測定用パターンおよび測定方法であ
る。
決するためのショットキーゲート電界効果トランジスタ
の実効ゲート長の測定用パターンおよび測定方法であ
る。
【０００７】すなわち、ショットキーゲート電界効果ト
ランジスタの実効ゲート長の測定用パターンは、半導体
基板の表面側に形成したチャネル領域と、このチャネル
領域の表面上に設けられたものであってパッド部とこの
パッド部の一側辺部に一定の配置間隔で接続された幅お
よび長さが同一の複数の測定用ゲート電極とによって櫛
形状に形成した試験パターンとを備えたものである。
ランジスタの実効ゲート長の測定用パターンは、半導体
基板の表面側に形成したチャネル領域と、このチャネル
領域の表面上に設けられたものであってパッド部とこの
パッド部の一側辺部に一定の配置間隔で接続された幅お
よび長さが同一の複数の測定用ゲート電極とによって櫛
形状に形成した試験パターンとを備えたものである。
【０００８】ショットキーゲート電界効果トランジスタ
の実効ゲート長の測定方法は、半導体基板の表面側に形
成したチャネル領域と、このチャネル領域の表面上に設
けられたものであってパッド部と該パッド部の一側辺部
に一定の配置間隔で接続された幅および長さが同一の複
数の測定用ゲート電極とによって櫛形状に形成された試
験パターンとを備えた測定用パターンを設けて、測定用
ゲート電極間下のチャネル領域に広がる空乏層の長さか
ら実効ゲート長を求める方法である。すなわち、測定用
ゲート電極の配置間隔を変えた複数の上記測定用パター
ンを用いて、測定用パターンの測定用ゲート電極間下に
おけるチャネル領域の全領域に空乏層が形成されて測定
用パターンの空乏層容量が一定となり始める測定用ゲー
ト電極の配置間隔とこの測定用ゲート電極の長さとの和
で実効ゲート長を求める。
の実効ゲート長の測定方法は、半導体基板の表面側に形
成したチャネル領域と、このチャネル領域の表面上に設
けられたものであってパッド部と該パッド部の一側辺部
に一定の配置間隔で接続された幅および長さが同一の複
数の測定用ゲート電極とによって櫛形状に形成された試
験パターンとを備えた測定用パターンを設けて、測定用
ゲート電極間下のチャネル領域に広がる空乏層の長さか
ら実効ゲート長を求める方法である。すなわち、測定用
ゲート電極の配置間隔を変えた複数の上記測定用パター
ンを用いて、測定用パターンの測定用ゲート電極間下に
おけるチャネル領域の全領域に空乏層が形成されて測定
用パターンの空乏層容量が一定となり始める測定用ゲー
ト電極の配置間隔とこの測定用ゲート電極の長さとの和
で実効ゲート長を求める。
【０００９】
【作用】上記測定用パターンでは、ほぼ櫛形を成すもの
であって、パッド部とこのパッド部の一側辺部に一定の
配置間隔で接続された幅および長さが同一の複数の測定
用ゲート電極とからなる試験パターンがチャネル領域の
表面上に形成されている構成となっていることから、動
作時には測定用ゲート電極間下のチャネル領域に各測定
用ゲート電極側から空乏層が広がる。そして、測定用ゲ
ート電極の間隔が所定間隔より狭くなるものから測定用
ゲート電極間下のチャネル領域が空乏層によって満たさ
れるようになる。そのため、測定用ゲート電極間下のチ
ャネル領域が空乏層によって満たされるようになる測定
用ゲート電極の配置間隔とこの測定用ゲート電極の長さ
（ゲート長）との和が測定用ゲート電極下のチャネル領
域に形成される空乏層の長さとなる。すなわち、上記の
ようにして求まるその空乏層の長さが実効ゲート長にな
る。
であって、パッド部とこのパッド部の一側辺部に一定の
配置間隔で接続された幅および長さが同一の複数の測定
用ゲート電極とからなる試験パターンがチャネル領域の
表面上に形成されている構成となっていることから、動
作時には測定用ゲート電極間下のチャネル領域に各測定
用ゲート電極側から空乏層が広がる。そして、測定用ゲ
ート電極の間隔が所定間隔より狭くなるものから測定用
ゲート電極間下のチャネル領域が空乏層によって満たさ
れるようになる。そのため、測定用ゲート電極間下のチ
ャネル領域が空乏層によって満たされるようになる測定
用ゲート電極の配置間隔とこの測定用ゲート電極の長さ
（ゲート長）との和が測定用ゲート電極下のチャネル領
域に形成される空乏層の長さとなる。すなわち、上記の
ようにして求まるその空乏層の長さが実効ゲート長にな
る。
【００１０】上記測定方法では、パッド部とこのパッド
部の一側辺部に一定の配置間隔で接続された幅および長
さが同一の複数の測定用ゲート電極とから形成した試験
パターンをチャネル領域の表面上に設けたもので、測定
用ゲート電極の配置間隔を変えた複数の測定用パターン
を用いて、各測定用ゲート電極下の空乏層の広がり状態
を空乏層容量で調べることから、測定用パターンの測定
用ゲート電極間下におけるチャネル領域の全領域に空乏
層が形成された際には、測定用ゲート電極の配置間隔に
よらずに測定用パターンの空乏層容量は一定となる。そ
のため、測定用ゲート電極の配置間隔に応じて空乏層容
量が変化しなくなるときの配置間隔が、測定用ゲート電
極間下のチャネル領域が空乏層で完全に満たされ始めた
ときといえる。したがって、そのときの測定用ゲート電
極間隔とこの測定用ゲート電極の長さ（ゲート長）との
和が一つの測定用ゲート電極下のチャネル領域に形成さ
れる空乏層長さとなるので、実効ゲート長がその空乏層
長さとして求まる。
部の一側辺部に一定の配置間隔で接続された幅および長
さが同一の複数の測定用ゲート電極とから形成した試験
パターンをチャネル領域の表面上に設けたもので、測定
用ゲート電極の配置間隔を変えた複数の測定用パターン
を用いて、各測定用ゲート電極下の空乏層の広がり状態
を空乏層容量で調べることから、測定用パターンの測定
用ゲート電極間下におけるチャネル領域の全領域に空乏
層が形成された際には、測定用ゲート電極の配置間隔に
よらずに測定用パターンの空乏層容量は一定となる。そ
のため、測定用ゲート電極の配置間隔に応じて空乏層容
量が変化しなくなるときの配置間隔が、測定用ゲート電
極間下のチャネル領域が空乏層で完全に満たされ始めた
ときといえる。したがって、そのときの測定用ゲート電
極間隔とこの測定用ゲート電極の長さ（ゲート長）との
和が一つの測定用ゲート電極下のチャネル領域に形成さ
れる空乏層長さとなるので、実効ゲート長がその空乏層
長さとして求まる。
【００１１】
【実施例】本発明の測定用パターンの一実施例を、図１
の測定用パターンの説明図によって説明する。図では、
（１）に平面図を示し、（２）に（１）のＡ−Ａ線断面
図を示す。
の測定用パターンの説明図によって説明する。図では、
（１）に平面図を示し、（２）に（１）のＡ−Ａ線断面
図を示す。
【００１２】図１に示すように、測定用パターン１は以
下のように構成されている。すなわち、半導体基板１１
として、例えば不純物濃度が１０16ｃｍ-3程度のｎ型ガ
リウムヒ素（ＧａＡｓ）基板を用いる。この半導体基板
１１の上層には、実効ゲート長を評価するＭＥＳＦＥＴ
とほぼ同等の濃度状態のチャネル領域１２が形成されて
いる。上記チャネル領域１２は、例えば、加速電圧が３
０ｋｅＶ，ドーズ量が１×１０13ｄｏｓｅ／ｃｍ2 とい
うイオン注入条件でケイ素（Ｓｉ+ ）をイオン注入した
後、８００℃で２０分間の活性化アニーリングを行うこ
とによって形成されたものである。また上記半導体基板
１１の裏面には、オーミック電極１３が形成されてい
る。このオーミック電極１３は、例えば金−ゲルマニウ
ム（Ａｕ−Ｇｅ）合金やインジウム−スズ（Ｉｎ−Ｓ
ｎ）合金で形成されている。なお、上記オーミック電極
１３は、チャネル領域１２が形成されていない半導体基
板１１の表面側に形成しても差し支えはない。
下のように構成されている。すなわち、半導体基板１１
として、例えば不純物濃度が１０16ｃｍ-3程度のｎ型ガ
リウムヒ素（ＧａＡｓ）基板を用いる。この半導体基板
１１の上層には、実効ゲート長を評価するＭＥＳＦＥＴ
とほぼ同等の濃度状態のチャネル領域１２が形成されて
いる。上記チャネル領域１２は、例えば、加速電圧が３
０ｋｅＶ，ドーズ量が１×１０13ｄｏｓｅ／ｃｍ2 とい
うイオン注入条件でケイ素（Ｓｉ+ ）をイオン注入した
後、８００℃で２０分間の活性化アニーリングを行うこ
とによって形成されたものである。また上記半導体基板
１１の裏面には、オーミック電極１３が形成されてい
る。このオーミック電極１３は、例えば金−ゲルマニウ
ム（Ａｕ−Ｇｅ）合金やインジウム−スズ（Ｉｎ−Ｓ
ｎ）合金で形成されている。なお、上記オーミック電極
１３は、チャネル領域１２が形成されていない半導体基
板１１の表面側に形成しても差し支えはない。
【００１３】上記のような構成の半導体基板１１の表面
にはショットキー金属となる試験パターン２１が形成さ
れている。この試験パターン２１は、例えば金／白金／
チタン（Ａｕ／Ｐｔ／Ｔｉ）積層膜で形成されている。
この試験パターン２１は、望ましくは、実効ゲート長を
求めようとするＭＥＳＦＥＴのゲート電極と同様の構成
で形成する。
にはショットキー金属となる試験パターン２１が形成さ
れている。この試験パターン２１は、例えば金／白金／
チタン（Ａｕ／Ｐｔ／Ｔｉ）積層膜で形成されている。
この試験パターン２１は、望ましくは、実効ゲート長を
求めようとするＭＥＳＦＥＴのゲート電極と同様の構成
で形成する。
【００１４】上記試験パターン２１は、パッド部２２と
このパッド部２２の一側辺部に接続された複数の測定用
ゲート電極２３とによって櫛形状に形成されている。上
記パッド部２２は図に示すように外形寸法がＬp ×Ｗp
となっている。また各測定用ゲート電極２３はゲート長
Ｌg およびゲート幅Ｗg が一定に形成されている。そし
て測定用ゲート電極２３は配置間隔Ｌs で複数配置され
ている。したがって、上記試験パターン２１の外形寸法
はＬp ×（Ｗp ＋Ｗg ）となり、測定用ゲート電極２３
の配置間隔Ｌs によることなく一定となっている。
このパッド部２２の一側辺部に接続された複数の測定用
ゲート電極２３とによって櫛形状に形成されている。上
記パッド部２２は図に示すように外形寸法がＬp ×Ｗp
となっている。また各測定用ゲート電極２３はゲート長
Ｌg およびゲート幅Ｗg が一定に形成されている。そし
て測定用ゲート電極２３は配置間隔Ｌs で複数配置され
ている。したがって、上記試験パターン２１の外形寸法
はＬp ×（Ｗp ＋Ｗg ）となり、測定用ゲート電極２３
の配置間隔Ｌs によることなく一定となっている。
【００１５】例えば、上記試験パターン２１は、外形寸
法がＬp ×（Ｗp ＋Ｗg ）＝１５０μｍ×４０μｍ＝６
０００μｍ2 に形成され、パッド部２２の外形寸法がＬ
p ×Ｗp ＝１５０μｍ×２０μｍに形成され、各測定用
ゲート電極２３はＬg ＝０．５μｍ，Ｗg ＝２０μｍに
形成されている。そして測定用ゲート電極２３の配置間
隔Ｌs は例えば０．１μｍ〜１．０μｍの範囲で適当な
値の間隔に設定されている。
法がＬp ×（Ｗp ＋Ｗg ）＝１５０μｍ×４０μｍ＝６
０００μｍ2 に形成され、パッド部２２の外形寸法がＬ
p ×Ｗp ＝１５０μｍ×２０μｍに形成され、各測定用
ゲート電極２３はＬg ＝０．５μｍ，Ｗg ＝２０μｍに
形成されている。そして測定用ゲート電極２３の配置間
隔Ｌs は例えば０．１μｍ〜１．０μｍの範囲で適当な
値の間隔に設定されている。
【００１６】上記測定用パターン１を用いて実効ゲート
長を求めるには、測定用ゲート電極２３の配置間隔Ｌs
を変えた複数の測定用パターン１を用意する。例えば配
置間隔Ｌs を０．１μｍから１．０μｍの範囲で０．１
μｍごとに設定したものと、配置間隔Ｌs ＝０μｍのも
のとして、図２に示すような参照用パターン２を用意す
る。図２では、（１）に平面図を示し、（２）に（１）
のＢ−Ｂ線断面図を示す。参照用パターン２は、上記と
同様のチャネル領域１２の表面上に形成されたもので、
外形寸法がＬp ×（Ｗp ＋Ｗg ）〔例えば＝１５０μｍ
×４０μｍ〕で上記試験パターン２１と同様の材質から
なる試験パターン４１で形成されている。なお、試験パ
ターン４１の空乏層４２は、試験パターン４１の下方お
よびその周辺のチャネル領域１２に形成される。
長を求めるには、測定用ゲート電極２３の配置間隔Ｌs
を変えた複数の測定用パターン１を用意する。例えば配
置間隔Ｌs を０．１μｍから１．０μｍの範囲で０．１
μｍごとに設定したものと、配置間隔Ｌs ＝０μｍのも
のとして、図２に示すような参照用パターン２を用意す
る。図２では、（１）に平面図を示し、（２）に（１）
のＢ−Ｂ線断面図を示す。参照用パターン２は、上記と
同様のチャネル領域１２の表面上に形成されたもので、
外形寸法がＬp ×（Ｗp ＋Ｗg ）〔例えば＝１５０μｍ
×４０μｍ〕で上記試験パターン２１と同様の材質から
なる試験パターン４１で形成されている。なお、試験パ
ターン４１の空乏層４２は、試験パターン４１の下方お
よびその周辺のチャネル領域１２に形成される。
【００１７】そして、各測定用パターン１に発生する空
乏層３１の空乏層容量を測定することで、空乏層３１の
長さを算出して実効ゲート長Ｌg-eff を求める。
乏層３１の空乏層容量を測定することで、空乏層３１の
長さを算出して実効ゲート長Ｌg-eff を求める。
【００１８】以下、ショットキーゲート電界効果トラン
ジスタの実効ゲート長の測定方法の第１実施例を具体的
に説明する。なお、以下の説明で用いる構成部品のう
ち、上記図１によって説明した構成部品には上記説明で
用いた符号を付すこととする。
ジスタの実効ゲート長の測定方法の第１実施例を具体的
に説明する。なお、以下の説明で用いる構成部品のう
ち、上記図１によって説明した構成部品には上記説明で
用いた符号を付すこととする。
【００１９】この測定では、上記図１によって説明した
測定用パターン１を用いる。この測定用パターン１は、
測定用ゲート電極２３の配置間隔Ｌs を０．１μｍから
１．０μｍの範囲で０．１μｍごとに設定したものを用
いる。また、配置間隔Ｌs ＝０のものとして、図２によ
って説明した参照用パターン２を用いる。
測定用パターン１を用いる。この測定用パターン１は、
測定用ゲート電極２３の配置間隔Ｌs を０．１μｍから
１．０μｍの範囲で０．１μｍごとに設定したものを用
いる。また、配置間隔Ｌs ＝０のものとして、図２によ
って説明した参照用パターン２を用いる。
【００２０】上記測定用パターン１に形成される空乏層
３１の容量（以下空乏層容量という）は容量計によって
測定する。空乏層容量はパッド部２２の容量と各測定用
ゲート電極２３の容量との和として表される。ここで、
空乏層容量と測定用ゲート電極２３の配置間隔Ｌs との
関係を図３に示す。図では、縦軸に空乏層容量を示し、
横軸に測定用ゲート電極２３の配置間隔Ｌs を示す。
３１の容量（以下空乏層容量という）は容量計によって
測定する。空乏層容量はパッド部２２の容量と各測定用
ゲート電極２３の容量との和として表される。ここで、
空乏層容量と測定用ゲート電極２３の配置間隔Ｌs との
関係を図３に示す。図では、縦軸に空乏層容量を示し、
横軸に測定用ゲート電極２３の配置間隔Ｌs を示す。
【００２１】図３に示すように、測定用ゲート電極２３
の配置間隔Ｌs が十分に広い領域（例えばＬs ＞０．２
μｍ）では、空乏層容量は配置間隔Ｌs が小さいほど大
きくなる。しかしながら、配置間隔Ｌs が小さい領域
（例えばＬs ≦０．２μｍ）では、隣り合う空乏層３１
同士が接するようになるため、空乏層容量は一定値とな
り、参照用パターン（Ｌs ＝０）２における容量と等し
くなる。そこで、空乏層容量が配置間隔Ｌs に依存しな
くなるときの配置間隔Ｌs または参照用パターン２にお
ける容量と等しくなるときの配置間隔Ｌs を調べれば、
測定用ゲート電極２３のゲート長方向に広がっている空
乏層３１の長さがわかることになる。図では、Ｌs ＝
０．２μｍの測定用パターン１が実効ゲート長Ｌg-eff
を求める測定用パターンになる。そして、実効ゲート長
Ｌg-eff は（１）式のように表される。
の配置間隔Ｌs が十分に広い領域（例えばＬs ＞０．２
μｍ）では、空乏層容量は配置間隔Ｌs が小さいほど大
きくなる。しかしながら、配置間隔Ｌs が小さい領域
（例えばＬs ≦０．２μｍ）では、隣り合う空乏層３１
同士が接するようになるため、空乏層容量は一定値とな
り、参照用パターン（Ｌs ＝０）２における容量と等し
くなる。そこで、空乏層容量が配置間隔Ｌs に依存しな
くなるときの配置間隔Ｌs または参照用パターン２にお
ける容量と等しくなるときの配置間隔Ｌs を調べれば、
測定用ゲート電極２３のゲート長方向に広がっている空
乏層３１の長さがわかることになる。図では、Ｌs ＝
０．２μｍの測定用パターン１が実効ゲート長Ｌg-eff
を求める測定用パターンになる。そして、実効ゲート長
Ｌg-eff は（１）式のように表される。
【００２２】
【数１】Ｌg-eff ＝Ｌg ＋Ｌs ・・・（１） （ここで、Ｌg は測定用ゲート電極２３のゲート長、Ｌ
s は測定用ゲート電極２３の配置間隔を表す）
s は測定用ゲート電極２３の配置間隔を表す）
【００２３】したがって、上記測定結果では、測定用ゲ
ート電極２３のゲート長Ｌg が０．５μｍ、その配置間
隔Ｌs が０．２μｍとなるので、実効ゲート長Ｌg-eff
は０．７μｍとなる。
ート電極２３のゲート長Ｌg が０．５μｍ、その配置間
隔Ｌs が０．２μｍとなるので、実効ゲート長Ｌg-eff
は０．７μｍとなる。
【００２４】以上のように、上記第１実施例の測定方法
によれば、空乏層容量によって実効ゲート長Ｌg-eff を
決定するので、グラデュアルチャネル近似の成立しない
サブミクロンゲートＭＥＳＦＥＴにおいても容易に実効
ゲート長を求めることができる。また、上記実施例で
は、配置間隔Ｌs を０．１μｍ〜１．０μｍまで０．１
μｍごとに設定したが、０．１μｍよりも刻みを小さく
して設定することによりさらに測定精度を向上させるこ
とが可能となる。さらに、上記配置間隔Ｌs の設定範囲
は、測定用ゲート電極のゲート長Ｌg 、チャネル領域１
２の濃度等に依存するため、上記０．１μｍ〜１．０μ
ｍまでの範囲に限定されることはなく、適宜選択され
る。また配置間隔Ｌs の刻みの０．１μｍに限定される
ことはなく、適宜選択される。なお、配置間隔Ｌs の設
定範囲は、シュミレーション等で予め算定しておいても
よい。
によれば、空乏層容量によって実効ゲート長Ｌg-eff を
決定するので、グラデュアルチャネル近似の成立しない
サブミクロンゲートＭＥＳＦＥＴにおいても容易に実効
ゲート長を求めることができる。また、上記実施例で
は、配置間隔Ｌs を０．１μｍ〜１．０μｍまで０．１
μｍごとに設定したが、０．１μｍよりも刻みを小さく
して設定することによりさらに測定精度を向上させるこ
とが可能となる。さらに、上記配置間隔Ｌs の設定範囲
は、測定用ゲート電極のゲート長Ｌg 、チャネル領域１
２の濃度等に依存するため、上記０．１μｍ〜１．０μ
ｍまでの範囲に限定されることはなく、適宜選択され
る。また配置間隔Ｌs の刻みの０．１μｍに限定される
ことはなく、適宜選択される。なお、配置間隔Ｌs の設
定範囲は、シュミレーション等で予め算定しておいても
よい。
【００２５】上記第１実施例に示した測定方法におい
て、ゲート金属に直流バイアスを加えた条件で測定する
こともできる。それを第２実施例として、以下に説明す
る。
て、ゲート金属に直流バイアスを加えた条件で測定する
こともできる。それを第２実施例として、以下に説明す
る。
【００２６】通常、ＭＥＳＦＥＴはゲート電極にバイア
スを加えて使用する。この時、空乏層の長さも変化す
る。例えばゲート電極に逆方向バイアスを加えると、空
乏層は広がる方向に伸びるため、実効ゲート長は長くな
る。その一例を図４によって説明する。いま、半導体基
板４１に形成されたＭＥＳＦＥＴ４１のゲート電極４２
に０Ｖ、ソース領域４３に０Ｖ、ドレイン領域４４に２
Ｖの電圧がかけられているとする。このとき、チャネル
領域４５に形成される空乏層４６は、ドレイン領域４４
側に偏った状態に形成される。そこで実効ゲート長をよ
り正確に求めるには、使用状態またはそれに近い状態で
測定する必要がある。
スを加えて使用する。この時、空乏層の長さも変化す
る。例えばゲート電極に逆方向バイアスを加えると、空
乏層は広がる方向に伸びるため、実効ゲート長は長くな
る。その一例を図４によって説明する。いま、半導体基
板４１に形成されたＭＥＳＦＥＴ４１のゲート電極４２
に０Ｖ、ソース領域４３に０Ｖ、ドレイン領域４４に２
Ｖの電圧がかけられているとする。このとき、チャネル
領域４５に形成される空乏層４６は、ドレイン領域４４
側に偏った状態に形成される。そこで実効ゲート長をよ
り正確に求めるには、使用状態またはそれに近い状態で
測定する必要がある。
【００２７】その測定方法は、上記第１実施例で説明し
た測定方法において、測定用ゲート電極２３に逆方向バ
イアス（直流バイアス）を印加して測定を行えばよい。
またはパッド部２２に逆方向バイアスを印加しても同様
である。その結果を図５の空乏層容量と測定用ゲート電
極の配置間隔Ｌs との関係に示す。図では、縦軸に空乏
層容量を示し、横軸に測定用ゲート電極の配置間隔Ｌs
を示す。
た測定方法において、測定用ゲート電極２３に逆方向バ
イアス（直流バイアス）を印加して測定を行えばよい。
またはパッド部２２に逆方向バイアスを印加しても同様
である。その結果を図５の空乏層容量と測定用ゲート電
極の配置間隔Ｌs との関係に示す。図では、縦軸に空乏
層容量を示し、横軸に測定用ゲート電極の配置間隔Ｌs
を示す。
【００２８】図に示すように、逆方向バイアス（直流バ
イアス）を印加した場合（実線）の方が逆方向バイアス
を印加しない場合（破線）よりも、空乏層容量が小さく
なり、空乏層容量が測定用ゲート電極２３の配置間隔Ｌ
s に依存しなくなるときのＬs または参照用パターン２
の空乏層容量と等しくなるときの配置間隔Ｌs が広くな
る。この場合には、Ｌs ＝０．４μｍとなる。また測定
用ゲート電極２３のゲート長が０．５μｍであるから、
上記（１）式から実効ゲート長Ｌg-eff は０．９μｍと
なる。
イアス）を印加した場合（実線）の方が逆方向バイアス
を印加しない場合（破線）よりも、空乏層容量が小さく
なり、空乏層容量が測定用ゲート電極２３の配置間隔Ｌ
s に依存しなくなるときのＬs または参照用パターン２
の空乏層容量と等しくなるときの配置間隔Ｌs が広くな
る。この場合には、Ｌs ＝０．４μｍとなる。また測定
用ゲート電極２３のゲート長が０．５μｍであるから、
上記（１）式から実効ゲート長Ｌg-eff は０．９μｍと
なる。
【００２９】以上説明したように、第２実施例によれ
ば、測定用ゲート電極２３に直流バイアスを加えながら
測定を行うので、ＭＥＳＦＥＴで用いられる各バイアス
条件下における実効ゲート長も求めることができる。
ば、測定用ゲート電極２３に直流バイアスを加えながら
測定を行うので、ＭＥＳＦＥＴで用いられる各バイアス
条件下における実効ゲート長も求めることができる。
【００３０】上記説明では、ガリウムヒ素ＭＥＳＦＥＴ
の例を示したが、インジウムリン（ＩｎＰ），ガリウム
ヒ素リン（ＧａＡｓＰ），ガリウムヒ素インジウムリン
（ＧａＡｓＩｎＰ）等の２元系，３元系，４元系のIII-
V 族化合物半導体、亜鉛セレン（ＺｎＳｅ），亜鉛カド
ミウムセレン，（ＺｎＣｄＳｅ），亜鉛マグネシウム硫
黄セレン（ＺｎＭｇＳＳｅ）等の２元系，３元系，４元
系のII-VI 族化合物半導体、シリコン（Ｓｉ），ゲルマ
ニウム（Ｇｅ）等のIV族半導体等の半導体のＭＥＳＦＥ
Ｔにも適用可能である。
の例を示したが、インジウムリン（ＩｎＰ），ガリウム
ヒ素リン（ＧａＡｓＰ），ガリウムヒ素インジウムリン
（ＧａＡｓＩｎＰ）等の２元系，３元系，４元系のIII-
V 族化合物半導体、亜鉛セレン（ＺｎＳｅ），亜鉛カド
ミウムセレン，（ＺｎＣｄＳｅ），亜鉛マグネシウム硫
黄セレン（ＺｎＭｇＳＳｅ）等の２元系，３元系，４元
系のII-VI 族化合物半導体、シリコン（Ｓｉ），ゲルマ
ニウム（Ｇｅ）等のIV族半導体等の半導体のＭＥＳＦＥ
Ｔにも適用可能である。
【００３１】
【発明の効果】以上、説明したように本発明の測定用パ
ターンによれば、パッド部とこのパッド部の一側辺部に
一定の配置間隔で接続された測定用ゲート電極とからな
る試験パターンがチャネル領域の表面上に形成されて測
定用パターンが構成されているので、このような測定パ
ターンで測定用ゲート電極の配置間隔を適宜変えた複数
のものを用意することによって、各測定用パターンの測
定用ゲート電極間下のチャネル領域に広がる空乏層容量
から、実効ゲート長に対応する空乏層の長さを求めるこ
とができる。そのため、実効ゲート長が容易にかつ正確
に求めることが可能となる。
ターンによれば、パッド部とこのパッド部の一側辺部に
一定の配置間隔で接続された測定用ゲート電極とからな
る試験パターンがチャネル領域の表面上に形成されて測
定用パターンが構成されているので、このような測定パ
ターンで測定用ゲート電極の配置間隔を適宜変えた複数
のものを用意することによって、各測定用パターンの測
定用ゲート電極間下のチャネル領域に広がる空乏層容量
から、実効ゲート長に対応する空乏層の長さを求めるこ
とができる。そのため、実効ゲート長が容易にかつ正確
に求めることが可能となる。
【００３２】本発明の実効ゲート長の測定方法によれ
ば、測定用ゲート電極の配置間隔を変えた複数の測定用
パターンを用いて、各測定用ゲート電極下の空乏層の広
がり状態を空乏層容量で調べるので、測定用ゲート電極
の配置間隔によらずに測定用パターンの空乏層容量が変
化しなくなるその配置間隔と、そのときの測定用ゲート
電極の長さとの和で空乏層の長さを求めることができ
る。そして実効ゲート長は、その空乏層の長さで表され
るので、容易に求めることができる。
ば、測定用ゲート電極の配置間隔を変えた複数の測定用
パターンを用いて、各測定用ゲート電極下の空乏層の広
がり状態を空乏層容量で調べるので、測定用ゲート電極
の配置間隔によらずに測定用パターンの空乏層容量が変
化しなくなるその配置間隔と、そのときの測定用ゲート
電極の長さとの和で空乏層の長さを求めることができ
る。そして実効ゲート長は、その空乏層の長さで表され
るので、容易に求めることができる。
【図１】本発明に係わる測定用パターンの一実施例の説
明図である。
明図である。
【図２】参照用パターンの説明図である。
【図３】空乏層容量と測定用ゲート電極の配置間隔との
関係図である。
関係図である。
【図４】ＭＥＳＦＥＴにおけるバイアス印加時の空乏層
の説明図である。
の説明図である。
【図５】空乏層容量と測定用ゲート電極の配置間隔との
関係図である。
関係図である。
【図６】ＭＯＳＦＥＴの実効ゲート長の説明図である。
【図７】ＭＥＳＦＥＴの実効ゲート長の説明図である。
１ 測定用パターン １１ 半導体基板 １２ チャネル領域 ２１ 試験パターン ２２ パッド部 ２３ 測定用ゲート電極 ３１ 空乏層 Ｌg ゲート長 Ｌg-eff 実効ゲート長 Ｌs 配置間隔
Claims (3)
- 【請求項１】 ショットキーゲート電界効果トランジス
タの実効ゲート長をゲート長方向の空乏層の長さで求め
るものであって、 半導体基板の表面側に形成したチャネル領域と、 前記チャネル領域の表面上に設けたもので、パッド部
と、該パッド部の一側辺部に一定の配置間隔で接続され
た幅および長さが同一の複数の測定用ゲート電極とによ
って櫛形状に形成した試験パターンとを備えたことを特
徴とするショットキーゲート電界効果トランジスタの実
効ゲート長の測定用パターン。 - 【請求項２】 半導体基板の表面側に形成したチャネル
領域と、前記チャネル領域の表面上に設けたものであっ
てパッド部と該パッド部の一側辺部に一定の配置間隔で
接続された幅および長さが同一の複数の測定用ゲート電
極とによって櫛形状に形成した試験パターンとを備えた
測定用パターンを設けて、ショットキーゲート電界効果
トランジスタの実効ゲート長を空乏層の長さとして求め
る方法であって、 前記測定用ゲート電極の配置間隔を変えた複数の前記測
定用パターンを用いて、 前記測定用パターンの測定用ゲート電極間下におけるチ
ャネル領域の全領域に空乏層が形成されて該測定用パタ
ーンの空乏層容量が一定となり始める測定用パターンの
測定用ゲート電極間隔と該測定用ゲート電極の長さとの
和で実効ゲート長を求めることを特徴とするショットキ
ーゲート電界効果トランジスタの実効ゲート長の測定方
法。 - 【請求項３】 請求項２記載のショットキーゲート電界
効果トランジスタの実効ゲート長の測定方法において、 前記空乏層容量を測定する際に、直流バイアスを前記測
定用パターンに印加することを特徴とするショットキー
ゲート電界効果トランジスタの実効ゲート長の測定方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13357195A JPH08330375A (ja) | 1995-05-31 | 1995-05-31 | ショットキーゲート電界効果トランジスタの実効ゲート長の測定用パターンおよび測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13357195A JPH08330375A (ja) | 1995-05-31 | 1995-05-31 | ショットキーゲート電界効果トランジスタの実効ゲート長の測定用パターンおよび測定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08330375A true JPH08330375A (ja) | 1996-12-13 |
Family
ID=15107927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13357195A Pending JPH08330375A (ja) | 1995-05-31 | 1995-05-31 | ショットキーゲート電界効果トランジスタの実効ゲート長の測定用パターンおよび測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08330375A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6392623B1 (en) | 1999-02-23 | 2002-05-21 | Sharp Kabushiki Kaisha | Method for driving active matrix substrate and liquid crystal display device using the same |
| CN102097348A (zh) * | 2010-12-06 | 2011-06-15 | 上海集成电路研发中心有限公司 | 测量外延图形偏移量的电学测试结构及其方法 |
-
1995
- 1995-05-31 JP JP13357195A patent/JPH08330375A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6392623B1 (en) | 1999-02-23 | 2002-05-21 | Sharp Kabushiki Kaisha | Method for driving active matrix substrate and liquid crystal display device using the same |
| CN102097348A (zh) * | 2010-12-06 | 2011-06-15 | 上海集成电路研发中心有限公司 | 测量外延图形偏移量的电学测试结构及其方法 |
| CN102097348B (zh) * | 2010-12-06 | 2016-08-10 | 上海集成电路研发中心有限公司 | 测量外延图形偏移量的电学测试结构及其方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Adler et al. | Theory and breakdown voltage for planar devices with a single field limiting ring | |
| US4425573A (en) | Metal-semiconductor-field effect transistor (MESFET) with lightly doped drain contact region for higher voltage breakdown | |
| Hovel | Si film electrical characterization in SOI substrates by the HgFET technique | |
| JPH08330375A (ja) | ショットキーゲート電界効果トランジスタの実効ゲート長の測定用パターンおよび測定方法 | |
| US4701422A (en) | Method of adjusting threshold voltage subsequent to fabrication of transistor | |
| GB1510683A (en) | Method of adjusting the threshold voltage and saturation current of field effect transistors | |
| JPH0878439A (ja) | 半導体装置の製造方法 | |
| KR100370987B1 (ko) | 화합물반도체장치및그의특성을제어하는방법 | |
| Tartarin et al. | Using low frequency noise characterization of AlGaN/GaN HEMT as a tool for technology assessment and failure prediction | |
| Scorzoni et al. | The effect of sheet resistance modifications underneath the contact on the extraction of the contact resistivity: Application to the cross Kelvin resistor | |
| JPH0740607B2 (ja) | 薄膜トランジスタの製造方法 | |
| Immorlica et al. | A diagnostic pattern for GaAs FET material development and process monitoring | |
| US20040227191A1 (en) | Evaluation method of a field effect transistor | |
| Hambitzer | InAlN/GaN-Based High Electron Mobility Transistors | |
| JPH0436458B2 (ja) | ||
| JPS6034073A (ja) | ショットキ−ゲ−ト型電界効果トランジスタの製造方法 | |
| JP2530722Y2 (ja) | 半導体装置 | |
| JP3107681B2 (ja) | リセス構造ｆｅｔのエッチング制御方法 | |
| JPH0810698B2 (ja) | 横型接合型電界効果トランジスタの製法 | |
| JP4896380B2 (ja) | 電界効果型トランジスタの評価方法及び当該評価方法を用いた電界効果型トランジスタの作製方法 | |
| JPH11214616A (ja) | 半導体抵抗素子 | |
| JPS62265763A (ja) | 半導体集積回路装置 | |
| JPH04296056A (ja) | 電界効果トランジスタ | |
| JPH10178023A (ja) | 半導体装置およびその製造方法 | |
| Hofmann et al. | MOSFET interface state densities of different technologies |