JPH0832169B2

JPH0832169B2 - スイツチング電源制御装置

Info

Publication number: JPH0832169B2
Application number: JP61147655A
Authority: JP
Inventors: 恒秀高橋
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1986-06-24
Filing date: 1986-06-24
Publication date: 1996-03-27
Anticipated expiration: 2011-03-27
Also published as: JPS633651A

Description

【発明の詳細な説明】［発明の分野］本発明は、予め定められたタイミングでオン／オフ制
御される負荷とスイッチング電源とを制御するスイッチ
ング電源制御装置に関し、例えば複写機の電源として用
いられる。

［従来の技術］例えば静電記録を行なう複写機においては、その記録
プロセスのために、複数系統の高圧電力を必要とする。
そして、複写機等で高品位の記録を行なうためには、こ
の種の高圧電力の電圧又は電流値を高精度で設定しかつ
それを安定に維持しなければならない。そこで、従来よ
りこの種の電力を供給する電源装置では、鋸歯状波発生
器，基準電圧発生器，アナログ電圧比較器等で構成した
パルス幅変調回路、の出力端にパルストランス等を接続
してDC−DCコンバータ回路を構成し、これを各系統毎に
それぞれ備えている。このため、供給する電源系統が増
えれば増える程回路構成が複雑になるという不都合があ
り、しかも外部からのノイズや周囲温度の影響を受け易
く難しい調整作業を必要とし、また出力電圧（又は電
流）が不安定になる恐れがあった。そこで、特開昭60
−153061号公報に示されるような電源装置が提案されて
いる。これにおいては、１つのマイクロコンピュータを
用いて、デジタル制御で、複数系統の高圧電源回路の電
圧・電流のパルス幅制御を行なっている。これによれ
ば、複合電源装置の回路構成が簡単になり、部品点数が
非常に少なくなる。

ところが、この種の複合電源装置においては、１つの
マイクロコンピュータが多数の出力回路の制御を順次に
行なうので、全出力回路の１回の制御に要する時間、即
ち制御サイクルがかなり長い。制御サイクルが長いと、
制御系に外乱が生じて出力電圧が変化した場合、その出
力電圧を目標値に戻すまで長い時間を要する。つまり、
外乱の変化が速い場合には、制御系でそれを補償するこ
とができない。

複写機の場合、予め定められた複写プロセスに従っ
て、各種高圧電源，クラッチ，ソレノイド，リレー等々
の各種負荷を所定のタイミングでオン／オフ制御してい
る。この場合、これらの負荷のオン／オフ時に電源の消
費電流がステップ状に変化するので、その影響が電源回
路の外乱（電源の入力電圧の変化）として現われる。こ
の外乱は比較的変化が速いので、電源回路の制御の応答
を速くしなければ、電源電圧変化を補償できない。

ところで、最近の低価格の複写機では、製品のコスト
を下げるため、１つのマイクロコンピュータで装置の全
ての制御を行なう必要が生じている。この場合、マイク
ロコンピュータは電源の制御の他にも様々な処理を行な
うので、電源制御系の応答速度を速くするのは難しい。

［発明の目的］本発明は、構成の簡単な制御装置を用いて、電源の出
力レベルを安定に維持することを目的とする。

［発明の構成］例えば、複写機においては、複写プロセスを開始する
と、露光ランプの点灯／消灯，メインチャージャ電流の
オン／オフ，バイアス電圧のオン／オフ，転写チャージ
ャ電流のオン／オフ，各種クラッチのオン／オフ，各種
ソレノイドのオン／オフ等々が、予め定めた複写プロセ
スのシーケンスに従って順次切換え制御される。そし
て、電源の消費電流が各切換え制御のタイミングと略同
時にステップ状に変化し、それによって電源の出力電圧
が変化する。

ソフトウェア処理によるフィードバック制御で電圧変
化を補正する場合には、その処理ループを数回実行しな
ければならないので、前述のように制御サイクル時間が
長い場合には、補償動作が遅れる。

しかし、上記のような各種負荷はオン／オフのタイミ
ングが予め定められているので、その負荷のオン／オフ
によって生じる電源電圧の変化の程度とそのタイミング
は、計算及び／又は実測の結果を利用すれば予め予測で
きる。

そこで、前記目的を達成するため、本発明において
は、負荷の予め定められたオン／オフタイミングに同期
して、そのタイミングで生じることが予測される電源電
圧の変化分を補償するように、電源回路のスイッチング
デューティを補正する。これによれば、負荷の制御タイ
ミングに同期して簡単な補正処理を行なうだけでよいの
で処理時間が短く、電源電圧に変化が生じるのと実質上
同時に補償処理が完了する。従って、電源の出力電圧は
変化しない。

本発明の他の目的及び特徴は、図面を参照した以下の
実施例説明により明らかになろう。

［実施例］第2a図及び第2b図に、本発明を実施する一形式の複写
機の機械構成を示す。第2a図は複写機内部を示す正面図
である。まず第2a図を参照すると、この複写機には、メ
インチャージャ1,露光ランプ2,光学結像素子3,現像器4,
転写チャージャ5,クリーニングブレード6,クエンチング
（除電）ランプ7,マスターユニット8,給紙ユニット9,レ
ジストローラ10,搬送ベルト11,定着ユニット12,給紙ト
レイ13,排紙トレイ14等々が備わっている。マスターユ
ニット８には、感光体ベルトが備わっている。また、現
像器４はマスターユニット８と一体になっている。

複写機ボディは、大きく分けて上側部材BUと下側部材
BLでなっている。上側部材BUと下側部材BLは図示しない
ヒンジによって一端で結合されており、該ヒンジを中心
として第2b図に示すように開くことができる構造になっ
ている。なお、第2b図においてはマスターユニット８等
が取外してある。

第2b図を参照して説明する。MTは装置全体を駆動する
メインモータ、MC1はメインモータMTの駆動力をレジス
トローラ10に伝えるレジストクラッチ、MC2はメインモ
ータMTの駆動力を給紙ユニット13の給紙ローラに伝える
ペーパフィードクラッチ、SOL1は原稿台20の移動を制御
するスライダソレノイド、SOL2は記録紙を取り出すピッ
クアップソレノイド、TTCはコピー枚数を計数・表示す
るトータルカウンタである。

PGは、前記感光体ベルトが所定量移動する毎にパルス
を発生するパルス発生器であり、発光素子と受光素子を
内蔵している。第2a図のように上側部材BUと下側部材BL
とを閉じた状態では、発光素子と受光素子との間に、デ
ィスクDKが位置決めされる。ディスクDKには、多数の開
口（スリット）が形成されている。

PP1,PP2及びPP3は、電源回路を構成する各ユニットの
基板である。

第3a図，第3b図及び第3c図に、第2a図の複写機の電気
回路の構成を示す。この電気回路の主体となるのがマイ
クロコンピュータIC1である。このマイクロコンピュー
タIC1は、日本電気（株）製のμPD7811Gである。このマ
イクロコンピュータIC1の内部構成の概略を第６図に示
す。

第６図を参照すると、このマイクロコンピュータIC1
には、基本的な中央処理回路の他に、シリアルI/Oユニ
ットB1,割込みコントロールユニットB2,タイマB3,タイ
マ／イベントカウンタB4,A/DコンバータB5,レジスタユ
ニットB6,プログラムメモリ（ROM）B7,データメモリ（R
AM）B8及び多数のI/Oポートが備わっている。

第3b図を参照すると、クエンチングランプQL（７と同
一），露光ランプEL（１と同一），レジストクラッチMC
1,ペーパフィードクラッチMC2,スライダソレノイドSOL
1,ピックアップソレノイドSOL2,リレーRA1及びRA2は、
ドライバ50を介して、各々マイクロコンピュータIC1の
各出力ポートと接続されている。

リレーRA1にはメインモータMTが接続され、リレーRA2
には定着ヒータHTが接続されている。

操作ボードOPPには、図示しないが、コピー枚数表示
用の７セグメント数字表示器，プリントスタートキース
イッチ，アップキースイッチ，ダウンキースイッチ等が
備わっている。該表示器はドライバ50を介してIC1の出
力ポートに接続されており、キースイッチは信号処理回
路60を介して、IC1の入力ポートに接続されている。ス
イッチSW,パルス発生器PG及びサーミスタTHは、信号処
理回路60を介してIC1の入力ポートに接続されている。
サーミスタTHは、定着ヒータHTの温度を検出する。

次に第3c図を参照する。この回路には、商用電源から
AC100Vの電力が供給される。ユニット110は、トラン
ス，全波整流器,3端子レギュレータ等々を備えており、
１つの独立した電源回路を構成している。この回路は、
5V（V_cc）の安定した電圧を出力する。ユニット120は、
全波整流器を備えており、交流を直流に変換する。ユニ
ット130は、ドライバ回路であり、出力ユニット140に備
わったトランスの一次側に印加される電力をスイッチン
グする。ユニット130の制御端子DPは、第3a図のゲートG
0の出力端子と接続されている。出力ユニット140は、ト
ランス，全波整流器，平滑回路及び可変抵抗器VR0を備
えており、出力端子V_PPには通常、安定化された直流電
圧（＋24V）が現われる。可変抵抗器VR0の出力端子の信
号PVは、マイクロコンピュータIC1のアナログ入力ポー
トAN0に印加される。

第3a図を参照すると、３つの出力ユニット251,252及
び253が備わっている。出力ユニット251,252及び253の
各出力端子M,T及びＢは、それぞれ第2a図のメインチャ
ージャ1,転写チャージャ５及び現像バイアス電極（現像
器４に含まれる）に接続されている。各出力ユニット25
1,252及び253には、トランス，整流器（ダイオード）及
び平滑回路が含まれており、各々、所定のタイミングで
予め定められた直流電流（又は電圧）を出力する。

出力ユニット251,252及び253の各トランスの一次側
に、それぞれ、ドライバ241,242及び243が接続されてい
る。これらのドライバ241,242及び243には、出力ユニッ
ト140から、安定化された直流電力（24V）が供給され
る。ドライバ241,242及び243は、この直流電力をスイッ
チングし、出力ユニットのトランスの一次側に印加され
る電気エネルギーを周期的に変化させる。

この例では、ドライバ243を制御する信号は、周期が
一定でデューティが50％のパルス信号である。このパル
ス信号は、マイクロコンピュータIC1がポートPC6に出力
するパルスCO0をフリップフロップFFに通して生成して
いる。ドライバ130,241及び242を制御する信号は、周期
が一定のパルス信号であるが、そのデューティは変化す
る。

これらのパルス信号を生成するのが集積回路IC2であ
る。IC2は、日本電気（株）製のμPD8253であり、内部
には、３つの独立したプログラマブルタイマが備わって
いる。集積回路IC2のモードセット，計数値セット等の
制御は、マイクロコンピュータIC1によって行なわれ
る。IC2内部の各タイマは、クロック端子CLK,ゲート端
子GATE及び出力端子OUTを有しており、クロック端子CLK
に印加されるクロックパルス（CO0）を計数する。計数
は、ゲート端子GATE（T0）に印加されるトリガパルスに
同期して行なわれる。

タイマに印加されるクロックパルスCO0及びトリガパ
ルスT0は、それぞれ、マイクロコンピュータIC1のポー
トPC6及びPC4から出力される。具体的には、第5a図に示
すように、クロックパルスCO0は周期が0.6μ_secでデュ
ーティが50％の信号であり、トリガパルスT0は周期が48
μ_secの信号である。

DRVPV,DRVMC及びDRVTCは、それぞれ集積回路IC2のタ
イマ0,1及び２の端子OUTから出力される信号である。従
って、各信号DRVPV,DRVMC及びDRVTCがオン（低レベル
Ｌ）になる時間、即ち各信号DRVPV,DRVMC及びDRVTCのデ
ューティが、各々のタイマ0,1及び２にセットする値に
応じて変化する。

出力ユニット251及び252には、それぞれ、出力電流を
検出するための可変抵抗器VR1及びVR2が備わっている。
VR1及びVR2の出力端子の信号MC及びTCは、それぞれ、マ
イクロコンピュータIC1のアナログ入力ポートAN1及びAN
2に印加される。

マイクロコンピュータIC1は、各出力ユニット140,251
及び252から出力すべき電圧又は電流の目標値と、各々
の出力ユニットで検出された信号PV,MC及びTCとに応じ
て、IC2のタイマ０の設定値PVTIM,タイマ１の設定値MCT
IM及びタイマ２の設定値TCTIMの値を調整し、各ユニッ
トの検出値が各目標値に近づくように制御する。

次に、マイクロコンピュータIC1の具体的な動作を説
明する。

まず、第4a図を参照する。マイクロコンピュータIC1
は、電源がオンすると、最初に初期化を行なう。即ち、
IC1の内部の各種モードレジスタ，各種出力ポートの状
態を初期状態にセットし、メモリの内容をクリアし、IC
2内部のモードレジスタを初期状態にセットする。

次に、キー入力処理，スイッチ状態読取り，モータ制
御，ヒータ制御及び表示制御の各処理を含む待機処理を
繰り返し行なう。キー入力処理では、操作ボードOPPの
キー入力のチェックとその結果の処理を行なう。モータ
制御では、異常の有無をチェックし、異常がなければリ
レーRA1をオンし、メインモータMTを駆動する。ヒータ
制御では、アナログ入力ポートAN3の状態（温度信号T
P）を読んで、その結果と予め定めた目標値とを比較
し、ヒータ温度が目標値になるように、リレーRA2を制
御する。表示制御では、設定されたコピー枚数を表示
し、またコピーの可／不可に応じて、表示ランプを制御
する。

上記待機処理を行なう毎に、コピーの可／不可をチェ
ックする。制御系に異常がなく、しかも定着ヒータの温
度が目標範囲内であればコピー可である。コピー可な
ら、更にプリントスタートキーが押されたかどうかをチ
ェックする。

プリントスタートキーが押されると、コピー枚数レジ
スタN_copyをクリアした後、第１コピー処理サブルーチ
ンCOPY1を実行して一枚分のコピー動作を行なう。サブ
ルーチンCOPY1が終了すると、コピー枚数レジスタN_copy
の内容をインクリメントし、その結果を設定値N_setと比
較する。

N_copy＝N_setなら第３コピー処理サブルーチンCOPY3を実
行して待機処理に戻り、そうでなければ第２コピー処理
サブルーチンCOPY2を実行して一枚分のコピー動作を行
なう。サブルーチンCOPY2を終了したら、再びコピー枚
数レジスタN_copyの内容をインクリメントし、その結果
を設定値N_setと比較し、サブルーチンCOPY2又はCOPY3に
進む。つまり、一枚目のコピー処理はサブルーチンCOPY
1の実行により行ない、二枚目以降のコピー処理はサブ
ルーチンCOPY2により行なう。サブルーチンCOPY3では、
排紙処理及びコピー動作停止処理を行なう。

なお、パルス発生器PGが出力するパルスの数は、タイマ
／イベントカウンタB4が計数する。計数値は、ソフトウ
ェア処理によって所定のタイミングで０にクリアされ
る。その計数値はタイミングレジスタ（TP）にセットさ
れる。

第4b図に、サブルーチンCOPY1の内容を示す。第4b図
を参照して説明する。

内部タイマB3に備わったタイマレジスタTM0には、1m
_secが設定され、これによって、タイマ割込み要求INTT0
が第5b図に示すように、1m_secの周期で発生する。割込
みINTT0が発生すると、サブルーチンCOPY1では、まずサ
ブルーチンSPCALを実行する。その結果、異常がなく、
しかもトリガレジスタ（TRIG）が０でなければ、出力ポ
ートPC4及びPC6に、それぞれ、信号T0及びCO0（第5b図
参照）の出力を許可する。サブルーチンSPCALを実行後
に異常があった場合、又は（TRIG）の内容が０なら、信
号T0及びCO0の出力を停止する。そして、ポートPA3−PA
0に、トリガレジスタ（TRIG）の各ビットを反転した信
号を出力し、前記割込みチェック（INTT0）の処理に戻
り処理を繰り返す。

トリガレジスタ（TRIG）の有効ビットは0,1,2及び３
の４ビットであり、各ビット0,1,2及び３は、それぞ
れ、出力端子V_pp,M,T及びＢの電力出力のオン／オフ状
態を示す。各ビットの状態の“1"及び“0"が、それぞれ
オン及びオフに対応している。各ビットが“1"である
と、それを反転した“0"（低レベルＬ）がポートから出
力され、それによって、そのビットに対応する系のスイ
ッチング動作が許可される。

割込み要求INTT0がなければ、通常は、次の処理を行
なう。まずテーブルＡの内容を参照する。このテーブル
Ａには、次の第１表に示すように、コピーサイクルの各
タイミング（TPの内容に対応する）に対応付けて、その
タイミングで行なうべき制御の内容が、予め全て記憶さ
れている。

そして、タイミングレジスタ（TP）をパラメータとし
て上記テーブルＡを参照する。その結果、切換え制御の
タイミングであれば、テーブルＡの内容を、各々、それ
に対応付けられたポートに出力する。次に、タイミング
レジスタ（TP）の内容をパラメータとしてテーブルＢを
参照し、テーブルＢの内容をアキュームレータ（Ａ）に
ロードし、（Ａ）をタイマレジスタ（PVTIM）の内容に
加算し、（PVTIM）の内容を更新する。

即ち、コピー動作においては、第１図に示すように、
各種プロセス要素の制御タイミングが予め固定されてお
り、出力ユニット140の端子V_ppに接続された負荷に流れ
る電流I_outの変化が、その制御タイミング及び制御の内
容に対応している。つまり、端子（V_pp）に電圧を制御
する制御系に加わる負荷側からの外乱の内容は、各々の
タイミングで予め定まっている。

そこでこの例では、テーブルＢに、各タイミングに対
応付けて、各タイミングでのタイマレジスタ（PVTIM）
の予め定めた補正値を記憶してある。そして、プロセス
要素の各々の制御タイミングに同期して、テーブルＢの
内容によってタイマレジスタ（PVTIM）を補正してい
る。従って、各種プロセス要素の切換によって端子V_pp
の電圧に変化が現われる前に、補償処理が完了し、端子
V_ppの電圧は一定に保持される。

他のスイッチング電源回路のドライバ241,242及び243
は、端子V_ppから電力の供給を受けているので、端子V_pp
の電圧を一定に制御することにより、各端子M,T及びＢ
の出力レベルを一定に維持できる。

タイミングレジスタ（TP）の内容が予め定めた最大値
TP_max以上になった場合には、次の処理を行なう。ま
ず、ヒータHTに通電中かどうかを判定する。通電中であ
れば、フラグ（HTOFF）をチェックする。（HTOFF）が
“1"の場合には、ヒータHTを非通電（リレーRA2をオ
フ）にしフラグ（HTOFF）を“0"にクリアし、タイマレ
ジスタ（PVTIM）を固定値ADJによって補正する。

ヒータに通電中でなければ、フラグ（HTON）をチェッ
クする。（HTON）が“1"の場合には、ヒータHTを通電
（リレーRA2をオン）にし、フラグ（HTON）を“0"にク
リアし、タイマレジスタ（PVTIM）を固定値ADJによって
補正する。

（TP）≧TP_maxの場合、上記処理を実行後、サブルー
チンCOPY1を終了して元の処理に戻る。

サブルーチンSPCALの内容を第4c図に示す。第4c図を
参照する。このルーチンでは、レジスタ（ADCNT）の内
容に応じて、次の処理を行なう。（ADCNT）が0,1及び２
なら、それぞれ、サブルーチンCONTP,CONTM及びCONTTを
実行し、（ADCNT）をインクリメントする。（ADCNT）が
３なら、サブルーチンCONTHを実行し、（ADCNT）を０に
クリアする。

第4d図，第4e図，第4f図及び第4g図に、それぞれ各サ
ブルーチンCONTP,CONTM,CONTT及びCONTHの内容を示す。

まず第4d図を参照して説明する。サブルーチンCONTP
では、まずA/D変換器の信号入力端子としてポートAN0を
選択する。なお、A/D変換器B5は、入力端子の選択処理
を行なうと、自動的に変換動作を開始する。次に、その
変換によってサンプリングされたデータ（PVD）をアキ
ュームレータ（Ａ）にロードする。この時のサンプリン
グデータは、アナログ入力ポートAN0に印加される信号P
Vのレベル、即ち出力ユニット140の出力電圧に対応す
る。

なお、A/D変換処理には約230μ_secの時間を要する。
第5b図に示すように、変換が終了すると、A/D変換割込
み要求が発生する。この割込みが発生すると、図示しな
いA/D割込みルーチンを実行し、サンプリング結果、即
ち、変換されたデジタルデータを所定のレジスタにスト
アする。

次に、アキュームレータ（Ａ）の内容が予め定めた正
常な値の範囲にあるかどうかを判定する。もし異常な
ら、異常フラグEMGPFを“1"にセットする。正常の場
合、アキュームレータ（Ａ）の内容から目標値SPVを減
算し、その結果をアキュームレータ（Ａ）にストアす
る。次に、アキュームレータ（Ａ）の内容と比例ゲイン
KPとを乗算し、その結果をタイマレジスタ（PVTIM）に
加算して（PVTIM）を更新する。つまり、目標値とフィ
ードバックされた検出値との差に応じて、スイッチング
のデューティを補正する。

次に第4e図を参照して説明する。サブルーチンCONTM
では、A/D変換器の信号入力端子としてポートAN1を選択
し、A/D変換をスタートする。そして、そのA/D変換動作
によってサンプリングされたデータ（MCD）をアキュー
ムレータ（Ａ）にロードする。この時のサンプリングデ
ータは、アナログ入力ポートAN1に印加される信号MCの
レベル、即ち出力ユニット251の出力電流に対応する。

次に、アキュームレータ（Ａ）の内容が予め定めた正
常な値の範囲にあるかどうかを判定する。もし異常な
ら、異常フラグEMGMFを“1"にセットする。正常の場
合、アキュームレータ（Ａ）の内容から目標値SMCを減
算し、その結果をアキュームレータ（Ａ）にストアす
る。次に、アキュームレータ（Ａ）の内容と比例ゲイン
KMとを乗算し、その結果をタイマレジスタ（MCTIM）に
加算して（MCTIM）を更新する。

次に第4f図を参照して説明する。サブルーチンCONTT
では、A/D変換器の信号入力端子としてポートAN2を選択
し、A/D変換をスタートする。そして、そのA/D変換動作
によってサンプリングされたデータ（TCD）をアキュー
ムレータ（Ａ）にロードする。この時のサンプリングデ
ータは、アナログ入力ポートAN2に印加される信号TCの
レベル、即ち出力ユニット252の出力電流に対応する。

次に、アキュームレータ（Ａ）の内容が予め定めた正
常な値の範囲にあるかどうかを判定する。もし異常な
ら、異常フラグEMGTFを“1"にセットする。正常の場
合、アキュームレータ（Ａ）の内容から目標値STCを減
算し、その結果をアキュームレータ（Ａ）にストアす
る。次に、アキュームレータ（Ａ）の内容と比例ゲイン
KTとを乗算し、その結果をタイマレジスタ（TCTIM）に
加算して（TCTIM）を更新する。

次に第4g図を参照して説明する。サブルーチンCONTH
では、A/D変換器の信号入力端子としてポートAN3を選択
し、A/D変換をスタートする。そして、そのA/D変換動作
によってサンプリングされたデータ（TPD）をアキュー
ムレータ（Ａ）にロードする。この時のサンプリングデ
ータは、アナログ入力ポートAN3に印加される信号TPの
レベル、即ちサーミスタTHが出力するヒータ温度情報に
対応する。

次に、アキュームレータ（Ａ）の内容が予め定めた正
常な値の範囲にあるかどうかを判定する。もし異常な
ら、異常フラグEMGHFを“1"にセットする。正常の場
合、アキュームレータ（Ａ）の内容を目標温度の下限値
TPLOWと比較する。（Ａ）＜TPLOWなら、フラグ（HTON）
に“1"をセットする。（Ａ）＜TPLOWでなければ、アキ
ュームレータ（Ａ）の内容を目標温度の上限値TPHIと比
較する。TPHI＜（Ａ）の場合には、フラグ（HTOFF）に
“1"をセットする。

サブルーチンSPCALは、タイマ割込み要求INTT0が発生
する毎に、つまり1m_sec毎に実行され、SPCALでは、それ
を実行する毎に、順次、各サブルーチンCONTP,CONTM,CO
NTT及びCONTHを選択的に行なうので、サブルーチンCONT
P,CONTM,CONTT及びCONTHは、各々4m_secに１回の割合い
で処理される。つまり、主電源電圧（V_ppの電圧），メ
インコロナ電流（Ｍの電流），転写コロナ電流（Ｔの電
流）及びヒータ温度の各制御サイクルは、いずれも4m
_secである。

但し、前述のように主電源電圧を制御するタイマPVTI
Mの内容は、サブルーチンCONTPの実行とは別に、各コピ
ープロセス要素（即ち負荷）の制御タイミングに同期し
て補正される。従って、主電源電圧の制御系の応答は非
常に速い。メインコロナ電流及び転写コロナ電流の変化
は比較的ゆっくりしているため、これらを制御する制御
系の制御サイクルは4m_secでも十分間に合うので、タイ
マMCTIM及びTCTIMについては、特別な補正処理は行なっ
ていない。

なお、ヒータの温度制御はコピープロセスとは無関係
に行なうべきであるが、ヒータの消費電力が非常に大き
く、それのオン／オフによって電源電圧が大きく変動す
るため、それがコピー画像に影響しないように、この例
では、コピープロセスとコピープロセスとの間のタイミ
ングでのみ、ヒータのオン／オフ制御を行なっている
（第4b図参照）。

第4a図に示すサブルーチンCOPY2及びCOPY3の内容は、
上述のサブルーチンCOPY1と同様である。但し、参照す
るテーブルＡ及びテーブルＢの内容は、COPY1とは別の
ものに交換される。

なお、上記実施例においては、各コピープロセス要素
のオン／オフ制御と同一のタイミングでタイマPVTIMを
補正している。しかし、負荷をオン／オフ制御してから
実際にその通電が切換わるまでに遅れが生じることもあ
る。そのような場合には、各コピープロセス要素のオン
／オフ制御を行なってから所定の時間待ちを行なった後
でタイマPVTIMを補正すればよい。またその場合、テー
ブルＢのタイミングをテーブルＡのものとずらしておけ
ば、時間待ちをする必要はない。また、上記実施例で
は、予め定めた補正値（テーブルＢの内容）を加算する
ことによりタイマPVTIMを補正しているが、例えば固定
値とPVTIMの内容の乗算を行ない、その時のタイマPVTIM
の内容に応じて補正量を変えれば、補償処理の精度は更
に高くなる。

［効果］以上のとおり本発明によれば、負荷電流の変化が速い
場合でも、処理速度の遅いマイクロコンピュータ等を用
いて、電源の出力レベルを一定に維持できる。

【図面の簡単な説明】

第１図及び第5a図は、実施例の各信号のタイミングを示
すタイミングチャートである。第2a図及び第2b図は、本発明を実施する一形式の複写機
の正面図及び斜視図である。第3a図，第3b図及び第3c図は、第2a図に示す複写機の電
気回路の概略を示すブロック図である。第4a図，第4b図，第4c図，第4d図，第4e図，第4f図及び
第4g図は、第3a図に示すマイクロコンピュータIC1の概
略動作を示すフローチャートである。第5b図は、マイクロコンピュータIC1の処理のタイミン
グを示すタイミングチャートである。第６図は、マイクロコンピュータIC1の構成を示すブロ
ック図である。２（EL）：露光ランプ７（QL）：クエンチングランプ 130,241,242,243:ドライバ 140,251,252,253:出力ユニット 130＋140:（スイッチング電源ユニット） VR0,VR1,VR2:可変抵抗器（検出手段） PG:パルス発生器 IC1:マイクロコンピュータ（電子制御御手段） IC2:集積回路

Claims

【特許請求の範囲】

【請求項１】トランス，該トランスの一次側の印加電力
を周期的にスイッチングするスイッチング手段，及び前
記トランスの二次側の電圧もしくは電流のレベルに応じ
た電気信号を出力する検出手段、を含むスイッチング電
源ユニット；及び予め定めた目標レベルと前記検出手段が出力する電気信
号のレベルとに応じて前記スイッチング手段のスイッチ
ングデューティを調整するとともに、予め定めたタイミ
ングで少なくとも１つの電気負荷をオン／オフ制御し、
該電気負荷の予め定められたオン／オフ制御タイミング
に同期して、前記スイッチング手段のスイッチングデュ
ーティを補正する電子制御手段；を備えるスイッチング電源制御装置。
【請求項２】前記電子制御手段は、前記検出手段が出力
するアナログ電気信号をデジタル量に変換するアナログ
／デジタル変換手段を含む、前記特許請求の範囲第
（１）項記載のスイッチング電源制御装置。
【請求項３】前記電子制御手段は、前記電気負荷の各オ
ン／オフ制御タイミングに対応付けて各タイミングの補
正量を記憶したメモリテーブルを含み、前記補正は、そ
の時のスイッチングデューティに応じた値と前記メモリ
テーブルの１つの値とを演算した結果に応じて、新しい
スイッチングデューティを設定することにより行なう、
前記特許請求の範囲第（１）項又は第（２）項記載のス
イッチング電源制御装置。