JPH08320719A - プリバッファ制御方式 - Google Patents
プリバッファ制御方式Info
- Publication number
- JPH08320719A JPH08320719A JP9810795A JP9810795A JPH08320719A JP H08320719 A JPH08320719 A JP H08320719A JP 9810795 A JP9810795 A JP 9810795A JP 9810795 A JP9810795 A JP 9810795A JP H08320719 A JPH08320719 A JP H08320719A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer
- control
- controlled device
- pulse generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Stepping Motors (AREA)
- Numerical Control (AREA)
Abstract
(57)【要約】
【目的】被制御装置の制御データの書き込みを当該被制
御装置の動作中でも可能とし、高速動作を可能とするプ
リバッファ制御方式を提供する。 【構成】被制御装置の動作中に動作用データをバッファ
に書き込んだ後、次の動作停止時にバッファから読み出
した動作用データを読み出し、引き続く次動作スタート
信号に応答して動作用データに従った制御を行なわせて
いる。
御装置の動作中でも可能とし、高速動作を可能とするプ
リバッファ制御方式を提供する。 【構成】被制御装置の動作中に動作用データをバッファ
に書き込んだ後、次の動作停止時にバッファから読み出
した動作用データを読み出し、引き続く次動作スタート
信号に応答して動作用データに従った制御を行なわせて
いる。
Description
【０００１】
【産業上の利用分野】本発明はプリバッファ制御方式に
関し、特に制御態様を変更した動作を迅速に行なうプリ
バッファ制御方式に関する。
関し、特に制御態様を変更した動作を迅速に行なうプリ
バッファ制御方式に関する。
【０００２】
【従来の技術】例えば、ＮＣ加工装置等においては、ワ
ークや切削工具等のＸ軸、Ｙ軸、Ｚ軸またはθ軸方向へ
の移動制御は、駆動源としてのステッピングモータに供
給するパルスの周波数、パルス数等のパラメータを変更
することにより行なわれる。従来、かかる装置では、Ｃ
ＰＵから上記パルス発生回路に対して制御信号を送出す
ることにより、移動制御態様（加減速、移動量等）を設
定している。
ークや切削工具等のＸ軸、Ｙ軸、Ｚ軸またはθ軸方向へ
の移動制御は、駆動源としてのステッピングモータに供
給するパルスの周波数、パルス数等のパラメータを変更
することにより行なわれる。従来、かかる装置では、Ｃ
ＰＵから上記パルス発生回路に対して制御信号を送出す
ることにより、移動制御態様（加減速、移動量等）を設
定している。
【０００３】ところで、上記制御態様は加工態様に応じ
て時々刻々と変化させる必要があり、変更の都度、ＣＰ
Ｕからは、変更された周波数データ、加減速データ、移
動量データ、制御データ等のデータをパルス発生回路
（通常、ＩＣで構成される）に供給して当該ＩＣに設け
られたレジスタに書き込み、ＣＰＵからのスタートコマ
ンドの受信に応答してレジスタに書き込まれたデータ内
容に従った制御を行なわせしめる。
て時々刻々と変化させる必要があり、変更の都度、ＣＰ
Ｕからは、変更された周波数データ、加減速データ、移
動量データ、制御データ等のデータをパルス発生回路
（通常、ＩＣで構成される）に供給して当該ＩＣに設け
られたレジスタに書き込み、ＣＰＵからのスタートコマ
ンドの受信に応答してレジスタに書き込まれたデータ内
容に従った制御を行なわせしめる。
【０００４】
【発明が解決しようとする課題】しかしながら、レジス
タへのこれらデータの書き込みを、動作中に行うと、書
き込み内容が変化する場合、例えば、動作中に周波数デ
ータを書き換えると動作周波数も変化してしまう。従っ
て、レジスタへのデータの書き込みは、動作停止中にし
か書き込めず、異なるデータで連続して動作させたい場
合等には、停止してから次の動作までの間に、ＣＰＵに
よるレジスタへのデータ書き込みの時間が必要になって
しまう。
タへのこれらデータの書き込みを、動作中に行うと、書
き込み内容が変化する場合、例えば、動作中に周波数デ
ータを書き換えると動作周波数も変化してしまう。従っ
て、レジスタへのデータの書き込みは、動作停止中にし
か書き込めず、異なるデータで連続して動作させたい場
合等には、停止してから次の動作までの間に、ＣＰＵに
よるレジスタへのデータ書き込みの時間が必要になって
しまう。
【０００５】図３には、かかる動作のタイミングチャー
トが示されている。図３（Ｄ）に示すパルス発生回路の
動作停止の期間中、図３（Ａ）に示すように、当該回路
のレジスタに書き込まれる動作用データとしての周波数
データが先ず入力され、続いて、図３（Ｂ）に示すよう
に、移動量データ等が入力された後、図３（Ｃ）に示す
ように、動作用データとしてのスタートコマンドの入力
に応答して動作がスタートする。
トが示されている。図３（Ｄ）に示すパルス発生回路の
動作停止の期間中、図３（Ａ）に示すように、当該回路
のレジスタに書き込まれる動作用データとしての周波数
データが先ず入力され、続いて、図３（Ｂ）に示すよう
に、移動量データ等が入力された後、図３（Ｃ）に示す
ように、動作用データとしてのスタートコマンドの入力
に応答して動作がスタートする。
【０００６】一般に、パルス発生用ＩＣの停止時は、動
作時に比較してＣＰＵは他の制御を行なうことが多く、
速度の遅いＣＰＵを使用している場合等には、この時間
も大きくなり、作業効率が低下してしまうという問題が
ある。
作時に比較してＣＰＵは他の制御を行なうことが多く、
速度の遅いＣＰＵを使用している場合等には、この時間
も大きくなり、作業効率が低下してしまうという問題が
ある。
【０００７】そこで、本発明の目的は、被制御装置の制
御データの書き込みを当該被制御装置の動作中でも可能
とし、高速動作を可能とするプリバッファ制御方式を提
供することにある。
御データの書き込みを当該被制御装置の動作中でも可能
とし、高速動作を可能とするプリバッファ制御方式を提
供することにある。
【０００８】
【課題を解決するための手段】前述の課題を解決するた
めに本発明によるプリバッファ制御方式は、制御装置か
ら送出される動作用データを被制御装置のバッファに書
き込んだ後、該バッファから読み出したデータに従って
前記被制御装置を制御する制御方式であって、前記被制
御装置の動作中に前記動作用データを前記バッファに書
き込んだ後、次の動作停止時に前記バッファから読み出
した前記動作用データを読み出し、引き続く次動作スタ
ート信号に応答して前記動作用データに従った制御を行
なわせるように構成される。
めに本発明によるプリバッファ制御方式は、制御装置か
ら送出される動作用データを被制御装置のバッファに書
き込んだ後、該バッファから読み出したデータに従って
前記被制御装置を制御する制御方式であって、前記被制
御装置の動作中に前記動作用データを前記バッファに書
き込んだ後、次の動作停止時に前記バッファから読み出
した前記動作用データを読み出し、引き続く次動作スタ
ート信号に応答して前記動作用データに従った制御を行
なわせるように構成される。
【０００９】ここで、制御装置はＣＰＵとし、被制御装
置は所定態様のパルスを発生するパルス発生回路とし、
パルス発生回路は、制御対象としてのステッピングモー
タの加減速制御及び移動量制御を行なうための動作デー
タとしてのパルスを発生する回路とすることができる。
置は所定態様のパルスを発生するパルス発生回路とし、
パルス発生回路は、制御対象としてのステッピングモー
タの加減速制御及び移動量制御を行なうための動作デー
タとしてのパルスを発生する回路とすることができる。
【００１０】
【作用】本発明では、被制御装置の動作中に動作用デー
タをバッファに書き込んだ後、次の動作停止時にバッフ
ァから読み出した動作用データを読み出し、引き続く次
動作スタート信号に応答して動作用データに従った制御
を行なわせている。
タをバッファに書き込んだ後、次の動作停止時にバッフ
ァから読み出した動作用データを読み出し、引き続く次
動作スタート信号に応答して動作用データに従った制御
を行なわせている。
【００１１】
【実施例】次に、本発明の実施例について図面を参照し
ながら説明する。図１は本発明によるプリバッファ制御
方式の一実施例における動作タイミングチャートであ
る。
ながら説明する。図１は本発明によるプリバッファ制御
方式の一実施例における動作タイミングチャートであ
る。
【００１２】本実施例では、被制御装置としてのパルス
発生用回路に次動作用データ領域をプリバッファとして
用意し、このデータ領域にＣＰＵの負担の軽い、パルス
発生用回路の動作時にも次の動作用のデータを事前に書
き込むようにしている。図１（Ａ）、（Ｂ）、（Ｄ）に
示すように、パルス発生用回路の動作中に、周波数デー
タと移動量等のプリデータを上記プリバッファに書き込
み、プリデータスタートコマンド（図１（Ｃ））が入力
された後、パルス発生用回路の停止期間に至ると（図１
（Ｄ））、つまり、図１（Ｅ）に示すように、動作終了
タイミング後に、図１（Ｆ）と（Ｇ）に示すように、プ
リバッファから読み出された周波数データと移動量デー
タが制御データとして入力され、プリバッファから読み
出された動作用データとしてのスタートコマンド（図１
（Ｈ））に応答して、図１（Ｄ）に示すように、次動作
がスタートする。
発生用回路に次動作用データ領域をプリバッファとして
用意し、このデータ領域にＣＰＵの負担の軽い、パルス
発生用回路の動作時にも次の動作用のデータを事前に書
き込むようにしている。図１（Ａ）、（Ｂ）、（Ｄ）に
示すように、パルス発生用回路の動作中に、周波数デー
タと移動量等のプリデータを上記プリバッファに書き込
み、プリデータスタートコマンド（図１（Ｃ））が入力
された後、パルス発生用回路の停止期間に至ると（図１
（Ｄ））、つまり、図１（Ｅ）に示すように、動作終了
タイミング後に、図１（Ｆ）と（Ｇ）に示すように、プ
リバッファから読み出された周波数データと移動量デー
タが制御データとして入力され、プリバッファから読み
出された動作用データとしてのスタートコマンド（図１
（Ｈ））に応答して、図１（Ｄ）に示すように、次動作
がスタートする。
【００１３】図２には、本実施例におけるパルス発生用
回路の制御部の構成ブロック図が示されている。
回路の制御部の構成ブロック図が示されている。
【００１４】本実施例では、プリバッファ機能を用いな
い動作停止時には、動作データラッチに設定データが書
き込まれ、内容がパルス発生用回路に取り込まれ、動作
が制御される。そして、プリバッファを用いる動作時に
は、プリバッファにデータが書き込まれ、且つ動作終了
時には、プリバッファに設定データが記憶されている場
合、プリバッファに記憶されている設定データが動作デ
ータラッチに送出してパルス発生用回路に取り込まれ
る。
い動作停止時には、動作データラッチに設定データが書
き込まれ、内容がパルス発生用回路に取り込まれ、動作
が制御される。そして、プリバッファを用いる動作時に
は、プリバッファにデータが書き込まれ、且つ動作終了
時には、プリバッファに設定データが記憶されている場
合、プリバッファに記憶されている設定データが動作デ
ータラッチに送出してパルス発生用回路に取り込まれ
る。
【００１５】ＣＰＵから送出される設定データは、状態
判断回路１とプリデータラッチ３に供給される。状態判
断回路１は、上記の如き、動作中且つデータ入力（プリ
データ入力）の状態Ａ、スタートプリデータがあり、且
つ動作終了の状態Ｂ、及び停止中、且つデータ入力の状
態Ｃの３つの状態を判断して出力する。状態Ａであると
判断されると、その出力がプリデータラッチ３のゲート
Ｇに供給され、設定データを入力端子Ｄに取り込む。セ
レクタ４の入力端子Ａには設定データが、入力端子Ｂに
はプリデータラッチ３の出力端子Ｑからのデータが供給
されており、状態判断回路１からの状態Ｂの判断信号に
より入力端子ＡとＢのいずれかのデータが出力端子Ｑか
ら出力される。
判断回路１とプリデータラッチ３に供給される。状態判
断回路１は、上記の如き、動作中且つデータ入力（プリ
データ入力）の状態Ａ、スタートプリデータがあり、且
つ動作終了の状態Ｂ、及び停止中、且つデータ入力の状
態Ｃの３つの状態を判断して出力する。状態Ａであると
判断されると、その出力がプリデータラッチ３のゲート
Ｇに供給され、設定データを入力端子Ｄに取り込む。セ
レクタ４の入力端子Ａには設定データが、入力端子Ｂに
はプリデータラッチ３の出力端子Ｑからのデータが供給
されており、状態判断回路１からの状態Ｂの判断信号に
より入力端子ＡとＢのいずれかのデータが出力端子Ｑか
ら出力される。
【００１６】ＯＲゲート２の入力には、状態Ｂと状態Ｃ
の判断信号が入力され、その出力が動作用データラッチ
５のゲートＧに供給されている。動作用データラッチ５
の入力端子Ｄにはセレクタ４の出力端子Ｑからのデータ
が入力されており、ゲートＧへのＯＲゲート２からの出
力に応答して、セレクタ４の出力端子Ｑからのデータを
取り込み、ラッチする。動作用データラッチ５の出力端
子Ｑからは読み出された動作用データが出力されて、パ
ルス発生用回路の動作を制御する。
の判断信号が入力され、その出力が動作用データラッチ
５のゲートＧに供給されている。動作用データラッチ５
の入力端子Ｄにはセレクタ４の出力端子Ｑからのデータ
が入力されており、ゲートＧへのＯＲゲート２からの出
力に応答して、セレクタ４の出力端子Ｑからのデータを
取り込み、ラッチする。動作用データラッチ５の出力端
子Ｑからは読み出された動作用データが出力されて、パ
ルス発生用回路の動作を制御する。
【００１７】
【発明の効果】以上説明したように、本発明のプリバッ
ファ制御方式によれば、被制御装置の制御データの書き
込みを当該被制御装置の動作中でも可能とし、トータル
として高速動作を可能とする。
ファ制御方式によれば、被制御装置の制御データの書き
込みを当該被制御装置の動作中でも可能とし、トータル
として高速動作を可能とする。
【図１】本発明によるプリバッファ制御方式の一実施例
における動作タイミングチャートである。
における動作タイミングチャートである。
【図２】図１に示す実施例におけるパルス発生用回路の
制御部の構成ブロック図である。
制御部の構成ブロック図である。
【図３】従来の制御方式の動作タイミングチャートであ
る。
る。
１ 状態判断回路 ２ ＯＲゲート ３ プリデータラッチ ４ セレクタ ５ 動作用データラッチ
Claims (3)
- 【請求項１】制御装置から送出される動作用データを被
制御装置のバッファに書き込んだ後、該バッファから読
み出したデータに従って前記被制御装置を制御する制御
方式であって、 前記被制御装置の動作中に前記動作用データを前記バッ
ファに書き込んだ後、次の動作停止時に前記バッファか
ら読み出した前記動作用データを読み出し、引き続く次
動作スタート信号に応答して前記動作用データに従った
制御を行なわせることを特徴とするプリバッファ制御方
式。 - 【請求項２】前記制御装置はＣＰＵであり、前記被制御
装置は所定態様のパルスを発生するパルス発生回路であ
る請求項１に記載のプリバッファ制御方式。 - 【請求項３】前記パルス発生回路は、制御対象としての
ステッピングモータの加減速制御及び移動量制御を行な
うための動作データとしてのパルスを発生する請求項２
に記載のプリバッファ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9810795A JP3503004B2 (ja) | 1995-03-30 | 1995-03-30 | プリバッファ制御機能を有するｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9810795A JP3503004B2 (ja) | 1995-03-30 | 1995-03-30 | プリバッファ制御機能を有するｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08320719A true JPH08320719A (ja) | 1996-12-03 |
| JP3503004B2 JP3503004B2 (ja) | 2004-03-02 |
Family
ID=14211111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9810795A Expired - Fee Related JP3503004B2 (ja) | 1995-03-30 | 1995-03-30 | プリバッファ制御機能を有するｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3503004B2 (ja) |
-
1995
- 1995-03-30 JP JP9810795A patent/JP3503004B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3503004B2 (ja) | 2004-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100464034B1 (ko) | 클록 동기화 방법 | |
| CA1201535A (en) | Variable rate control logic for component insertion machine | |
| JPH1169886A (ja) | ステッピングモータ等の駆動制御集積回路及びその駆動制御集積回路を備えたステッピングモータ | |
| JP3467139B2 (ja) | 数値制御装置 | |
| US4602356A (en) | Semiconductor memory device | |
| JP2551338B2 (ja) | 情報処理装置 | |
| EP0510833A2 (en) | Data processing apparatus having address decoder | |
| JPH08320719A (ja) | プリバッファ制御方式 | |
| JP2017204955A (ja) | モータ制御用パルス出力ロジック回路及びモータ制御用コントローラユニット | |
| JPH0332306B2 (ja) | ||
| US5761129A (en) | Method and apparatus for I/O multiplexing of RAM bus | |
| US6393542B1 (en) | Electronic circuit system and interface circuit that compares read and write clock operations | |
| JPH10240330A (ja) | 数値制御装置 | |
| JP2004180417A (ja) | 複数モータ同時制御方法、複数モータ制御システム、複数モータ制御用パルス発生回路及び複数モータ制御用パルス発生ｉｃ | |
| KR100318323B1 (ko) | 반도체 메모리의 어드레스 신호 발생회로 | |
| JP3119623B2 (ja) | サーマルプリンタ印加制御回路 | |
| JPS626245B2 (ja) | ||
| KR0157456B1 (ko) | 로보트 제어기에서 사용자 정의 처리 함수의 실행방법 | |
| KR900002145A (ko) | 고급언어에 의한 프로그램과 오프라인 프로그램에 의한 콘트롤러와 그 제어방법 | |
| JP2956077B2 (ja) | 制御記憶回路 | |
| KR100542353B1 (ko) | 모터 제어 장치 및 그 방법 | |
| JP3095276B2 (ja) | シーケンスコントローラ | |
| JP2508979B2 (ja) | バス制御装置 | |
| KR19980083128A (ko) | 피엘씨 시스템에서의 다중 타스크 고속 수행장치 | |
| JPS61221801A (ja) | 機構制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031126 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |