JPH08316272A - 半導体装置、その製造方法、及び半導体装置用フレキシブル基板 - Google Patents

半導体装置、その製造方法、及び半導体装置用フレキシブル基板

Info

Publication number
JPH08316272A
JPH08316272A JP11569595A JP11569595A JPH08316272A JP H08316272 A JPH08316272 A JP H08316272A JP 11569595 A JP11569595 A JP 11569595A JP 11569595 A JP11569595 A JP 11569595A JP H08316272 A JPH08316272 A JP H08316272A
Authority
JP
Japan
Prior art keywords
semiconductor device
land portion
electrode pad
bonding
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11569595A
Other languages
English (en)
Inventor
Mitsutoshi Azuma
光敏 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP11569595A priority Critical patent/JPH08316272A/ja
Publication of JPH08316272A publication Critical patent/JPH08316272A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体素子が搭載された絶縁性フィルムに形
成された導体パターンのランド部と半導体素子の電極パ
ッド部とを当接し接合するフリップチップボンディング
方式によって、電極パッド部とランド部とを確実に接合
することができ、信頼性を向上し得る半導体装置を提供
する。 【構成】 可撓性フィルム10の一面側に形成された導
体パターン12のランド部20と半導体素子14の電極
パッド部とがフリップチップボンディング方式で接合さ
れた半導体装置であって、該可撓性フィルム10の他面
側に、ボディング用ホール24がランド部20の配列に
対応して開口されていると共に、ボンディング用ホール
24の底面に、ランド部20の裏面側が露出しているこ
とを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置、半導体装置
の製造方法、及び半導体装置用フレキシブル基板に関
し、更に詳細には絶縁性フィルムの一面側に形成された
導体パターンのランド部と半導体素子の電極パッド部と
がフリップチップボンディング方式によって接合された
半導体装置、その製造方法、及び前記半導体装置に使用
される半導体装置用フレキシブル基板に関する。
【0002】
【従来の技術】携帯電話等に使用される半導体装置は、
従来の半導体装置よりも軽量化、小型化、薄型化が要請
される。かかる要請に応えるべく、特開平6−1123
54号公報には、絶縁性フィルムの一面側に導体パター
ンが形成されているフレキシブル基板に搭載された半導
体素子の電極パッド部と、この導体パターンのランド部
とがワイヤを使用して接続され、且つ素子搭載面側が樹
脂封止された半導体装置が提案されている。かかる半導
体装置によれば、フレキシブル基板の他面側(素子搭載
面側の反対面側)の全面に、はんだボール等の外部接続
端子を装着することができ、更に半導体装置の軽量化や
小型化を達成することができる。しかし、前掲の公報に
記載された半導体装置においては、半導体素子の電極パ
ッド部と導体パターンのランド部との電気的な接続にボ
ンディングワイヤを使用しているため、半導体装置の薄
型化を図る上では限界がある。搭載された半導体素子の
上面からボンディングワイヤが突出してしまうためであ
る。
【0003】このため、本発明者等は、図7に示す半導
体装置を試みた。この半導体装置では、絶縁性フィルム
100の一面側に形成された導体パターン102、10
2・・に設けられたランド部と、半導体素子104のは
んだバンプを具備する電極パッド部とが、このはんだバ
ンプを介して接合される、いわゆるフリップチップボン
ディング方式によって接合されている。かかるフリップ
チップボンディング方式によって接合された、半導体素
子104と導体パターン102との接合部は、図8に示
す如く、半導体素子104の電極に形成された金めっき
層112上にはんだバンプ116を具備する電極パッド
部と、導体パターン102に形成されランド部とが接合
されている。尚、導体パターン102のランド部にも、
金めっきが施されている。
【0004】更に、この半導体装置では、半導体素子1
04と絶縁性フィルム100との間には、絶縁性樹脂が
充填されて絶縁層106が形成されていると共に、絶縁
層106から露出する半導体素子104の露出部が封止
樹脂層108によって覆われ、且つ絶縁性フィルム10
0の他面側には、導体パターン102、102・・と接
続された外部接続端子としてのはんだボール110、1
10・・・が設けられている。かかる外部接続端子とし
てのはんだボール110は、絶縁性フィルム100に形
成されたスルーホール118の内壁面に形成されている
金属層120の一端に接続された、外部接続端子用の接
続パッド122上に接合されている。尚、金属層120
は、スルーホール118の内壁面にスルーホールめっき
を施すことによって形成され、その他端は導体パターン
102に接続されている。
【0005】
【発明が解決しようとする課題】かかる図7に示す半導
体装置では、フリップチップボンディング方式を採用し
ているため、半導体素子104が搭載された絶縁性フィ
ルム100の一面側に形成された導体パターンのランド
部と、半導体素子104の一面側に形成された電極パッ
ド部とを接続するワイヤが不要となり、半導体装置の薄
型化を図ることができる。しかしながら、フリップチッ
プボンディング方式で半導体素子の電極パッド部と絶縁
性フィルムに形成されたランド部とが、電極パッド部の
はんだボールを介して接合された半導体装置では、電極
パッド部とランド部との接続が不充分となり易いことが
判明した。つまり、フリップチップボンディング方式で
は、多数の電極パッド部とランド部とを一括して接合す
るため、全接合部を同時に確実に接合することは極めて
困難だからである。そこで、本発明の目的は、半導体素
子が搭載された絶縁性フィルムに形成された導体パター
ンのランド部と半導体素子の電極パッド部とを当接し接
合するフリップチップボンディング方式によって、電極
パッド部とランド部とを確実に接合することができ、信
頼性を向上し得る半導体装置、その製造方法、及び半導
体装置用フレキシブル基板を提供することにある。
【0006】
【課題を解決するための手段】本発明者等は、前記目的
を達成するためには、絶縁性フィルムに形成した導体パ
ターンのランド部と半導体素子の電極パッド部とを接合
する際に、両者の一方を直接押圧して接合することが有
効ではないかと考え検討を重ねた。その結果、一面側に
ランド部を具備する導体パターンが形成された絶縁性フ
ィルムの他面側に、このランド部の裏面側が底面に露出
するボンディング用ホールを開口し、半導体素子の電極
パッド部と絶縁性フィルムに形成したランド部とを接合
する際に、ボンディング用ホールから挿入したボンディ
ングツールの先端をランド部の裏面側に当接させて両接
続部を接合したところ、両者を確実に接合できることを
見出し、本発明に到達した。
【0007】すなわち、本発明は、絶縁性フィルムの一
面側に形成された導体パターンのランド部と半導体素子
の電極パッド部とがフリップチップボンディング方式で
接合された半導体装置であって、該絶縁性フィルムの他
面側に、ボディング用ホールが前記ランド部の配列に対
応して開口されていると共に、前記ボンディング用ホー
ルの底面に、前記ランド部の裏面側が露出していること
を特徴とする半導体装置にある。更に、本発明は、絶縁
性フィルムの一面側に形成した導体パターンのランド部
と半導体素子の電極パッド部とをフリップチップボンデ
ィング方式によって接合して半導体装置を製造する際
に、該絶縁性フィルムの他面側に、前記ランド部の裏面
側が底面に露出するボンディング用ホールを、前記ラン
ド部の配列に対応して開口し、次いで、前記ランド部
に、半導体素子の電極パッド部を当接した後、前記ボン
ディング用ホールから挿入したボンディングツールの先
端をランド部の裏面に当接せしめ、前記ランド部と電極
パッド部とを熱圧着することを特徴とする半導体装置の
製造方法にある。また、本発明は、搭載される半導体素
子に設けられた電極パッド部が当接されて接合されるラ
ンド部を具備する導体パターンが、絶縁性フィルムの一
面側に設けられた半導体装置用フレキシブル基板であっ
て、該絶縁性フィルムの他面側に、ボディング用ホール
が前記ランド部に対応して開口されていると共に、前記
ボンディング用ホールの底面に、前記ランド部の裏面側
が露出していることを特徴とする半導体装置用フレキシ
ブル基板でもある。
【0008】かかる構成を有する本発明において、ラン
ド部と電極パッド部とを熱圧着した後、ボンディング用
ホールに樹脂を充填することによって、ボンディング用
ホールの底面に露出したランド部の裏面側をシールでき
る。また、金又は銀等の貴金属めっきによって覆われた
ランド部と電極パッド部とを当接し接合することによ
り、はんだ等のろう材を省略できる。本発明で使用する
絶縁性フィルムとして、可撓性フィルムを用いることに
よって、ランド部と電極パッド部とを熱圧着する際に、
絶縁性フィルムとランド部との剥離を確実に防止するこ
とができる。
【0009】
【作用】従来のフリップチップボンディング方式では、
導体パターンのランド部又は半導体素子の電極パッド部
にボンディングツールを直接当接できないため、図8に
示す如く、半導体素子104の電極パッド部として、金
めっき層112上にはんだバンプ116を具備するもの
を用い、導体パターン102のランド部に接合する。こ
の接合の際には、ランド部上に電極パッド部を搭載させ
てリフロー処理を施し、はんだバンプ116の一部を溶
融して両接続部を接合する。この様な、はんだバンプ1
16を用いる接合方式に代えて、電極パッド部の金めっ
き層112と、表面に金めっき層が形成されたランド部
とを当接し熱圧着することによって、両者を接合する接
合方式も採用されてはいる。しかしながら、いずれの接
合方式においても、導体パターンのランド部又は半導体
素子の電極パッド部にボンディングツールを直接当接で
きず、両接続部の接合がどうしても不確実となる場合が
あった。この点、本発明においては、絶縁性フィルムに
形成したボンディング用ホールから挿入したボンディン
グツールによってランド部の裏面側を押圧しつつ、ラン
ド部と電極パッド部とを熱圧着できる。このため、本発
明によれば、従来のフリップチップボンディング方式の
接合に比較して、導体パターンのランド部と半導体素子
の電極パッド部とを確実に接合できる。
【0010】
【実施例】本発明を図面を用いて更に説明する。図1
は、本発明の半導体装置に係る一実施例を示す縦断面図
である。図1に示す半導体装置には、ベースフィルムと
して絶縁性を有する可撓性フィルム10を使用し、この
可撓性フィルム10の一面側に貼着された銅箔等にエッ
チングを施して導体パターン12、12・・が形成され
たフレキシブル基板が使用されている(導体パターン
は、スパッタリングや蒸着によって形成してもよい)。
この半導体装置は、可撓性フィルム10に形成された導
体パターン12、12・・の各一端側に設けられたラン
ド部20と、半導体素子14に設けられた電極パッド部
を構成する金めっき層とがフリップチップボンディング
方式によって接合されたものである。かかる半導体素子
14の電極パッド部と可撓性フィルム10に形成されて
いるランド部20とが接合された接合部は、可撓性フィ
ルム10と半導体素子14との間の隙間から充填されて
形成された樹脂層16で覆われ、樹脂層16から他面側
が露出する半導体素子14と導体パターン12、12・
・(ランド部20が形成された導体パターン12の一端
部を除く)とは、封止樹脂18によって封止されてい
る。また、可撓性フィルム10の他面側(半導体素子1
4が搭載された素子搭載面側の反対面側)には、外部接
続端子としてのはんだボール22、22・・が配設され
ており、各はんだボール22は直接スルーホール内に入
り込み導体パターン12と接続されている。尚、各はん
だボールは、図8に示す様に、可撓性フィルム10に設
けたスルホールの金属層を介して導体パターン12と接
続されていてもよい。
【0011】本実施例においては、図2に示す様に、可
撓性フィルム10の他面側に、ボンディング用ホール2
4が開口されており、このボンディング用ホール24の
底面には、ランド部20の裏面側が露出している。かか
るボンディング用ホール24の底面に裏面側が露出する
ランド部20の表面側には、金めっき層(図示せず)が
形成されており、このランド部20の金めっき層と半導
体素子14の電極パッド部を形成する金めっき層26と
は、熱圧着によって接合されている。このボンディング
用ホール24は、後述する様に、半導体素子14の電極
パッド部を導体パターン12、12の各ランド部20、
20・・に接合するときに使用されるホールである。こ
のため、図3に示す様に、ボンディング用ホール24
は、各ランド部20に対応して可撓性フィルム10に形
成される。尚、ボンディング用ホール24には、銅等の
金属で形成されたランド部20の酸化等を防止すべく、
樹脂が充填されてシールされている。
【0012】図1〜図3に示す半導体装置を製造する際
には、先ず、図4に示す様に、半導体素子14及び/又
はフレキシブル基板を位置決めし、半導体素子14の電
極パッド部の金めっき層26と導体パターン12のラン
ド部20(表面に金めっき層が形成されている)とを一
致させた後、両者を当接させる。次いで、図5に示す様
に、ランド部20の裏面側を、ボンディング用ホール2
4から挿入されたピン状のボンディングツール30の先
端面によって押圧しつつ熱圧着する。かかる熱圧着によ
って、両者の接合面に金(Au)−金(Au)の共晶合金が形成
されるため、両者を確実に接合できる。この熱圧着の際
に、ランド部20はボンディングツール30によって押
圧されて変形するが、本実施例においては、可撓性フィ
ルム10をベースフィルムとするため、ランド部20と
可撓性フィルム10とが剥離されることなく接合を行う
ことができる。この様に、ボンディングツール30によ
って直接押圧された、半導体素子14の電極パッド部の
金めっき層26と、可撓性フィルム10のランド部20
を構成する金めっき層とは、その接合を確実に行うこと
ができ、両者の接合不良等に因る不良率を減少できると
共に、得られた半導体装置の信頼性を向上できる。尚、
電極パッド部とランド部20とに金又は銀等の貴金属め
っき層を形成し、両者の接合面に銀(Ag)−金(Au)の共晶
合金、或いは銀(Ag)−銀(Ag)の共晶合金を形成してもよ
い。
【0013】図1〜図5においては、半導体素子14と
導体パターン12、12・・(ランド部20、20・・
が形成された導体パターン12の一端部を除く)とは、
封止樹脂18によって封止されているが、図6に示す様
に、封止樹脂18に代えて金属製のキャップ32によっ
て、半導体素子14等を封止してもよい。この様に、半
導体素子14等を金属製のキャップ32で封止すること
によって、得られた半導体装置の剛性を向上することが
できる。この場合、樹脂層16から露出する導体パター
ン12、12・・は、絶縁樹脂層36によって絶縁した
後、金属製のキャップ32を装着することが好ましい。
更に、キャップ32と半導体素子14の裏面(電極パッ
ド部の形成面に対して反対面)との間に、はんだ等のろ
う材等から成る充填層34を形成することによって、半
導体装置の熱放散性を向上することができる。また、本
実施例においては、可撓性フィルム10上に貼着した銅
箔にエッチング等を施して導体パターン12、12・・
を形成したが、可撓性フィルム10の一面側に導体パタ
ーン及びランド部が予め形成されたTAB(Tape Automa
ted Bonding)用テープを使用できる。特に、半導体素子
14を搭載する部分にも導体パターンが形成された、い
わゆるエリアTAB用テープを好適に使用できる。
【0014】
【発明の効果】本発明によれば、絶縁性フィルムに形成
したボンディング用ホールから挿入したボンディングツ
ールによって導体パターンの一端側に形成されたランド
部の裏面側を押圧しつつ、このランド部と半導体素子の
電極パッド部とを熱圧着できるため、ボンディングツー
ルを使用できない従来のフリップチップボンディング方
式に比較して、両者を確実に接合できる。このため、得
られた半導体装置において、半導体素子の電極パッド部
と絶縁性フィルムに形成したランド部との接合不良等に
起因する不良率の減少を図ることできると共に、半導体
装置の信頼性も向上できる。
【図面の簡単な説明】
【図1】本発明の半導体装置に係る一実施例を示す縦断
面図である。
【図2】図1に示す半導体装置の半導体素子とフレキシ
ブル基板との接続部を説明する部分断面拡大図である。
【図3】図1に示す半導体装置の部分底面図である。
【図4】フレキシブル基板に半導体素子を搭載する直前
の状態を説明するための説明図である。
【図5】フレキシブル基板に半導体素子を搭載した直後
の状態を説明するための説明図である。
【図6】本発明の半導体装置に係る他の実施例を示す縦
断面図である。
【図7】従来の半導体装置を示す縦断面図である。
【図8】図7に示す半導体装置の半導体素子とフレキシ
ブル基板との接合部を説明する部分断面拡大図である。
【符号の説明】
10 可撓性フィルム 12 導体パターン 14 半導体素子 16 樹脂層 18 封止樹脂 20 ランド部 22 はんだボール(外部接続端子) 24 ボンディング用ホール 26 電極パッド部の金めっき層 30 ボンディングツール

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性フィルムの一面側に形成された導
    体パターンのランド部と半導体素子の電極パッド部とが
    フリップチップボンディング方式によって接合された半
    導体装置であって、 該絶縁性フィルムの他面側に、ボディング用ホールが前
    記ランド部の配列に対応して開口されていると共に、 前記ボンディング用ホールの底面に、前記ランド部の裏
    面側が露出していることを特徴とする半導体装置。
  2. 【請求項2】 ボンディング用ホール内に樹脂が充填さ
    れている請求項1記載の半導体装置。
  3. 【請求項3】 金又は銀等の貴金属めっきによって覆わ
    れたランド部と電極パッド部とが、当接状態で接合され
    ている請求項1又は請求項2記載の半導体装置。
  4. 【請求項4】 絶縁性フィルムとして、可撓性フィルム
    が使用されている請求項1〜3のいずれか一項記載の半
    導体装置。
  5. 【請求項5】 絶縁性フィルムの一面側に形成した導体
    パターンのランド部と半導体素子の電極パッド部とをフ
    リップチップボンディング方式によって接合して半導体
    装置を製造する際に、 該絶縁性フィルムの他面側に、前記ランド部の裏面側が
    底面に露出するボンディング用ホールを、前記ランド部
    の配列に対応して開口し、 次いで、前記ランド部に、半導体素子の電極パッド部を
    当接した後、前記ボンディング用ホールから挿入したボ
    ンディングツールの先端をランド部の裏面に当接せし
    め、前記ランド部と電極パッド部とを熱圧着することを
    特徴とする半導体装置の製造方法。
  6. 【請求項6】 ランド部と電極パッド部とを熱圧着した
    後、ボンディング用ホール内に樹脂を充填する請求項5
    記載の半導体装置の製造方法。
  7. 【請求項7】 金又は銀等の貴金属めっきで覆われたラ
    ンド部と電極パッド部とを当接し接合する請求項5又は
    請求項6記載の半導体装置の製造方法。
  8. 【請求項8】 絶縁性フィルムとして、可撓性フィルム
    を使用する請求項5〜7のいずれか一項記載の半導体装
    置の製造方法。
  9. 【請求項9】 搭載される半導体素子に設けられた電極
    パッド部が当接されて接合されるランド部を具備する導
    体パターンが、絶縁性フィルムの一面側に設けられた半
    導体装置用フレキシブル基板であって、 該絶縁性フィルムの他面側に、ボンディング用ホールが
    前記ランド部に対応して開口されていると共に、 前記ボンディング用ホールの底面に、前記ランド部の裏
    面側が露出していることを特徴とする半導体装置用フレ
    キシブル基板。
  10. 【請求項10】 金又は銀等の貴金属めっきによって覆
    われた電極パッド部が接合されるように、ランド部が金
    又は銀等の貴金属めっきによって覆われている請求項9
    記載の半導体装置用フレキシブル基板。
  11. 【請求項11】 絶縁性フィルムとして、可撓性フィル
    ムが使用されている請求項9又は請求項10記載の半導
    体装置用フレキシブル基板。
JP11569595A 1995-05-15 1995-05-15 半導体装置、その製造方法、及び半導体装置用フレキシブル基板 Pending JPH08316272A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11569595A JPH08316272A (ja) 1995-05-15 1995-05-15 半導体装置、その製造方法、及び半導体装置用フレキシブル基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11569595A JPH08316272A (ja) 1995-05-15 1995-05-15 半導体装置、その製造方法、及び半導体装置用フレキシブル基板

Publications (1)

Publication Number Publication Date
JPH08316272A true JPH08316272A (ja) 1996-11-29

Family

ID=14668957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11569595A Pending JPH08316272A (ja) 1995-05-15 1995-05-15 半導体装置、その製造方法、及び半導体装置用フレキシブル基板

Country Status (1)

Country Link
JP (1) JPH08316272A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183924A (ja) * 2003-11-27 2005-07-07 Denso Corp 半導体チップ実装用基板、半導体チップの実装構造および半導体チップの実装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183924A (ja) * 2003-11-27 2005-07-07 Denso Corp 半導体チップ実装用基板、半導体チップの実装構造および半導体チップの実装方法
JP4492233B2 (ja) * 2003-11-27 2010-06-30 株式会社デンソー 半導体チップの実装構造および半導体チップの実装方法

Similar Documents

Publication Publication Date Title
JP3176542B2 (ja) 半導体装置及びその製造方法
JP3481444B2 (ja) 半導体装置及びその製造方法
US6162664A (en) Method for fabricating a surface mounting type semiconductor chip package
JP3608205B2 (ja) 半導体装置及びその製造方法並びに回路基板
JPH08510358A (ja) 集積回路チップと基板との相互接続
US6486551B1 (en) Wired board and method of producing the same
JP3878436B2 (ja) 配線基板および半導体装置
JP2870533B1 (ja) 半導体装置およびその製造方法
JP2002190544A (ja) 配線基板、半導体装置、及びその製造方法
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP2000216185A (ja) 柱状電極付き半導体ウエハ及びその製造方法並びに半導体装置及びその製造方法
JPH08316272A (ja) 半導体装置、その製造方法、及び半導体装置用フレキシブル基板
US6624008B2 (en) Semiconductor chip installing tape, semiconductor device and a method for fabricating thereof
JP2001094004A (ja) 半導体装置、外部接続端子構造体及び半導体装置の製造方法
JP3362007B2 (ja) 半導体装置、その製造方法及びテープキャリア
JP2000124356A (ja) 半導体パッケ―ジ用部材,半導体パッケ―ジ及び半導体パッケ―ジ製造方法
JP3674550B2 (ja) 半導体装置
JPH09252020A (ja) 半導体装置およびその製造方法
JPH04299544A (ja) フィルムキャリヤ半導体装置の製造方法
JPH09330943A (ja) 半導体装置及びその製造方法
JPH10270591A (ja) 半導体装置用パッケージおよびその製造方法
JP2003174051A (ja) 半導体装置及び半導体装置の製造方法
JP2000068309A (ja) 半導体装置の実装方法
JPH05218146A (ja) フィルムキャリアテープの製造方法
JP2002198485A (ja) 半導体実装体とそれを用いた半導体装置およびその製造方法