JPH08316139A - 多結晶シリコン層のホトリソグラフィープロセスにおける定在波効果を減少させる方法 - Google Patents
多結晶シリコン層のホトリソグラフィープロセスにおける定在波効果を減少させる方法Info
- Publication number
- JPH08316139A JPH08316139A JP8143394A JP14339496A JPH08316139A JP H08316139 A JPH08316139 A JP H08316139A JP 8143394 A JP8143394 A JP 8143394A JP 14339496 A JP14339496 A JP 14339496A JP H08316139 A JPH08316139 A JP H08316139A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- layer
- standing wave
- photoresist layer
- light beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0275—Photolithographic processes using lasers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 改善された計測学的特性を有し、より均一な
線幅の多結晶シリコン線を生じるホトリソグラフィープ
ロセスを提供する。 【解決手段】 多結晶シリコン層１０６を覆って窒化チ
タンのような金属を含む反射防止被覆１０８を堆積す
る。次いで、反射防止被覆１０８を覆ってホトレジスト
層１１０を堆積し、かつホトレジスト層１１０の部分を
光ビーム１１２に露光する。反射防止被覆１０８は、光
ビーム１１２を吸収して、定在波効果を減少させる。次
いで、ホトレジスト層１１０の部分を除去する。次い
で、ホトレジスト層１１０で覆われていない反射防止被
覆１０８及び多結晶シリコン層１０６の部分をエッチン
グする結果，均一な線幅の多結晶シリコン線を得る。
線幅の多結晶シリコン線を生じるホトリソグラフィープ
ロセスを提供する。 【解決手段】 多結晶シリコン層１０６を覆って窒化チ
タンのような金属を含む反射防止被覆１０８を堆積す
る。次いで、反射防止被覆１０８を覆ってホトレジスト
層１１０を堆積し、かつホトレジスト層１１０の部分を
光ビーム１１２に露光する。反射防止被覆１０８は、光
ビーム１１２を吸収して、定在波効果を減少させる。次
いで、ホトレジスト層１１０の部分を除去する。次い
で、ホトレジスト層１１０で覆われていない反射防止被
覆１０８及び多結晶シリコン層１０６の部分をエッチン
グする結果，均一な線幅の多結晶シリコン線を得る。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に半導体処
理、特にホトリソグラフィーにおける反射防止被覆に関
する。
理、特にホトリソグラフィーにおける反射防止被覆に関
する。
【０００２】半導体処理技術において、ホトリソグラフ
ィーは、金属相互接続線及び多結晶シリコンゲート電極
線のようなパターン化幾何学形状を形成するために使用
される。デバイスが高い密度になるに従い、これらの線
は狭くなる。これらの線が狭くなるに従い、ホトリソグ
ラフィーに関連した２つの問題がますます明確になる。
これには反射ノッチング問題と定在波問題とがある。ホ
トリソグラフィーは、パターン化しかつエッチングしよ
うとする材料を覆ってホトレジスト層を堆積することを
含む。次いで、光ビームがレチクルに通されてこのホト
レジスト層の部分を所望のパターンに露光する。次い
で、正極性又は負極性ホトレジストが使用されるかどう
かに従って、露光されたホトレジスト又は露光されなか
ったホトレジストのどちらかが除去される。次いで、エ
ッチングが遂行されてホトレジストによって覆われてい
ない材料が除去され、パターン化幾何学形状ができ上が
る。
ィーは、金属相互接続線及び多結晶シリコンゲート電極
線のようなパターン化幾何学形状を形成するために使用
される。デバイスが高い密度になるに従い、これらの線
は狭くなる。これらの線が狭くなるに従い、ホトリソグ
ラフィーに関連した２つの問題がますます明確になる。
これには反射ノッチング問題と定在波問題とがある。ホ
トリソグラフィーは、パターン化しかつエッチングしよ
うとする材料を覆ってホトレジスト層を堆積することを
含む。次いで、光ビームがレチクルに通されてこのホト
レジスト層の部分を所望のパターンに露光する。次い
で、正極性又は負極性ホトレジストが使用されるかどう
かに従って、露光されたホトレジスト又は露光されなか
ったホトレジストのどちらかが除去される。次いで、エ
ッチングが遂行されてホトレジストによって覆われてい
ない材料が除去され、パターン化幾何学形状ができ上が
る。
【０００３】図１ａに示されたように、反射ノッチング
は、ホトリソグラフィーに使用された光ビーム１０がホ
トレジスト層１２を通過しかつ高反射性下敷き材料１４
（例えば、金属）の表面で反射されるとき、光の粒子性
に起因して起こる。トポグラフィー（物質表面状態）変
化に起因して、反射１６が、レチクル１８によって光ビ
ーム１０から遮蔽されるべきホトレジスト層１２の部分
を露光する反射角で、起こることがある。これが、図１
ｂに示されたように、結果の相互接続線２２内にノッチ
２０を生じる。
は、ホトリソグラフィーに使用された光ビーム１０がホ
トレジスト層１２を通過しかつ高反射性下敷き材料１４
（例えば、金属）の表面で反射されるとき、光の粒子性
に起因して起こる。トポグラフィー（物質表面状態）変
化に起因して、反射１６が、レチクル１８によって光ビ
ーム１０から遮蔽されるべきホトレジスト層１２の部分
を露光する反射角で、起こることがある。これが、図１
ｂに示されたように、結果の相互接続線２２内にノッチ
２０を生じる。
【０００４】定在波問題は、光の波動性に関連してお
り、図２ａ〜ｂに図解されている。光定在波問題は、ビ
ーム１０は所与の波長を有する。干渉パターンが、光ビ
ーム１０の正常に入射した光と下敷き材料１４の表面か
ら反射された光との間に発生する。定在波の目的のため
の下敷き材料１４は、高反射性である必要はなく、か
つ、例えば、多結晶シリコンを含み得る。その結果、ホ
トレジスト層１２内の光ビーム１０の有効線量に局在的
な変動を生じる。干渉パターンは、（領域２４から２６
へ行くに従って）トポグラフィーの変化によって悪化さ
せられる。したがって、パターンの幅（ホトレジスト層
１２の露光部分）は、トポグラフィーが変化するに従っ
て変動することがあり、図２ｂに示されたように結果の
相互接続線２２又は多結晶シリコンゲート電極線の線幅
に変動を起こさせる。
り、図２ａ〜ｂに図解されている。光定在波問題は、ビ
ーム１０は所与の波長を有する。干渉パターンが、光ビ
ーム１０の正常に入射した光と下敷き材料１４の表面か
ら反射された光との間に発生する。定在波の目的のため
の下敷き材料１４は、高反射性である必要はなく、か
つ、例えば、多結晶シリコンを含み得る。その結果、ホ
トレジスト層１２内の光ビーム１０の有効線量に局在的
な変動を生じる。干渉パターンは、（領域２４から２６
へ行くに従って）トポグラフィーの変化によって悪化さ
せられる。したがって、パターンの幅（ホトレジスト層
１２の露光部分）は、トポグラフィーが変化するに従っ
て変動することがあり、図２ｂに示されたように結果の
相互接続線２２又は多結晶シリコンゲート電極線の線幅
に変動を起こさせる。
【０００５】有機反射防止被覆は、定在波問題を克服す
るために使用されてきた。有機反射防止被覆は、ホトレ
ジスト層の堆積に先立ち施される。ホトレジスト層が光
ビームに露光されると、反射が有機反射防止被覆によっ
て禁止される。光ビームの線量の局在化変動は、このよ
うにして、減少させられる。
るために使用されてきた。有機反射防止被覆は、ホトレ
ジスト層の堆積に先立ち施される。ホトレジスト層が光
ビームに露光されると、反射が有機反射防止被覆によっ
て禁止される。光ビームの線量の局在化変動は、このよ
うにして、減少させられる。
【０００６】
【発明が解決しようとする課題】本発明の目的は、定在
波効果を減少した改善されたホトリソグラフィー方法を
提供することである。
波効果を減少した改善されたホトリソグラフィー方法を
提供することである。
【０００７】本発明の更に他の目的は、改善された計測
学的特性を有するホトリソグラフィープロセスを提供す
ることである。
学的特性を有するホトリソグラフィープロセスを提供す
ることである。
【０００８】本発明の更に他の目的は、より均一な線幅
を生じるホトリソグラフィープロセスを提供することで
ある。
を生じるホトリソグラフィープロセスを提供することで
ある。
【０００９】
【発明を解決するための手段】多結晶シリコン層のホト
リソグラフィープロセスにおける定在波効果を減少させ
る方法がここに記載されている。窒化チタンのような、
金属を含む反射防止被覆が、多結晶シリコン層を覆って
堆積される。次いで、ホトレジスト層が、反射防止被覆
を覆って堆積され、かつホトレジスト層の部分が光ビー
ムを使用して露光される。反射防止被覆は、光ビームを
吸収して、定在波効果を減少させる。次いで、ホトレジ
スト層の部分が除去される。次いて、ホトレジスト層に
よって覆われていない反射防止被覆及び多結晶シリコン
層の部分がエッチングされ、より均一な線幅を有する多
結晶シリコン線ができ上がる。
リソグラフィープロセスにおける定在波効果を減少させ
る方法がここに記載されている。窒化チタンのような、
金属を含む反射防止被覆が、多結晶シリコン層を覆って
堆積される。次いで、ホトレジスト層が、反射防止被覆
を覆って堆積され、かつホトレジスト層の部分が光ビー
ムを使用して露光される。反射防止被覆は、光ビームを
吸収して、定在波効果を減少させる。次いで、ホトレジ
スト層の部分が除去される。次いて、ホトレジスト層に
よって覆われていない反射防止被覆及び多結晶シリコン
層の部分がエッチングされ、より均一な線幅を有する多
結晶シリコン線ができ上がる。
【００１０】これら及び他の利点は、図面と関連して本
明細書を参照するならば当業者に明白であろう。
明細書を参照するならば当業者に明白であろう。
【００１１】これら異なる図面において、他に指示がな
ければ、同一機能を有するものは同一符号で示されてい
る。
ければ、同一機能を有するものは同一符号で示されてい
る。
【００１２】
【発明の実施の形態】本発明は、ホトリソグラフィープ
ロセスにおける定在波効果を減少させる方法てある。定
在波効果を減少されることによって、フィールド酸化物
領域からモート領域への遷移において起こるトポグラフ
ィーのようなむらのあるトポグラフィーを覆って多結晶
シリコン線が延びるときでも、より均一な多結晶シリコ
ン線が形成される。
ロセスにおける定在波効果を減少させる方法てある。定
在波効果を減少されることによって、フィールド酸化物
領域からモート領域への遷移において起こるトポグラフ
ィーのようなむらのあるトポグラフィーを覆って多結晶
シリコン線が延びるときでも、より均一な多結晶シリコ
ン線が形成される。
【００１３】図３は、本発明によるホトリソグラフィー
プロセスを施される半導体基板１００を図解する。半導
体基板１００は、フィールド酸化物領域１０２及びモー
ト領域１０４を含む。フィールド酸化物領域１０２は、
モート領域１０４を、示されていない他のモート領域か
ら絶縁する。モート領域は、トランジスタが後ほど形成
される領域である。多結晶シリコン層１０６は、フィー
ルド酸化物領域１０２及びゲート酸化物１０５を覆って
配置される。例えは、メモリデバイスのような半導体デ
バイス内の１つ以上のゲート電極として働く多結晶シリ
コン線を形成するために多結晶シリコン層１０６をパタ
ーン化することが望ましい。
プロセスを施される半導体基板１００を図解する。半導
体基板１００は、フィールド酸化物領域１０２及びモー
ト領域１０４を含む。フィールド酸化物領域１０２は、
モート領域１０４を、示されていない他のモート領域か
ら絶縁する。モート領域は、トランジスタが後ほど形成
される領域である。多結晶シリコン層１０６は、フィー
ルド酸化物領域１０２及びゲート酸化物１０５を覆って
配置される。例えは、メモリデバイスのような半導体デ
バイス内の１つ以上のゲート電極として働く多結晶シリ
コン線を形成するために多結晶シリコン層１０６をパタ
ーン化することが望ましい。
【００１４】多結晶シリコン層１０６の上に反射防止被
覆１０８が配置され、これは金属を含む。反射防止被覆
１０８は、下に更に論じるように定在波効果を減少させ
るように働く。反射防止被覆１０８は、３００〜５，０
００Åの範囲にある厚さを有する。好適実施例において
は、５５０Åの程度の厚さを有する窒化チタンが反射防
止被覆１０８に使用される。ホトレジスト層を露光する
ために使用される光の波長において光吸収性質を有する
金属を含む他の反射防止被覆も、ゲートレベル処理にお
ける汚染を回避する限り、使用される。
覆１０８が配置され、これは金属を含む。反射防止被覆
１０８は、下に更に論じるように定在波効果を減少させ
るように働く。反射防止被覆１０８は、３００〜５，０
００Åの範囲にある厚さを有する。好適実施例において
は、５５０Åの程度の厚さを有する窒化チタンが反射防
止被覆１０８に使用される。ホトレジスト層を露光する
ために使用される光の波長において光吸収性質を有する
金属を含む他の反射防止被覆も、ゲートレベル処理にお
ける汚染を回避する限り、使用される。
【００１５】ホトレジスト層１１０は、反射防止被覆１
０８の上に配置される。マスク又はレチクル（図示され
ていない）は、所望パターンを区画しかつホトレジスト
層１１０の選択された領域からの光ビーム１２を阻止す
る。反射防止被覆１０８は、光ビーム１１２の定在波効
果を減少させる。入射光ビーム１１２と反射ビームとの
間に正常に発生した干渉パターンは、反射防止被覆１０
８の性質に起因して減少させられる。窒化チタンのよう
な金属を含む反射防止被覆は、先行技術の有機反射防止
被覆より優れた反射防止性質を有する。窒化チタンを含
む反射防止被覆は、より暗色でありかつホトレジストに
対して優れた電荷消散を提供しこのことがＳＥＭ（走査
型電子顕微鏡）画像上の雑音を除去するので、計測学用
に優れている。更に、酸化チタンは、期待されてもいる
ように、ゲートレベル処理に汚染問題を持ち込まない。
０８の上に配置される。マスク又はレチクル（図示され
ていない）は、所望パターンを区画しかつホトレジスト
層１１０の選択された領域からの光ビーム１２を阻止す
る。反射防止被覆１０８は、光ビーム１１２の定在波効
果を減少させる。入射光ビーム１１２と反射ビームとの
間に正常に発生した干渉パターンは、反射防止被覆１０
８の性質に起因して減少させられる。窒化チタンのよう
な金属を含む反射防止被覆は、先行技術の有機反射防止
被覆より優れた反射防止性質を有する。窒化チタンを含
む反射防止被覆は、より暗色でありかつホトレジストに
対して優れた電荷消散を提供しこのことがＳＥＭ（走査
型電子顕微鏡）画像上の雑音を除去するので、計測学用
に優れている。更に、酸化チタンは、期待されてもいる
ように、ゲートレベル処理に汚染問題を持ち込まない。
【００１６】図４は半導体基板１００の上面図、及び図
５ａ〜ｂはその断面図であり、基板１００はその中にフ
ィールド酸化物領域１０２を形成され、この領域はモー
ト領域１０４及びゲート酸化物１０５を区画する。フィ
ールド酸化物領域１０２及びモート領域１０４の部分を
覆って均一幅を有する多結晶シリコン線を形成する方法
をいまから説明する。
５ａ〜ｂはその断面図であり、基板１００はその中にフ
ィールド酸化物領域１０２を形成され、この領域はモー
ト領域１０４及びゲート酸化物１０５を区画する。フィ
ールド酸化物領域１０２及びモート領域１０４の部分を
覆って均一幅を有する多結晶シリコン線を形成する方法
をいまから説明する。
【００１７】図６ａ〜ｂを参照すると、多結晶シリコン
層１０６が基板を含む構造の表面を覆って堆積される。
多結晶シリコン層１０６の厚さは、設計によって変動す
る。例えば、多結晶シリコン層１０６は、２，５００Å
の程度の厚さであってよい。次に、反射防止被覆１０８
が、多結晶シリコン層１０６を覆って堆積される。反射
防止被覆１０８は、好適には、窒化チタンを含む。しか
しながら、金属を含む他の反射防止被覆も、構造の汚染
が回避されかつこの被覆の材料が後ほどホトレジストを
露光するために使用される光ビームの波長にある光を吸
収する限り、代わりに使用されてよい。反射防止被覆１
０８は、３００〜５，０００Åの程度の厚さである。好
適実施例は、５５０Åの程度の厚さを使用する。次い
で、ホトレジスト層１１０が反射防止被覆１０８を覆っ
て堆積される。
層１０６が基板を含む構造の表面を覆って堆積される。
多結晶シリコン層１０６の厚さは、設計によって変動す
る。例えば、多結晶シリコン層１０６は、２，５００Å
の程度の厚さであってよい。次に、反射防止被覆１０８
が、多結晶シリコン層１０６を覆って堆積される。反射
防止被覆１０８は、好適には、窒化チタンを含む。しか
しながら、金属を含む他の反射防止被覆も、構造の汚染
が回避されかつこの被覆の材料が後ほどホトレジストを
露光するために使用される光ビームの波長にある光を吸
収する限り、代わりに使用されてよい。反射防止被覆１
０８は、３００〜５，０００Åの程度の厚さである。好
適実施例は、５５０Åの程度の厚さを使用する。次い
で、ホトレジスト層１１０が反射防止被覆１０８を覆っ
て堆積される。
【００１８】次いで、図７ａ〜ｂに示されたように、光
ビーム１１２がレチクル１１４を通して構造に向けて送
られる。反射防止被覆１０８は、光ビーム１１２を反射
する代わりにこの光ビームを吸収することによって定在
波効果を減少させる。したがって、先行技術において起
こる干渉パターンを顕著に減少させる。窒化チタンのよ
うな金属を含む反射防止被覆は優れた光吸収性質を有す
るので、有機反射防止被覆に比較してさえも干渉パター
ンを減少させる。
ビーム１１２がレチクル１１４を通して構造に向けて送
られる。反射防止被覆１０８は、光ビーム１１２を反射
する代わりにこの光ビームを吸収することによって定在
波効果を減少させる。したがって、先行技術において起
こる干渉パターンを顕著に減少させる。窒化チタンのよ
うな金属を含む反射防止被覆は優れた光吸収性質を有す
るので、有機反射防止被覆に比較してさえも干渉パター
ンを減少させる。
【００１９】光ビーム１１２は、レチクル１１４によっ
て覆われない場所のホトレジスト層１１０を露光する。
次いで、図８ａ〜ｂに示されたように、ホトレジスト層
の露光されなかった部分が除去される、（もちろん、正
極性又は負極性ホトレジスト層が使用されるかどうかに
従って、露光されたホトレジスト層を代わりに除去する
こともできる。しかしながら、その場合は、異なるレチ
クルがその上にホトレジスト層の反転パターンを有して
使用されるであろう）。露光されなかったホトレジスト
層を選択的に除去する方法は、技術上周知である。
て覆われない場所のホトレジスト層１１０を露光する。
次いで、図８ａ〜ｂに示されたように、ホトレジスト層
の露光されなかった部分が除去される、（もちろん、正
極性又は負極性ホトレジスト層が使用されるかどうかに
従って、露光されたホトレジスト層を代わりに除去する
こともできる。しかしながら、その場合は、異なるレチ
クルがその上にホトレジスト層の反転パターンを有して
使用されるであろう）。露光されなかったホトレジスト
層を選択的に除去する方法は、技術上周知である。
【００２０】次に、図９ａ〜ｂに示されたように、ホト
レジスト層１１０によって覆われていない反射防止被覆
１０８及び多結晶シリコン層１０６の部分を除去するた
めに異方性エッチングが遂行される。このようなエッチ
ングもまた、技術的に周知である（例えば、塩素基剤プ
ラズマエッチング）。多結晶シリコン層のエッチング及
びホトレジスト層１１０のストリッピングの後、図１０
ａ〜ｂに示されたように反射防止被覆１０８が除去され
る。多結晶シリコン又はゲート酸化物を侵食しない湿式
エッチングが使用される。例えば、水酸化アンモニウム
又は過酸化水素の水溶液が使用される。自己整列サリサ
イド化プロセスにおける窒化チタンのストリッピングに
使用される溶液のような他の溶液も、代わりに使用され
ることがある。定在波効果の減少に起因して、図１１に
示されたように、より均一な多結晶シリコン線１１６が
でき上がる。多結晶シリコン線１１６がフィールド酸化
物１０２からモート領域１０４へ延びるに従っての多結
晶シリコン線１１６の幅の変動（すなわち、トポグラフ
ィーの変化）は、顕著に減少する。
レジスト層１１０によって覆われていない反射防止被覆
１０８及び多結晶シリコン層１０６の部分を除去するた
めに異方性エッチングが遂行される。このようなエッチ
ングもまた、技術的に周知である（例えば、塩素基剤プ
ラズマエッチング）。多結晶シリコン層のエッチング及
びホトレジスト層１１０のストリッピングの後、図１０
ａ〜ｂに示されたように反射防止被覆１０８が除去され
る。多結晶シリコン又はゲート酸化物を侵食しない湿式
エッチングが使用される。例えば、水酸化アンモニウム
又は過酸化水素の水溶液が使用される。自己整列サリサ
イド化プロセスにおける窒化チタンのストリッピングに
使用される溶液のような他の溶液も、代わりに使用され
ることがある。定在波効果の減少に起因して、図１１に
示されたように、より均一な多結晶シリコン線１１６が
でき上がる。多結晶シリコン線１１６がフィールド酸化
物１０２からモート領域１０４へ延びるに従っての多結
晶シリコン線１１６の幅の変動（すなわち、トポグラフ
ィーの変化）は、顕著に減少する。
【００２１】次いで、トランジスタを完成するようにソ
ース及びドレイン領域を形成するために、従来の処理が
続く。他の素子及びトランジスタがまた形成されるばか
りでなく、この技術に標準的であるように相互接続も形
成される。
ース及びドレイン領域を形成するために、従来の処理が
続く。他の素子及びトランジスタがまた形成されるばか
りでなく、この技術に標準的であるように相互接続も形
成される。
【００２２】本発明は図解された実施例を参照して説明
されたが、この説明を限定的意味に解釈することを意図
している訳ではない。図解された実施例の種々の変形及
び組合わせばかりでなく、本発明の他の実施例もまたこ
の説明を参照したならば当業者に明白であろう。したが
って、添付の特許請求の範囲は、あらゆるこのような変
形及び実施例を包含することを意図する。
されたが、この説明を限定的意味に解釈することを意図
している訳ではない。図解された実施例の種々の変形及
び組合わせばかりでなく、本発明の他の実施例もまたこ
の説明を参照したならば当業者に明白であろう。したが
って、添付の特許請求の範囲は、あらゆるこのような変
形及び実施例を包含することを意図する。
【００２３】以上の説明に関し更に以下の項を開示す
る。
る。
【００２４】（１） 多結晶シリコン層のホトリソグラ
フィープロセスにおける定在波効果を減少させる方法で
あって、前記多結晶シリコン層を覆って金属を含む反射
防止被覆を堆積するステップ、前記反射防止被覆を覆っ
てホトレジスト層を堆積するステップ、光ビームを用い
て前記ホトレジスト層の第１部分を露光するステップを
含み、前記光ビームを吸収する前記反射防止被覆によっ
て定在波効果を減少させる、方法。
フィープロセスにおける定在波効果を減少させる方法で
あって、前記多結晶シリコン層を覆って金属を含む反射
防止被覆を堆積するステップ、前記反射防止被覆を覆っ
てホトレジスト層を堆積するステップ、光ビームを用い
て前記ホトレジスト層の第１部分を露光するステップを
含み、前記光ビームを吸収する前記反射防止被覆によっ
て定在波効果を減少させる、方法。
【００２５】（２） 第１項記載の方法であって、前記
ホトレジスト層の前記第１部分を前記露光するステップ
によって露光されなかった前記ホトレジスト層の第２部
分を除去するステップ、及び均一線幅を有する多結晶シ
リコン線を作成するために前記反射防止被覆と前記多結
晶シリコン層とをエッチングするステップを更に含む方
法。
ホトレジスト層の前記第１部分を前記露光するステップ
によって露光されなかった前記ホトレジスト層の第２部
分を除去するステップ、及び均一線幅を有する多結晶シ
リコン線を作成するために前記反射防止被覆と前記多結
晶シリコン層とをエッチングするステップを更に含む方
法。
【００２６】（３） 第２項記載の方法において、前記
多結晶シリコン線がフィールド酸化物領域とモート領域
とを覆って延びる、方法。
多結晶シリコン線がフィールド酸化物領域とモート領域
とを覆って延びる、方法。
【００２７】（４） 第２項記載の方法であって、前記
反射防止被覆と前記多結晶シリコン層とを前記エッチン
グするステップの後、前記反射防止被覆を除去するステ
ップを更に含む方法。
反射防止被覆と前記多結晶シリコン層とを前記エッチン
グするステップの後、前記反射防止被覆を除去するステ
ップを更に含む方法。
【００２８】（５） 第１項記載の方法であって、前記
ホトレジスト層の前記第１部分を除去するステップ、及
び均一線幅を有する多結晶シリコン線を作成するために
前記反射防止被覆と前記多結晶シリコン層とをエッチン
グするステップを更に含む方法。
ホトレジスト層の前記第１部分を除去するステップ、及
び均一線幅を有する多結晶シリコン線を作成するために
前記反射防止被覆と前記多結晶シリコン層とをエッチン
グするステップを更に含む方法。
【００２９】（６） 第５項記載の方法において、前記
多結晶シリコン線がフィールド酸化物領域とモート領域
とを覆って延びる、方法。
多結晶シリコン線がフィールド酸化物領域とモート領域
とを覆って延びる、方法。
【００３０】（７） 第５項記載の方法であって、前記
反射防止被覆と前記多結晶シリコン層とを前記エッチン
グするステップの後、前記反射防止被覆を除去するステ
ップを更に含む方法。
反射防止被覆と前記多結晶シリコン層とを前記エッチン
グするステップの後、前記反射防止被覆を除去するステ
ップを更に含む方法。
【００３１】（８） 第１項記載の方法であって、前記
反射防止被覆が窒化チタンを含む、方法。
反射防止被覆が窒化チタンを含む、方法。
【００３２】（９） 第１項記載の方法であって、前記
反射防止被覆が３００から５，０００Åの範囲にある厚
さを有する、方法。
反射防止被覆が３００から５，０００Åの範囲にある厚
さを有する、方法。
【００３３】（１０） 多結晶シリコンゲート層のホト
リソグラフィープロセスにおける定在波効果を減少させ
る方法であって、前記多結晶シリコンゲート層を覆って
窒化チタン層を堆積するステップ、前記窒化チタン層を
覆ってホトレジスト層を堆積するステップ、レチクルを
通してかつ前記ホトレジスト層の第１部分上へ光ビーム
を送るステップを含み、前記光ビームを吸収する前記窒
化チタン層によって定在波効果が減少させられる、方
法。
リソグラフィープロセスにおける定在波効果を減少させ
る方法であって、前記多結晶シリコンゲート層を覆って
窒化チタン層を堆積するステップ、前記窒化チタン層を
覆ってホトレジスト層を堆積するステップ、レチクルを
通してかつ前記ホトレジスト層の第１部分上へ光ビーム
を送るステップを含み、前記光ビームを吸収する前記窒
化チタン層によって定在波効果が減少させられる、方
法。
【００３４】（１１） 第１０項記載の方法であって、
前記ホトレジスト層の前記第１部分上へ前記光ビームを
前記送るステップによって露光されなかった前記ホトレ
ジスト層の第２部分を除去するステップ、均一線幅を有
する多結晶シリコン線を作成するために前記窒化チタン
層と前記多結晶シリコンゲート層とをエッチングするス
テップ、及び前記窒化チタン層を除去するステップを更
に含む方法。
前記ホトレジスト層の前記第１部分上へ前記光ビームを
前記送るステップによって露光されなかった前記ホトレ
ジスト層の第２部分を除去するステップ、均一線幅を有
する多結晶シリコン線を作成するために前記窒化チタン
層と前記多結晶シリコンゲート層とをエッチングするス
テップ、及び前記窒化チタン層を除去するステップを更
に含む方法。
【００３５】（１２） 第１１項記載の方法において、
前記窒化チタン層を前記エッチングするステップが前記
多結晶シリコンゲート層を損傷しない湿式エッチングを
含む、方法。
前記窒化チタン層を前記エッチングするステップが前記
多結晶シリコンゲート層を損傷しない湿式エッチングを
含む、方法。
【００３６】（１３） 第１１項記載の方法において、
前記多結晶シリコン線がフィールド酸化物領域とモート
領域とを覆って延びる、方法。
前記多結晶シリコン線がフィールド酸化物領域とモート
領域とを覆って延びる、方法。
【００３７】（１４） 第１０項記載の方法であって、
前記ホトレジスト層の前記第１部分を除去するステッ
プ、均一線幅を有する多結晶シリコン線を作成するため
に前記窒化チタン層と前記多結晶シリコンゲート層とを
エッチングするステップ、及び前記反射防止被覆を除去
するステップを更に含む方法。
前記ホトレジスト層の前記第１部分を除去するステッ
プ、均一線幅を有する多結晶シリコン線を作成するため
に前記窒化チタン層と前記多結晶シリコンゲート層とを
エッチングするステップ、及び前記反射防止被覆を除去
するステップを更に含む方法。
【００３８】（１５） 第１４項記載の方法において、
前記多結晶シリコン線がフィールド酸化物領域とモート
領域とを覆って延びる、方法。
前記多結晶シリコン線がフィールド酸化物領域とモート
領域とを覆って延びる、方法。
【００３９】（１６） 第１４項記載の方法において、
前記反射防止被覆を前記除去するステップが水酸化アン
モニウムと過酸化水素との水溶液で以て前記窒化チタン
をエッチングするステップを含む、方法。
前記反射防止被覆を前記除去するステップが水酸化アン
モニウムと過酸化水素との水溶液で以て前記窒化チタン
をエッチングするステップを含む、方法。
【００４０】（１７） 第１０項記載の方法であって、
前記窒化チタン層が３００から５，０００Åの範囲にあ
る厚さを有する、方法。
前記窒化チタン層が３００から５，０００Åの範囲にあ
る厚さを有する、方法。
【００４１】（１８） 多結晶シリコン層１０６のホト
リソグラフィープロセスにおける定在波効果を減少させ
る方法がここに記載されている。窒化チタンのような、
金属を含む反射防止被覆１０８が、多結晶シリコン層１
０６を覆って堆積させられる。次いで、ホトレジスト層
１１０が、反射防止被覆１０８を覆って堆積され、かつ
ホトレジスト層１１０の部分が光ビーム１１２を使用し
て露光される。反射防止被覆１０８は、光ビーム１１２
を吸収して、定在波効果を減少させる。次いで、ホトレ
ジスト層１１０の部分が除去される。次いで、ホトレジ
スト層１１０によって覆われていない反射防止被覆１０
８及び多結晶シリコン層１０６の部分がエッチングさ
れ、より均一な線幅を有する多結晶シリコン線ができ上
がる。
リソグラフィープロセスにおける定在波効果を減少させ
る方法がここに記載されている。窒化チタンのような、
金属を含む反射防止被覆１０８が、多結晶シリコン層１
０６を覆って堆積させられる。次いで、ホトレジスト層
１１０が、反射防止被覆１０８を覆って堆積され、かつ
ホトレジスト層１１０の部分が光ビーム１１２を使用し
て露光される。反射防止被覆１０８は、光ビーム１１２
を吸収して、定在波効果を減少させる。次いで、ホトレ
ジスト層１１０の部分が除去される。次いで、ホトレジ
スト層１１０によって覆われていない反射防止被覆１０
８及び多結晶シリコン層１０６の部分がエッチングさ
れ、より均一な線幅を有する多結晶シリコン線ができ上
がる。
【図１】ホトリソグラフィーを施される先行技術の半導
体基板への反射ノッチングの影響を示す図であって、ａ
は上面図、ｂは断面図。
体基板への反射ノッチングの影響を示す図であって、ａ
は上面図、ｂは断面図。
【図２】ホトリソグラフィーを施される先行技術の半導
体基板への定在波効果を示す図であって、ａは断面図、
ｂは上面図。
体基板への定在波効果を示す図であって、ａは断面図、
ｂは上面図。
【図３】本発明の方法によりホトリソグラフィーを施さ
れる半導体基板の断面図。
れる半導体基板の断面図。
【図４】本発明の方法によりホトリソグラフィーを施さ
れる半導体基板の多結晶シリコンの堆積、パターン化、
及びエッチング前の上面図。
れる半導体基板の多結晶シリコンの堆積、パターン化、
及びエッチング前の上面図。
【図５】本発明の方法によりホトリソグラフィーを施さ
れる図４の半導体基板の断面図であって、ａは線Ａ−
Ａ′に沿う断面図、ｂは線Ｂ−Ｂ′に沿う断面図。
れる図４の半導体基板の断面図であって、ａは線Ａ−
Ａ′に沿う断面図、ｂは線Ｂ−Ｂ′に沿う断面図。
【図６】図４の半導体基板への本発明の方法によるホト
リソグラフィープロセスにおけるホトレジスト層を堆積
するステップを遂行した状態での断面図であって、ａは
線Ａ−Ａ′に沿う断面図、ｂは線Ｂ−Ｂ′に沿う断面
図。
リソグラフィープロセスにおけるホトレジスト層を堆積
するステップを遂行した状態での断面図であって、ａは
線Ａ−Ａ′に沿う断面図、ｂは線Ｂ−Ｂ′に沿う断面
図。
【図７】図４の半導体基板への本発明の方法によるホト
リソグラフィープロセスにおけるホトレジスト層を露光
するステップを遂行した状態での断面図であって、ａは
線Ａ−Ａ′に沿う断面図、ｂは線Ｂ−Ｂ′に沿う断面
図。
リソグラフィープロセスにおけるホトレジスト層を露光
するステップを遂行した状態での断面図であって、ａは
線Ａ−Ａ′に沿う断面図、ｂは線Ｂ−Ｂ′に沿う断面
図。
【図８】図４の半導体基板への本発明の方法によるホト
リソグラフィープロセスにおけるホトレジスト層の部分
を除去するステップを遂行した状態での断面図であっ
て、ａは線Ａ−Ａ′に沿う断面図、ｂは線Ｂ−Ｂ′に沿
う断面図。
リソグラフィープロセスにおけるホトレジスト層の部分
を除去するステップを遂行した状態での断面図であっ
て、ａは線Ａ−Ａ′に沿う断面図、ｂは線Ｂ−Ｂ′に沿
う断面図。
【図９】図４の半導体基板への本発明の方法によるホト
リソグラフィープロセスにおける反射防止被覆及び多結
晶シリコン層の部分を除去するステップを遂行した状態
での断面図であって、ａは線Ａ−Ａ′に沿う断面図、ｂ
は線Ｂ−Ｂ′に沿う断面図。
リソグラフィープロセスにおける反射防止被覆及び多結
晶シリコン層の部分を除去するステップを遂行した状態
での断面図であって、ａは線Ａ−Ａ′に沿う断面図、ｂ
は線Ｂ−Ｂ′に沿う断面図。
【図１０】図４の半導体基板への本発明の方法によるホ
トリソグラフィープロセスにおける反射防止被覆を除去
するステップを遂行した状態での断面図であって、ａは
線Ａ−Ａ′に沿う断面図、ｂは線Ｂ−Ｂ′に沿う断面
図。
トリソグラフィープロセスにおける反射防止被覆を除去
するステップを遂行した状態での断面図であって、ａは
線Ａ−Ａ′に沿う断面図、ｂは線Ｂ−Ｂ′に沿う断面
図。
【図１１】本発明の方法によるホトリソグラフィープロ
セスの結果の均一線幅を有する多結晶シリコン線の上面
図。
セスの結果の均一線幅を有する多結晶シリコン線の上面
図。
１００ 半導体基板 １０２ フィールド酸化物領域 １０４ モート領域 １０５ ゲート酸化物 １０６ 多結晶シリコン層 １０８ 反射防止被覆 １１０ ホトレジスト層 １１２ 光ビーム １１４ レチクル １１６ 多結晶シリコン線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リチャード エイ．チャップマン アメリカ合衆国テキサス州ダラス，ブライ アーコウブドライブ 7240
Claims (1)
- 【請求項１】 多結晶シリコン層のホトリソグラフィー
プロセスにおける定在波効果を減少させる方法であっ
て、 前記多結晶シリコン層を覆って金属を含む反射防止被覆
を堆積するステップ、 前記反射防止被覆を覆ってホトレジスト層を堆積するス
テップ、 光ビームを用いて前記ホトレジスト層の第１部分を露光
するステップを含み、 前記光ビームを吸収する前記反射防止被覆によって定在
波効果を減少させる、方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US43096595A | 1995-04-28 | 1995-04-28 | |
| US430965 | 1995-04-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08316139A true JPH08316139A (ja) | 1996-11-29 |
Family
ID=23709858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8143394A Pending JPH08316139A (ja) | 1995-04-28 | 1996-04-30 | 多結晶シリコン層のホトリソグラフィープロセスにおける定在波効果を減少させる方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0740330A3 (ja) |
| JP (1) | JPH08316139A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008058961A (ja) * | 2006-08-17 | 2008-03-13 | Toshiba Corp | リソグラフィプロセスにおけるレジストの限界寸法の変動の修正 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4529685A (en) * | 1984-03-02 | 1985-07-16 | Advanced Micro Devices, Inc. | Method for making integrated circuit devices using a layer of indium arsenide as an antireflective coating |
| US5034348A (en) * | 1990-08-16 | 1991-07-23 | International Business Machines Corp. | Process for forming refractory metal silicide layers of different thicknesses in an integrated circuit |
| JP3371143B2 (ja) * | 1991-06-03 | 2003-01-27 | ソニー株式会社 | ドライエッチング方法 |
| US5854132A (en) * | 1994-11-29 | 1998-12-29 | Advanced Micro Devices, Inc. | Method for exposing photoresist |
| KR100434133B1 (ko) * | 1995-07-14 | 2004-08-09 | 텍사스 인스트루먼츠 인코포레이티드 | 중간층리쏘그래피 |
-
1996
- 1996-04-29 EP EP96106770A patent/EP0740330A3/en not_active Withdrawn
- 1996-04-30 JP JP8143394A patent/JPH08316139A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008058961A (ja) * | 2006-08-17 | 2008-03-13 | Toshiba Corp | リソグラフィプロセスにおけるレジストの限界寸法の変動の修正 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0740330A2 (en) | 1996-10-30 |
| EP0740330A3 (en) | 1998-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525542A (en) | Method for making a semiconductor device having anti-reflective coating | |
| US6136679A (en) | Gate micro-patterning process | |
| US5747388A (en) | Antireflection layer and process for lithographically structuring a layer | |
| JP3306678B2 (ja) | 金属パターン膜の形成方法 | |
| JP2000150644A (ja) | 半導体デバイスの製造方法 | |
| JPH09251988A (ja) | 中間層の一部を除去する中間層リソグラフィ法 | |
| US6114255A (en) | Method of using an alloy of germanium and silicon as an antireflective coating | |
| US6051369A (en) | Lithography process using one or more anti-reflective coating films and fabrication process using the lithography process | |
| JPH09237777A (ja) | 上部層の一部を除去する中間層リソグラフィ法 | |
| JP4401023B2 (ja) | 遠紫外線フォトレジストを用いたディープサブミクロンメタライゼーション | |
| US5595938A (en) | Method of manufacturing semiconductor device | |
| US6169029B1 (en) | Method of solving metal stringer problem which is induced by the product of tin and organic ARC reaction | |
| US5609994A (en) | Method for patterning photoresist film having a stepwise thermal treatment | |
| JP3047832B2 (ja) | 半導体装置の製造方法 | |
| US6214737B1 (en) | Simplified sidewall formation for sidewall patterning of sub 100 nm structures | |
| US6699641B1 (en) | Photosensitive bottom anti-reflective coating | |
| JPH08316139A (ja) | 多結晶シリコン層のホトリソグラフィープロセスにおける定在波効果を減少させる方法 | |
| US5422312A (en) | Method for forming metal via | |
| JPH07307333A (ja) | パターン形成方法 | |
| JPH07201990A (ja) | パターン形成方法 | |
| US6245493B1 (en) | Method for reducing surface reflectivity by increasing surface roughness | |
| US5872055A (en) | Method for fabricating polysilicon conducting wires | |
| US6451706B1 (en) | Attenuation of reflecting lights by surface treatment | |
| KR100269330B1 (ko) | 반사 방지 캡 및 스페이서를 구비하는 반도체장치, 이의 제조방법 및 이를 이용한 포토레지스트 패턴의 제조방법 | |
| JP3608978B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20080516 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090516 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |