JPH0831505B2 - 半導体チップの回路形式認識方法 - Google Patents
半導体チップの回路形式認識方法Info
- Publication number
- JPH0831505B2 JPH0831505B2 JP1241798A JP24179889A JPH0831505B2 JP H0831505 B2 JPH0831505 B2 JP H0831505B2 JP 1241798 A JP1241798 A JP 1241798A JP 24179889 A JP24179889 A JP 24179889A JP H0831505 B2 JPH0831505 B2 JP H0831505B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- semiconductor chips
- semiconductor
- pads
- circuit type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 〔概 要〕 半導体ウェハーに形成した半導体チップの検査、より
詳しくは、同一半導体ウェハー上に異なる回路形式の半
導体チップを識別する方法に関し、 半導体チップの回路形式認識を顕微鏡による目視から
電気信号での自動認識にし、かつ半導体チップごとに回
路形式認識できる方法を提供することを目的とし、 半導体ウェハーに多数形成された異なる回路形式の半
導体チップのそれぞれに回路接地ライン又は回路電源ラ
インにつながった複数のパットを設け、該パットの配置
組合せをプローバーでの電圧検出から判定して該半導体
チップの回路形式を認識する方法に構成する。
詳しくは、同一半導体ウェハー上に異なる回路形式の半
導体チップを識別する方法に関し、 半導体チップの回路形式認識を顕微鏡による目視から
電気信号での自動認識にし、かつ半導体チップごとに回
路形式認識できる方法を提供することを目的とし、 半導体ウェハーに多数形成された異なる回路形式の半
導体チップのそれぞれに回路接地ライン又は回路電源ラ
インにつながった複数のパットを設け、該パットの配置
組合せをプローバーでの電圧検出から判定して該半導体
チップの回路形式を認識する方法に構成する。
本発明は、半導体ウェハーに形成した半導体チップの
検査、より詳しくは、同一半導体ウェハー上に異なる回
路形式の半導体チップを識別する方法に関する。
検査、より詳しくは、同一半導体ウェハー上に異なる回
路形式の半導体チップを識別する方法に関する。
近年、半導体装置の製造において少量多品種化に伴
い、半導体ウェハー上に多品種の（異なる回路形式の）
半導体チップを形成することが行なわれている。そこで
半導体チップを検査するためには、その半導体チップ回
路形式に応じた検査プログラムにて良否判定検査を行な
うわけであり、どの検査プログラムにするのかを決める
必要がある。
い、半導体ウェハー上に多品種の（異なる回路形式の）
半導体チップを形成することが行なわれている。そこで
半導体チップを検査するためには、その半導体チップ回
路形式に応じた検査プログラムにて良否判定検査を行な
うわけであり、どの検査プログラムにするのかを決める
必要がある。
従来は、複数回路形式の半導体チップを半導体ウェハ
ーに規則正しく配置されているものの、測定開始チップ
についてはチップに書き込まれた型格記号を顕微鏡にて
確認する必要がある。
ーに規則正しく配置されているものの、測定開始チップ
についてはチップに書き込まれた型格記号を顕微鏡にて
確認する必要がある。
このように作業者が回路形式を認識し判定するため
に、時間がかかり、誤りも発生する可能性がある。
に、時間がかかり、誤りも発生する可能性がある。
また、少量多品種生産のために異なる回路形式の半導
体チップ種類が増加したり、各種チップでの数量が変動
したりすると、測定開始チップの回路形式判定の他に半
導体チップ配置に応じた検査プログラムの設定をそのた
びに変更する必要が生じ、その手数も面倒である。
体チップ種類が増加したり、各種チップでの数量が変動
したりすると、測定開始チップの回路形式判定の他に半
導体チップ配置に応じた検査プログラムの設定をそのた
びに変更する必要が生じ、その手数も面倒である。
本発明の目的は、半導体チップの回路形式認識を顕微
鏡による目視から電気信号での自動認識にし、かつ半導
体チップごとに回路形式認識できる方法を提供すること
である。
鏡による目視から電気信号での自動認識にし、かつ半導
体チップごとに回路形式認識できる方法を提供すること
である。
上述の目的が、半導体ウェハーに多数形成された異な
る回路形式の半導体チップのそれぞれに回路接地ライン
又は回路電源ラインにつながった複数のパットを設け、
該パットの接続組合せをプローバーでの電圧検出から判
定して該半導体チップの回路形式を認識する方法によっ
て達成される。
る回路形式の半導体チップのそれぞれに回路接地ライン
又は回路電源ラインにつながった複数のパットを設け、
該パットの接続組合せをプローバーでの電圧検出から判
定して該半導体チップの回路形式を認識する方法によっ
て達成される。
本発明では、半導体チップの同一位置に複数のパット
を設け、該パットを回路接地ライン又は回路電源ライン
に回路形式に対応した組合せで接続して、これらパット
の電圧測定で電圧信号組合せがわかり、それに応じて回
路形式が判定できる。
を設け、該パットを回路接地ライン又は回路電源ライン
に回路形式に対応した組合せで接続して、これらパット
の電圧測定で電圧信号組合せがわかり、それに応じて回
路形式が判定できる。
以下、添付図面を参照して、本発明の実施態様例によ
って、本発明の詳しく説明する。
って、本発明の詳しく説明する。
第１図は、複数のパットを有する半導体チップ１の部
分平面図であり、この場合には、パットＡおよびＣが回
路接地ライン２に、そして、パットＢが回路電源ライン
３につながっている。これらパットＡ〜Ｃは、半導体チ
ップの他のパットと同時に形成できるので、製造工程上
は特別な付加工程を必要としない。
分平面図であり、この場合には、パットＡおよびＣが回
路接地ライン２に、そして、パットＢが回路電源ライン
３につながっている。これらパットＡ〜Ｃは、半導体チ
ップの他のパットと同時に形成できるので、製造工程上
は特別な付加工程を必要としない。
このようなパットＡ〜Ｃを有する半導体チップ１が所
定数だけ半導体ウェハー上に形成されている。該チップ
のパットＡ〜Ｃに測定器のプローバーを当てて電圧を測
定すると、その結果として「0V,5V,0V」が得られる。な
お、5Vは回路電源ラインの電圧である。この電圧信号組
合せによってその対応する回路形式を判定することがで
き、対応の検査プログラムを選定して該チップの検査を
引き続き行なって良否判定をすることができる。
定数だけ半導体ウェハー上に形成されている。該チップ
のパットＡ〜Ｃに測定器のプローバーを当てて電圧を測
定すると、その結果として「0V,5V,0V」が得られる。な
お、5Vは回路電源ラインの電圧である。この電圧信号組
合せによってその対応する回路形式を判定することがで
き、対応の検査プログラムを選定して該チップの検査を
引き続き行なって良否判定をすることができる。
そして、異なる回路形式の半導体チップ21において
は、例えば、第２図に示すように、パットＤが回路電源
ライン23に、そしてパットＥおよびＦが回路接地ライン
22につながっている。これらパットＤ〜Ｆはその位置が
第１図の半導体チップでのパットＡ〜Ｃの位置と同じ対
応位置にあり、測定器のプローバーを当てて電圧測定す
ると、「5V,0V,0V」が得られる。この電圧信号組合せか
らその対応する異なる回路形式を認識することができ
る。
は、例えば、第２図に示すように、パットＤが回路電源
ライン23に、そしてパットＥおよびＦが回路接地ライン
22につながっている。これらパットＤ〜Ｆはその位置が
第１図の半導体チップでのパットＡ〜Ｃの位置と同じ対
応位置にあり、測定器のプローバーを当てて電圧測定す
ると、「5V,0V,0V」が得られる。この電圧信号組合せか
らその対応する異なる回路形式を認識することができ
る。
このようにして、ひとつの半導体ウェハー上に多品種
の半導体チップが形成されても、個々のチップごとにそ
の回路形成を認識・判定してチップの特性検査をその検
査プログラムにて行なえる。
の半導体チップが形成されても、個々のチップごとにそ
の回路形成を認識・判定してチップの特性検査をその検
査プログラムにて行なえる。
以上説明したように、本発明によれば、簡単にかつ自
動的に半導体チップの回路形式を認識することが可能に
なり、異なる回路形式の半導体チップがどのような配置
でかつ回路形式数が大きくとも自動的に検査プログラム
を選定して検査が行なえる。
動的に半導体チップの回路形式を認識することが可能に
なり、異なる回路形式の半導体チップがどのような配置
でかつ回路形式数が大きくとも自動的に検査プログラム
を選定して検査が行なえる。
第１図および第２図は、パットと回路接地（又は電源）
ラインとの接続を示す半導体チップの部分平面図であ
る。 A,B…E,F……パット、 1,21……半導体チップ、 2,22……回路接地ライン、 3,23……回路電源ライン。
ラインとの接続を示す半導体チップの部分平面図であ
る。 A,B…E,F……パット、 1,21……半導体チップ、 2,22……回路接地ライン、 3,23……回路電源ライン。
Claims (1)
- 【請求項１】半導体ウェハーに多数形成された異なる回
路形式の半導体チップのそれぞれに回路接地ライン又は
回路電源ラインにつながった複数のパットを設け、該パ
ットの配置組合せをプローバーでの電圧検出から判定し
て該半導体チップの回路形式を認識する方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241798A JPH0831505B2 (ja) | 1989-09-20 | 1989-09-20 | 半導体チップの回路形式認識方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241798A JPH0831505B2 (ja) | 1989-09-20 | 1989-09-20 | 半導体チップの回路形式認識方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03105939A JPH03105939A (ja) | 1991-05-02 |
| JPH0831505B2 true JPH0831505B2 (ja) | 1996-03-27 |
Family
ID=17079670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1241798A Expired - Fee Related JPH0831505B2 (ja) | 1989-09-20 | 1989-09-20 | 半導体チップの回路形式認識方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831505B2 (ja) |
-
1989
- 1989-09-20 JP JP1241798A patent/JPH0831505B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03105939A (ja) | 1991-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4774071B2 (ja) | プローブ抵抗値測定方法、プローブ抵抗値測定用パッドを有する半導体装置 | |
| US4985676A (en) | Method and apparatus of performing probing test for electrically and sequentially testing semiconductor device patterns | |
| CN107038697A (zh) | 用于诊断半导体晶圆的方法和系统 | |
| US4914601A (en) | Method for profiling wafers and for locating dies thereon | |
| JP2008071999A (ja) | 半導体装置及びその検査方法並びに半導体装置の検査装置の検査方法 | |
| JP5438572B2 (ja) | プローブカード検査装置、検査方法及び検査システム | |
| JPH09107011A (ja) | 半導体装置、およびこの半導体装置の位置合わせ方法 | |
| JPH0831505B2 (ja) | 半導体チップの回路形式認識方法 | |
| JPH08330368A (ja) | 半導体回路装置群及びそのプローブ試験方法 | |
| CN113284815B (zh) | 半导体装置及针痕偏移检测方法 | |
| TWI735915B (zh) | 與面向受測裝置側之光源整合的晶圓探針卡及製造方法 | |
| US11099235B1 (en) | Semiconductor device and method for detecting needle mark shifting | |
| JP2001141789A (ja) | 半導体及びその半導体の良品／不良品識別装置 | |
| JPS5923422Y2 (ja) | 半導体素子形成ウエ−ハ | |
| JP2827285B2 (ja) | ウェーハ検査装置 | |
| JPH10116866A (ja) | 半導体装置及び、この半導体装置とプローブカードとの位置決め方法 | |
| JPH03185744A (ja) | 半導体素子 | |
| KR0127639B1 (ko) | 프로우빙 시험 방법 및 그 장치 | |
| JP6733199B2 (ja) | 検査装置、検査方法及び検査プログラム | |
| JPS6231148A (ja) | 半導体装置 | |
| JPS6313341A (ja) | 半導体集積回路とその試験方法 | |
| JPS6329818B2 (ja) | ||
| JP2010080742A (ja) | 半導体装置の試験方法及び半導体装置の試験装置 | |
| JPS58176966A (ja) | 集積回路装置 | |
| JPH0666372B2 (ja) | 集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |