JPH08304768A - Plasma address display device - Google Patents

Plasma address display device

Info

Publication number
JPH08304768A
JPH08304768A JP13287695A JP13287695A JPH08304768A JP H08304768 A JPH08304768 A JP H08304768A JP 13287695 A JP13287695 A JP 13287695A JP 13287695 A JP13287695 A JP 13287695A JP H08304768 A JPH08304768 A JP H08304768A
Authority
JP
Japan
Prior art keywords
discharge
circuit
plasma
limiting operation
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13287695A
Other languages
Japanese (ja)
Inventor
Ryota Kotake
良太 小竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP13287695A priority Critical patent/JPH08304768A/en
Publication of JPH08304768A publication Critical patent/JPH08304768A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To optimize a discharge voltage impressed on discharge channels of plasma cells. CONSTITUTION: A plasma address display device is provided with a panel 1, a plasma driving circuit 2, display driving circuit 3, a constant current circuit 9, a detection circuit 10 and a control circuit 11. The panel 1 has an alternately laminated structure of plasma cells with an array of electric discharge channels 5 for horizontal lines and display cells with an array of the signal electrodes 4 for the vertical lines. The plasma driving circuit 2 sequentially impresses an electric discharge voltage on each discharge channel 5 for driving selectively, and performs line sequential. Scanning of the horizontal lines. Display driving circuit 3 impresses picture signals to the signal electrodes 4 in synchronism with the line sequential scanning and displays a desired picture on the panel 1. The constant current circuit 9, in the case that the discharge current exceeds a certain value at the time at driving, performs a limiting action to keep the current at approximately constant value. The detection circuit 10 detects whether or not there is the limiting action in each discharge channel 5 according to the line sequential Scanning. The control circuit 11 optimally controls the discharge voltage according to the result of the detection.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は表示セルとプラズマセル
とを重ねたパネルを用いたプラズマアドレス表示装置に
関する。詳しくは、プラズマセルの駆動回路構成に関す
る。さらに詳しくはプラズマセルに供給する放電電圧の
制御技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma addressed display device using a panel in which a display cell and a plasma cell are stacked. More specifically, it relates to a driving circuit configuration of a plasma cell. More specifically, it relates to a technique for controlling a discharge voltage supplied to a plasma cell.

【0002】[0002]

【従来の技術】プラズマアドレス表示装置は例えば特開
平1−217396号公報に開示されており、図4にそ
のパネル構造を示す。プラズマアドレス表示パネルは表
示セル101とプラズマセル102とを薄板ガラス等か
らなる中間基板103を介して重ねた積層構造を有して
いる。プラズマセル102は下側の基板104を用いて
形成されており、その表面には互いに平行な複数の溝1
05が設けられている。各溝105は中間基板103に
よって気密封止されている。その中にはイオン化可能な
ガスが封入されており、個々に分離した放電チャネル1
06を形成する。各溝105の間に介在する凸条部10
7は個々の放電チャネル106を分離する隔壁としての
役割を果たすと共に、中間基板103に対する下側基板
104のギャップスペーサとしての役割も果たしてい
る。各溝105の底部には互いに平行な一対の放電電極
108,109が設けられている。これら一対の放電電
極は放電チャネル106内のガスをイオン化しプラズマ
放電を発生する為のアノード電極及びカソード電極とし
て機能する。一方、表示セル101は中間基板103と
上側基板110とによって挟持された液晶111を備え
ている。上側基板110の内表面にはストライプ状の信
号電極112が形成されている。この信号電極112は
前述した放電チャネル106と直交している。信号電極
112が垂直ラインとなり放電チャネル106が水平ラ
インとなって、両者の交差部分にマトリクス状の画素が
規定される。
2. Description of the Related Art A plasma addressed display device is disclosed in, for example, Japanese Patent Application Laid-Open No. 1-217396, and FIG. 4 shows its panel structure. The plasma addressed display panel has a laminated structure in which a display cell 101 and a plasma cell 102 are stacked via an intermediate substrate 103 made of thin glass plate or the like. The plasma cell 102 is formed using the lower substrate 104, and has a plurality of grooves 1 parallel to each other on its surface.
05 is provided. Each groove 105 is hermetically sealed by the intermediate substrate 103. An ionizable gas is enclosed in it, and the discharge channels 1 are individually separated.
06 is formed. The ridge portion 10 interposed between the grooves 105
7 serves as a partition wall for separating the individual discharge channels 106, and also serves as a gap spacer for the lower substrate 104 with respect to the intermediate substrate 103. A pair of discharge electrodes 108 and 109 which are parallel to each other are provided at the bottom of each groove 105. The pair of discharge electrodes function as an anode electrode and a cathode electrode for ionizing the gas in the discharge channel 106 to generate plasma discharge. On the other hand, the display cell 101 includes a liquid crystal 111 sandwiched between an intermediate substrate 103 and an upper substrate 110. A stripe-shaped signal electrode 112 is formed on the inner surface of the upper substrate 110. This signal electrode 112 is orthogonal to the above-mentioned discharge channel 106. The signal electrode 112 becomes a vertical line and the discharge channel 106 becomes a horizontal line, and pixels in a matrix are defined at the intersections of the two.

【0003】かかる構成を有するプラズマアドレス表示
パネルを駆動する為、プラズマ駆動回路と表示駆動回路
が用いられる。プラズマ駆動回路は各放電チャネル10
6に逐次放電電圧を印加して選択的に駆動し、水平ライ
ンの線順次走査を行なう。表示駆動回路は該線順次走査
に同期して信号電極112に画像信号を印加して所望の
画像をパネルに表示する。放電チャネル106を駆動し
てプラズマ放電を発生させると、その内部は略アノード
電位に維持される。この状態で信号電極112に画像信
号を印加すると中間基板103を介して各画素の液晶1
11に画像信号が書き込まれる。プラズマ放電が終了す
ると放電チャネル106は浮遊電位となり書き込まれた
画像信号が各画素に保持される。所謂サンプリングホー
ルドが行なわれており、放電チャネル106はサンプリ
ングスイッチとして機能する一方、液晶111はサンプ
リングキャパシタとして機能する。サンプリングホール
ドされた画像信号に応じて液晶の透過率が変化し、表示
セルの輝度が画素単位で制御できる。
A plasma driving circuit and a display driving circuit are used to drive the plasma addressed display panel having such a structure. The plasma drive circuit has each discharge channel 10
A sequential discharge voltage is applied to 6 for selective driving, and line sequential scanning of horizontal lines is performed. The display drive circuit applies an image signal to the signal electrode 112 in synchronization with the line-sequential scanning to display a desired image on the panel. When the discharge channel 106 is driven to generate plasma discharge, the inside thereof is maintained at substantially the anode potential. When an image signal is applied to the signal electrode 112 in this state, the liquid crystal 1 of each pixel is passed through the intermediate substrate 103.
The image signal is written in 11. When the plasma discharge ends, the discharge channel 106 becomes a floating potential and the written image signal is held in each pixel. So-called sampling hold is performed, and the discharge channel 106 functions as a sampling switch, while the liquid crystal 111 functions as a sampling capacitor. The transmittance of the liquid crystal changes according to the sampled and held image signal, and the brightness of the display cell can be controlled in pixel units.

【0004】[0004]

【発明が解決しようとする課題】図5は従来のプラズマ
駆動回路の一例を表わした回路図である。ここで、VH
は放電を起させる為の電源電圧(放電電圧)を表わし、
Rrは放電チャネルに流れる放電電流を制限する為の抵
抗である。Aはアノード電極を表わし、Kはカソード電
極を表わしている。一対のアノード電極A及びカソード
電極Kにより一水平ラインの放電チャネルが構成され
る。Rpは非選択時カソード電極Kをアノード電位に保
持する為のプルアップ抵抗である。このプラズマ駆動回
路はスイッチSW1,SW2,…,SWnを順次オン/
オフさせて各放電チャネルにプラズマ放電を発生させ
る。これと同期して信号電極(図示せず)に画像信号を
供給し、選択された放電チャネルに対応した水平ライン
上の各画素に画像信号を書き込む。
FIG. 5 is a circuit diagram showing an example of a conventional plasma drive circuit. Where VH
Represents the power supply voltage (discharge voltage) for causing discharge,
Rr is a resistor for limiting the discharge current flowing in the discharge channel. A represents an anode electrode, and K represents a cathode electrode. A pair of the anode electrode A and the cathode electrode K constitutes a discharge channel of one horizontal line. Rp is a pull-up resistor for holding the cathode electrode K at the anode potential when not selected. This plasma drive circuit sequentially turns on switches SW1, SW2, ..., SWn
It is turned off to generate plasma discharge in each discharge channel. In synchronization with this, an image signal is supplied to the signal electrode (not shown), and the image signal is written in each pixel on the horizontal line corresponding to the selected discharge channel.

【0005】ところで、水平ラインを構成する放電チャ
ネルの放電電圧対放電電流(V/I)特性は、どのチャ
ネルについても同一である事が望ましい。しかしなが
ら、現実には製造プロセス上の問題もあり、各放電チャ
ネルの放電電圧対放電電流特性(放電特性)にある程度
のバラツキが生じる事は許容せざるを得ない。製造プロ
セスの改善を以ってしても放電特性のバラツキを完全に
除去する事は困難である。一方、プラズマアドレス表示
パネルに対して正確な画像を表示させる為には、どの放
電チャネルもできるだけ同量の放電電流が流れる様にす
る必要がある。従来、全ての放電チャネルを同量の放電
電流で駆動させる為、放電チャネルには高めの放電電圧
をかけ、多めに流れる放電電流を定電流回路(図示せ
ず)で制御している。全ての放電チャネルに電流制限が
かかる様にする事で、放電電流を全てのチャネルで一定
にしていた。ところが、この制御方式は各放電チャネル
の放電特性が一定であれば問題は生じないが、この放電
特性が変化した場合には放電電圧を調整しなければなら
ない。しかしながら、従来この点に関し何等対策が施さ
れていなかった。
By the way, it is desirable that the discharge voltage-discharge current (V / I) characteristics of the discharge channels forming the horizontal line are the same for all channels. However, in reality, there is also a problem in the manufacturing process, and it is inevitable that the discharge voltage-discharge current characteristics (discharge characteristics) of the respective discharge channels will vary to some extent. Even if the manufacturing process is improved, it is difficult to completely eliminate the variation in the discharge characteristics. On the other hand, in order to display an accurate image on the plasma addressed display panel, it is necessary that the same amount of discharge current flows through all the discharge channels. Conventionally, in order to drive all discharge channels with the same amount of discharge current, a high discharge voltage is applied to the discharge channels, and a large amount of discharge current is controlled by a constant current circuit (not shown). The discharge current was made constant in all channels by limiting the current in all discharge channels. However, this control method does not cause a problem if the discharge characteristics of the respective discharge channels are constant, but if the discharge characteristics change, the discharge voltage must be adjusted. However, no measures have heretofore been taken regarding this point.

【0006】[0006]

【課題を解決するための手段】上述した従来の技術の課
題を解決する為、以下の手段を講じた。即ち、本発明に
かかるプラズマアドレス表示装置は、基本的な構成とし
て、パネルとプラズマ駆動回路と表示駆動回路と定電流
回路と検出回路と制御回路とを備えている。パネルは水
平ラインとなる放電チャネルを配列したプラズマセル及
び垂直ラインとなる信号電極を配列した表示セルを互い
に重ね合わせた積層構造を有する。プラズマ駆動回路は
各放電チャネルに逐次放電電圧を印加して選択的に駆動
し、水平ラインの線順次走査を行なう。表示駆動回路は
該線順次走査に同期して信号電極に画像信号を印加し所
望の画像をパネルに表示する。定電流回路は各放電チャ
ネルの駆動時流れる放電電流が一定値を超える場合制限
動作を行ない該一定値に抑える。検出回路は該線順次走
査に沿って各放電チャネル毎に制限動作の有無を検出す
る。制御回路はその検出結果に応じて放電電圧を最適に
制御する。例えば、前記制御回路は、制限動作が行なわ
れた回数を計数し、一定本数以上の放電チャネルに制限
動作がかかった場合には放電電圧を下方に調整し、一定
本数以下の放電チャネルにしか制限動作がかかっていな
い場合は放電電圧を上方に調整する。なお、前記定電流
回路はフローティング電位の出力端子を有しており、制
限動作に入ると該フローティング電位が上昇して放電チ
ャネルを構成するアノード電極とカソード電極の間の電
圧を縮小させる事により放電電流を一定値に制限する。
この場合、前記検出回路は該フローティング電位の変動
に基づいて制限動作の有無を検出する。
Means for Solving the Problems In order to solve the above-mentioned problems of the conventional technique, the following means were taken. That is, the plasma address display device according to the present invention has a panel, a plasma drive circuit, a display drive circuit, a constant current circuit, a detection circuit, and a control circuit as a basic configuration. The panel has a laminated structure in which plasma cells in which discharge channels are arranged as horizontal lines and display cells in which signal electrodes are arranged as vertical lines are overlapped with each other. The plasma drive circuit applies a sequential discharge voltage to each discharge channel to selectively drive the discharge channels to perform line sequential scanning of horizontal lines. The display drive circuit applies an image signal to the signal electrodes in synchronization with the line-sequential scanning to display a desired image on the panel. The constant current circuit performs a limiting operation and suppresses the discharge current to a constant value when the discharge current flowing when driving each discharge channel exceeds a constant value. The detection circuit detects the presence or absence of the limiting operation for each discharge channel along the line-sequential scanning. The control circuit optimally controls the discharge voltage according to the detection result. For example, the control circuit counts the number of times the limiting operation is performed, adjusts the discharge voltage downward when the limiting operation is applied to a certain number or more of discharge channels, and limits the discharge voltage to a certain number or less. If there is no operation, adjust the discharge voltage upward. The constant current circuit has an output terminal of floating potential, and when the limiting operation is started, the floating potential rises and the voltage between the anode electrode and the cathode electrode forming the discharge channel is reduced to cause discharge. Limit the current to a constant value.
In this case, the detection circuit detects the presence or absence of the limiting operation based on the fluctuation of the floating potential.

【0007】[0007]

【作用】本発明によれば、プラズマアドレス表示装置に
おいて、水平ラインを構成する放電チャネルを駆動した
時、放電電流を制限する定電流回路のフローティング電
位を検出して、その結果に基づき放電電圧を最適に制御
する。換言すると、定電流回路が電流制限動作を行なう
と、放電チャネルを構成するアノード電極とカソード電
極の間の印加電圧が縮小的に変動する。この変動を検出
して、一定本数以上の放電チャネルに定電流回路による
電流制限がかかっている場合は、放電電圧を下げる。逆
に、一定本数以下のチャネルにしか電流制限がかかって
いない場合には、放電電圧を上げる様に制御する。
According to the present invention, in the plasma addressed display device, when the discharge channel forming the horizontal line is driven, the floating potential of the constant current circuit for limiting the discharge current is detected, and the discharge voltage is determined based on the result. Optimal control. In other words, when the constant current circuit performs the current limiting operation, the applied voltage between the anode electrode and the cathode electrode forming the discharge channel fluctuates contractively. When this fluctuation is detected and a current limit is applied to a certain number or more of discharge channels by the constant current circuit, the discharge voltage is lowered. On the contrary, when the current limit is applied only to a certain number of channels or less, the discharge voltage is controlled to be increased.

【0008】[0008]

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図1は本発明にかかるプラズマアドレ
ス表示装置の基本的な構成を示すブロック図である。本
プラズマアドレス表示装置はパネル1とプラズマ駆動回
路2と表示駆動回路3とを備えている。パネル1は表示
セルとプラズマセルを互いに重ねた積層構造を有し、基
本的には図4に示した通りである。表示セルは垂直ライ
ン上に信号電極4を配列している一方、プラズマセルは
水平ラインとなる放電チャネル5を備えている。放電チ
ャネル5はアノード電極Aとカソード電極Kの対から構
成されている。信号電極4と放電チャネル5の交差部に
画素6が規定される。画素6はマトリクス状に配置して
おり表示画面を構成する。プラズマ駆動回路2は各放電
チャネル5に逐次放電電圧を印加して選択的に駆動し、
水平ラインの線順次走査を行なう。一方、表示駆動回路
3は該線順次走査に同期して信号電極4に画像信号を印
加し所望の画像をパネル1に表示する。プラズマ駆動回
路2及び表示駆動回路3には同期回路7が接続されてお
り、両者の同期をとるのに必要な同期信号を発生する。
又、表示駆動回路3には画像処理回路8が接続してお
り、外部から供給されたコンポジットビデオ信号等の一
次画像信号をパネル1の交流駆動に適した二次画像信号
に変換している。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a block diagram showing the basic configuration of a plasma addressed display device according to the present invention. The plasma addressed display device includes a panel 1, a plasma drive circuit 2 and a display drive circuit 3. The panel 1 has a laminated structure in which a display cell and a plasma cell are stacked on each other, and is basically as shown in FIG. The display cell has signal electrodes 4 arranged on vertical lines, while the plasma cell has discharge channels 5 which are horizontal lines. The discharge channel 5 is composed of a pair of an anode electrode A and a cathode electrode K. A pixel 6 is defined at the intersection of the signal electrode 4 and the discharge channel 5. The pixels 6 are arranged in a matrix to form a display screen. The plasma drive circuit 2 applies a sequential discharge voltage to each discharge channel 5 to selectively drive it,
Line-sequential scanning of horizontal lines is performed. On the other hand, the display drive circuit 3 applies an image signal to the signal electrode 4 in synchronization with the line-sequential scanning to display a desired image on the panel 1. A synchronizing circuit 7 is connected to the plasma driving circuit 2 and the display driving circuit 3 and generates a synchronizing signal necessary for synchronizing the two.
An image processing circuit 8 is connected to the display drive circuit 3 and converts a primary image signal such as a composite video signal supplied from the outside into a secondary image signal suitable for AC driving of the panel 1.

【0009】本発明の特徴事項として定電流回路9、検
出回路10、制御回路11が設けられている。定電流回
路9は各放電チャネル5の駆動時に流れる放電電流が一
定値を超える場合、制限動作を行ない該一定値に抑え
る。検出回路10は該線順次走査に応じて各放電チャネ
ル5別に制限動作の有無を検出する。制御回路11はそ
の検出結果に応じて放電電圧を最適に制御する。例え
ば、制御回路11は制限動作が行なわれた回数を計数
し、一定本数以上の放電チャネル5に制限動作がかかっ
た場合には放電電圧を下方に調整し、一定本数以下の放
電チャネルにしか制限動作がかかっていない場合は放電
電圧を上方に調整する。なお、定電流回路9はフローテ
ィング電位の出力端子を有しており、制限動作に入ると
このフローティング電位が上昇して放電チャネル5を構
成するアノード電極Aとカソード電極Kの間の電圧を縮
小させる事により放電電流を一定値に制限する。この場
合、検出回路10は定電流回路9の出力端子に現われる
フローティング電位の変動に基づいて制限動作の有無を
検出する。
A constant current circuit 9, a detection circuit 10 and a control circuit 11 are provided as features of the present invention. When the discharge current flowing when each discharge channel 5 is driven exceeds a constant value, the constant current circuit 9 performs a limiting operation to suppress the discharge current to the constant value. The detection circuit 10 detects the presence or absence of the limiting operation for each discharge channel 5 according to the line-sequential scanning. The control circuit 11 optimally controls the discharge voltage according to the detection result. For example, the control circuit 11 counts the number of times the limiting operation is performed, and when the limiting operation is applied to a certain number or more of the discharge channels 5, the discharge voltage is adjusted downward so that the discharging channel 5 is limited to the certain number or less. If there is no operation, adjust the discharge voltage upward. The constant current circuit 9 has a floating potential output terminal. When the limiting operation is started, the floating potential rises and the voltage between the anode electrode A and the cathode electrode K forming the discharge channel 5 is reduced. The discharge current is limited to a certain value. In this case, the detection circuit 10 detects the presence or absence of the limiting operation based on the fluctuation of the floating potential appearing at the output terminal of the constant current circuit 9.

【0010】図2は、図1に示したプラズマアドレス表
示装置の具体的な構成例を示す回路図である。図中、A
1〜Anはアノード電極であり、互いに共通接続されて
いる。K1〜Knはカソード電極であり、以上の部分が
パネル1内に形成されている。SW1〜SWnはパネル
1の外部に取り付けられたプラズマドライバであり、プ
ラズマ駆動回路2を構成する。SW1〜SWnは夫々対
応するカソード電極K1〜Knに接続されている。VH
は所定の放電電圧を供給する電源である。通常、この放
電電圧VHは300V前後に調整されている。
FIG. 2 is a circuit diagram showing a concrete configuration example of the plasma addressed display device shown in FIG. A in the figure
1 to An are anode electrodes, which are commonly connected to each other. K1 to Kn are cathode electrodes, and the above portions are formed in the panel 1. SW1 to SWn are plasma drivers attached to the outside of the panel 1 and constitute a plasma drive circuit 2. SW1 to SWn are connected to the corresponding cathode electrodes K1 to Kn, respectively. VH
Is a power supply for supplying a predetermined discharge voltage. Normally, the discharge voltage VH is adjusted to around 300V.

【0011】次に、定電流回路9を説明する。この定電
流回路9は典型的なカレントミラー回路からなり、一対
の出力トランジスタQ1と入力トランジスタQ2を備え
ている。出力トランジスタQ1のコレクタ端子は負荷抵
抗R1に定電流を流す為、自由に変動するフローティン
グ電位となっている。又、D1はトランジスタQ1のコ
レクタ/エミッタ間に常時電流を供給する為に付加され
たファーストリカバリダイオードであり、定電流回路9
の応答性を高める為のものである。VSは定電流回路9
の基準電位を作成する為に設けた電源であり、トランジ
スタQ1のコレクタ/エミッタ間に常時電流を流す役目
もする。電源電圧VSは例えば12Vに設定されてい
る。
Next, the constant current circuit 9 will be described. The constant current circuit 9 is composed of a typical current mirror circuit and includes a pair of output transistor Q1 and input transistor Q2. The collector terminal of the output transistor Q1 has a floating potential that freely changes because a constant current flows through the load resistor R1. D1 is a fast recovery diode added to constantly supply a current between the collector and the emitter of the transistor Q1, and the constant current circuit 9
It is for improving the responsiveness of. VS is a constant current circuit 9
Is a power supply provided to create the reference potential of the transistor Q1 and also serves to constantly supply a current between the collector and the emitter of the transistor Q1. The power supply voltage VS is set to 12V, for example.

【0012】ここで、プラズマ駆動回路2及び定電流回
路9の動作を説明する。SW1〜SWnは先頭のSW1
から順に選択的にオン状態となり、表示画面の水平ライ
ンを線順次走査する。例えば、NTSC規格の映像を表
示する時、SW1のオン時間は10μsで、次のSW2
が選択されるまでの時間間隔は63.4μsとなる。図
では、丁度SW2がオンしており、他のSWはオフとな
っている。この時、アノード電極A2/カソード電極K
2間には約300Vの放電電圧VHが印加され、アノー
ド電極A2/カソード電極K2間でプラズマ放電が発生
する。この放電電流はVHの正極側からA2/K2を通
り、トランジスタQ1のコレクタ/エミッタを通過した
後、負荷抵抗R1から接地グランドに流れる。SW2が
オフ状態に復帰した後の約53.4μsは、SW1〜S
Wnは全てオフ状態となり、この時に電流はVSの正極
側からD1を通り、Q1のコレクタ/エミッタを通過し
た後接地グランドに流れる。この時に流れる定電流はト
ランジスタQ1のエミッタ電位VE1と負荷抵抗R1で決
まり、VE1/R1=IC になる。本例では、この定電流
C は0.2Aに設定されている。
The operation of the plasma drive circuit 2 and the constant current circuit 9 will be described. SW1 to SWn are the first SW1
From then on, the on state is selectively turned on, and the horizontal lines on the display screen are line-sequentially scanned. For example, when displaying an NTSC standard image, the on time of SW1 is 10 μs, and the next SW2
The time interval until is selected is 63.4 μs. In the figure, just SW2 is on and the other SWs are off. At this time, the anode electrode A2 / the cathode electrode K
A discharge voltage VH of about 300 V is applied between the two, and a plasma discharge is generated between the anode electrode A2 / the cathode electrode K2. This discharge current flows from the positive side of VH through A2 / K2, after passing through the collector / emitter of the transistor Q1, and then flows from the load resistor R1 to the ground. Approximately 53.4 μs after SW2 returns to the OFF state, SW1 to S
All of Wn are turned off, and at this time, the current flows from the positive electrode side of VS through D1 to the collector / emitter of Q1 and then to the ground. The constant current flowing at this time is determined by the emitter potential V E1 of the transistor Q1 and the load resistance R1, and V E1 / R1 = I C. In this example, this constant current I C is set to 0.2A.

【0013】図3に、放電チャネルの典型的な電圧/電
流(V/I)特性を示す。この放電特性のグラフから明
らかな様に、一旦放電電流をIC に決めると、アノード
電極/カソード電極間に印加される電圧は一意的にVC
に決まる。この時、トランジスタQ1のコレクタ電位V
C1に注目すると、VC1=300V−VC となる。ところ
で、このV/I特性は、個々の放電チャネルによりバラ
ツキがある為、放電電圧を一定にしても、このままでは
放電電流を全てのチャネルで完全に同一にする事はでき
ない。そこで、放電電圧を高めに調整してやり、全ての
水平ラインでIC =0.2A以上となる電圧を印加して
やれば、全ての水平ラインで電流制限がかかり、放電電
流は一定の0.2Aにできる。ここで、最適な放電電圧
は全ての水平ライン(放電チャネル)でIC ≧0.2A
を満たす最低レベルになる。その理由は、定電流回路9
が応答するまでに流れる電流をできるだけ少なくする為
である。
FIG. 3 shows a typical voltage / current (V / I) characteristic of the discharge channel. As is clear from the graph of the discharge characteristic, once the discharge current is determined to be I C , the voltage applied between the anode electrode and the cathode electrode is uniquely V C.
Depends on. At this time, the collector potential V of the transistor Q1
Focusing on C1 , V C1 = 300V−V C. By the way, since the V / I characteristics vary depending on the individual discharge channels, even if the discharge voltage is constant, the discharge current cannot be made completely the same in all the channels as it is. Therefore, if the discharge voltage is adjusted to be higher and a voltage of I C = 0.2 A or more is applied to all the horizontal lines, current limitation is applied to all the horizontal lines, and the discharge current can be fixed to 0.2 A. . Here, the optimum discharge voltage is I C ≧ 0.2 A in all horizontal lines (discharge channels)
It will be the lowest level that satisfies. The reason is that the constant current circuit 9
This is to minimize the current that flows until the response of.

【0014】本発明の特徴事項として、図2に示した具
体的な構成には検出回路10と制御回路11が組み込ま
れている。定電流回路9の出力トランジスタQ1のコレ
クタ端子はバッファ抵抗R4を介して検出回路10側の
トランジスタQ3のベース端子に接続している。従っ
て、トランジスタQ3はトランジスタQ1のコレクタ電
位に対してエミッタフォロワ出力となっている。抵抗R
5及びR6はトランジスタQ3のエミッタ電位を分割す
る。抵抗R7は次段のトランジスタQ4のベース電流を
制限する抵抗である。トランジスタQ4はそのベース電
位がVBEより大きくなった時、コレクタ端子が0Vとな
るエミッタ接地のスイッチングトランジスタである。な
お、VDはVSに数V程度の電位を上乗せする電源であ
り、トランジスタQ3の動作を確保している。かかる構
成を有する検出回路10には制御回路11が接続してい
る。この制御回路11はカウンタ21と電源電圧コント
ローラ22とから構成されている。
As a feature of the present invention, a detection circuit 10 and a control circuit 11 are incorporated in the concrete configuration shown in FIG. The collector terminal of the output transistor Q1 of the constant current circuit 9 is connected to the base terminal of the transistor Q3 on the detection circuit 10 side via the buffer resistor R4. Therefore, the transistor Q3 is an emitter follower output with respect to the collector potential of the transistor Q1. Resistance R
5 and R6 divide the emitter potential of transistor Q3. The resistor R7 is a resistor that limits the base current of the transistor Q4 in the next stage. The transistor Q4 is a common-emitter switching transistor whose collector terminal becomes 0 V when its base potential becomes higher than V BE . Note that VD is a power source for adding a potential of about several V to VS, and ensures the operation of the transistor Q3. A control circuit 11 is connected to the detection circuit 10 having such a configuration. The control circuit 11 includes a counter 21 and a power supply voltage controller 22.

【0015】引き続き図2を参照して、検出回路10及
び制御回路11の動作を詳細に説明する。トランジスタ
Q1のコレクタ電位がVSより少し高くなり、定電流回
路9のリミッタ(電流制限)が動作した時、トランジス
タQ4のベース電位がVBE以上となる様に抵抗R5,R
6の分割比を設定してある。例えばトランジスタQ1の
コレクタ電位がVS+数VでトランジスタQ4がオンす
る様になる。すると、カウンタ21にはハイレベルのパ
ルスが入力され、該当放電チャネルは電流制限がかかっ
たものと検出されカウントアップされる。よって、全て
の放電チャネルに電流制限がかかると、カウンタ21は
電源電圧コントローラ22にVHを少し下げる様に命令
を出す。全ての水平ラインの線順次走査が1回終わる
と、カウンタ21はV周期(垂直周期)でリセットさ
れ、次のV周期で同様に電流制限の有無を水平ライン毎
にカウントして、一部のラインに電流制限がかかってい
なければ、VHを少し上げる。さらに、次のV周期で全
てのラインに再び電流制限がかかると、VHを少し下げ
るという動作を繰り返す。この繰り返し周期は、特に毎
V周期である必要はなく、必要に応じて長い周期で放電
電圧の調整を行なう様にしても良い。あるいは、電源投
入直後に1度だけ放電電圧の調整を行なう様にしても良
い。又、本例では全ての放電チャネルに電流制限がかか
った場合(100%の場合)を基準にして、放電電圧V
Hの上下調整を行なっている。しかしながら、本発明は
これに限られるものではなく例えば全放電チャネルの9
0%あるいは80%に電流制限がかかった場合を基準に
して、VHの上下調整を行なう様にしても良い。
Continuing to refer to FIG. 2, the operation of the detection circuit 10 and the control circuit 11 will be described in detail. When the collector potential of the transistor Q1 becomes slightly higher than VS and the limiter (current limiting) of the constant current circuit 9 operates, the base potential of the transistor Q4 becomes equal to or higher than V BE, and the resistors R5 and R are provided.
A division ratio of 6 is set. For example, when the collector potential of the transistor Q1 is VS + several V, the transistor Q4 is turned on. Then, a high-level pulse is input to the counter 21, and the discharge channel is detected as being current-limited and is counted up. Therefore, when the current limitation is applied to all the discharge channels, the counter 21 issues an instruction to the power supply voltage controller 22 to lower VH a little. When the line-sequential scanning of all the horizontal lines is completed once, the counter 21 is reset in the V cycle (vertical cycle), and similarly in the next V cycle, the presence / absence of current limitation is counted for each horizontal line and a part of If there is no current limit on the line, raise VH a little. Further, when the current limitation is applied again to all the lines in the next V cycle, the operation of slightly lowering VH is repeated. The repetition cycle does not have to be every V cycle in particular, and the discharge voltage may be adjusted in a long cycle as needed. Alternatively, the discharge voltage may be adjusted only once immediately after the power is turned on. Further, in this example, the discharge voltage V is based on the case where the current is limited to all the discharge channels (100%).
Adjusting H up and down. However, the present invention is not limited to this.
The VH may be adjusted up and down with reference to the case where the current is limited to 0% or 80%.

【0016】[0016]

【発明の効果】以上説明した様に、本発明によれば、定
電流回路は各放電チャネルの駆動時に流れる放電電流が
一定値を超える場合制限動作を行ない該一定値に抑え
る。検出回路は放電チャネルの線順次走査に応じて各放
電チャネル毎に制限動作の有無を検出する。制御回路は
その検出結果に応じて放電電圧を最適に制御する。かか
る構成により、放電チャネルの放電特性が経時変化した
場合、放電電流が一定且つ放電電圧が最小となる様に最
適化できる。又、放電電流が一定になる放電電圧が自動
的に設定できる。これにより、正確な放電電圧を設定す
る事ができる。
As described above, according to the present invention, the constant current circuit performs the limiting operation when the discharge current flowing during the driving of each discharge channel exceeds a constant value, and suppresses the constant value. The detection circuit detects the presence or absence of the limiting operation for each discharge channel according to the line-sequential scanning of the discharge channel. The control circuit optimally controls the discharge voltage according to the detection result. With this configuration, when the discharge characteristic of the discharge channel changes with time, it can be optimized so that the discharge current is constant and the discharge voltage is minimized. Further, the discharge voltage at which the discharge current becomes constant can be automatically set. Thereby, an accurate discharge voltage can be set.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明にかかるプラズマアドレス表示装置の基
本的に構成を示すブロック図である。
FIG. 1 is a block diagram showing a basic configuration of a plasma addressed display device according to the present invention.

【図2】本発明にかかるプラズマアドレス表示装置の具
体的な構成を示す回路図である。
FIG. 2 is a circuit diagram showing a specific configuration of a plasma addressed display device according to the present invention.

【図3】放電チャネルの典型的な放電特性を示すグラフ
である。
FIG. 3 is a graph showing typical discharge characteristics of a discharge channel.

【図4】従来のプラズマアドレス表示パネルの一例を示
す斜視図である。
FIG. 4 is a perspective view showing an example of a conventional plasma addressed display panel.

【図5】従来のプラズマ駆動回路の一例を示す回路図で
ある。
FIG. 5 is a circuit diagram showing an example of a conventional plasma drive circuit.

【符号の説明】[Explanation of symbols]

1 パネル 2 プラズマ駆動回路 3 表示駆動回路 4 信号電極 5 放電チャネル 6 画素 7 同期回路 8 画像処理回路 9 定電流回路 10 検出回路 11 制御回路 21 カウンタ 22 電源電圧コントローラ 1 panel 2 plasma drive circuit 3 display drive circuit 4 signal electrode 5 discharge channel 6 pixel 7 synchronization circuit 8 image processing circuit 9 constant current circuit 10 detection circuit 11 control circuit 21 counter 22 power supply voltage controller

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 水平ラインとなる放電チャネルを配列し
たプラズマセル及び垂直ラインとなる信号電極を配列し
た表示セルを互いに重ね合わせたパネルと、 各放電チャネルに逐次放電電圧を印加して選択的に駆動
し水平ラインの線順次走査を行なうプラズマ駆動回路
と、 該線順次走査に同期して信号電極に画像信号を印加し所
望の画像をパネルに表示する表示駆動回路と、 各放電チャネルの駆動時流れる放電電流が一定値を超え
る場合制限動作を行ない該一定値に抑える定電流回路
と、 該線順次走査に応じて各放電チャネル毎に制限動作の有
無を検出する検出回路と、 その検出結果に応じて放電電圧を最適に制御する制御回
路と、 からなるプラズマアドレス表示装置。
1. A panel in which plasma cells in which discharge channels are arranged as horizontal lines and display cells in which signal electrodes are arranged as vertical lines are overlapped with each other, and a discharge voltage is sequentially applied to each discharge channel to selectively A plasma drive circuit that drives and performs line-sequential scanning of horizontal lines, a display drive circuit that applies an image signal to signal electrodes in synchronization with the line-sequential scanning to display a desired image on a panel, and when driving each discharge channel A constant current circuit that performs a limiting operation when the flowing discharge current exceeds a certain value and keeps it at the certain value, a detection circuit that detects the presence or absence of the limiting operation for each discharge channel according to the line-sequential scanning, and the detection result. A plasma address display device comprising a control circuit for optimally controlling the discharge voltage according to the control circuit.
【請求項2】 前記制御回路は、制限動作が行なわれた
回数を計数し、一定本数以上の放電チャネルに制限動作
がかかった場合には放電電圧を下方に調整し、一定本数
以下の放電チャネルにしか制限動作がかかっていない場
合は放電電圧を上方に調整する請求項1記載のプラズマ
アドレス表示装置。
2. The control circuit counts the number of times the limiting operation is performed, adjusts the discharge voltage downward when the limiting operation is applied to a certain number or more of the discharge channels, and adjusts the discharge voltage to a certain number or less. 2. The plasma addressed display device according to claim 1, wherein the discharge voltage is adjusted upward when the limiting operation is applied only.
【請求項3】 前記定電流回路はフローティング電位の
出力端子を有しており、制限動作に入ると該フローティ
ング電位が上昇して放電チャネルを構成するアノード電
極とカソード電極の間の電圧を縮小させる事により放電
電流を一定値に制限し、前記検出回路は該フローティン
グ電位の変動に基づいて制限動作の有無を検出する請求
項1記載のプラズマアドレス表示装置。
3. The constant current circuit has an output terminal of a floating potential, and when the limiting operation is started, the floating potential rises to reduce a voltage between an anode electrode and a cathode electrode forming a discharge channel. 2. The plasma address display device according to claim 1, wherein the discharge current is limited to a certain value, and the detection circuit detects the presence or absence of the limiting operation based on the fluctuation of the floating potential.
JP13287695A 1995-05-02 1995-05-02 Plasma address display device Pending JPH08304768A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13287695A JPH08304768A (en) 1995-05-02 1995-05-02 Plasma address display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13287695A JPH08304768A (en) 1995-05-02 1995-05-02 Plasma address display device

Publications (1)

Publication Number Publication Date
JPH08304768A true JPH08304768A (en) 1996-11-22

Family

ID=15091628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13287695A Pending JPH08304768A (en) 1995-05-02 1995-05-02 Plasma address display device

Country Status (1)

Country Link
JP (1) JPH08304768A (en)

Similar Documents

Publication Publication Date Title
US6853358B2 (en) Method and device for driving a plasma display panel
JP3326815B2 (en) Plasma address electro-optical device
US5696522A (en) Plasma driver circuit capable of surpressing surge current of plasma display channel
JP3395399B2 (en) Plasma drive circuit
JPH09244575A (en) Plasma display panel driving device
US7382346B2 (en) Driving device of flat display panel and method thereof
JPH09222871A (en) Driving device of plasma display panel
JPH08314414A (en) Plasma address display device
JPH08286172A (en) Plasma address display device
JPH08304768A (en) Plasma address display device
US5657035A (en) Plasma addressed liquid crystal display device operable under optimum line sequential drive timing
JPH09197367A (en) Plasma address display device
JPH08313869A (en) Active matrix display device and driving method therefor
JPH08304767A (en) Plasma address display device
JPH09311320A (en) Plasma address type liquid crystal display device
KR100296786B1 (en) Driving Method of Plasma Address Liquid Crystal Display
JP3254965B2 (en) Plasma address display
JP2000330091A (en) Liquid crystal display device and driving method therefor
JPH08304766A (en) Plasma address display device
JP2000039603A (en) Driving device for plasma addressed liquid crystal display device
JPH07244268A (en) Plasma address liquid crystal display device
JPH08110513A (en) Plasma address display device
JP3374563B2 (en) Plasma address display
JPH07319425A (en) Circuit for driving plasma discharge display device
JPH06289808A (en) Driving method of plasma address display element