JP3254965B2 - Plasma address display - Google Patents

Plasma address display

Info

Publication number
JP3254965B2
JP3254965B2 JP13287795A JP13287795A JP3254965B2 JP 3254965 B2 JP3254965 B2 JP 3254965B2 JP 13287795 A JP13287795 A JP 13287795A JP 13287795 A JP13287795 A JP 13287795A JP 3254965 B2 JP3254965 B2 JP 3254965B2
Authority
JP
Japan
Prior art keywords
circuit
constant current
discharge
plasma
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13287795A
Other languages
Japanese (ja)
Other versions
JPH08304769A (en
Inventor
良太 小竹
武広 蠣崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP13287795A priority Critical patent/JP3254965B2/en
Publication of JPH08304769A publication Critical patent/JPH08304769A/en
Application granted granted Critical
Publication of JP3254965B2 publication Critical patent/JP3254965B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は表示セルとプラズマセル
とを重ねたフラットパネルを用いたプラズマアドレス表
示装置に関する。詳しくは、プラズマセルの駆動回路構
成に関する。さらに詳しくは、駆動回路に組み込まれる
定電流回路の保護技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma addressed display device using a flat panel in which a display cell and a plasma cell are overlapped. Specifically, the present invention relates to a driving circuit configuration of a plasma cell. More specifically, the present invention relates to a technology for protecting a constant current circuit incorporated in a drive circuit.

【0002】[0002]

【従来の技術】プラズマアドレス表示装置は例えば特開
平1−217396号公報に開示されており、図4にそ
のパネル構造を示す。プラズマアドレス表示パネルは表
示セル101とプラズマセル102とを薄板ガラス等か
らなる中間基板103を介して重ねた積層構造を有して
いる。プラズマセル102は下側の基板104を用いて
形成されており、その表面には互いに平行な複数の溝1
05が設けられている。各溝105は中間基板103に
よって気密封止されている。その中にはイオン化可能な
ガスが封入されており、個々に分離した放電チャネル1
06を形成する。各溝105の間に介在する凸条部10
7は個々の放電チャネル106を分離する隔壁としての
役割を果たすと共に、中間基板103に対する下側基板
104のギャップスペーサとしての役割も果たしてい
る。各溝105の底部には互いに平行な一対の放電電極
108,109が設けられている。これら一対の放電電
極は放電チャネル106内のガスをイオン化しプラズマ
放電を発生する為のアノード電極及びカソード電極とし
て機能する。一方、表示セル101は中間基板101と
上側基板110とによって挟持された液晶111等の電
気光学物質を備えている。上側基板110の内表面には
ストライプ状の信号電極112が形成されてる。この信
号電極112は前述した放電チャネル106と直交して
いる。信号電極112が列駆動単位(垂直ライン)とな
り放電チャネル106が行走査単位(水平ライン)とな
って両者の交差部分に行列状の画素が規定される。
2. Description of the Related Art A plasma addressed display device is disclosed in, for example, Japanese Patent Application Laid-Open No. 1-217396, and FIG. 4 shows a panel structure thereof. The plasma addressed display panel has a laminated structure in which a display cell 101 and a plasma cell 102 are stacked via an intermediate substrate 103 made of thin glass or the like. The plasma cell 102 is formed using a lower substrate 104, and has a plurality of grooves 1 parallel to each other on the surface thereof.
05 is provided. Each groove 105 is hermetically sealed by the intermediate substrate 103. An ionizable gas is sealed therein, and the discharge channels 1 are individually separated.
06 is formed. Protrusions 10 interposed between grooves 105
Reference numeral 7 serves as a partition for separating the individual discharge channels 106, and also serves as a gap spacer of the lower substrate 104 with respect to the intermediate substrate 103. A pair of discharge electrodes 108 and 109 parallel to each other are provided at the bottom of each groove 105. The pair of discharge electrodes function as an anode electrode and a cathode electrode for ionizing the gas in the discharge channel 106 to generate a plasma discharge. On the other hand, the display cell 101 includes an electro-optical material such as a liquid crystal 111 sandwiched between the intermediate substrate 101 and the upper substrate 110. On the inner surface of the upper substrate 110, a stripe-shaped signal electrode 112 is formed. This signal electrode 112 is orthogonal to the discharge channel 106 described above. The signal electrode 112 becomes a column drive unit (vertical line) and the discharge channel 106 becomes a row scan unit (horizontal line), and a matrix of pixels is defined at the intersection of the two.

【0003】かかる構成を有するプラズマアドレス表示
パネルを駆動する為に外付けの走査回路と信号回路が用
いられる。走査回路は放電チャネル106を線順次で選
択走査しプラズマ放電を発生させると共に、信号回路は
信号電極112に対して上述した線順次走査と同期しな
がら画像信号を印加する事により所望の画像を表示す
る。放電チャネルにプラズマ放電が発生するとその内部
は略アノード電位に維持される。この状態で信号電極1
12に画像信号を印加すると中間基板103を介して各
画素の液晶111に画像信号が書き込まれる。プラズマ
放電が終了すると放電チャネル106は浮遊電位となり
書き込まれた画像信号が各画素に保持される。所謂サン
プリングホールドが行なわれており、放電チャネル10
6はサンプリングスイッチとして機能する一方、液晶1
11はサンプリングキャパシタとして機能する。サンプ
リンクホールドされた画像信号に応じて液晶の透過率が
変化し、プラズマアドレス表示パネルの輝度が画素単位
で制御できる。
An external scanning circuit and signal circuit are used to drive the plasma addressed display panel having such a configuration. The scanning circuit selectively scans the discharge channel 106 line-sequentially to generate a plasma discharge, and the signal circuit displays a desired image by applying an image signal to the signal electrode 112 in synchronization with the line-sequential scanning described above. I do. When a plasma discharge occurs in the discharge channel, the inside thereof is maintained at substantially the anode potential. In this state, the signal electrode 1
When an image signal is applied to the pixel 12, the image signal is written to the liquid crystal 111 of each pixel via the intermediate substrate 103. When the plasma discharge ends, the discharge channel 106 becomes a floating potential, and the written image signal is held in each pixel. A so-called sampling hold is performed, and the discharge channel 10
6 functions as a sampling switch, while the liquid crystal 1
11 functions as a sampling capacitor. The transmittance of the liquid crystal changes in accordance with the image signal that is sample-holded, and the brightness of the plasma addressed display panel can be controlled in pixel units.

【0004】[0004]

【発明が解決しようとする課題】図5は従来の走査回路
の一例を表わした回路図である。ここで、VHは放電を
起させる為の電源電圧を表わし、Rrは放電チャネルに
流れる放電電流を制限する為の抵抗である。Aはアノー
ド電極を表わし、Kはカソード電極を表わしている。一
対のアノード電極及びカソード電極により1本の放電チ
ャネルが構成されている。Rpは非選択時カソード電極
Kをアノード電位に保持する為のプルアップ抵抗であ
る。この走査回路はスイッチSW1,SW2,…,SW
nを順次オン/オフさせて各放電チャネルに放電電流を
供給し、プラズマ放電を発生させる。これと同期して信
号電極(図示せず)に画像信号を供給し、選択された放
電チャネル(水平ライン)に対応した各画素に画像信号
を書き込む。プラズマアドレス表示装置では、画像表示
の際における水平ラインの線順次走査は、アノード電極
とカソード電極を順次選択してプラズマ放電させる事に
より行なわれる。この時、放電電流を制限する手段とし
て、各カソード電極の共通経路に、定電流回路(図示せ
ず)を入れている。これにより、各放電チャネルに流れ
る放電電流を正確に制御できる。定電流回路の動作とし
ては、放電電流が一定値を超えると、これに応じてアノ
ード電極とカソード電極の間の電圧を下げて電流を少な
くする。逆に、一定値より少ない場合にはアノード電極
とカソード電極の間の電圧を上げて放電電流を多くす
る。通常、プラズマ放電の際におけるアノード電極とカ
ソード電極の間の電気抵抗は略一定であり、アノード電
極/カソード電極間電圧も略一定である。しかしなが
ら、何等かの原因でアノード電極/カソード電極間抵抗
が低下したり、さらにはアノード電極/カソード電極間
が短絡すると、定電流回路はアノード電極/カソード電
極間電圧を下げようとして、電圧を定電流回路内で消費
してしまう。この時、例えばアノード電極/カソード電
極間電圧が例えば通常300Vで定電流値(電流制限
値)が0.2Aであった場合には、定電流回路は60W
を消費する事になる。これでは、定電流回路が多量の発
熱を生じ、商品としては必ずしも好ましいものではなく
なり、何等かの対策が必要である。
FIG. 5 is a circuit diagram showing an example of a conventional scanning circuit. Here, VH represents a power supply voltage for causing a discharge, and Rr is a resistor for limiting a discharge current flowing through a discharge channel. A represents an anode electrode, and K represents a cathode electrode. One discharge channel is constituted by the pair of anode electrode and cathode electrode. Rp is a pull-up resistor for keeping the cathode electrode K at the anode potential when not selected. This scanning circuit includes switches SW1, SW2,.
n is sequentially turned on / off to supply a discharge current to each discharge channel to generate a plasma discharge. In synchronization with this, an image signal is supplied to a signal electrode (not shown), and the image signal is written to each pixel corresponding to the selected discharge channel (horizontal line). In the plasma addressed display device, line-sequential scanning of a horizontal line during image display is performed by sequentially selecting an anode electrode and a cathode electrode and performing a plasma discharge. At this time, as a means for limiting the discharge current, a constant current circuit (not shown) is provided in a common path of each cathode electrode. Thus, the discharge current flowing through each discharge channel can be accurately controlled. As an operation of the constant current circuit, when the discharge current exceeds a certain value, the voltage between the anode electrode and the cathode electrode is correspondingly reduced to reduce the current. Conversely, when the value is smaller than the predetermined value, the voltage between the anode electrode and the cathode electrode is increased to increase the discharge current. Normally, the electrical resistance between the anode electrode and the cathode electrode during plasma discharge is substantially constant, and the voltage between the anode electrode and the cathode electrode is also substantially constant. However, if the resistance between the anode electrode and the cathode electrode drops for some reason, or if the anode electrode / cathode electrode is short-circuited, the constant current circuit tries to lower the voltage between the anode electrode and the cathode electrode, and the voltage is fixed. It is consumed in the current circuit. At this time, if the voltage between the anode and the cathode is, for example, normally 300 V and the constant current value (current limit value) is 0.2 A, the constant current circuit is 60 W
Will be consumed. In this case, the constant current circuit generates a large amount of heat, which is not always desirable as a product, and some countermeasures are required.

【0005】[0005]

【課題を解決するための手段】上述した従来の技術の課
題を解決する為、以下の手段を講じた。即ち、本発明に
かかるプラズマアドレス表示装置は、パネルと走査回路
と信号回路と定電流回路と保護回路とを備えている。パ
ネルは水平ラインとなる放電チャネルを有するプラズマ
セル及び垂直ラインとなる信号電極を有する表示セルを
互いに重ねた積層構造を有している。走査回路は放電チ
ャネルに順次放電電流を供給して水平ラインの線順次走
査を行なう。信号回路は線順次走査に同期して信号電極
に画像信号を印加して画像を表示する。定電流回路は放
電電流が所定の制限値を超えた時、制限動作を行ない放
電電流を一定化する。特徴事項として、保護回路は該制
限動作に伴なって消費される電力を随時計測し、過大な
電力が消費された時該定電流回路の制限動作自体を抑制
する。具体的には、前記定電流回路は各放電チャネルを
構成する一対のアノード電極及びカソード電極の間の電
圧を上下させて放電電流の制限動作を行なう浮動電位の
出力端子を備えている。この場合、前記保護回路は該浮
動電位の積分値に基づいて消費電力を計測する。さら
に、前記保護回路は随時計測した消費電力が所定のレベ
ルを超えた時該定電流回路の制限動作を停止(禁止)す
る。
In order to solve the above-mentioned problems of the prior art, the following measures have been taken. That is, the plasma addressed display device according to the present invention includes a panel, a scanning circuit, a signal circuit, a constant current circuit, and a protection circuit. The panel has a stacked structure in which plasma cells having discharge channels serving as horizontal lines and display cells having signal electrodes serving as vertical lines are stacked on each other. The scanning circuit sequentially supplies a discharge current to the discharge channel to perform line-sequential scanning of a horizontal line. The signal circuit applies an image signal to a signal electrode in synchronization with line-sequential scanning to display an image. When the discharge current exceeds a predetermined limit value, the constant current circuit performs a limiting operation to stabilize the discharge current. As a characteristic feature, the protection circuit measures the power consumed by the limiting operation as needed, and suppresses the limiting operation itself of the constant current circuit when excessive power is consumed. Specifically, the constant current circuit has a floating potential output terminal for performing a discharge current limiting operation by increasing and decreasing a voltage between a pair of anode electrode and cathode electrode constituting each discharge channel. In this case, the protection circuit measures power consumption based on the integrated value of the floating potential. Further, the protection circuit stops (prohibits) the limiting operation of the constant current circuit when the power consumption measured at any time exceeds a predetermined level.

【0006】[0006]

【作用】本発明によれば、プラズマアドレス表示装置に
おいて、放電電流の制限に定電流回路を用いている。こ
の定電流回路に一定以上の熱損失が加わると、動作電流
を抑えて定電流回路を保護すると共にパネルも保護す
る。
According to the present invention, a constant current circuit is used for limiting a discharge current in a plasma addressed display device. When a constant or more heat loss is applied to the constant current circuit, the operating current is suppressed to protect the constant current circuit and protect the panel.

【0007】[0007]

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図1は本発明にかかるプラズマアドレ
ス表示装置の基本的な構成を示すブロック図である。本
プラズマアドレス表示装置は基本的な構成としてパネル
1と走査回路2と信号回路3とを備えている。パネル1
は表示セルとプラズマセルを互いに重ねた積層構造を有
し、基本的には図4に示した通りである。表示セルは垂
直ラインとなる信号電極4を有する一方、プラズマセル
は水平ラインとなる放電チャネル5を備えている。放電
チャネル5はアノード電極Aとカソード電極Kの対から
構成されている。信号電極4と放電チャネル5の交差部
に画素6が規定される。画素6は行列状に配置し表示画
面を構成する。走査回路2は放電チャネルに順次放電電
流を供給して水平ラインの線順次走査を行なう。一方、
信号回路3は水平ラインの線順次走査に同期して垂直ラ
インの信号電極に画像信号を印加して画像を表示する。
走査回路2及び信号回路3には同期回路7が接続されて
おり、両者の同期をとる為に必要な同期信号を発生す
る。又、信号回路3には画像処理回路8が接続してお
り、外部から供給されたコンポジットビデオ信号等の一
次画像信号をパネル1の駆動に適した二次画像信号に変
換している。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a block diagram showing a basic configuration of a plasma addressed display device according to the present invention. The present plasma address display device includes a panel 1, a scanning circuit 2, and a signal circuit 3 as a basic configuration. Panel 1
Has a stacked structure in which a display cell and a plasma cell are stacked on top of each other, and is basically as shown in FIG. The display cell has a signal electrode 4 serving as a vertical line, while the plasma cell has a discharge channel 5 serving as a horizontal line. The discharge channel 5 is composed of a pair of an anode electrode A and a cathode electrode K. Pixel 6 is defined at the intersection of signal electrode 4 and discharge channel 5. The pixels 6 are arranged in a matrix to form a display screen. The scanning circuit 2 sequentially supplies a discharge current to the discharge channels to perform line-sequential scanning of horizontal lines. on the other hand,
The signal circuit 3 displays an image by applying an image signal to a signal electrode of a vertical line in synchronization with line-sequential scanning of a horizontal line.
A synchronizing circuit 7 is connected to the scanning circuit 2 and the signal circuit 3 and generates a synchronizing signal necessary for synchronizing the two. An image processing circuit 8 is connected to the signal circuit 3, and converts a primary image signal such as a composite video signal supplied from the outside into a secondary image signal suitable for driving the panel 1.

【0008】本発明の特徴事項として定電流回路9と保
護回路10が設けられている。定電流回路9は放電電流
が所定の制限値を超えた時制限動作を行ない放電電流を
一定化する。保護回路10は制限動作に伴なって消費さ
れる電力を随時計測し、過大な電力が消費された時定電
流回路9の制限動作自体を抑制する。具体的には、定電
流回路9は各放電チャネルを構成する一対のアノード電
極A及びカソード電極Kの間の電圧(アノード電極/カ
ソード電極間電圧)を上下させて放電電流の制限動作を
行なう浮動電位の出力端子を備えている。この場合、保
護回路10は浮動電位の積分値に基づいて消費電力を計
測する。さらに、保護回路10は随時計測する消費電力
が所定のレベルを超えた時、定電流回路9の制限動作を
停止(禁止)する。これにより、定電流回路9を保護す
ると共にパネル1も保護する。
As features of the present invention, a constant current circuit 9 and a protection circuit 10 are provided. When the discharge current exceeds a predetermined limit value, the constant current circuit 9 performs a limiting operation to stabilize the discharge current. The protection circuit 10 measures the power consumed by the limiting operation as needed, and suppresses the limiting operation itself of the constant current circuit 9 when excessive power is consumed. Specifically, the constant current circuit 9 raises and lowers the voltage between the pair of anode electrodes A and the cathode electrodes K constituting each discharge channel (voltage between the anode electrode and the cathode electrode) to perform a floating current limiting operation. A potential output terminal is provided. In this case, the protection circuit 10 measures the power consumption based on the integrated value of the floating potential. Further, the protection circuit 10 stops (prohibits) the limiting operation of the constant current circuit 9 when the power consumption measured as needed exceeds a predetermined level. This protects the constant current circuit 9 and the panel 1 as well.

【0009】図2は、図1に示した走査回路2、定電流
回路9及び保護回路10の具体的な構成例を示す回路図
である。図において、A1〜Anはアノード電極であ
り、夫々共通接続されている。K1〜Knはカソード電
極であり、以上の部分がパネル1内にある。スイッチS
W1〜SWnはパネル1の外部に取り付けられたプラズ
マドライバであり、走査回路2を構成する。各スイッチ
SW1〜SWnは夫々対応するカソード電極K1〜Kn
に接続されている。主電源は放電電圧VHを供給してお
り、通常は約300V前後である。
FIG. 2 is a circuit diagram showing a specific configuration example of the scanning circuit 2, the constant current circuit 9, and the protection circuit 10 shown in FIG. In the figure, A1 to An are anode electrodes, which are commonly connected. K1 to Kn are cathode electrodes, and the above-mentioned portions are provided in the panel 1. Switch S
W1 to SWn are plasma drivers mounted outside the panel 1 and constitute the scanning circuit 2. Each of the switches SW1 to SWn has a corresponding cathode electrode K1 to Kn.
It is connected to the. The main power supply supplies a discharge voltage VH, which is usually around 300V.

【0010】次に定電流回路9を説明する。この定電流
回路9は典型的なカレントミラー回路であり、出力トラ
ンジスタQ1を備えている。Q1のコレクタは負荷抵抗
R1に定電流を流す為、自由に変動するフローティング
(浮動)電位となる。又、ダイオードD1は出力トラン
ジスタQ1のコレクタ/エミッタ間に常時電流を供給す
る為に付加されたファーストリカバリダイオードであ
る。これは、定電流回路9の応答性を速くする為に用い
られる。副電源VSは定電流回路9の基準電位作成の為
の電源であり、出力トランジスタQ1のコレクタ/エミ
ッタ間に常時電流を供給する役目もする。例えば、副電
源VSの出力電圧は12Vに設定されている。
Next, the constant current circuit 9 will be described. This constant current circuit 9 is a typical current mirror circuit, and has an output transistor Q1. Since the collector of Q1 allows a constant current to flow through the load resistor R1, it has a floating potential that fluctuates freely. The diode D1 is a first recovery diode added to constantly supply a current between the collector and the emitter of the output transistor Q1. This is used to speed up the response of the constant current circuit 9. The sub power supply VS is a power supply for generating a reference potential of the constant current circuit 9, and also has a role of constantly supplying a current between the collector and the emitter of the output transistor Q1. For example, the output voltage of the sub power supply VS is set to 12V.

【0011】ここで全体の動作を説明する。スイッチS
W1〜SWnは先頭のSW1から順に選択的にオンして
画面の水平ラインの走査を行なう。例えば、NTSC規
格に従った画像信号の表示を行なう時には、オン時間は
10μsで、次のSW2が選択される時間は63.4μ
sとなる。図ではSW2がオン状態にあり、他のSWは
オフ状態にある。この時、アノード電極Aとカソード電
極Kの間には300V程度のVHが印加され、アノード
電極/カソード電極間でプラズマ放電が発生する。この
時、放電電流はVHの正極側からA2/K2を通り、ト
ランジスタQ1のコレクタ/エミッタを通過した後、負
荷抵抗R1から接地グランドに流れる。SW2のオン直
後の略53.4μsの間は、SW1〜SWnは全てオフ
である。この時定電流回路9内の電流はVSの正極側か
らダイオードD1を通り、トランジスタQ1のコレクタ
/エミッタを通過した後、接地グランドに流れる。この
時に流れる電流はトランジスタQ1のエミッタ電位VE1
と負荷抵抗R1で決まり、VE1/R1=IC になる。本
例では、定電流回路9が生成するこの定電流IC は0.
2Aに設定されている。
Here, the overall operation will be described. Switch S
W1 to SWn are selectively turned on in order from the first SW1 to scan a horizontal line on the screen. For example, when displaying an image signal according to the NTSC standard, the ON time is 10 μs, and the time for selecting the next SW2 is 63.4 μs.
s. In the figure, SW2 is on, and the other SWs are off. At this time, VH of about 300 V is applied between the anode electrode A and the cathode electrode K, and plasma discharge occurs between the anode electrode and the cathode electrode. At this time, the discharge current flows from the positive terminal of VH through A2 / K2, passes through the collector / emitter of the transistor Q1, and then flows from the load resistor R1 to the ground. During about 53.4 μs immediately after SW2 is turned on, SW1 to SWn are all off. At this time, the current in the constant current circuit 9 flows from the positive side of VS through the diode D1, through the collector / emitter of the transistor Q1, and then to ground. The current flowing at this time is the emitter potential V E1 of the transistor Q1.
And determined by the load resistor R1, it becomes V E1 / R1 = I C. In this example, the constant current I C generated by the constant current circuit 9 is equal to 0.1.
2A is set.

【0012】図3に、各放電チャネルの典型的な電圧/
電流(V/I)特性を示す。この放電特性グラフから明
らかな様に、放電電流を一定値IC に決めると、アノー
ド電極/カソード電極間の電圧は一義的にVC に決ま
る。この時に、トランジスタQ1のコレクタ電位VC1
着目すると、VC1=300V−VC となる。一方、トラ
ンジスタQ1のエミッタ電位VE1はカレントミラー回路
の定数から決まり、{R3/(R2+R3)}×(VS
−VBE)−VBEである。従って、トランジスタQ1のコ
レクタ/エミッタ間電位VC1−VE1は以下の様に表わさ
れる。
FIG. 3 shows a typical voltage / voltage of each discharge channel.
It shows current (V / I) characteristics. As is apparent as from the discharge characteristic graph, when determining the discharge current to a constant value I C, the voltage between the anode / cathode electrode uniquely determined V C. At this time, focusing on the collector potential V C1 of the transistor Q1, V C1 = 300V−V C. On the other hand, the emitter potential V E1 of the transistor Q1 is determined from the constant of the current mirror circuit, and {R3 / (R2 + R3)} × (VS
−V BE ) −V BE . Accordingly, the collector / emitter potential V C1 -V E1 of the transistor Q1 is expressed as follows.

【数1】 又、トランジスタQ1で消費される電力はWQ1=(VC1
−VE1)×IC であるから、VC が小さくなるほどWQ1
は大きくなる事が分かる。ところで何等かの理由でアノ
ード電極A/カソード電極K間が短絡した場合を考える
と、トランジスタQ1のコレクタ/エミッタ間電位は3
00V近くに固定されてしまう。よって、WQ1は60W
程度となり、トランジスタQ1に過大な電力が印加さ
れ、破壊する惧れが生じる。この時、トランジスタQ1
のコレクタ/エミッタ間がオープン故障すれば、電流経
路がなくなり放電しないだけとなる。逆に、トランジス
タQ1のコレクタ/エミッタ間が短絡故障した場合、定
電流回路の制限動作が利かない状態となり、何等かの対
策が必要である。
(Equation 1) The power consumed by the transistor Q1 is W Q1 = (V C1
-V E1) because it is × I C, as V C decreases W Q1
Turns out to be larger. By the way, considering the case where the anode electrode A / cathode electrode K is short-circuited for some reason, the potential between the collector and the emitter of the transistor Q1 becomes 3
It is fixed near 00V. Therefore, W Q1 is 60W
And excessive power is applied to the transistor Q1, which may cause breakdown. At this time, the transistor Q1
If an open fault occurs between the collector and the emitter, there is no current path and only discharge does not occur. Conversely, when a short circuit occurs between the collector and the emitter of the transistor Q1, the limiting operation of the constant current circuit becomes ineffective, and some countermeasures are required.

【0013】この点に鑑み、本発明では図2に示す様に
保護回路10を付加している。この保護回路10におい
て、抵抗R4及び容量C2はトランジスタQ1のコレク
タ電位VC1を十分大きな時定数で積分して、トランジス
タQ3のベース電位VB3を与える。直列接続した抵抗R
5,R6はトランジスタQ3のエミッタ電位VE3(=V
C3−VBE)を分圧する為の抵抗である。又、抵抗R7は
トランジスタQ4のベース電流を設定する抵抗であり、
トランジスタQ4のベース電位VB4はVBE以上になると
トランジスタQ4がオンして、トランジスタQ1のベー
ス電位VB1を0Vに下げる。この時にIC =0となり、
Q1=0となる為トランジスタQ1が故障する事はな
い。ここで、抵抗R5とR6の分割比を変える事によ
り、WQ1が一定以上で保護回路が動作するWQ1を設定で
きる。例えば、IC =0.2A、R5=100k、R6
=1k、VBE=0.6Vとすると、VC1が約60Vで、
Q1=VC1×IC =12Wの時、保護回路10が働く事
になる。この場合、定電流回路9側のトランジスタQ1
は熱破壊の限界の電力PC が12Wより大きければ故障
を起す惧れはない。
In view of this point, in the present invention, a protection circuit 10 is added as shown in FIG. In this protection circuit 10, the resistor R4 and the capacitor C2 integrate the collector potential V C1 of the transistor Q1 with a sufficiently large time constant to give a base potential V B3 of the transistor Q3. Resistor R connected in series
5, R6 are the emitter potential V E3 (= V
C3 -V BE ). The resistor R7 is a resistor for setting the base current of the transistor Q4.
When the base potential V B4 of the transistor Q4 becomes equal to or higher than V BE , the transistor Q4 is turned on, and the base potential V B1 of the transistor Q1 is reduced to 0V. At this time, I C = 0, and
Since W Q1 = 0, the transistor Q1 does not fail. Here, by changing the division ratio of the resistors R5 and R6, can be set W Q1 which W Q1 protection circuit operates above a certain level. For example, I C = 0.2 A, R 5 = 100 k, R 6
= 1k, V BE = 0.6V, V C1 is about 60V,
When W Q1 = V C1 × I C = 12 W, the protection circuit 10 operates. In this case, the transistor Q1 on the constant current circuit 9 side
If the power P C at the limit of thermal destruction is larger than 12 W, there is no possibility of failure.

【0014】[0014]

【発明の効果】以上説明した様に、本発明によれば、定
電流回路の制限動作に伴なって消費される電力を保護回
路で随時計測し過大な電力が消費された時定電流回路の
制限動作自体を抑制する。これにより、定電流回路の故
障が防止でき、パネルの保護が確実になる。又、定電流
回路の発熱が一定以下に抑制できる為、放熱設計が容易
になり形状が小型化できる。
As described above, according to the present invention, the power consumed by the limiting operation of the constant current circuit is measured by the protection circuit at any time, and when the excessive power is consumed, the power consumption of the constant current circuit is reduced. The limiting operation itself is suppressed. Thereby, the failure of the constant current circuit can be prevented, and the protection of the panel is ensured. Further, since the heat generation of the constant current circuit can be suppressed to a certain level or less, the heat radiation design becomes easy and the size can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明にかかるプラズマアドレス表示装置の基
本的な構成を示すブロック図である。
FIG. 1 is a block diagram showing a basic configuration of a plasma addressed display device according to the present invention.

【図2】図1に示したプラズマアドレス表示装置に組み
込まれる走査回路、定電流回路及び保護回路の具体的な
構成を示す回路図である。
FIG. 2 is a circuit diagram showing a specific configuration of a scanning circuit, a constant current circuit, and a protection circuit incorporated in the plasma addressed display device shown in FIG.

【図3】放電チャネルの電圧/電流特性を示すグラフで
ある。
FIG. 3 is a graph showing a voltage / current characteristic of a discharge channel.

【図4】プラズマアドレス表示パネルの一般的な構成を
示す一部破断斜視図である。
FIG. 4 is a partially cutaway perspective view showing a general configuration of a plasma addressed display panel.

【図5】図4に示したプラズマアドレス表示パネルの動
作説明に供する回路図である。
FIG. 5 is a circuit diagram for explaining the operation of the plasma addressed display panel shown in FIG. 4;

【符号の説明】[Explanation of symbols]

1 パネル 2 走査回路 3 信号回路 4 信号電極 5 放電チャネル 6 画素 7 同期回路 8 画像処理回路 9 定電流回路 10 保護回路 DESCRIPTION OF SYMBOLS 1 Panel 2 Scanning circuit 3 Signal circuit 4 Signal electrode 5 Discharge channel 6 Pixel 7 Synchronization circuit 8 Image processing circuit 9 Constant current circuit 10 Protection circuit

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G02F 1/133 G02F 1/1333 G09G 3/36 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) G02F 1/133 G02F 1/1333 G09G 3/36

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 水平ラインとなる放電チャネルを有する
プラズマセル及び垂直ラインとなる信号電極を有する表
示セルを互いに重ねたパネルと、 放電チャネルに順次放電電流を供給して水平ラインの線
順次走査を行なう走査回路と、 該線順次走査に同期して信号電極に画像信号を印加して
画像を表示する信号回路と、 該放電電流が所定の制限値を超えた時制限動作を行ない
該放電電流を一定化する定電流回路と、 該制限動作に伴なって消費される電力を随時計測し、過
大な電力が消費された時該定電流回路の制限動作自体を
抑制する保護回路とからなるプラズマアドレス表示装
置。
1. A panel in which a plasma cell having a discharge channel serving as a horizontal line and a display cell having a signal electrode serving as a vertical line are overlapped with each other. A scanning circuit for performing an operation, a signal circuit for applying an image signal to a signal electrode in synchronization with the line-sequential scanning to display an image, and performing a limiting operation when the discharge current exceeds a predetermined limit value to reduce the discharge current. A plasma address comprising a constant current circuit for stabilizing, and a protection circuit for measuring the power consumed by the limiting operation as needed and suppressing the limiting operation itself of the constant current circuit when excessive power is consumed. Display device.
【請求項2】 前記定電流回路は、各放電チャネルを構
成する一対のアノード電極及びカソード電極の間の電圧
を上下させて放電電流の制限動作を行なう浮動電位の出
力端子を備えており、前記保護回路は該浮動電位の積分
値に基づいて消費電力を計測する請求項1記載のプラズ
マアドレス表示装置。
2. The constant current circuit according to claim 1, further comprising a floating potential output terminal for performing a discharge current limiting operation by increasing or decreasing a voltage between a pair of anode electrode and cathode electrode constituting each discharge channel. 2. The plasma addressed display device according to claim 1, wherein the protection circuit measures power consumption based on an integrated value of the floating potential.
【請求項3】 前記保護回路は、随時計測する消費電力
が所定のレベルを超えた時該定電流回路の制限動作を停
止する請求項1記載のプラズマアドレス表示装置。
3. The plasma addressed display device according to claim 1, wherein the protection circuit stops the limiting operation of the constant current circuit when the power consumption measured as needed exceeds a predetermined level.
JP13287795A 1995-05-02 1995-05-02 Plasma address display Expired - Fee Related JP3254965B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13287795A JP3254965B2 (en) 1995-05-02 1995-05-02 Plasma address display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13287795A JP3254965B2 (en) 1995-05-02 1995-05-02 Plasma address display

Publications (2)

Publication Number Publication Date
JPH08304769A JPH08304769A (en) 1996-11-22
JP3254965B2 true JP3254965B2 (en) 2002-02-12

Family

ID=15091654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13287795A Expired - Fee Related JP3254965B2 (en) 1995-05-02 1995-05-02 Plasma address display

Country Status (1)

Country Link
JP (1) JP3254965B2 (en)

Also Published As

Publication number Publication date
JPH08304769A (en) 1996-11-22

Similar Documents

Publication Publication Date Title
JP3395399B2 (en) Plasma drive circuit
US5349455A (en) Electro-optical plasma addressing device with cathodes having discharge, resistive and voltage supplying portions
US5696522A (en) Plasma driver circuit capable of surpressing surge current of plasma display channel
JP2943665B2 (en) Liquid crystal display
JPH11506229A (en) Plasma address display
JP3319042B2 (en) Plasma address display
JP3254965B2 (en) Plasma address display
US5696523A (en) Plasma addressed display device
US6628348B1 (en) Plasma address electrooptical device
JPH08314414A (en) Plasma address display device
JPH08304767A (en) Plasma address display device
JP3358396B2 (en) Plasma address display
JP3189499B2 (en) Plasma address display
US6052102A (en) Plasma addressed electro-optical display
JP3422721B2 (en) Plasma address display
JPH08305326A (en) Plasma address display device
JP3430707B2 (en) Plasma address display device and driving method thereof
US5668567A (en) Electro-optical display device
JPH07244268A (en) Plasma address liquid crystal display device
KR940006298B1 (en) Driving method of plasma display device
JPH08110513A (en) Plasma address display device
JPH07319425A (en) Circuit for driving plasma discharge display device
KR100312497B1 (en) Plasma address liquid crystal display device
JP3350967B2 (en) Plasma address electro-optical device
JPH08304768A (en) Plasma address display device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees