JPH09311320A - Plasma address type liquid crystal display device - Google Patents

Plasma address type liquid crystal display device

Info

Publication number
JPH09311320A
JPH09311320A JP14974296A JP14974296A JPH09311320A JP H09311320 A JPH09311320 A JP H09311320A JP 14974296 A JP14974296 A JP 14974296A JP 14974296 A JP14974296 A JP 14974296A JP H09311320 A JPH09311320 A JP H09311320A
Authority
JP
Japan
Prior art keywords
liquid crystal
plasma
crystal display
power
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP14974296A
Other languages
Japanese (ja)
Inventor
Susumu Tsuchida
進 土田
Koichi Oura
浩一 大浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP14974296A priority Critical patent/JPH09311320A/en
Publication of JPH09311320A publication Critical patent/JPH09311320A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent a burn-in phenomenon of a liquid crystal display element with a simple circuit constitution. SOLUTION: In this device, a power source charging circuit 18 is provided in the power source of a plasma driver 11 successively impressing scanning pulses (plasma pulses) for generating plasma discharges on switching elements Tr1-Tr450 of respective scanning lines L1-L450 and when the power source of a PALC is turned off, driving voltages of respective liquid crystal display elements are made zero and a power source voltage for plasma discharge is made to be supplied with respect to the plasma drive 11 over at least one field period.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、アクティブマトリ
クス方式により画像を形成する例えばプラズマアドレス
型液晶表示素子を用いたプラズマアドレス型液晶表示装
置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma address type liquid crystal display device using, for example, a plasma address type liquid crystal display element for forming an image by an active matrix system.

【0002】[0002]

【従来の技術】最近では、例えば家庭内で確保すること
ができる設置スペース等を考慮して、より迫力のある映
像を得るために、大型かつ薄型で構成されたテレビジョ
ン受像機、背面投射型プロジェクタ装置が普及してきて
いる。これらテレビジョン受像機、背面投射型プロジェ
クタ装置は技術進歩にともない、過去のものと比較して
かなりの薄型化を実現しているが、テレビジョン受像機
の場合は例えばCRT(Cathode Ray Tube)の奥行き、
またプロジェクタ装置の場合は投射レンズを設置する角
度などの構成上の条件により薄型化に限界がある。
2. Description of the Related Art Recently, in consideration of an installation space that can be secured at home, for example, a television receiver of a large size and a thin type, a rear projection type in order to obtain a more powerful image. Projector devices have become popular. These television receivers and rear projection type projector devices have been considerably thinner than those of the past in accordance with technological progress, but in the case of television receivers, for example, CRT (Cathode Ray Tube). depth,
Further, in the case of a projector device, there is a limit to a reduction in thickness due to structural conditions such as an angle at which a projection lens is installed.

【0003】また、TFT(Thin Film Trangistor)液
晶パネルによる表示装置は前記したテレビジョン受像
機、プロジェクタ装置よりも薄型に構成することができ
るが、大型の表示装置とするためにはIC技術によって
形成されるTFTの増加によって、より高精度の製造技
術が要求されるとともに、その製造歩留まりが低下する
ことにより極めて高価になる。
A display device using a TFT (Thin Film Trangistor) liquid crystal panel can be made thinner than the above-mentioned television receiver and projector device. However, in order to make a large display device, it is formed by IC technology. As the number of TFTs increases, a more precise manufacturing technique is required, and the manufacturing yield is lowered, so that the manufacturing cost becomes extremely high.

【0004】そこで、テレビジョン受像機、プロジェク
タ装置と同等の大画面を形成するとともに、液晶ディス
プレイ並みの薄さを実現したプレズマアドレス型液晶表
示素子(Plasma Addressed Liquid Crystal ・・・以下
頭文字を取ってPALCという)を表示部に用いた表示
装置が考えられている。このプラズマアドレス型液晶表
示素子は、高輝度、高コントラストというTFT液晶表
示装置の長所を活かすとともに、PDP(Plasma Displ
ay Panel)の技術によって大画面を実現することが可能
になっている。
Therefore, a plasma addressed liquid crystal display element (Plasma Addressed Liquid Crystal) having a large screen equivalent to that of a television receiver and a projector and realizing a thinness equivalent to that of a liquid crystal display is hereinafter abbreviated. A display device using a PALC) as a display unit has been considered. This plasma-addressed liquid crystal display element makes use of the advantages of the TFT liquid crystal display device such as high brightness and high contrast, as well as PDP (Plasma Displ
It is possible to realize a large screen by the technology of ay Panel).

【0005】図6はPALCの構造の一部を示す斜視図
であり、一部分が断面的に示されている。PALC20
は、その背面に配置されるバックライト(図示せず)か
ら放射される光束をアクティブマトリクス方式により選
択的に透過させることによって画像を形成する透過型の
表示素子として構造とされている。
FIG. 6 is a perspective view showing a part of the structure of PALC, and a part thereof is shown in cross section. PALC20
Is structured as a transmissive display element that forms an image by selectively transmitting a light beam emitted from a backlight (not shown) arranged on the back surface thereof by an active matrix method.

【0006】プラズマ基板21には、隔壁22、22、
22・・・によって例えば水平方向に中空状に仕切られ
た走査溝23、23、23・・・、又は切削された溝
(図示せず)が形成されている。これらの走査溝23内
には、それぞれが平行となるように、アノード24、2
4、24・・・、及びカソード25、25、25・・・
が一対となるように形成されている。つまり、この走査
溝23がPALC20の有効画面に相当する水平走査線
を形成することになり、走査線の数(例えば約450本
・・・有効走査線数)だけ構成される。隔壁22、2
2、22の前方に絶縁層を形成するガラス基板26を配
置することによって、走査溝23、23、23・・・を
密封することができ、その内部にプラズマガスとして例
えばヘリウムガスなどの混合希ガスが充填される。
The plasma substrate 21 has partition walls 22, 22,
22 form a scanning groove 23, 23, 23,..., Or a cut groove (not shown), which is partitioned into a hollow shape in the horizontal direction, for example. In the scanning grooves 23, the anodes 24, 2
, And cathodes 25, 25, 25,.
Are formed as a pair. That is, the scanning groove 23 forms a horizontal scanning line corresponding to the effective screen of the PALC 20, and is constituted by the number of scanning lines (for example, about 450 ... Effective scanning line number). Partition walls 22, 2
The scanning grooves 23, 23, 23, ... Can be sealed by arranging a glass substrate 26 forming an insulating layer in front of 2, 22, and a mixed rare gas such as helium gas can be used as a plasma gas inside. It is filled with gas.

【0007】また、カソード25には図示していないプ
ラズマのドライバ回路から例えば約−300Vの負極性
パルスを走査電圧が印加されており、後で詳しく説明す
るように、所定のタイミングで供給されるプラズマパル
スによってアノード24、カソード25間でプラズマ放
電させるようにしている。そしてこのプラズマ放電によ
って、走査溝23内ではプラズマガスがイオン化したプ
ラズマ粒子が完全に消滅するまでの間、電気的導電体
(プラズマチャンネル)が形成されスイッチング素子と
同等の動作を行うようになる。
A scanning voltage, for example, a negative polarity pulse of about -300 V is applied to the cathode 25 from a plasma driver circuit (not shown), and is supplied at a predetermined timing, as will be described in detail later. Plasma discharge is performed between the anode 24 and the cathode 25 by the plasma pulse. By this plasma discharge, an electrical conductor (plasma channel) is formed in the scanning groove 23 until plasma particles ionized by the plasma gas are completely eliminated, and the same operation as the switching element is performed.

【0008】ガラス基板26の前方には、マトリクス状
に画素を形成する液晶表示素子27、及びRGB各色に
対応したストライプ状のフィルタ部28G、28B、2
8Rからなるフィルタ層28、液晶表示素子27の画素
を駆動するストライプ状の駆動電極29G、29B、2
9Rからなる透明電極層29が走査溝23、23、23
・・・と直交し、この直交部分が1画素となるように形
成されている。つまり、駆動電極29G、29B、29
Rに、それぞれ1水平ライン分の映像信号を供給すると
ともに走査溝23内のプラズマガスを順次垂直方向に放
電させることにより、駆動電極29(G、B、R)及び
走査溝23画交差する画素の液晶に映像信号印加され、
バックライトから出射された光の透過率が各画素で異な
ることによりカラー画像を表示することができる。
In front of the glass substrate 26, a liquid crystal display element 27 forming pixels in a matrix, and striped filter portions 28G, 28B corresponding to RGB colors, 2 and 2.
8R, a stripe-shaped drive electrode 29G, 29B, 2 for driving pixels of the liquid crystal display element 27.
The transparent electrode layer 29 made of 9R forms the scanning grooves 23, 23, 23.
Are formed so that this orthogonal portion becomes one pixel. That is, the drive electrodes 29G, 29B, 29
Pixels intersecting the drive electrodes 29 (G, B, R) and the scanning groove 23 are supplied to R by supplying a video signal for each horizontal line and sequentially discharging the plasma gas in the scanning groove 23 in the vertical direction. Image signal is applied to the liquid crystal of
A color image can be displayed because the transmittance of light emitted from the backlight is different in each pixel.

【0009】すなわち、図示されているようにPALC
20の入射側及び出射側にそれぞれ偏光フィルタ30、
31を配置することにより、液晶表示素子27で偏光さ
れた光の透過量を制御することができ、通常のTFT液
晶表示装置と同様の原理でカラー画像を得ることができ
るようになる。
That is, as shown in FIG.
A polarization filter 30 on the incident side and the output side of
By arranging 31, the transmission amount of light polarized by the liquid crystal display element 27 can be controlled, and a color image can be obtained by the same principle as that of a normal TFT liquid crystal display device.

【0010】次に、図7、図8にしたがい1フィールド
分の画像を形成するスイッチング動作についてさらに詳
しく説明する。図7は図6に示したPALC20の一部
分を側面から摸式的に示す図である。なお、プラズマチ
ャンネルによるスイッチング動作を説明するために便宜
上スイッチSWが示されている。
Next, the switching operation for forming an image for one field will be described in more detail with reference to FIGS. FIG. 7 is a diagram schematically showing a part of the PALC 20 shown in FIG. 6 from a side surface. A switch SW is shown for convenience of explanation of the switching operation by the plasma channel.

【0011】上記したように、カソード25に例えば−
300Vを電源としてプラズマ放電させると、走査溝2
3にプラズマチャンネルが形成されるが、このプラズマ
チャンネルが仮想電極となり透明電極層29とアノード
24間に電圧が印加される。つまり、図示されているス
イッチSWが接続された状態になる。
As described above, the cathode 25 is, for example,
When plasma discharge is performed using 300 V as a power source, the scanning groove 2
3, a plasma channel is formed, and this plasma channel serves as a virtual electrode, and a voltage is applied between the transparent electrode layer 29 and the anode 24. That is, the illustrated switch SW is connected.

【0012】図8(a)はプラズマチャンネルに対して
スイッチSWで−300Vの電圧を印加したときにプラ
ズマが発生した状態を示している。図示されているよう
に、プラズマ放電によってプラズマチャンネルが形成さ
れると走査溝23内は導通状態になり、これは図8
(b)に示されているようにFETスイッチング素子の
動作として説明することができる。
FIG. 8A shows a state in which plasma is generated when a voltage of -300 V is applied to the plasma channel by the switch SW. As shown, when a plasma channel is formed by plasma discharge, the inside of the scanning groove 23 becomes conductive, which is shown in FIG.
This can be explained as the operation of the FET switching element as shown in (b).

【0013】このプラズマチャンネルによるスイッチン
グ動作により図6のガラス基板26の内面に仮想電極が
生じ、ここで、駆動電極29(G、B、R)に画素駆動
用の駆動電圧(映像信号)を印加することにより、プラ
ズマ放電中の走査溝23と駆動電極29(G、B、R)
の交点とされる液晶表示素子27の各画素(1ライン
分)に駆動電圧が印加されるようになる。
By the switching operation by the plasma channel, a virtual electrode is generated on the inner surface of the glass substrate 26 of FIG. 6, and a driving voltage (video signal) for driving a pixel is applied to the driving electrode 29 (G, B, R). By doing so, the scanning groove 23 and the drive electrode 29 (G, B, R) during plasma discharge
The driving voltage is applied to each pixel (for one line) of the liquid crystal display element 27 which is the intersection point of.

【0014】したがって、プラズマ放電が順次走査溝2
3(1ライン目〜450ライン目)内で発生するように
走査し、たとえば1フィールドの画像を形成する450
本分の映像信号をライン毎に駆動電極29(G、B、
R)に印加することにより、1フィールド分の画像を表
示することが可能になる。つまり、プラズマチャンネル
によってどのラインの画像を形成するかを選択した後
に、駆動電極29(G、B、R)にそのラインの画像を
形成する為の駆動電圧を印加することで、1フィールド
を構成するラインを選択的な走査を実現している。この
とき、フィルタ層28のフィルタ部28G、28B、2
8Rを透過することにより、カラー画像を表示すること
が可能になる。これにより、1ライン分の画素の駆動に
同期して1ライン目から450ライン目までのゲート電
極に順次駆動電圧を印加することで、1フィールド分の
映像を形成することができるようになる。
Therefore, the plasma discharge is sequentially scanned in the groove 2.
3 (1st line to 450th line) is scanned so as to occur, and for example, an image of 1 field is formed 450.
The drive electrodes 29 (G, B,
By applying the voltage to R), it is possible to display an image for one field. That is, one field is formed by selecting which line image is to be formed by the plasma channel and then applying a drive voltage for forming an image of that line to the drive electrode 29 (G, B, R). It realizes the selective scanning of the lines. At this time, the filter portions 28G, 28B, 2 of the filter layer 28
By transmitting 8R, a color image can be displayed. As a result, by sequentially applying the drive voltage to the gate electrodes from the first line to the 450th line in synchronization with the driving of pixels for one line, it is possible to form an image for one field.

【0015】このような構造、及び動作原理で画像を形
成することができるPALC20を表示部として表示装
置を構成することにより、薄型、軽量かつ大画面の表示
装置を構成することができるようになる。
By configuring the display device using the PALC 20 capable of forming an image with such a structure and operation principle as a display portion, a thin, lightweight and large-screen display device can be configured. .

【0016】[0016]

【発明が解決しようとする課題】ところが、例えばPA
LC20に表示される画像をモニタしているときにユー
ザが自ら電源をオフとするか、表示装置を使用中に停電
などにより電源が瞬断された場合(以下、これらを単に
電源オフという)は、その瞬間にプラズマ放電が不安定
になり、同一の走査溝23内においても部分的に放電が
行われなくなる場合がある。この場合、液晶表示素子2
7に印加された駆動電圧(残留電荷)により液晶分子が
捻じれた状態で電源が遮断されることになり、電源オフ
時に書き込まれた映像が部分的にそのまま保持されてし
まうことになる。つまり、液晶分子の配列が揃わない状
態で放置されることによって、CRTの焼き付きに類似
した現象が発生する。
However, for example, PA
If the user turns off the power by himself / herself while monitoring the image displayed on the LC20, or if the power is momentarily cut off due to a power failure or the like while using the display device (hereinafter, simply referred to as power off), At that moment, the plasma discharge may become unstable and the discharge may not be partially performed even within the same scanning groove 23. In this case, the liquid crystal display element 2
The drive voltage (residual charge) applied to 7 causes the power to be cut off in a state where the liquid crystal molecules are twisted, and the image written when the power is turned off is partially retained as it is. That is, when the liquid crystal molecules are left unaligned, a phenomenon similar to the burn-in of a CRT occurs.

【0017】この状態で再び電源を投入すると、プラズ
マ放電によるスイッチングによって液晶表示素子27が
駆動されることになるが、捻じれた状態である程度の期
間放置されていた液晶分子は、そのストレスのために駆
動電圧に応じた動作を行うまでに所定の時間が必要とさ
れる。このため、その時間が経過するまでは電源オフに
時に表示された画像が残像として表示されてしまういわ
ゆる焼き付き状態となり、見にくい画像が表示されてし
まうことになる。
When the power is turned on again in this state, the liquid crystal display element 27 is driven by the switching due to the plasma discharge. However, the liquid crystal molecules left in a twisted state for a certain period of time are due to the stress. In addition, a predetermined time is required before the operation according to the drive voltage is performed. Therefore, until the time elapses, the image that is displayed when the power is turned off is displayed as an afterimage, which is a so-called burn-in state, and an image that is difficult to see is displayed.

【0018】また、液晶表示素子27の液晶分子が捻じ
れた状態、すなわち直流電圧が継続的に印加された状態
では、イオン化現象等により液晶分子が劣化することに
なり、液晶表示素子27自体の寿命を短くすることにな
る。
Further, when the liquid crystal molecules of the liquid crystal display element 27 are twisted, that is, when a direct current voltage is continuously applied, the liquid crystal molecules are deteriorated due to an ionization phenomenon or the like, and the liquid crystal display element 27 itself. It will shorten the life.

【0019】そこで、電源オフ時に0Vの駆動電圧を液
晶表示素子27に印加して、各画素の捻じれを取り除い
た後に表示を停止させることが考えられる。すなわち、
通常のTFT液晶表示素子では全てのTFTトランジス
タをオン状態として0Vの駆動電圧を印加することで焼
き付き現象を防ぐことができる。しかしながら、PAL
C20ではこのような方法で表示を停止させた場合は、
全ての走査溝23でプラズマ放電を同時に行う必要があ
り、全ての走査溝23において同時にプラズマ放電を行
わせると、例えば数十アンペアの電流量を有する電源回
路が必要になる。したがって、大容量の電源回路を設置
することによって表示装置の重量が増加するとともに、
小型化が阻害されるという問題がある。
Therefore, it is conceivable to apply a driving voltage of 0 V to the liquid crystal display element 27 when the power is off to remove the twist of each pixel and then stop the display. That is,
In a normal TFT liquid crystal display element, it is possible to prevent the image sticking phenomenon by turning on all the TFT transistors and applying a drive voltage of 0V. However, PAL
In C20, if the display is stopped in this way,
It is necessary to simultaneously perform plasma discharge in all the scanning grooves 23. If plasma discharge is simultaneously performed in all the scanning grooves 23, a power supply circuit having a current amount of, for example, several tens of amperes is required. Therefore, by installing a large capacity power supply circuit, the weight of the display device increases and
There is a problem that miniaturization is hindered.

【0020】[0020]

【課題を解決するための手段】本発明はこのような問題
点を解決するためになされたもので、液晶表示素子の第
一の面に配置されている第一の走査電極群と、前記液晶
表示素子の第二の面に対向して配置され、前記第一の走
査電極群と直交する方向に複数形成されプラズマ放電チ
ャンネルを形成する第二の走査電極群を備えたプラズマ
アドレス型液晶表示装置において、前記第二の走査電極
群に走査電圧を印加する駆動回路の電源に電力蓄積手段
を設け、前記プラズマアドレス型液晶表示装置の電源が
オフとされたときに前記第一の走査電極群の駆動電圧を
0にするとともに、前記第二の走査電極群に対して少な
くとも1フィールド期間にわたって走査電圧が供給され
るように制御するプラズマアドレス型液晶表示装置を構
成する。
The present invention has been made to solve the above problems, and includes a first scanning electrode group disposed on a first surface of a liquid crystal display element and the liquid crystal. A plasma addressed liquid crystal display device provided with a second scan electrode group which is arranged to face the second surface of the display element and is formed in plural in a direction orthogonal to the first scan electrode group to form a plasma discharge channel. In the above, a power storage unit is provided in the power source of the drive circuit for applying the scanning voltage to the second scan electrode group, and when the power source of the plasma addressed liquid crystal display device is turned off, the first scan electrode group A plasma-addressed liquid crystal display device is configured in which the driving voltage is set to 0 and the scanning voltage is controlled to be supplied to the second scanning electrode group for at least one field period.

【0021】本発明によれば、電源オフ時に液晶表示素
子に0Vを印加する焼き付き防止回路を、安価かつ容易
に焼き付き防止を実現することができるようになり、低
コストで表示装置を構成することができるようになる。
これによって、電源オフ時に液晶表示素子を例えばノー
マリホワイト(全白・・・液晶分子の90度の捩れ)又
はノーマリブラック(全黒・・・液晶分子の捩れ無し)
状態とすることができ、表示装置の焼き付き現象防止を
防止するとともに、電源をオンとしたとき時に良好な画
像を表示することができるようになる。
According to the present invention, the burn-in prevention circuit for applying 0 V to the liquid crystal display element when the power is turned off can easily and inexpensively realize the burn-in prevention, and the display device can be constructed at low cost. Will be able to.
As a result, when the power is turned off, the liquid crystal display element is, for example, normally white (all white ... twist of liquid crystal molecules at 90 degrees) or normally black (all black ... no twist of liquid crystal molecules).
This makes it possible to prevent the burn-in phenomenon of the display device and to display a good image when the power is turned on.

【0022】[0022]

【発明の実施の形態】以下、本発明の表示装置の実施形
態を説明する。図1は本実施形態のプラズマアドレス型
液晶表示素子を表示部として構成した表示装置の特に映
像系の一部回路ブロックを示す図である。なお、このプ
ラズマアドレス型液晶表示素子は図5で説明したPAL
C20と同様の構造とされている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the display device according to the present invention will be described. FIG. 1 is a diagram showing a partial circuit block of a display device, particularly a video system, in which a plasma addressed liquid crystal display element of the present embodiment is configured as a display unit. The plasma addressed liquid crystal display element is the PAL described in FIG.
It has the same structure as C20.

【0023】この表示装置には、図示していないがNT
SC(National Television SystemCommittee)復調部
1の前段に、例えばNTSC方式のU/Vチューナ、B
Sチューナ等の放送受信手段と、例えばVTR等の外部
機器で再生された標準ビデオ信号を入力する1又は複数
の入力端子が設けられている。そして、この放送受信手
段で選択された標準ビデオ信号、及び1又は複数の入力
手段から入力された外部標準ビデオ信号は表示装置内で
選択されて入力されてNTSC復調部1に入力されるこ
とになる。
Although not shown in the figure, this display device has an NT
In front of the SC (National Television System Committee) demodulation unit 1, for example, an NTSC U / V tuner, a B
A broadcast receiving means such as an S tuner and one or a plurality of input terminals for inputting a standard video signal reproduced by an external device such as a VTR are provided. The standard video signal selected by the broadcast receiving means and the external standard video signal input from one or a plurality of input means are selected and input in the display device and input to the NTSC demodulation unit 1. Become.

【0024】NTSC(National Television System C
ommittee)復調部1において輝度信号、色差信号に復調
されて倍速変換部2に供給される。また、ここで抽出さ
れた同期信号を後述する制御部14に供給して、この制
御部14において以下説明する各機能回路の動作クロッ
クを生成して、各種信号処理の同期をとるようにしてい
る。倍速変換部2内には1フレーム分の映像信号(輝度
信号、色差信号)を格納することができるフレームメモ
リが設けられており、このフレームメモリにより動き成
分検出を行う。そして、静止画領域ではその時点のフィ
ールド及び1フィールド前の1水平期間の映像信号が読
み込み時の倍の速度で2回連続して読み出されることに
なる。また、動画領域ではその時点のフィールド情報の
1水平期間の映像信号と、その上下の1水平期間の映像
信号による内挿補間処理で生成された補間映像信号が倍
速で読みだされ、525H/60Hzのノンインターレ
ース信号に変換される。
NTSC (National Television System C)
The demodulation unit 1 demodulates the luminance signal and the color difference signal and supplies them to the double speed conversion unit 2. In addition, the synchronization signal extracted here is supplied to a control unit 14 described later, and the control unit 14 generates an operation clock of each functional circuit described below to synchronize various signal processes. . A frame memory capable of storing one frame of video signal (luminance signal, color difference signal) is provided in the double speed conversion unit 2, and a motion component is detected by the frame memory. Then, in the still image area, the video signal of the field at that time point and the one horizontal period before the one field is continuously read twice at a speed twice that at the time of reading. In the moving image area, the video signal of one horizontal period of the field information at that time and the interpolated video signal generated by the interpolation processing using the video signals of one horizontal period above and below the same are read at double speed, and are read at 525H / 60Hz. Is converted to a non-interlaced signal.

【0025】倍速処理を施された映像信号は映像信号処
理部3において、カラー調整、ヒュー調整等を受けた後
に、逆マトリクス処理によりR色、G色、B色の各原色
信号が生成される。ここで生成された各原色信号は、そ
れぞれ8ビットの量子化精度を有しているA/D変換器
4でデジタルの映像データV8bに変換され、さらにフレ
ームレート変換部5で等価的に8ビット相当の精度を持
つ7ビットの映像データV7bに変換される。映像データ
V7b(R色、G色、B色)は、ホワイトバランス調整部
6でホワイトバランス処理が施された後に液晶コラムド
ライバ7に供給される。
The video signal that has been subjected to the double speed processing is subjected to color adjustment, hue adjustment, etc. in the video signal processing section 3, and then R, G and B primary color signals are generated by inverse matrix processing. . Each of the primary color signals generated here is converted into digital video data V8b by an A / D converter 4 having an 8-bit quantization precision, and further equivalently converted by a frame rate conversion unit 5 into 8 bits. It is converted into 7-bit video data V7b having considerable accuracy. The video data V7b (R color, G color, B color) is supplied to the liquid crystal column driver 7 after being subjected to white balance processing by the white balance adjusting section 6.

【0026】液晶コラムドライバ7は、1水平期間(例
えば768画素)の映像データ、すなわち768画素×
3チャンネル(R色、G色、B色)の画素(例えば23
04画素)の映像データV7bをラッチし、画素毎の映像
データV7bを1水平期間ホールドするように構成されて
いる。そして後述するプラズマドライバ11によって所
定の走査溝23でプラズマ放電を発生させた時に1水平
ライン毎に読み出され、さらにD/A変換器8でアナロ
グ信号に変換されてそれぞれPALC20の駆動電極2
9R、29G、29Bに印加される。
The liquid crystal column driver 7 has video data for one horizontal period (for example, 768 pixels), that is, 768 pixels ×
3-channel (R color, G color, B color) pixel (for example, 23
The video data V7b of 04 pixels) is latched and the video data V7b of each pixel is held for one horizontal period. Then, when a plasma discharge is generated in a predetermined scanning groove 23 by a plasma driver 11 which will be described later, it is read out every horizontal line and further converted into an analog signal by the D / A converter 8 to be respectively driven by the drive electrodes 2 of the PALC 20.
It is applied to 9R, 29G, and 29B.

【0027】LCDコントローラ9は例えば約7Vの電
源で動作するように構成され、同期信号に基づいて生成
された動作クロックによってS字補正波形発生部10を
駆動するカウントクロック、及びプラズマドライバ11
を駆動して走査溝23(水平ライン)毎にプラズマ放電
させるためのプラズマパルスを生成する。カウントクロ
ックはS字補正波形発生部10に供給され、画素とされ
る液晶分子の透過率特性に応じて駆動率を制御するため
のS字補正波形が生成される。そしてこのS字補正波形
は液晶コラムドライバ7に供給されて、ホワイトバラン
ス処理を経た映像データV7bに対してS字補正(γ補
正)が施される。
The LCD controller 9 is configured to operate with a power supply of about 7 V, for example, and a count clock for driving the S-shaped correction waveform generating section 10 by an operation clock generated based on a synchronizing signal, and a plasma driver 11
Is driven to generate a plasma pulse for plasma discharge for each scanning groove 23 (horizontal line). The count clock is supplied to the S-shaped correction waveform generation unit 10 to generate an S-shaped correction waveform for controlling the drive rate according to the transmittance characteristics of the liquid crystal molecules that are pixels. Then, this S-shaped correction waveform is supplied to the liquid crystal column driver 7, and S-shaped correction (γ correction) is applied to the image data V7b which has undergone the white balance processing.

【0028】また、LCDコントローラ9には例えば図
2に示されているようなプラズマ電源チャージ回路16
を介して約7Vの電源が供給されている。このプラズマ
電源チャージ回路17は一点鎖線で示されているように
ダイオードD1 、コンデンサC1 からなる充電回路、及
び5VのレギュレータRgによって構成されており、表
示装置の電源がオンである時にはこのプラズマ電源チャ
ージ回路17を介して約5Vのプラズマパルス発生用の
電圧が供給される。そして、電源がオフとなったとき
は、コンデンサC1 に蓄積された電力がLCDコントロ
ーラ9を駆動し、プラズマパルス発生用のプラズマドラ
イバ11を制御する。
The LCD controller 9 has a plasma power supply charging circuit 16 as shown in FIG. 2, for example.
A power supply of about 7V is supplied via the. The plasma power supply charging circuit 17 is composed of a charging circuit composed of a diode D1 and a capacitor C1 and a 5V regulator Rg as shown by the one-dot chain line. When the power supply of the display device is on, the plasma power supply charging circuit 17 is charged. A voltage for generating a plasma pulse of about 5 V is supplied via the circuit 17. When the power is turned off, the electric power stored in the capacitor C1 drives the LCD controller 9 and controls the plasma driver 11 for generating plasma pulses.

【0029】図1に示した、プラズマドライバ11は、
本実施形態ではNTSCの有効画面を構成する約450
ライン相当の水平走査線、すなわち、PALC20に形
成されている走査溝23を順次選択してプラズマパルス
を供給し、カソード25に印加されている約−300V
の電源電圧によってプラズマ放電を発生させる。すなわ
ち、液晶コラムドライバ7に入力された倍速の映像デー
タV7bに同期して、走査溝23、23、23・・・を例
えば上方から下方に順次プラズマ放電させ放電状態をフ
ィールド毎に繰り返すことで、前記映像データに応じて
液晶表示素子27を駆動することができるようになる。
これによって、入力したビデオ信号を映像として映し出
すことができるようになる。
The plasma driver 11 shown in FIG.
In the present embodiment, about 450 constituting the NTSC effective screen
A horizontal scanning line corresponding to a line, that is, a scanning groove 23 formed in the PALC 20 is sequentially selected to supply a plasma pulse, and a voltage of about -300 V applied to the cathode 25 is applied.
A plasma discharge is generated by the power supply voltage. That is, in synchronism with the double-speed video data V7b inputted to the liquid crystal column driver 7, the scanning grooves 23, 23, 23 ... The liquid crystal display device 27 can be driven according to the image data.
As a result, the input video signal can be displayed as an image.

【0030】プラズマ放電を起すためにプラズマドライ
バ11は、約−300Vの電源電圧で動作するように構
成されているが、この電源電圧は後で図3で詳しく説明
するように、電源電圧チャージ回路を介して供給される
ている。そして、電源がオフとなったときに少なくとも
1フィールド以上の期間電源電圧チャージ回路から電源
の供給が継続されることになる。したがって、電源オフ
後に電源電圧チャージ回路から供給される電源でプラズ
マ放電させることができるようになり、液晶表示素子2
7に0Vの駆動電圧を印加することができるようにな
る。
The plasma driver 11 is configured to operate at a power supply voltage of about -300 V in order to generate a plasma discharge. This power supply voltage is, as will be described later in detail in FIG. 3, a power supply voltage charging circuit. Are supplied through. Then, when the power is turned off, the power supply is continuously supplied from the power supply voltage charge circuit for at least one field. Therefore, after the power is turned off, plasma can be discharged by the power supplied from the power supply voltage charging circuit, and the liquid crystal display element 2
It becomes possible to apply a drive voltage of 0 V to 7.

【0031】バックライト13は、PALC20を背面
側から照明する光源として配置され、ここで出射される
光束が液晶表示素子27の所定の画素を透過すること
で、表示画像が形成される。また、光源の明るさを調整
することによってピクチャー調整を行うことができる。
The backlight 13 is arranged as a light source for illuminating the PALC 20 from the back side, and the luminous flux emitted here passes through a predetermined pixel of the liquid crystal display element 27 to form a display image. Further, picture adjustment can be performed by adjusting the brightness of the light source.

【0032】制御部14は前記したように入力した同期
信号から上記各機能回路の動作クロックを生成して各種
信号処理の同期を取るとともに、ユーザが操作部16か
ら入力するコマンドにしたがい、上記した各チューナの
選局や画像調整、また電源オン/オフ等の各種制御を行
うように構成されている。
The control unit 14 generates the operation clock of each of the functional circuits from the synchronization signal input as described above to synchronize various signal processings, and according to the command input by the user from the operation unit 16, the above-described operation is performed. The tuner is configured to perform tuning, image adjustment, and various controls such as power on / off.

【0033】以下、図3にしたがいプラズマドライバ1
1について詳しく説明する。プラズマドライバ11には
例えば約−300Vの電源電圧が用いられており、これ
が、電源電圧チャージ回路18を介して各ライン(例え
ば1ライン目L1 から450ライン目L450 ・・・有効
走査線数)のカソード25(1) 、25(2) ・・・、25
(450) に印加されている。そしてカソード25(1〜450)
はプラズマ放電用のスイッチング素子として配置されて
いる、例えばNMOS(N channel MOS )トランジスタ
Tr(1) 、Tr(2) ・・・、Tr(450) のドレインに接
続されている。
Hereinafter, the plasma driver 1 will be described with reference to FIG.
1 will be described in detail. A power supply voltage of, for example, about -300 V is used for the plasma driver 11, and this is applied to each line (for example, the first line L1 to the 450th line L450 ... Effective scanning line number) via the power supply voltage charging circuit 18. Cathode 25 (1), 25 (2) ..., 25
Applied to (450). And cathode 25 (1 to 450)
Are connected to the drains of, for example, NMOS (N channel MOS) transistors Tr (1), Tr (2), ..., Tr (450) which are arranged as switching elements for plasma discharge.

【0034】NMOSトランジスタTr(1 〜450 )の
ソース電極は共通に接続され、さらに、例えば約100
mAの電流源に接続されており、プラズマ放電時の電流
が一定となるように制御して、安定したプラズマ放電が
行われるようにしている。また、ゲート電極には、LC
Dコントローラ9から供給される例えば約10μsecの
正極性パルス(プラズマパルス)が1ライン毎に順次印
加される。NMOSトランジスタTr(1 〜450 )のゲ
ート電極にプラズマパルスが印加されると、例えば1ラ
イン目L1 にハッチングで示されているようにアノード
24(1) 、カソード25(1) 間でプラズマ放電が起こ
る。つまり、1ライン分の画素信号に同期して1ライン
目L1 から450ライン目L450 までのゲート電極に順
次プラズマパルスを印加することで、1フィールド分の
映像を形成することができるようになる。
The source electrodes of the NMOS transistors Tr (1 to 450) are commonly connected, and further, for example, about 100
It is connected to a current source of mA, and the current during plasma discharge is controlled to be constant so that stable plasma discharge is performed. In addition, LC is used for the gate electrode.
For example, a positive polarity pulse (plasma pulse) of about 10 μsec supplied from the D controller 9 is sequentially applied for each line. When a plasma pulse is applied to the gate electrodes of the NMOS transistors Tr (1 to 450), plasma discharge is generated between the anode 24 (1) and the cathode 25 (1) as indicated by hatching in the first line L1, for example. Occur. That is, by sequentially applying the plasma pulse to the gate electrodes from the first line L1 to the 450th line L450 in synchronization with the pixel signals for one line, an image for one field can be formed.

【0035】本発明では−300Vの電源電圧に対し
て、一点鎖線で示されているプラズマドライバ11の動
作電源電力を蓄える電源電圧チャージ回路18が配置さ
れている。この電源電圧チャージ回路18は、インラッ
シュ用の電流制限抵抗R1 、充電用のコンデンサC2 、
及びコンデンサ放電時の低インピーダンス化の為の放電
ダイオードD2 が並列に接続されて構成されている。
In the present invention, the power supply voltage charging circuit 18 for storing the operating power supply power of the plasma driver 11 indicated by the alternate long and short dash line is arranged for the power supply voltage of -300V. The power supply voltage charging circuit 18 includes a current limiting resistor R1 for inrush, a capacitor C2 for charging,
Also, a discharge diode D2 for reducing the impedance when discharging the capacitor is connected in parallel.

【0036】電源オンには電流制限抵抗R1 を介して充
電用コンデンサC2 に対して徐々に充電がなされ、電源
がオフとなった後は、コンデンサC2 に充電された電力
をプラズマ放電用の動作電源電圧として、少なくとも1
フィールド以上の期間NMOSトランジスタTr(1 〜
450 )に供給することで、液晶表示素子27の駆動に必
要な安定したプラズマ放電を継続することができるよう
になっている。なお、コンデンサC2 の容量は、電源オ
フ後に少なくとも1フィールド(450ライン分)期間
以上走査溝23においてプラズマ放電を起すことができ
るように設定する。したがって、電源がオフになった後
も少なくとも1フィールドの期間放電走査状態を継続す
ることができるので、プラズマ放電がなされている期間
(少なくとも1フィールド以上)に液晶表示素子27に
0Vの駆動電圧を印加することで、電源オフ後に全白画
面を形成して電荷が残留しないようにすることができ
る。
When the power is turned on, the charging capacitor C2 is gradually charged through the current limiting resistor R1, and after the power is turned off, the electric power charged in the capacitor C2 is used as an operating power source for plasma discharge. At least 1 as voltage
NMOS transistor Tr (1 ~
450), the stable plasma discharge necessary for driving the liquid crystal display element 27 can be continued. The capacity of the capacitor C2 is set so that plasma discharge can be generated in the scanning groove 23 for at least one field (450 lines) period after the power is turned off. Therefore, since the discharge scanning state can be continued for at least one field even after the power is turned off, the driving voltage of 0V is applied to the liquid crystal display element 27 during the plasma discharge period (at least one field or more). By applying the voltage, it is possible to form an all-white screen after the power is turned off and prevent the electric charge from remaining.

【0037】次に、液晶表示素子27の駆動信号とプラ
ズマパルスの関係を説明する。図4は電源オン時に映像
を表示する場合の各駆動信号の2ライン分のタイミング
を示す図であり、図4(a)は液晶コラムドライバ7の
出力である液晶表示素子27の駆動信号(アナログ変換
後の映像信号)、図4(b)はNMOSトランジスタT
rのゲート電極に印加されるプラズマパルス、図4
(c)はカソード25に印加される−300Vの電源電
圧の波形を摸式的に示したものである。
Next, the relationship between the drive signal of the liquid crystal display element 27 and the plasma pulse will be described. FIG. 4 is a diagram showing the timing of two lines of each drive signal when an image is displayed when the power is turned on. FIG. 4A shows the drive signal (analog) of the liquid crystal display element 27 which is the output of the liquid crystal column driver 7. Converted video signal), FIG. 4 (b) shows an NMOS transistor T
Plasma pulse applied to the gate electrode of r, FIG.
(C) schematically shows a waveform of the power supply voltage of −300 V applied to the cathode 25.

【0038】1ライン分の走査期間が例えば32μsec
である場合、図4(b)(c)に示されているタイミン
グで、例えば1ライン目L1 に対応したNMOSトラン
ジスタTr(1) に10μsec 幅の正極性のプラズマパル
スを印加しプラズマ放電している状態で、図4(a)に
示されている各画素毎でサンプルホールドした最大60
Vの映像信号を例えば約20μsec の間持続して印加す
ることにより、1ライン分の映像を液晶表示素子27に
書き込むことができるようになる。
The scanning period for one line is, for example, 32 μsec.
4B and 4C, a positive plasma pulse having a width of 10 μsec is applied to the NMOS transistor Tr (1) corresponding to the first line L1 to discharge plasma at the timing shown in FIGS. The maximum of 60 samples and held for each pixel shown in FIG.
By continuously applying the V image signal for about 20 μsec, for example, an image for one line can be written in the liquid crystal display element 27.

【0039】そして、続く2ライン目L2 では図4
(d)(e)に示されているようにNMOSトランジス
タTr(2) に10μsec 幅の正極性のプラズマパルスを
印加しプラズマ放電している状態で、図4(a) に示さ
れているように、各画素毎でサンプルホールドした最大
−60Vの2ライン目の映像信号(反転データ)を例え
ば約20μsec の間持続して印加する。つまり、奇数ラ
イン、偶数ライン毎に反転出力することにより液晶表示
素子27を交流電圧駆動することになり、直流電圧を継
続的に印加することによる液晶分子の劣化を防止するよ
うにしている。
Then, in the subsequent second line L2, as shown in FIG.
(D) As shown in (e), as shown in FIG. 4 (a), the NMOS transistor Tr (2) is applied with a positive-polarity plasma pulse having a width of 10 μsec and plasma-discharged. Then, the video signal (inversion data) of the second line of maximum −60 V sampled and held for each pixel is continuously applied for, for example, about 20 μsec. That is, the liquid crystal display element 27 is driven by an alternating voltage by performing the inverted output for every odd line and even line, and the deterioration of the liquid crystal molecules due to the continuous application of the direct voltage is prevented.

【0040】このようなタイミングで、450ライン分
の映像信号を順次液晶表示素子27に書き込むことで、
1フィールド分の画像を形成して表示することができる
ようになる。
At such timing, the video signals for 450 lines are sequentially written in the liquid crystal display element 27,
An image for one field can be formed and displayed.

【0041】ところで、図4に示したように画像表示を
行っている場合に電源がオフとなった場合は、前述した
ように焼き付き現象を防止するために、液晶表示素子2
7に対して0Vの駆動電圧を印加し各ライン毎に順次プ
ラズマ放電をさせることが必要になる。
By the way, when the power is turned off during image display as shown in FIG. 4, the liquid crystal display element 2 is used to prevent the burn-in phenomenon as described above.
It is necessary to apply a drive voltage of 0 V to 7 and to sequentially perform plasma discharge for each line.

【0042】図5は電源オンとなった後に、例えば1フ
ィールド分のプラズマ放電を行う場合のタイミングを示
すタイミングチャートである。図5(a) はプラズマド
ライバ11の電源電圧レベル、図5(b)は液晶コラム
ドライバ7の電源電圧レベル、図5(c)はそれぞれ図
4(a)に対応した映像信号、図5(d)は図4(b)
に対応したプラズマパルス、図5(e)は電源オフ後に
NMOSトランジスタTr(1 〜450 )のゲートに順次
印加されるプラズマパルスの波形を示している。
FIG. 5 is a timing chart showing the timing when plasma discharge for one field is performed after the power is turned on. 5A is a power supply voltage level of the plasma driver 11, FIG. 5B is a power supply voltage level of the liquid crystal column driver 7, FIG. 5C is a video signal corresponding to FIG. 4A, and FIG. d) is shown in FIG.
5E shows the waveform of the plasma pulse sequentially applied to the gates of the NMOS transistors Tr (1 to 450) after the power is turned off.

【0043】これらの図に図示されているように、本発
明の場合は例えば3ライン目の途中で電源がオフ(Pof
f )になった後に、図5(c)に示されているように、
電源オフPoff 以降は液晶表示素子27に対して例えば
1フィールド(450ライン分)の期間0Vの駆動電圧
が印加されることになる。そして、図5(a)に示され
ているように電源オフ(Poff )と以降少なくとも1フ
ィールド以上の期間は、プラズマドライバ11に対して
−300Vの電圧が電源電圧チャージ回路18から供給
されることにより動作状態が持続される。
As shown in these figures, in the case of the present invention, the power is turned off (Pof) in the middle of the third line, for example.
f), as shown in FIG. 5 (c),
After the power is turned off Poff, a driving voltage of 0 V is applied to the liquid crystal display element 27 for a period of, for example, one field (450 lines). Then, as shown in FIG. 5A, the power supply voltage charging circuit 18 supplies −300V to the plasma driver 11 during the period of power off (Poff) and at least one field thereafter. Keeps the operating state.

【0044】そして、LCDコントローラ9は図2に示
したプラズマ電源チャージ回路17から得られる電力
で、図5(e)に示されているタイミングでプラズマパ
ルスを順次NMOSトランジスタTr(1 〜450 )のゲ
ートに印加する。これによって、1フィールド分のプラ
ズマ放電を約16.9msec (32μsec ×525本)
の期間にわたって行うことができるようになる。このよ
うに順次プラズマ放電が行われる間、図5(c)に示し
たように駆動電極29(G、B、R)には0Vの駆動電
圧が印加されているので、1ライン目L1 から450ラ
イン目L450 の走査線を形成する液晶表示素子27の画
素全てに0Vの印加することができ、電源オフ後の残留
電荷をなくすことができるようになる。なお、電源オフ
後はバックライトがオフになるため、電源オフ点Poff
以降の液晶表示素子27の駆動状態はモニタ上に映し出
されることはない。
Then, the LCD controller 9 uses the electric power obtained from the plasma power supply charge circuit 17 shown in FIG. 2 to sequentially generate plasma pulses of the NMOS transistors Tr (1 to 450) at the timing shown in FIG. Apply to the gate. As a result, the plasma discharge for one field is about 16.9 msec (32 μsec x 525 lines).
Will be able to be done over a period of. While the plasma discharge is sequentially performed in this manner, the driving voltage of 0 V is applied to the driving electrodes 29 (G, B, R) as shown in FIG. 0V can be applied to all the pixels of the liquid crystal display element 27 forming the scanning line of the line L450, and the residual charge after the power is turned off can be eliminated. Since the backlight is turned off after the power is turned off, the power off point Poff
Subsequent driving states of the liquid crystal display element 27 are not displayed on the monitor.

【0045】このように、プラズマ放電用電源電圧チャ
ージ回路18を設けることにより、電源オン時に蓄えて
おいた電力を用い、電源オフ後に少なくとも1フィール
ド以上の期間で順次プラズマ放電を行うことができるよ
うになる。これによって、液晶表示素子27の各画素に
0Vの電圧を印加することができ、電源がオフとされて
いる間は電圧無印加状態、すなわち液晶分子が約90゜
の捻じれ角を持ったノーマリホワイト状態とすることが
でき、液晶分子のイオン化現象を抑制するとともに、電
源オン時に過去の画像が映し出される焼き付を防止する
ことができるようになる。なお、電源オフ後はバックラ
イトがオフになるため、電源オフ点Poff 以降の液晶表
示素子27の駆動状態はモニタ上に映し出されることは
ない。
As described above, by providing the power supply voltage charging circuit 18 for plasma discharge, the electric power stored when the power is turned on can be used to sequentially perform the plasma discharge in the period of at least one field after the power is turned off. become. As a result, a voltage of 0 V can be applied to each pixel of the liquid crystal display element 27, and no voltage is applied while the power is off, that is, the liquid crystal molecules have a twist angle of about 90 °. It is possible to obtain a mari-white state, suppress the ionization phenomenon of liquid crystal molecules, and prevent the image sticking in which a past image is displayed when the power is turned on. Since the backlight is turned off after the power is turned off, the driving state of the liquid crystal display element 27 after the power off point Poff is not displayed on the monitor.

【0046】ところで、上記実施形態では電源オン時、
及び電源オフ後共に1ラインの水平走査期間を約32μ
sec として説明したが、電源オフ後の1水平期間を例え
ば10μsec に設定することにより、図5(f)に示さ
れているように約3倍の高速スキャンが可能になり、
5.6msec (16.8msec /3)の高速スキャンで
1フィールド分のプラズマ放電を行うようにしてもよ
い。このように、1フィールド分のプラズマ放電時間を
短縮することで、図5(a)に示したプラズマドライバ
11の動作電源である−300Vの電源電圧を充電する
充電コンデンサC2 の容量(時定数)も図5(e)に示
した通常スキャンする場合の約1/3とすることがで
き、回路のコストダウンを図ることができるようにな
る。
By the way, in the above embodiment, when the power is turned on,
And after turning off the power, the horizontal scanning period for one line is about 32μ.
Although described as sec, by setting one horizontal period after power-off to, for example, 10 μsec, it becomes possible to perform high-speed scanning about three times as shown in FIG. 5 (f).
Plasma discharge for one field may be performed by a high-speed scan of 5.6 msec (16.8 msec / 3). As described above, by shortening the plasma discharge time for one field, the capacity (time constant) of the charging capacitor C2 for charging the power supply voltage of -300V which is the operating power supply of the plasma driver 11 shown in FIG. 5A. Can be reduced to about 1/3 of that in the normal scanning shown in FIG. 5E, and the cost of the circuit can be reduced.

【0047】[0047]

【発明の効果】以上、説明したように本発明の表示装置
は、電源がオフとなったときに液晶表示素子に0Vの電
力を書き込む為に、電源オン時にプラズマドライバの電
源を徐々に充電しておくコンデンサからなる電源電圧チ
ャージ回路を設けている。この電源電圧チャージ回路
は、充電用のコンデンサからなる簡単な回路構成してい
るので、他に新たな電源を設けることなく、低コストで
液晶表示素子の焼き付きを防止することができるように
なる。これにより、次回電源をオンにして画像が表示さ
れる状態になったときに、前回の映像の一部が同時に表
示されることを防止することができるようになる さらに、これにともない、電源オフ後の残留電荷による
液晶表示素子のイオン化現象などを防止することができ
るという利点がある。
As described above, in the display device of the present invention, the power of the plasma driver is gradually charged when the power is turned on in order to write 0V power to the liquid crystal display element when the power is turned off. A power supply voltage charging circuit consisting of a built-in capacitor is provided. Since this power supply voltage charging circuit has a simple circuit configuration including a charging capacitor, it is possible to prevent burn-in of the liquid crystal display element at low cost without providing another new power supply. This makes it possible to prevent a part of the previous image from being displayed at the same time the next time the power is turned on and the image is displayed.In addition, the power is turned off. There is an advantage that it is possible to prevent an ionization phenomenon and the like of the liquid crystal display element due to the residual charge afterwards.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施形態の表示装置のブロック図を示
す図である。
FIG. 1 is a diagram showing a block diagram of a display device according to an embodiment of the present invention.

【図2】本実施形態の表示装置のLCDコントローラの
プラズマパルス電圧チャージ手段を構成する回路を示す
図である。
FIG. 2 is a diagram showing a circuit constituting a plasma pulse voltage charging means of the LCD controller of the display device of the present embodiment.

【図3】本実施形態の表示装置のプラズマドライバを構
成する回路を示す図である。
FIG. 3 is a diagram showing a circuit constituting a plasma driver of the display device of the present embodiment.

【図4】電源オン時に映像を表示する場合の液晶表示素
子及びプラズマドライバの駆動信号を示すタイミングチ
ャートを示す図である。
FIG. 4 is a diagram showing a timing chart showing drive signals of a liquid crystal display element and a plasma driver when an image is displayed when the power is turned on.

【図5】電源オン時、電源オフ時、及び電源オフ後の液
晶表示素子及びプラズマドライバの駆動信号を示すタイ
ミングチャートを示す図である。
FIG. 5 is a diagram showing a timing chart showing drive signals of a liquid crystal display element and a plasma driver at the time of power-on, at power-off, and after power-off.

【図6】PALCの一部を示す斜視図である。FIG. 6 is a perspective view showing a part of PALC.

【図7】PALCのスイッチング動作を摸式的に示す図
である。
FIG. 7 is a diagram schematically showing a switching operation of PALC.

【図8】PALCのスイッチング動作を等価的に示す図
である。
FIG. 8 is a diagram equivalently showing a switching operation of PALC.

【符号の説明】[Explanation of symbols]

9 LCDドライバ,11 プラズマドライバ,17
プラズマ電源チャージ回路,18 電源電圧チャージ回
路,20 PALC
9 LCD driver, 11 Plasma driver, 17
Plasma power supply charge circuit, 18 power supply voltage charge circuit, 20 PALC

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 液晶表示素子の第一の面に配置されてい
る第一の走査電極群と、 前記液晶表示素子の第二の面に対向して配置され、前記
第一の走査電極群と直交する方向に複数形成されプラズ
マ放電チャンネルを形成する第二の走査電極群を備えた
プラズマアドレス型液晶表示装置において、 前記第二の走査電極群に走査電圧を印加する駆動回路の
電源に電力蓄積手段を設け、 前記プラズマアドレス型液晶表示装置の電源がオフとさ
れたときに前記第一の走査電極群の駆動電圧を0にする
とともに、前記第二の走査電極群に対して少なくとも1
フィールド期間にわたって走査電圧が供給されるように
制御することを特徴とするプラズマアドレス型液晶表示
装置。
1. A first scanning electrode group disposed on a first surface of a liquid crystal display element, and a first scanning electrode group disposed so as to face a second surface of the liquid crystal display element. In a plasma addressed liquid crystal display device having a second scan electrode group forming a plurality of plasma discharge channels in a direction orthogonal to each other, electric power is stored in a power source of a drive circuit for applying a scan voltage to the second scan electrode group. Means for setting the drive voltage of the first scan electrode group to 0 when the power source of the plasma addressed liquid crystal display device is turned off, and at least 1 for the second scan electrode group.
A plasma-addressed liquid crystal display device, which is controlled so that a scanning voltage is supplied over a field period.
【請求項2】 前記電力蓄積手段は抵抗を介して充電さ
れるコンデンサによって構成されていることを特徴とす
る請求項1に記載のプラズマアドレス型液晶表示装置。
2. The plasma addressed liquid crystal display device according to claim 1, wherein the power storage means is composed of a capacitor charged through a resistor.
【請求項3】 前記第二の走査電極群は電源がオフにさ
れた直後は、電源がオン状態の走査速度より速い速度と
なるように設定されることを特徴とする請求項1又は請
求項2に記載のプラズマアドレス型液晶表示装置。
3. The first scan electrode group is set to have a speed higher than a scanning speed with the power supply turned on immediately after the power supply is turned off. 2. A plasma addressed liquid crystal display device according to item 2.
JP14974296A 1996-05-22 1996-05-22 Plasma address type liquid crystal display device Withdrawn JPH09311320A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14974296A JPH09311320A (en) 1996-05-22 1996-05-22 Plasma address type liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14974296A JPH09311320A (en) 1996-05-22 1996-05-22 Plasma address type liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH09311320A true JPH09311320A (en) 1997-12-02

Family

ID=15481799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14974296A Withdrawn JPH09311320A (en) 1996-05-22 1996-05-22 Plasma address type liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH09311320A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000242238A (en) * 1999-02-23 2000-09-08 Sony Corp Liquid crystal display device
US7068320B2 (en) 2001-04-27 2006-06-27 Sharp Kabushiki Kaisha Image processing circuit, image display device, and an image processing method
JP2009186801A (en) * 2008-02-07 2009-08-20 Seiko Epson Corp Method of driving electrooptical apparatus, electrooptical apparatus and electronic equipment

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000242238A (en) * 1999-02-23 2000-09-08 Sony Corp Liquid crystal display device
US7068320B2 (en) 2001-04-27 2006-06-27 Sharp Kabushiki Kaisha Image processing circuit, image display device, and an image processing method
US7408588B2 (en) 2001-04-27 2008-08-05 Shapr Kabushiki Kaisha Image processing circuit, image display device, and an image processing method
US7916213B2 (en) 2001-04-27 2011-03-29 Sharp Kabushiki Kaisha Image processing circuit, image display device, and an image processing method
US8502917B2 (en) 2001-04-27 2013-08-06 Sharp Kabushiki Kaisha Image processing circuit, image display device, and an image processing method
JP2009186801A (en) * 2008-02-07 2009-08-20 Seiko Epson Corp Method of driving electrooptical apparatus, electrooptical apparatus and electronic equipment

Similar Documents

Publication Publication Date Title
US6977636B2 (en) Liquid crystal display device driving method
EP0686958B1 (en) DC compensation for interlaced display
US20040017344A1 (en) Liquid-crystal display device and driving method thereof
US6304238B1 (en) Driving apparatus for plasma addressed liquid crystal display apparatus
KR20020065854A (en) Image display system and image information transmission method
KR100492832B1 (en) Display apparatus
US6977634B2 (en) Apparatus and method for driving image display device
JPH09311320A (en) Plasma address type liquid crystal display device
JP2003330425A (en) Liquid crystal display device and its driving control method
US20120287179A1 (en) Method for Writing an Image in a Liquid Crystal Display
JP2003114415A (en) Device and method for displaying image
JP2000039603A (en) Driving device for plasma addressed liquid crystal display device
KR100487437B1 (en) Method for driving normal mode in a wide mode liquid crystal display device
JPH06138439A (en) Liquid crystal display device
JP2000242238A (en) Liquid crystal display device
JPH10232645A (en) Video display device
KR100937847B1 (en) A method for driving an LCD
JP2000330091A (en) Liquid crystal display device and driving method therefor
JPH10239661A (en) Liquid crystal display device
JP2001255853A (en) Method and device for driving plasma address type liquid crystal display element
JP4406993B2 (en) Driving method and driving apparatus for plasma address type liquid crystal display element
JPH1124040A (en) Driving device of plasma address type liquid crystal display device
JP2003022053A (en) Device and method for image display
JP2000330524A (en) Driving method of liquid crystal display device
JPH11194322A (en) Driving device for plasma address liquid crystal display device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050519